JPH0837205A - Ｔａｂパッケージ - Google Patents
ＴａｂパッケージInfo
- Publication number
- JPH0837205A JPH0837205A JP19218694A JP19218694A JPH0837205A JP H0837205 A JPH0837205 A JP H0837205A JP 19218694 A JP19218694 A JP 19218694A JP 19218694 A JP19218694 A JP 19218694A JP H0837205 A JPH0837205 A JP H0837205A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- package
- circuit chip
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 高速な信号伝送が可能でかつ電気的ノイズの
少ないＴＡＢパッケージを提供することにある。 【構成】 図１（ａ）のように複数の集積回路チップ１
０３、１０４を搭載するエリアを有する配線１０１と、
その間を接続する配線１０５とを、テープフイルム１０
２上に繰り返し形成しておく。集積回路チップ１０３、
１０４を連続的に接続し、その後に切断部１０６でテー
プフィルムを切断し、図１（ｂ）のように配線１０１と
パッケージ１０７を接続する。この時、チップ１０３、
１０４間の信号はパッケージのピンや基板の配線を経由
する必要がなく、フィルム上の配線１０５で接続可能で
あり、短い遅延時間での信号伝送と電気的ノイズの減少
が可能となる。
少ないＴＡＢパッケージを提供することにある。 【構成】 図１（ａ）のように複数の集積回路チップ１
０３、１０４を搭載するエリアを有する配線１０１と、
その間を接続する配線１０５とを、テープフイルム１０
２上に繰り返し形成しておく。集積回路チップ１０３、
１０４を連続的に接続し、その後に切断部１０６でテー
プフィルムを切断し、図１（ｂ）のように配線１０１と
パッケージ１０７を接続する。この時、チップ１０３、
１０４間の信号はパッケージのピンや基板の配線を経由
する必要がなく、フィルム上の配線１０５で接続可能で
あり、短い遅延時間での信号伝送と電気的ノイズの減少
が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、配線を形成したテープ
フィルムによって集積回路チップをパッケージに接続す
る、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ ｂｏｎｄ
ｉｎｇ）パッケージに係わるものである。
フィルムによって集積回路チップをパッケージに接続す
る、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ ｂｏｎｄ
ｉｎｇ）パッケージに係わるものである。
【０００２】
【従来の技術】複数の集積回路で構成された電子計算機
などの電子回路装置においては、その動作速度の高速化
を図るために、個々の集積回路を高密度に実装し、その
間の配線を極力短くすることが求められている。また同
時に、高速動作によって生ずる電気的ノイズを低減する
ために、コンデンサ等の部品を極力近接して接続するこ
とが求められている。このために種々のパッケージ技術
が考案されてきているが、その一つに、配線を形成した
テープフィルムによって集積回路チップをパッケージに
接続する、ＴＡＢパッケージ技術がある。
などの電子回路装置においては、その動作速度の高速化
を図るために、個々の集積回路を高密度に実装し、その
間の配線を極力短くすることが求められている。また同
時に、高速動作によって生ずる電気的ノイズを低減する
ために、コンデンサ等の部品を極力近接して接続するこ
とが求められている。このために種々のパッケージ技術
が考案されてきているが、その一つに、配線を形成した
テープフィルムによって集積回路チップをパッケージに
接続する、ＴＡＢパッケージ技術がある。
【０００３】ＴＡＢパッケージの従来技術としては、例
えば、特開平４−３２２４３８号公報に記載されている
ものがある。図６は、この従来のＴＡＢパッケージの例
である。従来の技術では図６（ａ）のように、予め配線
６０１をテープフイルム６０２上に繰り返し形成してお
き、集積回路チップ６０３を連続的に接続してゆく。そ
の後に切断部６０４でテープフィルムを切断し、図６
（ｂ）のように配線６０１とパッケージ６０５を接続す
る。このテープに接続された段階でのチップどうしの間
隔Ｄ４は配線６０１及び切断部６０４の占める面積によ
って決まる。この従来例では、切断部６０４で集積回路
チップごとにテープフィルムを切断してパッケージに接
続する。このため、それらを基板に搭載して用いる際に
は、パッケージが互いに接するように配置しても、チッ
プの中心と隣接するチップの中心の間隔はパッケージの
サイズ以下に縮めることができず、信号配線経路が長く
なってしまう。例えば図７（ａ）のように複数の集積回
路チップ７０１、７０２を基板７０３に搭載して接続す
る場合には、最も近接して配置してもその間隔はＤ５で
あり、一般に上記Ｄ４より大きくなってしまう。この結
果、チップ７０１、７０２を結ぶ信号配線は、フィルム
上の配線７０４（配線は実際にはフィルム面上にある
が、図上で見易くするために図面では配線を浮かして描
いている）、パッケージのピン７０５、基板の配線７０
６、パッケージのピン７０７、フィルム上の配線７０８
を経由する必要があり、大きな遅延時間を生じてしま
う。
えば、特開平４−３２２４３８号公報に記載されている
ものがある。図６は、この従来のＴＡＢパッケージの例
である。従来の技術では図６（ａ）のように、予め配線
６０１をテープフイルム６０２上に繰り返し形成してお
き、集積回路チップ６０３を連続的に接続してゆく。そ
の後に切断部６０４でテープフィルムを切断し、図６
（ｂ）のように配線６０１とパッケージ６０５を接続す
る。このテープに接続された段階でのチップどうしの間
隔Ｄ４は配線６０１及び切断部６０４の占める面積によ
って決まる。この従来例では、切断部６０４で集積回路
チップごとにテープフィルムを切断してパッケージに接
続する。このため、それらを基板に搭載して用いる際に
は、パッケージが互いに接するように配置しても、チッ
プの中心と隣接するチップの中心の間隔はパッケージの
サイズ以下に縮めることができず、信号配線経路が長く
なってしまう。例えば図７（ａ）のように複数の集積回
路チップ７０１、７０２を基板７０３に搭載して接続す
る場合には、最も近接して配置してもその間隔はＤ５で
あり、一般に上記Ｄ４より大きくなってしまう。この結
果、チップ７０１、７０２を結ぶ信号配線は、フィルム
上の配線７０４（配線は実際にはフィルム面上にある
が、図上で見易くするために図面では配線を浮かして描
いている）、パッケージのピン７０５、基板の配線７０
６、パッケージのピン７０７、フィルム上の配線７０８
を経由する必要があり、大きな遅延時間を生じてしま
う。
【０００４】またこの従来例では、ノイズ低減用のコン
デンサを搭載する場合にも、その搭載距離がパッケージ
によって離されてしまう。例えば図７（ｂ）のように集
積回路チップ７１１を基板７１２に搭載しコンデンサ７
１３と接続する場合には、最も近接して配置してもその
間隔はＤ６である。この結果それらを結ぶ配線は、フィ
ルム上の配線７１４、パッケージのピン７１５、基板の
配線７１６、基板のスルーホール７１７を経由する必要
があり、ノイズ低減効果が小さくなってしまう。
デンサを搭載する場合にも、その搭載距離がパッケージ
によって離されてしまう。例えば図７（ｂ）のように集
積回路チップ７１１を基板７１２に搭載しコンデンサ７
１３と接続する場合には、最も近接して配置してもその
間隔はＤ６である。この結果それらを結ぶ配線は、フィ
ルム上の配線７１４、パッケージのピン７１５、基板の
配線７１６、基板のスルーホール７１７を経由する必要
があり、ノイズ低減効果が小さくなってしまう。
【０００５】
【発明が解決しようとする課題】従来の技術では集積回
路チップをパッケージに搭載すると、そのサイズが大き
くなり配線経路が長くなってしまうので、信号の伝送が
遅くなるばかりでなく、ノイズの低減にも悪影響を及ぼ
すという問題点があった。本発明の目的は、この従来技
術の問題点を解決し、高速な信号伝送が可能でかつ電気
的ノイズの少ないＴＡＢパッケージを提供することにあ
る。
路チップをパッケージに搭載すると、そのサイズが大き
くなり配線経路が長くなってしまうので、信号の伝送が
遅くなるばかりでなく、ノイズの低減にも悪影響を及ぼ
すという問題点があった。本発明の目的は、この従来技
術の問題点を解決し、高速な信号伝送が可能でかつ電気
的ノイズの少ないＴＡＢパッケージを提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するＴＡＢパッケージにおいて、同一絶縁テープ
フィルム上に複数の前記導電配線を形成すると共に、該
各導電配線に接続される各集積回路チップ間を接続する
接続配線を前記絶縁同一テープフィルム上に形成し、前
記各導電配線及び接続配線を各集積回路チップに接続
し、かつ前記各導電配線を前記パッケージに接続するよ
うにしている。また、ＴＡＢパッケージにおいて、同一
絶縁テープフイルム上に集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線を形成し、該導電配線の
集積回路チップ搭載エリアに集積回路チップを接続し、
該導電配線の部品搭載エリアに単体の受動素子または能
動素子を接続し、かつ前記各導電配線を前記パッケージ
に接続するようにしている。また、前記の各集積回路チ
ップ間を接続する接続配線を有するＴＡＢパッケージに
おいて、前記導電配線を集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の部品搭載エリアに単体の受動素子または能動素
子を接続するようにしている。また、ＴＡＢパッケージ
において、同一絶縁テープフイルム上に集積回路チップ
搭載エリアと配線部品接続エリアを有する導電配線を形
成し、該導電配線の集積回路チップ搭載エリアに集積回
路チップを接続し、該導電配線の配線部品接続エリアに
配線部品を接続し、かつ前記各導電配線を前記パッケー
ジに接続してなり、前記配線部品は絶縁テープフイルム
上に前記配線部品接続エリアに対応する接続エリアと所
定の該各接続エリア間を接続する配線とを形成した部品
であるようにしている。また、前記の各集積回路チップ
間を接続する接続配線を有するＴＡＢパッケージにおい
て、前記導電配線を集積回路チップ搭載エリアと配線部
品接続エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の配線部品接続エリアに配線部品を接続し、かつ
前記各導電配線を前記パッケージに接続してなり、前記
配線部品は絶縁テープフイルム上に前記配線部品接続エ
リアに対応する接続エリアと所定の該各接続エリア間を
接続する配線とを形成した部品であるようにしている。
また、前記の導電配線に集積回路チップ搭載エリアと部
品搭載エリアを有するＴＡＢパッケージまたは前記の導
電配線に集積回路チップ搭載エリアと部品搭載エリアを
有し、かつ各集積回路チップ間を接続する接続配線を有
するＴＡＢパッケージにおいて、前記導電配線に配線部
品接続エリアを設け、該導電配線の配線部品接続エリア
に配線部品を接続してなり、前記配線部品は絶縁テープ
フイルム上に前記配線部品接続エリアに対応する接続エ
リアと所定の該各接続エリア間を接続する配線とを形成
した部品であるようにしている。また、前記配線部品上
の所定の前記各接続エリア間を接続する配線を各接続エ
リア間を単体の受動素子または能動素子あるいは集積回
路チップを介して接続する配線とするようにしている。
め、本発明は、絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するＴＡＢパッケージにおいて、同一絶縁テープ
フィルム上に複数の前記導電配線を形成すると共に、該
各導電配線に接続される各集積回路チップ間を接続する
接続配線を前記絶縁同一テープフィルム上に形成し、前
記各導電配線及び接続配線を各集積回路チップに接続
し、かつ前記各導電配線を前記パッケージに接続するよ
うにしている。また、ＴＡＢパッケージにおいて、同一
絶縁テープフイルム上に集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線を形成し、該導電配線の
集積回路チップ搭載エリアに集積回路チップを接続し、
該導電配線の部品搭載エリアに単体の受動素子または能
動素子を接続し、かつ前記各導電配線を前記パッケージ
に接続するようにしている。また、前記の各集積回路チ
ップ間を接続する接続配線を有するＴＡＢパッケージに
おいて、前記導電配線を集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の部品搭載エリアに単体の受動素子または能動素
子を接続するようにしている。また、ＴＡＢパッケージ
において、同一絶縁テープフイルム上に集積回路チップ
搭載エリアと配線部品接続エリアを有する導電配線を形
成し、該導電配線の集積回路チップ搭載エリアに集積回
路チップを接続し、該導電配線の配線部品接続エリアに
配線部品を接続し、かつ前記各導電配線を前記パッケー
ジに接続してなり、前記配線部品は絶縁テープフイルム
上に前記配線部品接続エリアに対応する接続エリアと所
定の該各接続エリア間を接続する配線とを形成した部品
であるようにしている。また、前記の各集積回路チップ
間を接続する接続配線を有するＴＡＢパッケージにおい
て、前記導電配線を集積回路チップ搭載エリアと配線部
品接続エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の配線部品接続エリアに配線部品を接続し、かつ
前記各導電配線を前記パッケージに接続してなり、前記
配線部品は絶縁テープフイルム上に前記配線部品接続エ
リアに対応する接続エリアと所定の該各接続エリア間を
接続する配線とを形成した部品であるようにしている。
また、前記の導電配線に集積回路チップ搭載エリアと部
品搭載エリアを有するＴＡＢパッケージまたは前記の導
電配線に集積回路チップ搭載エリアと部品搭載エリアを
有し、かつ各集積回路チップ間を接続する接続配線を有
するＴＡＢパッケージにおいて、前記導電配線に配線部
品接続エリアを設け、該導電配線の配線部品接続エリア
に配線部品を接続してなり、前記配線部品は絶縁テープ
フイルム上に前記配線部品接続エリアに対応する接続エ
リアと所定の該各接続エリア間を接続する配線とを形成
した部品であるようにしている。また、前記配線部品上
の所定の前記各接続エリア間を接続する配線を各接続エ
リア間を単体の受動素子または能動素子あるいは集積回
路チップを介して接続する配線とするようにしている。
【０００７】
【作用】本発明においては、予め接続することが分かっ
ている集積回路チップは隣接してテープフィルムに接続
し、そのテープフィルムを切断することなく一つのパッ
ケージに搭載することによって、その集積回路間の配線
が長くなり遅延時間が増大するのを防ぐ。また、予め接
続することが分かっているコンデンサ等の部品は集積回
路チップを搭載したテープフィルムに搭載、接続し、そ
のテープフィルムを切断することなく一つのパッケージ
に搭載することによって、その集積回路チップと搭載部
品間の配線が長くなり電気特性に悪影響が生ずるのを防
ぐ。また、上記搭載された集積回路間や部品間を接続す
る配線部品には、テープフィルム上に配線の形成された
配線部品を用いることによって、パッケージの外を経由
することなく短い配線で接続することが可能になり、遅
延時間の短縮や電気特性の改善が可能となる。またさら
に、上記搭載された集積回路間や部品間を接続する配線
部品上に受動素子、能動素子、集積回路チップを搭載す
ることによって、さらに複雑な回路もパッケージの外を
経由することなくテープフィルム上で形成することが可
能になり、遅延時間の短縮や電気特性の改善が可能とな
る。
ている集積回路チップは隣接してテープフィルムに接続
し、そのテープフィルムを切断することなく一つのパッ
ケージに搭載することによって、その集積回路間の配線
が長くなり遅延時間が増大するのを防ぐ。また、予め接
続することが分かっているコンデンサ等の部品は集積回
路チップを搭載したテープフィルムに搭載、接続し、そ
のテープフィルムを切断することなく一つのパッケージ
に搭載することによって、その集積回路チップと搭載部
品間の配線が長くなり電気特性に悪影響が生ずるのを防
ぐ。また、上記搭載された集積回路間や部品間を接続す
る配線部品には、テープフィルム上に配線の形成された
配線部品を用いることによって、パッケージの外を経由
することなく短い配線で接続することが可能になり、遅
延時間の短縮や電気特性の改善が可能となる。またさら
に、上記搭載された集積回路間や部品間を接続する配線
部品上に受動素子、能動素子、集積回路チップを搭載す
ることによって、さらに複雑な回路もパッケージの外を
経由することなくテープフィルム上で形成することが可
能になり、遅延時間の短縮や電気特性の改善が可能とな
る。
【０００８】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の第１の実施例であるＴＡＢ
パッケージの構成を示し、複数のチップ（図では２チッ
プ）を有するマルチチップ構成になつている。図１
（ａ）のように、この実施例では、複数の集積回路搭載
エリアを有する配線１０１をテープフイルム１０２上に
繰り返し形成しておき、集積回路チップ１０３、１０４
を連続的に接続してゆく。そして、チップ１０３、１０
４を接続する必要のある場合は、テープフィルム上にそ
の配線１０５を形成しておき接続する。その後に切断部
１０６でテープフィルムを切断し、図１（ｂ）のように
配線１０１とパッケージ１０７を接続する。このため、
チップどうしの間隔Ｄ１は配線１０１、１０５の占める
面積によってのみ決まり、切断部１０６やパッケージ１
０７による増加分はない。１０８はピンである。この実
施例では、図２のように集積回路チップ２０１、２０２
を基板２０３に搭載して接続する場合には、そのチップ
間隔はＤ２（Ｄ１とほぼ同じである）であり、図７
（ａ）の従来例のチップ間隔Ｄ５よりも遥かに小さくす
ることができる。また、チップ２０１、２０２間の信号
はフィルム上の配線２０４で接続可能であり、パッケー
ジのピン２０５や基板の配線２０６を経由する必要がな
く、図７（ａ）の従来例に比べて短い遅延時間での信号
伝送が可能となる。なお、ＴＡＢパッケージ上の集積回
路チップを３チップ以上にした場合も、各チップを接続
する必要のある場合は、２チップの場合と同様にテープ
フィルム上にその配線１０５を形成しておけばよい。
説明する。図１は、本発明の第１の実施例であるＴＡＢ
パッケージの構成を示し、複数のチップ（図では２チッ
プ）を有するマルチチップ構成になつている。図１
（ａ）のように、この実施例では、複数の集積回路搭載
エリアを有する配線１０１をテープフイルム１０２上に
繰り返し形成しておき、集積回路チップ１０３、１０４
を連続的に接続してゆく。そして、チップ１０３、１０
４を接続する必要のある場合は、テープフィルム上にそ
の配線１０５を形成しておき接続する。その後に切断部
１０６でテープフィルムを切断し、図１（ｂ）のように
配線１０１とパッケージ１０７を接続する。このため、
チップどうしの間隔Ｄ１は配線１０１、１０５の占める
面積によってのみ決まり、切断部１０６やパッケージ１
０７による増加分はない。１０８はピンである。この実
施例では、図２のように集積回路チップ２０１、２０２
を基板２０３に搭載して接続する場合には、そのチップ
間隔はＤ２（Ｄ１とほぼ同じである）であり、図７
（ａ）の従来例のチップ間隔Ｄ５よりも遥かに小さくす
ることができる。また、チップ２０１、２０２間の信号
はフィルム上の配線２０４で接続可能であり、パッケー
ジのピン２０５や基板の配線２０６を経由する必要がな
く、図７（ａ）の従来例に比べて短い遅延時間での信号
伝送が可能となる。なお、ＴＡＢパッケージ上の集積回
路チップを３チップ以上にした場合も、各チップを接続
する必要のある場合は、２チップの場合と同様にテープ
フィルム上にその配線１０５を形成しておけばよい。
【０００９】図３は、本発明の第２の実施例であるＴＡ
Ｂパッケージの構成を示す。図３（ａ）のように、本実
施例では、集積回路搭載エリアとコンデンサ搭載エリア
を有する配線３０１をテープフイルム３０２上に繰り返
し形成しておき、集積回路チップ３０３、コンデンサ３
０４を連続的に接続してゆく。その後に切断部３０５で
テープフィルムを切断し、図３（ｂ）のように配線３０
１とパッケージ３０６を接続する。このため、コンデン
サ３０４の位置は配線３０１の範囲内に任意に決めるこ
とができ、集積回路チップ３０３とコンデンサ３０４の
配線距離には切断部３０５やパッケージ３０６による増
加分はない。
Ｂパッケージの構成を示す。図３（ａ）のように、本実
施例では、集積回路搭載エリアとコンデンサ搭載エリア
を有する配線３０１をテープフイルム３０２上に繰り返
し形成しておき、集積回路チップ３０３、コンデンサ３
０４を連続的に接続してゆく。その後に切断部３０５で
テープフィルムを切断し、図３（ｂ）のように配線３０
１とパッケージ３０６を接続する。このため、コンデン
サ３０４の位置は配線３０１の範囲内に任意に決めるこ
とができ、集積回路チップ３０３とコンデンサ３０４の
配線距離には切断部３０５やパッケージ３０６による増
加分はない。
【００１０】この実施例では、図４のように集積回路チ
ップ４０１を基板４０２に搭載しコンデンサ４０３と接
続する場合にも、フィルム上の配線４０４のみで接続す
ることが可能であり、パッケージのピン４０５、基板の
配線４０６を経由する必要はない。このため、従来例図
７（ｂ）の構成ではコンデンサまでの距離がＤ６である
のに対し、この実施例では遥かにチップに近い位置Ｄ３
にコンデンサを搭載することができ、効果的に電気ノイ
ズを低減することが可能となる。
ップ４０１を基板４０２に搭載しコンデンサ４０３と接
続する場合にも、フィルム上の配線４０４のみで接続す
ることが可能であり、パッケージのピン４０５、基板の
配線４０６を経由する必要はない。このため、従来例図
７（ｂ）の構成ではコンデンサまでの距離がＤ６である
のに対し、この実施例では遥かにチップに近い位置Ｄ３
にコンデンサを搭載することができ、効果的に電気ノイ
ズを低減することが可能となる。
【００１１】なお、この実施例では１つの集積回路チッ
プを搭載したＴＡＢパッケージを示したが、複数の集積
回路チップを搭載したＴＡＢパッケージとしてもよいこ
とは云うまでもない。また、この実施例では部品として
コンデンサを搭載した場合を示したが、他の受動素子ま
たは能動素子を搭載するようにしてもよいことは云うま
でもない。
プを搭載したＴＡＢパッケージを示したが、複数の集積
回路チップを搭載したＴＡＢパッケージとしてもよいこ
とは云うまでもない。また、この実施例では部品として
コンデンサを搭載した場合を示したが、他の受動素子ま
たは能動素子を搭載するようにしてもよいことは云うま
でもない。
【００１２】図５は、本発明の第３の実施例であるＴＡ
Ｂパッケージの構成を示す。図５（ａ）のように、本実
施例では、集積回路搭載エリアと配線部品を接続する接
続エリア５０１とを有する配線５０２を、テープフイル
ム５０３上に繰り返し形成しておき、集積回路チップ５
０４を連続的に接続してゆく。その後に切断部５０５で
テープフィルムを切断し、図５（ｂ）に示すように、図
５（ｃ）に示すような配線部品５０６を配線５０２に重
ね接続エリア５０１で接続し、さらに配線５０２とパッ
ケージ５０７を接続する。これによって、配線５０２だ
けでは不可能な複雑な配線をパッケージ内で実現するこ
とができる。配線部品５０６としては、テープフィルム
上に上記接続エリア５０１に対応する接続エリア５０
１’と該接続エリア５０１’間を接続する配線を形成し
た部品が考えられる。また、上記接続エリア５０１’間
に受動素子または能動素子あるいは集積回路チップを接
続するようにしてもよい。さらに、上記部品に代えてパ
ッケージ表面に形成した配線を用いることや、金属線等
を用いることも可能である。また、これらを多層に使用
すること、併用することなども可能である。なお、この
実施例では１つの集積回路チップを搭載したＴＡＢパッ
ケージを示したが、複数の集積回路チップを搭載したＴ
ＡＢパッケージとしてもよいことは云うまでもない。
Ｂパッケージの構成を示す。図５（ａ）のように、本実
施例では、集積回路搭載エリアと配線部品を接続する接
続エリア５０１とを有する配線５０２を、テープフイル
ム５０３上に繰り返し形成しておき、集積回路チップ５
０４を連続的に接続してゆく。その後に切断部５０５で
テープフィルムを切断し、図５（ｂ）に示すように、図
５（ｃ）に示すような配線部品５０６を配線５０２に重
ね接続エリア５０１で接続し、さらに配線５０２とパッ
ケージ５０７を接続する。これによって、配線５０２だ
けでは不可能な複雑な配線をパッケージ内で実現するこ
とができる。配線部品５０６としては、テープフィルム
上に上記接続エリア５０１に対応する接続エリア５０
１’と該接続エリア５０１’間を接続する配線を形成し
た部品が考えられる。また、上記接続エリア５０１’間
に受動素子または能動素子あるいは集積回路チップを接
続するようにしてもよい。さらに、上記部品に代えてパ
ッケージ表面に形成した配線を用いることや、金属線等
を用いることも可能である。また、これらを多層に使用
すること、併用することなども可能である。なお、この
実施例では１つの集積回路チップを搭載したＴＡＢパッ
ケージを示したが、複数の集積回路チップを搭載したＴ
ＡＢパッケージとしてもよいことは云うまでもない。
【００１３】
【発明の効果】本発明によれば、コンパクトで信号伝送
の早い、かつ電気的ノイズを抑えた集積回路パッケージ
を実現することができる。またこれによって、計算機そ
の他高速な集積回路を使用する装置の性能をより一層の
向上することができる。
の早い、かつ電気的ノイズを抑えた集積回路パッケージ
を実現することができる。またこれによって、計算機そ
の他高速な集積回路を使用する装置の性能をより一層の
向上することができる。
【図１】本発明の第１の実施例のＴＡＢパッケージの構
成を示す図である。
成を示す図である。
【図２】図１のＴＡＢパッケージにおける配線の経路を
説明するための図である。
説明するための図である。
【図３】本発明の第２の実施例のＴＡＢパッケージの構
成を示す図である。
成を示す図である。
【図４】図２のＴＡＢパッケージにおける、配線の経路
を説明するための図である。
を説明するための図である。
【図５】本発明の第３の実施例のＴＡＢパッケージの構
成を示す図である。
成を示す図である。
【図６】ＴＡＢパッケージの従来例を示す図である。
【図７】図６のＴＡＢパッケージにおける配線の経路を
説明するための図である。
説明するための図である。
１０１、２０４、３０１、４０４、５０２、６０１、７
０４、７０８、７１４テープフィルム上の配線導体 １０２、３０２、５０３、６０２ テープフィルム １０３、１０４、２０１、２０２、３０３、４０１、５
０４、６０３、７０１、７０２、７１１ 集積回路チッ
プ １０６、３０５、５０５、６０４ テープフィルムの切
断部 １０７、２０７、３０６、４０７、５０７、６０５、７
０８、７１８ パッケージ ２０５、３０７、４０５、５０８、６０６、７０５、７
０７、７１５ パッケージのピン ２０３、４０２、７０３、７１２ 基板 ２０６、４０６、７０６、７１６ 基板の配線 ３０４、４０３、７１３ コンデンサ素子 ７１７ 基板のスルーホール １０５ テープフィルム上で集積回路間を接続する配線 ５０１、５０１’ 配線部品を接続するエリア ５０６ 配線部品
０４、７０８、７１４テープフィルム上の配線導体 １０２、３０２、５０３、６０２ テープフィルム １０３、１０４、２０１、２０２、３０３、４０１、５
０４、６０３、７０１、７０２、７１１ 集積回路チッ
プ １０６、３０５、５０５、６０４ テープフィルムの切
断部 １０７、２０７、３０６、４０７、５０７、６０５、７
０８、７１８ パッケージ ２０５、３０７、４０５、５０８、６０６、７０５、７
０７、７１５ パッケージのピン ２０３、４０２、７０３、７１２ 基板 ２０６、４０６、７０６、７１６ 基板の配線 ３０４、４０３、７１３ コンデンサ素子 ７１７ 基板のスルーホール １０５ テープフィルム上で集積回路間を接続する配線 ５０１、５０１’ 配線部品を接続するエリア ５０６ 配線部品
フロントページの続き (72)発明者 中込 儀延 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 橘 大 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 新谷 洋一 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所内 (72)発明者 濱中 直樹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 伊藤 昌尚 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (7)
- 【請求項１】 絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するＴＡＢパッケージにおいて、 同一絶縁テープフィルム上に複数の前記導電配線を形成
すると共に、該各導電配線に接続される各集積回路チッ
プ間を接続する接続配線を前記絶縁同一テープフィルム
上に形成し、前記各導電配線及び接続配線を各集積回路
チップに接続し、かつ前記各導電配線を前記パッケージ
に接続することを特徴とするＴＡＢパッケージ。 - 【請求項２】 絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するＴＡＢパッケージにおいて、 同一絶縁テープフイルム上に集積回路チップ搭載エリア
と部品搭載エリアを有する導電配線を形成し、該導電配
線の集積回路チップ搭載エリアに集積回路チップを接続
し、該導電配線の部品搭載エリアに単体の受動素子また
は能動素子を接続し、かつ前記各導電配線を前記パッケ
ージに接続することを特徴とするＴＡＢパッケージ。 - 【請求項３】 請求項１記載のＴＡＢパッケージにおい
て、 前記導電配線を集積回路チップ搭載エリアと部品搭載エ
リアを有する導電配線とし、該導電配線の集積回路チッ
プ搭載エリアに集積回路チップを接続し、該導電配線の
部品搭載エリアに単体の受動素子または能動素子を接続
することを特徴とするＴＡＢパッケージ。 - 【請求項４】 絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するＴＡＢパッケージにおいて、 同一絶縁テープフイルム上に集積回路チップ搭載エリア
と配線部品接続エリアを有する導電配線を形成し、該導
電配線の集積回路チップ搭載エリアに集積回路チップを
接続し、該導電配線の配線部品接続エリアに配線部品を
接続し、かつ前記各導電配線を前記パッケージに接続し
てなり、前記配線部品は絶縁テープフイルム上に前記配
線部品接続エリアに対応する接続エリアと所定の該各接
続エリア間を接続する配線とを形成した部品であること
を特徴とするＴＡＢパッケージ。 - 【請求項５】 請求項１記載のＴＡＢパッケージにおい
て、 前記導電配線を集積回路チップ搭載エリアと配線部品接
続エリアを有する導電配線とし、該導電配線の集積回路
チップ搭載エリアに集積回路チップを接続し、該導電配
線の配線部品接続エリアに配線部品を接続し、かつ前記
各導電配線を前記パッケージに接続してなり、前記配線
部品は絶縁テープフイルム上に前記配線部品接続エリア
に対応する接続エリアと所定の該各接続エリア間を接続
する配線とを形成した部品であることを特徴とするＴＡ
Ｂパッケージ。 - 【請求項６】 請求項２または請求項３記載のＴＡＢパ
ッケージにおいて、 前記導電配線に配線部品接続エリアを設け、該導電配線
の配線部品接続エリアに配線部品を接続してなり、前記
配線部品は絶縁テープフイルム上に前記配線部品接続エ
リアに対応する接続エリアと所定の該各接続エリア間を
接続する配線とを形成した部品であることを特徴とする
ＴＡＢパッケージ。 - 【請求項７】 請求項４乃至請求項６のいずれかの請求
項記載のＴＡＢパッケージにおいて、 前記配線部品上の所定の前記各接続エリア間を接続する
配線を各接続エリア間を単体の受動素子または能動素子
あるいは集積回路チップを介して接続する配線とするこ
とを特徴とするＴＡＢパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19218694A JPH0837205A (ja) | 1994-07-22 | 1994-07-22 | Ｔａｂパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19218694A JPH0837205A (ja) | 1994-07-22 | 1994-07-22 | Ｔａｂパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837205A true JPH0837205A (ja) | 1996-02-06 |
Family
ID=16287115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19218694A Pending JPH0837205A (ja) | 1994-07-22 | 1994-07-22 | Ｔａｂパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| TWI412109B (zh) * | 2009-05-20 | 2013-10-11 | Innolux Corp | 晶片封裝結構 |
-
1994
- 1994-07-22 JP JP19218694A patent/JPH0837205A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| TWI412109B (zh) * | 2009-05-20 | 2013-10-11 | Innolux Corp | 晶片封裝結構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472293B2 (en) | Method for manufacturing an interconnect structure for stacked semiconductor device | |
| US5444296A (en) | Ball grid array packages for high speed applications | |
| JPH01181540A (ja) | Ｔａｂパツケージ | |
| JPH07142674A (ja) | パワ−モジュ−ル | |
| JPS63131561A (ja) | 電子パツケージ | |
| JPH04307943A (ja) | 半導体装置 | |
| JP2001044362A (ja) | 半導体装置の実装構造および実装方法 | |
| US6008988A (en) | Integrated circuit package with a heat spreader coupled to a pair of electrical devices | |
| US4646126A (en) | Semiconductor device | |
| US5895977A (en) | Bond pad functional layout on die to improve package manufacturability and assembly | |
| KR100352778B1 (ko) | 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지 | |
| JPH0837205A (ja) | Ｔａｂパッケージ | |
| JP2861686B2 (ja) | マルチチップモジュール | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| KR20010021009A (ko) | 반도체 장치 및 그 실장 구조 | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| JPH11251516A (ja) | 半導体モジュール | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH053402A (ja) | 混成集積回路装置 | |
| JPH0786495A (ja) | 半導体デバイス | |
| KR100363057B1 (ko) | 반도체 장치 | |
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| KR100281115B1 (ko) | 멀티칩모듈 | |
| JPH05211188A (ja) | 半導体装置 | |
| JP3112270B2 (ja) | 高速ロジック回路 |