JPH0837205A - Tabパッケージ - Google Patents
TabパッケージInfo
- Publication number
- JPH0837205A JPH0837205A JP19218694A JP19218694A JPH0837205A JP H0837205 A JPH0837205 A JP H0837205A JP 19218694 A JP19218694 A JP 19218694A JP 19218694 A JP19218694 A JP 19218694A JP H0837205 A JPH0837205 A JP H0837205A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- package
- circuit chip
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 高速な信号伝送が可能でかつ電気的ノイズの
少ないTABパッケージを提供することにある。 【構成】 図1(a)のように複数の集積回路チップ1
03、104を搭載するエリアを有する配線101と、
その間を接続する配線105とを、テープフイルム10
2上に繰り返し形成しておく。集積回路チップ103、
104を連続的に接続し、その後に切断部106でテー
プフィルムを切断し、図1(b)のように配線101と
パッケージ107を接続する。この時、チップ103、
104間の信号はパッケージのピンや基板の配線を経由
する必要がなく、フィルム上の配線105で接続可能で
あり、短い遅延時間での信号伝送と電気的ノイズの減少
が可能となる。
少ないTABパッケージを提供することにある。 【構成】 図1(a)のように複数の集積回路チップ1
03、104を搭載するエリアを有する配線101と、
その間を接続する配線105とを、テープフイルム10
2上に繰り返し形成しておく。集積回路チップ103、
104を連続的に接続し、その後に切断部106でテー
プフィルムを切断し、図1(b)のように配線101と
パッケージ107を接続する。この時、チップ103、
104間の信号はパッケージのピンや基板の配線を経由
する必要がなく、フィルム上の配線105で接続可能で
あり、短い遅延時間での信号伝送と電気的ノイズの減少
が可能となる。
Description
【0001】
【産業上の利用分野】本発明は、配線を形成したテープ
フィルムによって集積回路チップをパッケージに接続す
る、TAB(Tape Automated bond
ing)パッケージに係わるものである。
フィルムによって集積回路チップをパッケージに接続す
る、TAB(Tape Automated bond
ing)パッケージに係わるものである。
【0002】
【従来の技術】複数の集積回路で構成された電子計算機
などの電子回路装置においては、その動作速度の高速化
を図るために、個々の集積回路を高密度に実装し、その
間の配線を極力短くすることが求められている。また同
時に、高速動作によって生ずる電気的ノイズを低減する
ために、コンデンサ等の部品を極力近接して接続するこ
とが求められている。このために種々のパッケージ技術
が考案されてきているが、その一つに、配線を形成した
テープフィルムによって集積回路チップをパッケージに
接続する、TABパッケージ技術がある。
などの電子回路装置においては、その動作速度の高速化
を図るために、個々の集積回路を高密度に実装し、その
間の配線を極力短くすることが求められている。また同
時に、高速動作によって生ずる電気的ノイズを低減する
ために、コンデンサ等の部品を極力近接して接続するこ
とが求められている。このために種々のパッケージ技術
が考案されてきているが、その一つに、配線を形成した
テープフィルムによって集積回路チップをパッケージに
接続する、TABパッケージ技術がある。
【0003】TABパッケージの従来技術としては、例
えば、特開平4−322438号公報に記載されている
ものがある。図6は、この従来のTABパッケージの例
である。従来の技術では図6(a)のように、予め配線
601をテープフイルム602上に繰り返し形成してお
き、集積回路チップ603を連続的に接続してゆく。そ
の後に切断部604でテープフィルムを切断し、図6
(b)のように配線601とパッケージ605を接続す
る。このテープに接続された段階でのチップどうしの間
隔D4は配線601及び切断部604の占める面積によ
って決まる。この従来例では、切断部604で集積回路
チップごとにテープフィルムを切断してパッケージに接
続する。このため、それらを基板に搭載して用いる際に
は、パッケージが互いに接するように配置しても、チッ
プの中心と隣接するチップの中心の間隔はパッケージの
サイズ以下に縮めることができず、信号配線経路が長く
なってしまう。例えば図7(a)のように複数の集積回
路チップ701、702を基板703に搭載して接続す
る場合には、最も近接して配置してもその間隔はD5で
あり、一般に上記D4より大きくなってしまう。この結
果、チップ701、702を結ぶ信号配線は、フィルム
上の配線704(配線は実際にはフィルム面上にある
が、図上で見易くするために図面では配線を浮かして描
いている)、パッケージのピン705、基板の配線70
6、パッケージのピン707、フィルム上の配線708
を経由する必要があり、大きな遅延時間を生じてしま
う。
えば、特開平4−322438号公報に記載されている
ものがある。図6は、この従来のTABパッケージの例
である。従来の技術では図6(a)のように、予め配線
601をテープフイルム602上に繰り返し形成してお
き、集積回路チップ603を連続的に接続してゆく。そ
の後に切断部604でテープフィルムを切断し、図6
(b)のように配線601とパッケージ605を接続す
る。このテープに接続された段階でのチップどうしの間
隔D4は配線601及び切断部604の占める面積によ
って決まる。この従来例では、切断部604で集積回路
チップごとにテープフィルムを切断してパッケージに接
続する。このため、それらを基板に搭載して用いる際に
は、パッケージが互いに接するように配置しても、チッ
プの中心と隣接するチップの中心の間隔はパッケージの
サイズ以下に縮めることができず、信号配線経路が長く
なってしまう。例えば図7(a)のように複数の集積回
路チップ701、702を基板703に搭載して接続す
る場合には、最も近接して配置してもその間隔はD5で
あり、一般に上記D4より大きくなってしまう。この結
果、チップ701、702を結ぶ信号配線は、フィルム
上の配線704(配線は実際にはフィルム面上にある
が、図上で見易くするために図面では配線を浮かして描
いている)、パッケージのピン705、基板の配線70
6、パッケージのピン707、フィルム上の配線708
を経由する必要があり、大きな遅延時間を生じてしま
う。
【0004】またこの従来例では、ノイズ低減用のコン
デンサを搭載する場合にも、その搭載距離がパッケージ
によって離されてしまう。例えば図7(b)のように集
積回路チップ711を基板712に搭載しコンデンサ7
13と接続する場合には、最も近接して配置してもその
間隔はD6である。この結果それらを結ぶ配線は、フィ
ルム上の配線714、パッケージのピン715、基板の
配線716、基板のスルーホール717を経由する必要
があり、ノイズ低減効果が小さくなってしまう。
デンサを搭載する場合にも、その搭載距離がパッケージ
によって離されてしまう。例えば図7(b)のように集
積回路チップ711を基板712に搭載しコンデンサ7
13と接続する場合には、最も近接して配置してもその
間隔はD6である。この結果それらを結ぶ配線は、フィ
ルム上の配線714、パッケージのピン715、基板の
配線716、基板のスルーホール717を経由する必要
があり、ノイズ低減効果が小さくなってしまう。
【0005】
【発明が解決しようとする課題】従来の技術では集積回
路チップをパッケージに搭載すると、そのサイズが大き
くなり配線経路が長くなってしまうので、信号の伝送が
遅くなるばかりでなく、ノイズの低減にも悪影響を及ぼ
すという問題点があった。本発明の目的は、この従来技
術の問題点を解決し、高速な信号伝送が可能でかつ電気
的ノイズの少ないTABパッケージを提供することにあ
る。
路チップをパッケージに搭載すると、そのサイズが大き
くなり配線経路が長くなってしまうので、信号の伝送が
遅くなるばかりでなく、ノイズの低減にも悪影響を及ぼ
すという問題点があった。本発明の目的は、この従来技
術の問題点を解決し、高速な信号伝送が可能でかつ電気
的ノイズの少ないTABパッケージを提供することにあ
る。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するTABパッケージにおいて、同一絶縁テープ
フィルム上に複数の前記導電配線を形成すると共に、該
各導電配線に接続される各集積回路チップ間を接続する
接続配線を前記絶縁同一テープフィルム上に形成し、前
記各導電配線及び接続配線を各集積回路チップに接続
し、かつ前記各導電配線を前記パッケージに接続するよ
うにしている。また、TABパッケージにおいて、同一
絶縁テープフイルム上に集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線を形成し、該導電配線の
集積回路チップ搭載エリアに集積回路チップを接続し、
該導電配線の部品搭載エリアに単体の受動素子または能
動素子を接続し、かつ前記各導電配線を前記パッケージ
に接続するようにしている。また、前記の各集積回路チ
ップ間を接続する接続配線を有するTABパッケージに
おいて、前記導電配線を集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の部品搭載エリアに単体の受動素子または能動素
子を接続するようにしている。また、TABパッケージ
において、同一絶縁テープフイルム上に集積回路チップ
搭載エリアと配線部品接続エリアを有する導電配線を形
成し、該導電配線の集積回路チップ搭載エリアに集積回
路チップを接続し、該導電配線の配線部品接続エリアに
配線部品を接続し、かつ前記各導電配線を前記パッケー
ジに接続してなり、前記配線部品は絶縁テープフイルム
上に前記配線部品接続エリアに対応する接続エリアと所
定の該各接続エリア間を接続する配線とを形成した部品
であるようにしている。また、前記の各集積回路チップ
間を接続する接続配線を有するTABパッケージにおい
て、前記導電配線を集積回路チップ搭載エリアと配線部
品接続エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の配線部品接続エリアに配線部品を接続し、かつ
前記各導電配線を前記パッケージに接続してなり、前記
配線部品は絶縁テープフイルム上に前記配線部品接続エ
リアに対応する接続エリアと所定の該各接続エリア間を
接続する配線とを形成した部品であるようにしている。
また、前記の導電配線に集積回路チップ搭載エリアと部
品搭載エリアを有するTABパッケージまたは前記の導
電配線に集積回路チップ搭載エリアと部品搭載エリアを
有し、かつ各集積回路チップ間を接続する接続配線を有
するTABパッケージにおいて、前記導電配線に配線部
品接続エリアを設け、該導電配線の配線部品接続エリア
に配線部品を接続してなり、前記配線部品は絶縁テープ
フイルム上に前記配線部品接続エリアに対応する接続エ
リアと所定の該各接続エリア間を接続する配線とを形成
した部品であるようにしている。また、前記配線部品上
の所定の前記各接続エリア間を接続する配線を各接続エ
リア間を単体の受動素子または能動素子あるいは集積回
路チップを介して接続する配線とするようにしている。
め、本発明は、絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するTABパッケージにおいて、同一絶縁テープ
フィルム上に複数の前記導電配線を形成すると共に、該
各導電配線に接続される各集積回路チップ間を接続する
接続配線を前記絶縁同一テープフィルム上に形成し、前
記各導電配線及び接続配線を各集積回路チップに接続
し、かつ前記各導電配線を前記パッケージに接続するよ
うにしている。また、TABパッケージにおいて、同一
絶縁テープフイルム上に集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線を形成し、該導電配線の
集積回路チップ搭載エリアに集積回路チップを接続し、
該導電配線の部品搭載エリアに単体の受動素子または能
動素子を接続し、かつ前記各導電配線を前記パッケージ
に接続するようにしている。また、前記の各集積回路チ
ップ間を接続する接続配線を有するTABパッケージに
おいて、前記導電配線を集積回路チップ搭載エリアと部
品搭載エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の部品搭載エリアに単体の受動素子または能動素
子を接続するようにしている。また、TABパッケージ
において、同一絶縁テープフイルム上に集積回路チップ
搭載エリアと配線部品接続エリアを有する導電配線を形
成し、該導電配線の集積回路チップ搭載エリアに集積回
路チップを接続し、該導電配線の配線部品接続エリアに
配線部品を接続し、かつ前記各導電配線を前記パッケー
ジに接続してなり、前記配線部品は絶縁テープフイルム
上に前記配線部品接続エリアに対応する接続エリアと所
定の該各接続エリア間を接続する配線とを形成した部品
であるようにしている。また、前記の各集積回路チップ
間を接続する接続配線を有するTABパッケージにおい
て、前記導電配線を集積回路チップ搭載エリアと配線部
品接続エリアを有する導電配線とし、該導電配線の集積
回路チップ搭載エリアに集積回路チップを接続し、該導
電配線の配線部品接続エリアに配線部品を接続し、かつ
前記各導電配線を前記パッケージに接続してなり、前記
配線部品は絶縁テープフイルム上に前記配線部品接続エ
リアに対応する接続エリアと所定の該各接続エリア間を
接続する配線とを形成した部品であるようにしている。
また、前記の導電配線に集積回路チップ搭載エリアと部
品搭載エリアを有するTABパッケージまたは前記の導
電配線に集積回路チップ搭載エリアと部品搭載エリアを
有し、かつ各集積回路チップ間を接続する接続配線を有
するTABパッケージにおいて、前記導電配線に配線部
品接続エリアを設け、該導電配線の配線部品接続エリア
に配線部品を接続してなり、前記配線部品は絶縁テープ
フイルム上に前記配線部品接続エリアに対応する接続エ
リアと所定の該各接続エリア間を接続する配線とを形成
した部品であるようにしている。また、前記配線部品上
の所定の前記各接続エリア間を接続する配線を各接続エ
リア間を単体の受動素子または能動素子あるいは集積回
路チップを介して接続する配線とするようにしている。
【0007】
【作用】本発明においては、予め接続することが分かっ
ている集積回路チップは隣接してテープフィルムに接続
し、そのテープフィルムを切断することなく一つのパッ
ケージに搭載することによって、その集積回路間の配線
が長くなり遅延時間が増大するのを防ぐ。また、予め接
続することが分かっているコンデンサ等の部品は集積回
路チップを搭載したテープフィルムに搭載、接続し、そ
のテープフィルムを切断することなく一つのパッケージ
に搭載することによって、その集積回路チップと搭載部
品間の配線が長くなり電気特性に悪影響が生ずるのを防
ぐ。また、上記搭載された集積回路間や部品間を接続す
る配線部品には、テープフィルム上に配線の形成された
配線部品を用いることによって、パッケージの外を経由
することなく短い配線で接続することが可能になり、遅
延時間の短縮や電気特性の改善が可能となる。またさら
に、上記搭載された集積回路間や部品間を接続する配線
部品上に受動素子、能動素子、集積回路チップを搭載す
ることによって、さらに複雑な回路もパッケージの外を
経由することなくテープフィルム上で形成することが可
能になり、遅延時間の短縮や電気特性の改善が可能とな
る。
ている集積回路チップは隣接してテープフィルムに接続
し、そのテープフィルムを切断することなく一つのパッ
ケージに搭載することによって、その集積回路間の配線
が長くなり遅延時間が増大するのを防ぐ。また、予め接
続することが分かっているコンデンサ等の部品は集積回
路チップを搭載したテープフィルムに搭載、接続し、そ
のテープフィルムを切断することなく一つのパッケージ
に搭載することによって、その集積回路チップと搭載部
品間の配線が長くなり電気特性に悪影響が生ずるのを防
ぐ。また、上記搭載された集積回路間や部品間を接続す
る配線部品には、テープフィルム上に配線の形成された
配線部品を用いることによって、パッケージの外を経由
することなく短い配線で接続することが可能になり、遅
延時間の短縮や電気特性の改善が可能となる。またさら
に、上記搭載された集積回路間や部品間を接続する配線
部品上に受動素子、能動素子、集積回路チップを搭載す
ることによって、さらに複雑な回路もパッケージの外を
経由することなくテープフィルム上で形成することが可
能になり、遅延時間の短縮や電気特性の改善が可能とな
る。
【0008】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明の第1の実施例であるTAB
パッケージの構成を示し、複数のチップ(図では2チッ
プ)を有するマルチチップ構成になつている。図1
(a)のように、この実施例では、複数の集積回路搭載
エリアを有する配線101をテープフイルム102上に
繰り返し形成しておき、集積回路チップ103、104
を連続的に接続してゆく。そして、チップ103、10
4を接続する必要のある場合は、テープフィルム上にそ
の配線105を形成しておき接続する。その後に切断部
106でテープフィルムを切断し、図1(b)のように
配線101とパッケージ107を接続する。このため、
チップどうしの間隔D1は配線101、105の占める
面積によってのみ決まり、切断部106やパッケージ1
07による増加分はない。108はピンである。この実
施例では、図2のように集積回路チップ201、202
を基板203に搭載して接続する場合には、そのチップ
間隔はD2(D1とほぼ同じである)であり、図7
(a)の従来例のチップ間隔D5よりも遥かに小さくす
ることができる。また、チップ201、202間の信号
はフィルム上の配線204で接続可能であり、パッケー
ジのピン205や基板の配線206を経由する必要がな
く、図7(a)の従来例に比べて短い遅延時間での信号
伝送が可能となる。なお、TABパッケージ上の集積回
路チップを3チップ以上にした場合も、各チップを接続
する必要のある場合は、2チップの場合と同様にテープ
フィルム上にその配線105を形成しておけばよい。
説明する。図1は、本発明の第1の実施例であるTAB
パッケージの構成を示し、複数のチップ(図では2チッ
プ)を有するマルチチップ構成になつている。図1
(a)のように、この実施例では、複数の集積回路搭載
エリアを有する配線101をテープフイルム102上に
繰り返し形成しておき、集積回路チップ103、104
を連続的に接続してゆく。そして、チップ103、10
4を接続する必要のある場合は、テープフィルム上にそ
の配線105を形成しておき接続する。その後に切断部
106でテープフィルムを切断し、図1(b)のように
配線101とパッケージ107を接続する。このため、
チップどうしの間隔D1は配線101、105の占める
面積によってのみ決まり、切断部106やパッケージ1
07による増加分はない。108はピンである。この実
施例では、図2のように集積回路チップ201、202
を基板203に搭載して接続する場合には、そのチップ
間隔はD2(D1とほぼ同じである)であり、図7
(a)の従来例のチップ間隔D5よりも遥かに小さくす
ることができる。また、チップ201、202間の信号
はフィルム上の配線204で接続可能であり、パッケー
ジのピン205や基板の配線206を経由する必要がな
く、図7(a)の従来例に比べて短い遅延時間での信号
伝送が可能となる。なお、TABパッケージ上の集積回
路チップを3チップ以上にした場合も、各チップを接続
する必要のある場合は、2チップの場合と同様にテープ
フィルム上にその配線105を形成しておけばよい。
【0009】図3は、本発明の第2の実施例であるTA
Bパッケージの構成を示す。図3(a)のように、本実
施例では、集積回路搭載エリアとコンデンサ搭載エリア
を有する配線301をテープフイルム302上に繰り返
し形成しておき、集積回路チップ303、コンデンサ3
04を連続的に接続してゆく。その後に切断部305で
テープフィルムを切断し、図3(b)のように配線30
1とパッケージ306を接続する。このため、コンデン
サ304の位置は配線301の範囲内に任意に決めるこ
とができ、集積回路チップ303とコンデンサ304の
配線距離には切断部305やパッケージ306による増
加分はない。
Bパッケージの構成を示す。図3(a)のように、本実
施例では、集積回路搭載エリアとコンデンサ搭載エリア
を有する配線301をテープフイルム302上に繰り返
し形成しておき、集積回路チップ303、コンデンサ3
04を連続的に接続してゆく。その後に切断部305で
テープフィルムを切断し、図3(b)のように配線30
1とパッケージ306を接続する。このため、コンデン
サ304の位置は配線301の範囲内に任意に決めるこ
とができ、集積回路チップ303とコンデンサ304の
配線距離には切断部305やパッケージ306による増
加分はない。
【0010】この実施例では、図4のように集積回路チ
ップ401を基板402に搭載しコンデンサ403と接
続する場合にも、フィルム上の配線404のみで接続す
ることが可能であり、パッケージのピン405、基板の
配線406を経由する必要はない。このため、従来例図
7(b)の構成ではコンデンサまでの距離がD6である
のに対し、この実施例では遥かにチップに近い位置D3
にコンデンサを搭載することができ、効果的に電気ノイ
ズを低減することが可能となる。
ップ401を基板402に搭載しコンデンサ403と接
続する場合にも、フィルム上の配線404のみで接続す
ることが可能であり、パッケージのピン405、基板の
配線406を経由する必要はない。このため、従来例図
7(b)の構成ではコンデンサまでの距離がD6である
のに対し、この実施例では遥かにチップに近い位置D3
にコンデンサを搭載することができ、効果的に電気ノイ
ズを低減することが可能となる。
【0011】なお、この実施例では1つの集積回路チッ
プを搭載したTABパッケージを示したが、複数の集積
回路チップを搭載したTABパッケージとしてもよいこ
とは云うまでもない。また、この実施例では部品として
コンデンサを搭載した場合を示したが、他の受動素子ま
たは能動素子を搭載するようにしてもよいことは云うま
でもない。
プを搭載したTABパッケージを示したが、複数の集積
回路チップを搭載したTABパッケージとしてもよいこ
とは云うまでもない。また、この実施例では部品として
コンデンサを搭載した場合を示したが、他の受動素子ま
たは能動素子を搭載するようにしてもよいことは云うま
でもない。
【0012】図5は、本発明の第3の実施例であるTA
Bパッケージの構成を示す。図5(a)のように、本実
施例では、集積回路搭載エリアと配線部品を接続する接
続エリア501とを有する配線502を、テープフイル
ム503上に繰り返し形成しておき、集積回路チップ5
04を連続的に接続してゆく。その後に切断部505で
テープフィルムを切断し、図5(b)に示すように、図
5(c)に示すような配線部品506を配線502に重
ね接続エリア501で接続し、さらに配線502とパッ
ケージ507を接続する。これによって、配線502だ
けでは不可能な複雑な配線をパッケージ内で実現するこ
とができる。配線部品506としては、テープフィルム
上に上記接続エリア501に対応する接続エリア50
1’と該接続エリア501’間を接続する配線を形成し
た部品が考えられる。また、上記接続エリア501’間
に受動素子または能動素子あるいは集積回路チップを接
続するようにしてもよい。さらに、上記部品に代えてパ
ッケージ表面に形成した配線を用いることや、金属線等
を用いることも可能である。また、これらを多層に使用
すること、併用することなども可能である。なお、この
実施例では1つの集積回路チップを搭載したTABパッ
ケージを示したが、複数の集積回路チップを搭載したT
ABパッケージとしてもよいことは云うまでもない。
Bパッケージの構成を示す。図5(a)のように、本実
施例では、集積回路搭載エリアと配線部品を接続する接
続エリア501とを有する配線502を、テープフイル
ム503上に繰り返し形成しておき、集積回路チップ5
04を連続的に接続してゆく。その後に切断部505で
テープフィルムを切断し、図5(b)に示すように、図
5(c)に示すような配線部品506を配線502に重
ね接続エリア501で接続し、さらに配線502とパッ
ケージ507を接続する。これによって、配線502だ
けでは不可能な複雑な配線をパッケージ内で実現するこ
とができる。配線部品506としては、テープフィルム
上に上記接続エリア501に対応する接続エリア50
1’と該接続エリア501’間を接続する配線を形成し
た部品が考えられる。また、上記接続エリア501’間
に受動素子または能動素子あるいは集積回路チップを接
続するようにしてもよい。さらに、上記部品に代えてパ
ッケージ表面に形成した配線を用いることや、金属線等
を用いることも可能である。また、これらを多層に使用
すること、併用することなども可能である。なお、この
実施例では1つの集積回路チップを搭載したTABパッ
ケージを示したが、複数の集積回路チップを搭載したT
ABパッケージとしてもよいことは云うまでもない。
【0013】
【発明の効果】本発明によれば、コンパクトで信号伝送
の早い、かつ電気的ノイズを抑えた集積回路パッケージ
を実現することができる。またこれによって、計算機そ
の他高速な集積回路を使用する装置の性能をより一層の
向上することができる。
の早い、かつ電気的ノイズを抑えた集積回路パッケージ
を実現することができる。またこれによって、計算機そ
の他高速な集積回路を使用する装置の性能をより一層の
向上することができる。
【図1】本発明の第1の実施例のTABパッケージの構
成を示す図である。
成を示す図である。
【図2】図1のTABパッケージにおける配線の経路を
説明するための図である。
説明するための図である。
【図3】本発明の第2の実施例のTABパッケージの構
成を示す図である。
成を示す図である。
【図4】図2のTABパッケージにおける、配線の経路
を説明するための図である。
を説明するための図である。
【図5】本発明の第3の実施例のTABパッケージの構
成を示す図である。
成を示す図である。
【図6】TABパッケージの従来例を示す図である。
【図7】図6のTABパッケージにおける配線の経路を
説明するための図である。
説明するための図である。
101、204、301、404、502、601、7
04、708、714テープフィルム上の配線導体 102、302、503、602 テープフィルム 103、104、201、202、303、401、5
04、603、701、702、711 集積回路チッ
プ 106、305、505、604 テープフィルムの切
断部 107、207、306、407、507、605、7
08、718 パッケージ 205、307、405、508、606、705、7
07、715 パッケージのピン 203、402、703、712 基板 206、406、706、716 基板の配線 304、403、713 コンデンサ素子 717 基板のスルーホール 105 テープフィルム上で集積回路間を接続する配線 501、501’ 配線部品を接続するエリア 506 配線部品
04、708、714テープフィルム上の配線導体 102、302、503、602 テープフィルム 103、104、201、202、303、401、5
04、603、701、702、711 集積回路チッ
プ 106、305、505、604 テープフィルムの切
断部 107、207、306、407、507、605、7
08、718 パッケージ 205、307、405、508、606、705、7
07、715 パッケージのピン 203、402、703、712 基板 206、406、706、716 基板の配線 304、403、713 コンデンサ素子 717 基板のスルーホール 105 テープフィルム上で集積回路間を接続する配線 501、501’ 配線部品を接続するエリア 506 配線部品
フロントページの続き (72)発明者 中込 儀延 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 橘 大 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 新谷 洋一 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所内 (72)発明者 濱中 直樹 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 伊藤 昌尚 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
Claims (7)
- 【請求項1】 絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するTABパッケージにおいて、 同一絶縁テープフィルム上に複数の前記導電配線を形成
すると共に、該各導電配線に接続される各集積回路チッ
プ間を接続する接続配線を前記絶縁同一テープフィルム
上に形成し、前記各導電配線及び接続配線を各集積回路
チップに接続し、かつ前記各導電配線を前記パッケージ
に接続することを特徴とするTABパッケージ。 - 【請求項2】 絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するTABパッケージにおいて、 同一絶縁テープフイルム上に集積回路チップ搭載エリア
と部品搭載エリアを有する導電配線を形成し、該導電配
線の集積回路チップ搭載エリアに集積回路チップを接続
し、該導電配線の部品搭載エリアに単体の受動素子また
は能動素子を接続し、かつ前記各導電配線を前記パッケ
ージに接続することを特徴とするTABパッケージ。 - 【請求項3】 請求項1記載のTABパッケージにおい
て、 前記導電配線を集積回路チップ搭載エリアと部品搭載エ
リアを有する導電配線とし、該導電配線の集積回路チッ
プ搭載エリアに集積回路チップを接続し、該導電配線の
部品搭載エリアに単体の受動素子または能動素子を接続
することを特徴とするTABパッケージ。 - 【請求項4】 絶縁テープフィルム上に導電配線を形成
し、その配線を集積回路チップ及びそれを搭載するパッ
ケージにそれぞれ接続することによってそれらを電気的
に接続するTABパッケージにおいて、 同一絶縁テープフイルム上に集積回路チップ搭載エリア
と配線部品接続エリアを有する導電配線を形成し、該導
電配線の集積回路チップ搭載エリアに集積回路チップを
接続し、該導電配線の配線部品接続エリアに配線部品を
接続し、かつ前記各導電配線を前記パッケージに接続し
てなり、前記配線部品は絶縁テープフイルム上に前記配
線部品接続エリアに対応する接続エリアと所定の該各接
続エリア間を接続する配線とを形成した部品であること
を特徴とするTABパッケージ。 - 【請求項5】 請求項1記載のTABパッケージにおい
て、 前記導電配線を集積回路チップ搭載エリアと配線部品接
続エリアを有する導電配線とし、該導電配線の集積回路
チップ搭載エリアに集積回路チップを接続し、該導電配
線の配線部品接続エリアに配線部品を接続し、かつ前記
各導電配線を前記パッケージに接続してなり、前記配線
部品は絶縁テープフイルム上に前記配線部品接続エリア
に対応する接続エリアと所定の該各接続エリア間を接続
する配線とを形成した部品であることを特徴とするTA
Bパッケージ。 - 【請求項6】 請求項2または請求項3記載のTABパ
ッケージにおいて、 前記導電配線に配線部品接続エリアを設け、該導電配線
の配線部品接続エリアに配線部品を接続してなり、前記
配線部品は絶縁テープフイルム上に前記配線部品接続エ
リアに対応する接続エリアと所定の該各接続エリア間を
接続する配線とを形成した部品であることを特徴とする
TABパッケージ。 - 【請求項7】 請求項4乃至請求項6のいずれかの請求
項記載のTABパッケージにおいて、 前記配線部品上の所定の前記各接続エリア間を接続する
配線を各接続エリア間を単体の受動素子または能動素子
あるいは集積回路チップを介して接続する配線とするこ
とを特徴とするTABパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19218694A JPH0837205A (ja) | 1994-07-22 | 1994-07-22 | Tabパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19218694A JPH0837205A (ja) | 1994-07-22 | 1994-07-22 | Tabパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0837205A true JPH0837205A (ja) | 1996-02-06 |
Family
ID=16287115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19218694A Pending JPH0837205A (ja) | 1994-07-22 | 1994-07-22 | Tabパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0837205A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
TWI412109B (zh) * | 2009-05-20 | 2013-10-11 | Innolux Corp | 晶片封裝結構 |
-
1994
- 1994-07-22 JP JP19218694A patent/JPH0837205A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
TWI412109B (zh) * | 2009-05-20 | 2013-10-11 | Innolux Corp | 晶片封裝結構 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6472293B2 (en) | Method for manufacturing an interconnect structure for stacked semiconductor device | |
US5444296A (en) | Ball grid array packages for high speed applications | |
JPH01181540A (ja) | Tabパツケージ | |
JPH07142674A (ja) | パワ−モジュ−ル | |
JPS63131561A (ja) | 電子パツケージ | |
JPH04307943A (ja) | 半導体装置 | |
JP2001044362A (ja) | 半導体装置の実装構造および実装方法 | |
US6008988A (en) | Integrated circuit package with a heat spreader coupled to a pair of electrical devices | |
US4646126A (en) | Semiconductor device | |
US5895977A (en) | Bond pad functional layout on die to improve package manufacturability and assembly | |
KR100352778B1 (ko) | 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지 | |
JPH0837205A (ja) | Tabパッケージ | |
JP2861686B2 (ja) | マルチチップモジュール | |
US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
KR20010021009A (ko) | 반도체 장치 및 그 실장 구조 | |
KR200295665Y1 (ko) | 적층형반도체패키지 | |
JPH11251516A (ja) | 半導体モジュール | |
JPH0590427A (ja) | 半導体集積回路装置 | |
JPH053402A (ja) | 混成集積回路装置 | |
JPH0786495A (ja) | 半導体デバイス | |
KR100363057B1 (ko) | 반도체 장치 | |
JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
KR100281115B1 (ko) | 멀티칩모듈 | |
JPH05211188A (ja) | 半導体装置 | |
JP3112270B2 (ja) | 高速ロジック回路 |