JPH0836370A - カラー表示装置 - Google Patents
カラー表示装置Info
- Publication number
- JPH0836370A JPH0836370A JP6192824A JP19282494A JPH0836370A JP H0836370 A JPH0836370 A JP H0836370A JP 6192824 A JP6192824 A JP 6192824A JP 19282494 A JP19282494 A JP 19282494A JP H0836370 A JPH0836370 A JP H0836370A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- pixels
- row
- color
- start pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 三枚の表示パネルの各単色画像を光学的に重
ね合せ完全に整合のとれたカラー画像を合成する。 【構成】 各表示パネル1R,1G,1Bはデルタ様に
配置され行別にオフセット配列した複数の画素と、画素
の一行分を順次選択する垂直駆動回路と、タイミングジ
ェネレータ3からの開始パルスにより画素の一行分に映
像信号の一ライン分を書き込む水平駆動回路とを有して
いる。タイミングジェネレータ3は画素の各行が順次選
択される毎に画素のオフセット配列に対応して開始パル
スの入力タイミングをオフセット制御する。三枚の表示
パネル1R,1G,1Bは行方向に関し正転または逆転
単色画像を表示する正転または逆転表示パネルに分けら
れ、タイミングジェネレータ3はこれに応じて開始パル
スのオフセット制御を逆転する。
ね合せ完全に整合のとれたカラー画像を合成する。 【構成】 各表示パネル1R,1G,1Bはデルタ様に
配置され行別にオフセット配列した複数の画素と、画素
の一行分を順次選択する垂直駆動回路と、タイミングジ
ェネレータ3からの開始パルスにより画素の一行分に映
像信号の一ライン分を書き込む水平駆動回路とを有して
いる。タイミングジェネレータ3は画素の各行が順次選
択される毎に画素のオフセット配列に対応して開始パル
スの入力タイミングをオフセット制御する。三枚の表示
パネル1R,1G,1Bは行方向に関し正転または逆転
単色画像を表示する正転または逆転表示パネルに分けら
れ、タイミングジェネレータ3はこれに応じて開始パル
スのオフセット制御を逆転する。
Description
【0001】
【産業上の利用分野】本発明はカラー表示装置に関す
る。より詳しくは、三枚の表示パネルに表示された赤、
緑、青の各単色画像を光学的に重ね合わせてカラー画像
を再生するプロジェクタ等のカラー表示装置に関する。
る。より詳しくは、三枚の表示パネルに表示された赤、
緑、青の各単色画像を光学的に重ね合わせてカラー画像
を再生するプロジェクタ等のカラー表示装置に関する。
【0002】
【従来の技術】従来から、フルカラーの液晶表示パネル
一枚を用いてカラー画像を映し出す単板式プロジェクタ
と、三枚の単色液晶表示パネルを光学的に重ね合わせて
カラー画像を映し出す三板式プロジェクタとが知られて
いた。図8に示す様に、単板式プロジェクタでは解像度
等の画質を向上させる為無数の画素がデルタ配列したカ
ラー表示パネルが用いられている。図示する様に、画素
アレイはデルタ配列した三原色画素R,G,Bの集合か
らなる。デルタ配列構成の画素アレイは直線的に整列し
た画素行及びジグザグに入り組んだ画素列を含んでい
る。図示の例では七本の画素行と八本の画素列が表わさ
れている。デルタ配列では行方向に沿って画素R,G,
Bが所定のピッチで順に配列している。但し奇数行と偶
数行では画素R,G,Bの組が1.5ピッチ分だけ互い
にオフセット配列している。この為正三角形の頂点に位
置する任意の三個の画素(ハッチングで示す)は常に
R,G,Bの組み合わせとなりデルタ配列と呼ばれる所
以である。このデルタ配列は解像度を改善できスムース
なカラー表示が得られる。但し、デルタ配列を採用する
と各画素列がジグザグに入り組んだ複雑な形状になる。
例えば第三列目に着目すると、第一行から第七行に渡っ
て七個の画素Rを一本の信号線で共通接続した構成とな
る。奇数行と偶数行の間で画素Rは1.5ピッチ分だけ
シフト配列している為、ジグザグに入り組んだ画素列と
なる。
一枚を用いてカラー画像を映し出す単板式プロジェクタ
と、三枚の単色液晶表示パネルを光学的に重ね合わせて
カラー画像を映し出す三板式プロジェクタとが知られて
いた。図8に示す様に、単板式プロジェクタでは解像度
等の画質を向上させる為無数の画素がデルタ配列したカ
ラー表示パネルが用いられている。図示する様に、画素
アレイはデルタ配列した三原色画素R,G,Bの集合か
らなる。デルタ配列構成の画素アレイは直線的に整列し
た画素行及びジグザグに入り組んだ画素列を含んでい
る。図示の例では七本の画素行と八本の画素列が表わさ
れている。デルタ配列では行方向に沿って画素R,G,
Bが所定のピッチで順に配列している。但し奇数行と偶
数行では画素R,G,Bの組が1.5ピッチ分だけ互い
にオフセット配列している。この為正三角形の頂点に位
置する任意の三個の画素(ハッチングで示す)は常に
R,G,Bの組み合わせとなりデルタ配列と呼ばれる所
以である。このデルタ配列は解像度を改善できスムース
なカラー表示が得られる。但し、デルタ配列を採用する
と各画素列がジグザグに入り組んだ複雑な形状になる。
例えば第三列目に着目すると、第一行から第七行に渡っ
て七個の画素Rを一本の信号線で共通接続した構成とな
る。奇数行と偶数行の間で画素Rは1.5ピッチ分だけ
シフト配列している為、ジグザグに入り組んだ画素列と
なる。
【0003】
【発明が解決しようとする課題】これに対し三板式プロ
ジェクタでは画素配列による解像度の差異はなくなる
為、従来から主としてストライプ配列の画素アレイを有
する表示パネルが用いられていた。このストライプ配列
では個々の画素が単純な格子状に配置されている。この
様に、従来単板式プロジェクタと三板式プロジェクタで
は夫々別構成の画素アレイを有する表示パネルが用いら
れてきた。しかしながら、量産を考えた場合部品コスト
低減の観点から、単板式プロジェクタ及び三板式プロジ
ェクタともに共通の画素アレイ構成を有する表示パネル
を用いる事が好ましい。そこで、三板式プロジェクタに
おいてもデルタ配列様の画素アレイを有する表示パネル
を採用する事が試みられている。但し単板式と異なり三
板式では各表示パネルの画素は全て同色が割り当てられ
る事になる。しかしながらデルタ配列の単色表示パネル
を三枚組み合わせた場合、前述した様な画素配列の非対
称性の為各表示パネルの駆動タイミングを互いに整合さ
せる事が解決すべき課題となっている。
ジェクタでは画素配列による解像度の差異はなくなる
為、従来から主としてストライプ配列の画素アレイを有
する表示パネルが用いられていた。このストライプ配列
では個々の画素が単純な格子状に配置されている。この
様に、従来単板式プロジェクタと三板式プロジェクタで
は夫々別構成の画素アレイを有する表示パネルが用いら
れてきた。しかしながら、量産を考えた場合部品コスト
低減の観点から、単板式プロジェクタ及び三板式プロジ
ェクタともに共通の画素アレイ構成を有する表示パネル
を用いる事が好ましい。そこで、三板式プロジェクタに
おいてもデルタ配列様の画素アレイを有する表示パネル
を採用する事が試みられている。但し単板式と異なり三
板式では各表示パネルの画素は全て同色が割り当てられ
る事になる。しかしながらデルタ配列の単色表示パネル
を三枚組み合わせた場合、前述した様な画素配列の非対
称性の為各表示パネルの駆動タイミングを互いに整合さ
せる事が解決すべき課題となっている。
【0004】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の二通りの手段を講じた。即ち、本
発明の第一側面にかかるカラー表示装置は、基本的な構
成として三原色の各々が割り当てられた三枚の表示パネ
ルと、各表示パネルに対応する各原色の映像信号を供給
する信号源と、各表示パネルの駆動を互いに同期制御す
るタイミング手段とを備えており、三枚の表示パネルに
表示された各単色画像を光学的に重ね合わせてカラー画
像を再生する。各表示パネルは、デルタ様に配置され行
別にオフセット配列した複数の画素と、画素の一行分を
順次選択する垂直駆動回路と、該タイミング手段から入
力される開始パルスに応答して選択された画素の一行分
に映像信号の一ライン分を書き込む水平駆動回路とを有
している。特徴事項として、前記タイミング手段は画素
の各行が順次選択される毎に画素のオフセット配列に対
応して開始パルスの入力タイミングをオフセット制御す
る。
題を解決する為以下の二通りの手段を講じた。即ち、本
発明の第一側面にかかるカラー表示装置は、基本的な構
成として三原色の各々が割り当てられた三枚の表示パネ
ルと、各表示パネルに対応する各原色の映像信号を供給
する信号源と、各表示パネルの駆動を互いに同期制御す
るタイミング手段とを備えており、三枚の表示パネルに
表示された各単色画像を光学的に重ね合わせてカラー画
像を再生する。各表示パネルは、デルタ様に配置され行
別にオフセット配列した複数の画素と、画素の一行分を
順次選択する垂直駆動回路と、該タイミング手段から入
力される開始パルスに応答して選択された画素の一行分
に映像信号の一ライン分を書き込む水平駆動回路とを有
している。特徴事項として、前記タイミング手段は画素
の各行が順次選択される毎に画素のオフセット配列に対
応して開始パルスの入力タイミングをオフセット制御す
る。
【0005】好ましくは、前記表示パネルは奇数行と偶
数行との間で相対的にオフセット配列した画素を有して
いる。一方、前記タイミング手段は奇数行と偶数行との
間で開始パルスの入力タイミングを相対的にオフセット
制御する。又好ましくは、前記三枚の表示パネルは行方
向に関し正転単色画像を表示する正転表示パネルと逆転
単色画像を表示する逆転表示パネルとに分けられてい
る。この場合、前記タイミング手段は正転表示パネルに
入力される開始パルスのオフセット制御に対し、逆転表
示パネルに入力される開始パルスのオフセット制御を逆
転する。さらに好ましくは、前記タイミング手段は正転
表示パネルと逆転表示パネルとの間で生じる書き込み動
作開始の相対的な遅延に応じて、両表示パネルに入力さ
れる開始パルスに相対的なオフセットを予め設定する。
加えて好ましくは、各表示パネルは画素電極と、これに
所定の間隙を介して対面配置した対向電極と、該間隙に
保持された液晶と、画素電極に接続され且つ垂直駆動回
路及び水平駆動回路に接続するスイッチング素子とで構
成された画素を複数個備えたアクティブマトリクス液晶
表示パネルからなる。
数行との間で相対的にオフセット配列した画素を有して
いる。一方、前記タイミング手段は奇数行と偶数行との
間で開始パルスの入力タイミングを相対的にオフセット
制御する。又好ましくは、前記三枚の表示パネルは行方
向に関し正転単色画像を表示する正転表示パネルと逆転
単色画像を表示する逆転表示パネルとに分けられてい
る。この場合、前記タイミング手段は正転表示パネルに
入力される開始パルスのオフセット制御に対し、逆転表
示パネルに入力される開始パルスのオフセット制御を逆
転する。さらに好ましくは、前記タイミング手段は正転
表示パネルと逆転表示パネルとの間で生じる書き込み動
作開始の相対的な遅延に応じて、両表示パネルに入力さ
れる開始パルスに相対的なオフセットを予め設定する。
加えて好ましくは、各表示パネルは画素電極と、これに
所定の間隙を介して対面配置した対向電極と、該間隙に
保持された液晶と、画素電極に接続され且つ垂直駆動回
路及び水平駆動回路に接続するスイッチング素子とで構
成された画素を複数個備えたアクティブマトリクス液晶
表示パネルからなる。
【0006】本発明の第二側面によれば、カラー表示装
置は基本的な構成として、三原色の各々が割り当てられ
た三枚の表示パネルと、各表示パネルに対応する各原色
の映像信号を供給する信号源と、各表示パネルの駆動を
互いに同期制御するタイミング手段とを備えており、三
枚の表示パネルに表示された各単色画像を光学的に重ね
合わせてカラー画像を再生する。各表示パネルは行別に
配列した複数の画素と、画素の一行分を順次選択する垂
直駆動回路と、該タイミング手段から入力される開始パ
ルスに応答して選択された画素の一行分に映像信号の一
ライン分を順次書き込む水平駆動回路とを有している。
三枚の表示パネルは正転表示パネルと逆転表示パネルと
に分かれている。正転表示パネルでは開始パルスに応答
して水平駆動回路が行の順方向に沿って順次書き込みを
実行し正転単色画像を表示する。逆転表示パネルでは開
始パルスに応答して水平駆動回路が行の逆方向に沿って
順次書き込みを実行し逆転単色画像を表示する。特徴事
項として、前記タイミング手段は、正転表示パネルと逆
転表示パネルとの間で生じる順次書き込み開始の相対的
な遅延に応じて両表示パネルに入力する開始パルスに相
対的なオフセットを予めかける様にしている。
置は基本的な構成として、三原色の各々が割り当てられ
た三枚の表示パネルと、各表示パネルに対応する各原色
の映像信号を供給する信号源と、各表示パネルの駆動を
互いに同期制御するタイミング手段とを備えており、三
枚の表示パネルに表示された各単色画像を光学的に重ね
合わせてカラー画像を再生する。各表示パネルは行別に
配列した複数の画素と、画素の一行分を順次選択する垂
直駆動回路と、該タイミング手段から入力される開始パ
ルスに応答して選択された画素の一行分に映像信号の一
ライン分を順次書き込む水平駆動回路とを有している。
三枚の表示パネルは正転表示パネルと逆転表示パネルと
に分かれている。正転表示パネルでは開始パルスに応答
して水平駆動回路が行の順方向に沿って順次書き込みを
実行し正転単色画像を表示する。逆転表示パネルでは開
始パルスに応答して水平駆動回路が行の逆方向に沿って
順次書き込みを実行し逆転単色画像を表示する。特徴事
項として、前記タイミング手段は、正転表示パネルと逆
転表示パネルとの間で生じる順次書き込み開始の相対的
な遅延に応じて両表示パネルに入力する開始パルスに相
対的なオフセットを予めかける様にしている。
【0007】
【作用】本発明ではデルタ配列様の画素アレイを有する
単色表示パネルを三枚用いて三板式プロジェクタ等のカ
ラー表示装置を構成している。デルタ配列では同一信号
線に接続される画素は奇数行と偶数行とで1.5ピッチ
分ずれている。この為奇数行と偶数行とで映像信号の一
ライン分の書き込みを指示する開始パルスに1.5ピッ
チ分のオフセット配列に対応するオフセット時間をつけ
る。又、三板式プロジェクタでは内部の光学的配置関係
から、水平駆動回路による順次書き込みの走査方向が異
なる正転表示パネルと逆転表示パネルを組み合わせるシ
ステムが一般的である。この時、走査方向の異なる表示
パネルでは映像信号のシフト方向が反対になる。この
為、タイミング手段は正転表示パネルに入力される開始
パルスのオフセット制御に対し、逆転表示パネルに入力
される開始パルスのオフセット制御を逆転する様にして
いる。順次書き込みの走査方向が異なる表示パネルを組
み合わせて三板式プロジェクタ等を構成する場合、開始
パルスの発生タイミングから実際に映像信号の書き込み
が始まるまで、水平駆動回路内でデータ転送による遅延
が生じる。順方向走査と逆方向走査とでこの遅延量が異
なる為、走査方向に応じて開始パルスの発生タイミング
に予めオフセットをつける様にしてる。以上の構成によ
り、三枚の表示パネルは互いに完全に同期して映像信号
の書き込みを行なう事ができる為、色ずれ等のないカラ
ー画像の再生が可能になる。
単色表示パネルを三枚用いて三板式プロジェクタ等のカ
ラー表示装置を構成している。デルタ配列では同一信号
線に接続される画素は奇数行と偶数行とで1.5ピッチ
分ずれている。この為奇数行と偶数行とで映像信号の一
ライン分の書き込みを指示する開始パルスに1.5ピッ
チ分のオフセット配列に対応するオフセット時間をつけ
る。又、三板式プロジェクタでは内部の光学的配置関係
から、水平駆動回路による順次書き込みの走査方向が異
なる正転表示パネルと逆転表示パネルを組み合わせるシ
ステムが一般的である。この時、走査方向の異なる表示
パネルでは映像信号のシフト方向が反対になる。この
為、タイミング手段は正転表示パネルに入力される開始
パルスのオフセット制御に対し、逆転表示パネルに入力
される開始パルスのオフセット制御を逆転する様にして
いる。順次書き込みの走査方向が異なる表示パネルを組
み合わせて三板式プロジェクタ等を構成する場合、開始
パルスの発生タイミングから実際に映像信号の書き込み
が始まるまで、水平駆動回路内でデータ転送による遅延
が生じる。順方向走査と逆方向走査とでこの遅延量が異
なる為、走査方向に応じて開始パルスの発生タイミング
に予めオフセットをつける様にしてる。以上の構成によ
り、三枚の表示パネルは互いに完全に同期して映像信号
の書き込みを行なう事ができる為、色ずれ等のないカラ
ー画像の再生が可能になる。
【0008】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるカラー表示装置
の基本的な構成を示すブロック図である。図示する様
に、本カラー表示装置は三原色の各々が割り当てられた
三枚の表示パネル1R,1G,1Bを備えている。表示
パネル1Rには赤色画像が割り当てられ、表示パネル1
Gには緑色画像が割り当てられ、表示パネル1Bには青
色画像が割り当てられている。又、各表示パネル1R,
1G,1Bに対応する各原色の映像信号を供給する信号
源として、Rドライバ2R、Gドライバ2G、Bドライ
バ2Bが設けられている。さらに、各表示パネル1R,
1G,1Bの駆動を互いに同期制御するタイミング手段
として、単一のタイミングジェネレータ(TG)3が設
けられている。かかる構成により三枚の表示パネル1
R,1G,1Bに表示された各単色画像を光学的に重ね
合わせてカラー画像を再生する。この様な構成は例えば
三板式プロジェクタ等に応用可能である。
詳細に説明する。図1は本発明にかかるカラー表示装置
の基本的な構成を示すブロック図である。図示する様
に、本カラー表示装置は三原色の各々が割り当てられた
三枚の表示パネル1R,1G,1Bを備えている。表示
パネル1Rには赤色画像が割り当てられ、表示パネル1
Gには緑色画像が割り当てられ、表示パネル1Bには青
色画像が割り当てられている。又、各表示パネル1R,
1G,1Bに対応する各原色の映像信号を供給する信号
源として、Rドライバ2R、Gドライバ2G、Bドライ
バ2Bが設けられている。さらに、各表示パネル1R,
1G,1Bの駆動を互いに同期制御するタイミング手段
として、単一のタイミングジェネレータ(TG)3が設
けられている。かかる構成により三枚の表示パネル1
R,1G,1Bに表示された各単色画像を光学的に重ね
合わせてカラー画像を再生する。この様な構成は例えば
三板式プロジェクタ等に応用可能である。
【0009】各表示パネル1R,1G,1Bは同一の画
素アレイを備えている。例えば表示パネル1Rに着目す
ると、個々の画素Rはデルタ様に配置され、行別にオフ
セット配列している。又、図示しないが各表示パネルは
垂直駆動回路と水平駆動回路を内蔵している。垂直駆動
回路は画素の一行分を順次選択する。これに対し、水平
駆動回路はタイミングジェネレータ3から入力される開
始パルスに応答して、選択された画素の一行分に映像信
号の一ライン分を書き込む。本発明の特徴事項として、
タイミングジェネレータ3は画素の各行が順次選択され
る毎に画素のオフセット配列に対応して、開始パルスの
入力タイミングをオフセット制御する。具体的には、各
表示パネルが奇数行と偶数行との間で相対的にオフセッ
ト配列した画素を有しており、タイミングジェネレータ
3は奇数行と偶数行との間で開始パルスの入力タイミン
グを相対的にオフセット制御している。
素アレイを備えている。例えば表示パネル1Rに着目す
ると、個々の画素Rはデルタ様に配置され、行別にオフ
セット配列している。又、図示しないが各表示パネルは
垂直駆動回路と水平駆動回路を内蔵している。垂直駆動
回路は画素の一行分を順次選択する。これに対し、水平
駆動回路はタイミングジェネレータ3から入力される開
始パルスに応答して、選択された画素の一行分に映像信
号の一ライン分を書き込む。本発明の特徴事項として、
タイミングジェネレータ3は画素の各行が順次選択され
る毎に画素のオフセット配列に対応して、開始パルスの
入力タイミングをオフセット制御する。具体的には、各
表示パネルが奇数行と偶数行との間で相対的にオフセッ
ト配列した画素を有しており、タイミングジェネレータ
3は奇数行と偶数行との間で開始パルスの入力タイミン
グを相対的にオフセット制御している。
【0010】本発明で採用される表示パネルは画面の左
右に関し正転表示と逆転表示の切り換えが可能な構造を
備えている。この左右反転機能は例えば三枚の表示パネ
ルをプロジェクタのライトバルブに応用した場合必要に
なる。プロジェクタは三原色の各々が割り当てられた三
枚の表示パネルと共通の拡大投射レンズ系とから構成さ
れる。各表示パネルはR,G,Bの色系統別にライトバ
ルブとして機能する。各表示パネルはR,G,Bに分解
した単色画像を表示する。同時に各表示パネルにはR,
G,Bの照明光が入射する。各表示パネルの単色透過光
をダイクロイックプリズム又はダイクロイックミラーに
よって合成した後、この合成されたカラー画像を投射レ
ンズ系でスクリーン上に拡大投影するものである。この
プロジェクタの光学系では、単色画像は数回の反射反転
を繰り返した後に合成される。光学系の配置構造によっ
ては色系統毎の反射反転回数が異なる。従って整合した
カラー画像を得る為には、予め特定の単色画像を逆転表
示させておく必要がある。図1の例では、赤色画像と青
色画像を正転表示する一方、緑色画像を逆転表示してい
る。
右に関し正転表示と逆転表示の切り換えが可能な構造を
備えている。この左右反転機能は例えば三枚の表示パネ
ルをプロジェクタのライトバルブに応用した場合必要に
なる。プロジェクタは三原色の各々が割り当てられた三
枚の表示パネルと共通の拡大投射レンズ系とから構成さ
れる。各表示パネルはR,G,Bの色系統別にライトバ
ルブとして機能する。各表示パネルはR,G,Bに分解
した単色画像を表示する。同時に各表示パネルにはR,
G,Bの照明光が入射する。各表示パネルの単色透過光
をダイクロイックプリズム又はダイクロイックミラーに
よって合成した後、この合成されたカラー画像を投射レ
ンズ系でスクリーン上に拡大投影するものである。この
プロジェクタの光学系では、単色画像は数回の反射反転
を繰り返した後に合成される。光学系の配置構造によっ
ては色系統毎の反射反転回数が異なる。従って整合した
カラー画像を得る為には、予め特定の単色画像を逆転表
示させておく必要がある。図1の例では、赤色画像と青
色画像を正転表示する一方、緑色画像を逆転表示してい
る。
【0011】即ち、本実施例では三枚の表示パネルは正
転表示パネル1R,1Bと逆転表示パネル1Gとに分か
れている。正転表示パネル1R,1Bでは開始パルスに
応答して水平駆動回路が行の順方向に沿って順次書き込
みの走査を実行し正転単色画像を表示する。一方、逆転
表示パネル1Gでは開始パルスに応答して水平駆動回路
が行の逆方向に沿って順次書き込みの走査を実行し逆転
単色画像を表示する。この場合、タイミングジェネレー
タ3は正転表示パネル1R,1Bと逆転表示パネル1G
との間で生じる順次書き込み開始の相対的な遅延に応じ
て、両者に入力する開始パルスに相対的なオフセットを
予めかける様にしている。これにより、正転表示パネル
1Rの先頭画素R1と逆転表示パネル1Gの先頭画素G
1は互いに完全に同期したタイミングで書き込みが行な
われる。
転表示パネル1R,1Bと逆転表示パネル1Gとに分か
れている。正転表示パネル1R,1Bでは開始パルスに
応答して水平駆動回路が行の順方向に沿って順次書き込
みの走査を実行し正転単色画像を表示する。一方、逆転
表示パネル1Gでは開始パルスに応答して水平駆動回路
が行の逆方向に沿って順次書き込みの走査を実行し逆転
単色画像を表示する。この場合、タイミングジェネレー
タ3は正転表示パネル1R,1Bと逆転表示パネル1G
との間で生じる順次書き込み開始の相対的な遅延に応じ
て、両者に入力する開始パルスに相対的なオフセットを
予めかける様にしている。これにより、正転表示パネル
1Rの先頭画素R1と逆転表示パネル1Gの先頭画素G
1は互いに完全に同期したタイミングで書き込みが行な
われる。
【0012】なお、正転表示パネルと逆転表示パネルで
は奇数行と偶数行との間で相対的にオフセット配列した
画素の関係が逆になっている。これに対応して、タイミ
ングジェネレータ3は正転表示パネルに入力される開始
パルスのオフセット制御に対し、逆転表示パネルに入力
される開始パルスのオフセット制御を逆転する様にして
いる。
は奇数行と偶数行との間で相対的にオフセット配列した
画素の関係が逆になっている。これに対応して、タイミ
ングジェネレータ3は正転表示パネルに入力される開始
パルスのオフセット制御に対し、逆転表示パネルに入力
される開始パルスのオフセット制御を逆転する様にして
いる。
【0013】図2は、図1に示した各表示パネルの具体
的な構成を示すブロック図である。三枚の表示パネルと
もに同一の構造となっており、全て表示パネル1として
表わしてある。本表示パネル1は画素アレイ部11と周
辺回路部とを備えている。画素アレイ部11はデルタ様
に配列した単一色画素の集合を含んでいる。フルカラー
表示パネルと同様にデルタ配列しているが、三原色では
なく単一色の画素のみを含んでいる。画素アレイ部11
はデルタ様配列となっている為、直線的に整列した画素
行及びジグザグに入り組んだ画素列が規定される。周辺
回路部は垂直駆動回路12と水平駆動回路13とからな
る。垂直駆動回路12は外部のタイミングジェネレータ
3から入力される垂直開始パルスVSTに応じて各画素
行を順次選択する。水平駆動回路13は同じくタイミン
グジェネレータ3から一水平期間毎に入力される水平開
始パルスHSTに応じて一行分の画素に映像信号SIG
の一ライン分を書き込む。この映像信号SIGは外部の
ドライバ2から供給される。この際、水平駆動回路13
は左右反転機能を有しており、映像信号の書き込み走査
を順方向と逆方向とで切り換える事ができる。
的な構成を示すブロック図である。三枚の表示パネルと
もに同一の構造となっており、全て表示パネル1として
表わしてある。本表示パネル1は画素アレイ部11と周
辺回路部とを備えている。画素アレイ部11はデルタ様
に配列した単一色画素の集合を含んでいる。フルカラー
表示パネルと同様にデルタ配列しているが、三原色では
なく単一色の画素のみを含んでいる。画素アレイ部11
はデルタ様配列となっている為、直線的に整列した画素
行及びジグザグに入り組んだ画素列が規定される。周辺
回路部は垂直駆動回路12と水平駆動回路13とからな
る。垂直駆動回路12は外部のタイミングジェネレータ
3から入力される垂直開始パルスVSTに応じて各画素
行を順次選択する。水平駆動回路13は同じくタイミン
グジェネレータ3から一水平期間毎に入力される水平開
始パルスHSTに応じて一行分の画素に映像信号SIG
の一ライン分を書き込む。この映像信号SIGは外部の
ドライバ2から供給される。この際、水平駆動回路13
は左右反転機能を有しており、映像信号の書き込み走査
を順方向と逆方向とで切り換える事ができる。
【0014】図示する様に、ジグザグに配列した各画素
列は対応する信号線Yを介して水平駆動回路13に接続
されている。水平駆動回路13は水平開始パルスHST
に応じて各信号線Yを順次サンプリングし映像信号SI
Gを分配していく。今、第J列と第K行及び第K+1行
に着目する。信号線Yに対して、J列K行に位置する画
素J/Kは右側に位置し、J列K+1行に位置する画素
J/K+1は左側に位置する。即ち同一信号線Yに接続
された画素は奇数行及び偶数行で1.5画素分のオフセ
ットが生じる。水平駆動回路13の書き込み走査が順方
向に行なわれる場合(左から右)K行目の画素に書き込
まれる映像信号SIGはK+1行目の画素に書き込まれ
る映像信号に比べ、1.5画素分遅延したものを信号線
Yから入力する。一方逆方向走査の場合には(右から
左)K行目の画素がK+1行目の画素に比べ1.5画素
分速くなる。これに応じ、映像信号の書き込みタイミン
グにオフセットをつける為、信号線Yのサンプリングタ
イミングを行毎相対的にシフトする。ところで、信号線
Yのサンプリングタイミングは一水平期間毎にタイミン
グジェネレータ3から入力される水平開始パルスHST
をトリガとしてシフトレジスタの多段データ転送により
規定される。従って行別に信号線Yのサンプリングタイ
ミングに所望のオフセットをつける為には、HSTの入
力タイミングにオフセットを設ければ良い。
列は対応する信号線Yを介して水平駆動回路13に接続
されている。水平駆動回路13は水平開始パルスHST
に応じて各信号線Yを順次サンプリングし映像信号SI
Gを分配していく。今、第J列と第K行及び第K+1行
に着目する。信号線Yに対して、J列K行に位置する画
素J/Kは右側に位置し、J列K+1行に位置する画素
J/K+1は左側に位置する。即ち同一信号線Yに接続
された画素は奇数行及び偶数行で1.5画素分のオフセ
ットが生じる。水平駆動回路13の書き込み走査が順方
向に行なわれる場合(左から右)K行目の画素に書き込
まれる映像信号SIGはK+1行目の画素に書き込まれ
る映像信号に比べ、1.5画素分遅延したものを信号線
Yから入力する。一方逆方向走査の場合には(右から
左)K行目の画素がK+1行目の画素に比べ1.5画素
分速くなる。これに応じ、映像信号の書き込みタイミン
グにオフセットをつける為、信号線Yのサンプリングタ
イミングを行毎相対的にシフトする。ところで、信号線
Yのサンプリングタイミングは一水平期間毎にタイミン
グジェネレータ3から入力される水平開始パルスHST
をトリガとしてシフトレジスタの多段データ転送により
規定される。従って行別に信号線Yのサンプリングタイ
ミングに所望のオフセットをつける為には、HSTの入
力タイミングにオフセットを設ければ良い。
【0015】図3は以上に説明した水平開始パルスHS
Tのオフセット制御を表わすタイミングチャートであ
る。(A)が正転表示の場合を表わし、(B)が逆転表
示の場合を表わしている。正転表示の場合にはK行目に
対応する水平開始パルスHST(K)に比べ、K+1行
目に対応する水平開始パルスHST(K+1)が1.5
画素分のオフセットに対応して遅延している。一方逆転
表示では水平走査方向が逆になるので、HST(K+
1)に比べHST(K)が1.5画素分のオフセットに
応じた時間だけ遅延している。この様に、デルタ配列様
の画素アレイを有する表示パネルを用いて三板式プロジ
ェクタ等を構成する場合、各表示パネルで水平走査方向
が異なっている為、正転表示パネルに入力される開始パ
ルスのオフセット制御に対し逆転表示パネルに入力され
る開始パルスのオフセット制御を逆転する様にしてい
る。なお、本実施例で示したデルタ配列では画素の行別
オフセットはライン毎で2H周期となる(1Hは一水平
期間を表わす)。しかしながら本発明はこれに限られる
ものではなく、このオフセット周期が3H以上となる画
素配列であっても、HSTの入力タイミングに画素配列
に応じたオフセットをつける事で容易に対応可能であ
る。
Tのオフセット制御を表わすタイミングチャートであ
る。(A)が正転表示の場合を表わし、(B)が逆転表
示の場合を表わしている。正転表示の場合にはK行目に
対応する水平開始パルスHST(K)に比べ、K+1行
目に対応する水平開始パルスHST(K+1)が1.5
画素分のオフセットに対応して遅延している。一方逆転
表示では水平走査方向が逆になるので、HST(K+
1)に比べHST(K)が1.5画素分のオフセットに
応じた時間だけ遅延している。この様に、デルタ配列様
の画素アレイを有する表示パネルを用いて三板式プロジ
ェクタ等を構成する場合、各表示パネルで水平走査方向
が異なっている為、正転表示パネルに入力される開始パ
ルスのオフセット制御に対し逆転表示パネルに入力され
る開始パルスのオフセット制御を逆転する様にしてい
る。なお、本実施例で示したデルタ配列では画素の行別
オフセットはライン毎で2H周期となる(1Hは一水平
期間を表わす)。しかしながら本発明はこれに限られる
ものではなく、このオフセット周期が3H以上となる画
素配列であっても、HSTの入力タイミングに画素配列
に応じたオフセットをつける事で容易に対応可能であ
る。
【0016】明らかな事であるが、正転表示と逆転表示
では一行分の画素に映像信号を書き込む場合先頭画素の
位置が異なる。即ち、正転表示では先頭画素が表示パネ
ルの左側に位置する一方、逆転表示では先頭画素が表示
パネルの右側に位置する事になる。各表示パネルに内蔵
される水平駆動回路の構成上開始パルスHSTが入力さ
れてから実際に先頭画素に対する書き込みが行なわれる
まで、走査方向により相対的な遅延が生じる。この点に
鑑み、HSTの入力タイミングに予め走査方向に応じて
オフセットをつける。この様にする事で先頭画素への書
き込みを各表示パネル間で同期させる事が可能になる。
図4は正転表示における先頭画素の位置をハッチングで
表わしたものである。(A)に示す様に、偶数行に比べ
奇数行が先行している場合には、先頭画素が奇数行に位
置する事になる。一方、(B)に示す様に奇数行に比べ
偶数行が時間的に先行している場合には先頭画素が偶数
行に位置する事になる。この様にして規定された先頭画
素を基準にして、正転表示パネルと逆転表示パネルとの
間でHSTの入力タイミングに所定のオフセットを加え
る。図から理解される様に、先頭画素とは、HSTに対
し相対的に最も速く書き込み動作が行なわれる画素であ
り、必ずしも一行目とは限らない。
では一行分の画素に映像信号を書き込む場合先頭画素の
位置が異なる。即ち、正転表示では先頭画素が表示パネ
ルの左側に位置する一方、逆転表示では先頭画素が表示
パネルの右側に位置する事になる。各表示パネルに内蔵
される水平駆動回路の構成上開始パルスHSTが入力さ
れてから実際に先頭画素に対する書き込みが行なわれる
まで、走査方向により相対的な遅延が生じる。この点に
鑑み、HSTの入力タイミングに予め走査方向に応じて
オフセットをつける。この様にする事で先頭画素への書
き込みを各表示パネル間で同期させる事が可能になる。
図4は正転表示における先頭画素の位置をハッチングで
表わしたものである。(A)に示す様に、偶数行に比べ
奇数行が先行している場合には、先頭画素が奇数行に位
置する事になる。一方、(B)に示す様に奇数行に比べ
偶数行が時間的に先行している場合には先頭画素が偶数
行に位置する事になる。この様にして規定された先頭画
素を基準にして、正転表示パネルと逆転表示パネルとの
間でHSTの入力タイミングに所定のオフセットを加え
る。図から理解される様に、先頭画素とは、HSTに対
し相対的に最も速く書き込み動作が行なわれる画素であ
り、必ずしも一行目とは限らない。
【0017】図5は、図2に示した表示パネルのさらに
具体的な構成を示す回路図である。図示する様に、画面
内にはM本の信号線YとN本のゲート線Xが交差配列し
ている。信号線Yとゲート線Xの各交差部に画素が配置
している。図示する様に個々の画素は微細な液晶セルL
Cとスイッチング素子との結合からなる。本例ではスイ
ッチング素子は薄膜トランジスタTrからなり、そのゲ
ート電極は対応するゲート線Xに接続し、ソース電極は
対応する信号線Yに接続し、ドレイン電極は対応する液
晶セルLCの一端に位置する画素電極に接続している。
なお液晶セルLCの他端は対向電極により構成されてい
る。対向電極と各画素電極との間に液晶が保持され個々
の液晶セルLCを構成する。
具体的な構成を示す回路図である。図示する様に、画面
内にはM本の信号線YとN本のゲート線Xが交差配列し
ている。信号線Yとゲート線Xの各交差部に画素が配置
している。図示する様に個々の画素は微細な液晶セルL
Cとスイッチング素子との結合からなる。本例ではスイ
ッチング素子は薄膜トランジスタTrからなり、そのゲ
ート電極は対応するゲート線Xに接続し、ソース電極は
対応する信号線Yに接続し、ドレイン電極は対応する液
晶セルLCの一端に位置する画素電極に接続している。
なお液晶セルLCの他端は対向電極により構成されてい
る。対向電極と各画素電極との間に液晶が保持され個々
の液晶セルLCを構成する。
【0018】各ゲート線Xの一端には垂直駆動回路12
が接続されており、タイミングジェネレータから供給さ
れる垂直開始パルスVSTやクロック信号VCK等に応
じて順次ゲートパルスφV を一水平期間(1H)毎に出
力する。ゲートパルスφV に応答して薄膜トランジスタ
Trが導通し、各画素行を順次選択する。
が接続されており、タイミングジェネレータから供給さ
れる垂直開始パルスVSTやクロック信号VCK等に応
じて順次ゲートパルスφV を一水平期間(1H)毎に出
力する。ゲートパルスφV に応答して薄膜トランジスタ
Trが導通し、各画素行を順次選択する。
【0019】各信号線Yの上端部には水平スイッチHS
Wを介してビデオライン14が接続している。このビデ
オライン14は外部のドライバから映像信号SIGの供
給を受ける。水平スイッチHSWは水平アドレス回路1
3aから順次出力されるサンプリングパルスφH によっ
て開閉制御され、映像信号SIGをサンプリングし、上
述した順次選択に同期して画素列にSIGを書き込む。
以上の説明から理解される様に、水平アドレス回路13
aと水平スイッチHSWの組み合わせが、図2に示した
水平駆動回路13を構成する。水平アドレス回路13a
は外部のタイミングジェネレータから供給される水平開
始パルスHST及びクロック信号HCKに応じて順次サ
ンプリングパルスφH を出力する。この水平アドレス回
路13aはシフトレジスタ等から構成されており、信号
線Yの双方向走査が可能になっている。
Wを介してビデオライン14が接続している。このビデ
オライン14は外部のドライバから映像信号SIGの供
給を受ける。水平スイッチHSWは水平アドレス回路1
3aから順次出力されるサンプリングパルスφH によっ
て開閉制御され、映像信号SIGをサンプリングし、上
述した順次選択に同期して画素列にSIGを書き込む。
以上の説明から理解される様に、水平アドレス回路13
aと水平スイッチHSWの組み合わせが、図2に示した
水平駆動回路13を構成する。水平アドレス回路13a
は外部のタイミングジェネレータから供給される水平開
始パルスHST及びクロック信号HCKに応じて順次サ
ンプリングパルスφH を出力する。この水平アドレス回
路13aはシフトレジスタ等から構成されており、信号
線Yの双方向走査が可能になっている。
【0020】図6は双方向走査機能を有する水平アドレ
ス回路の具体例を示したものである。図示する様に、水
平アドレス回路は単一のシフトレジスタ40を有してお
り、所定の開始パルスHSTを段毎に転送して画素(図
示せず)の点順次書き込みを行なう。このシフトレジス
タ40は一対の入力端子I及び出力端子Oを備えたフリ
ップフロップFFを画素の全列数に応じた個数だけ多段
接続した構造となっている。個々のFFの入出力端子は
2本のデータ転送路41を介して順次接続されている。
本例では、先頭段のFF1 から最終段のFFM までM個
のフリップフロップが多段接続されている。本例のシフ
トレジスタ40は双方向性であり、選択可能にデータ
(HST)の順方向転送と逆方向転送を行なう事ができ
る。この目的で隣り合う段に位置する一対のフリップフ
ロップの入出力端子間に夫々転送ゲート素子A,Bが介
在している。転送ゲート素子A,Bを択一的に開閉する
事によりデータ転送を順方向又は逆方向に制御して画素
の双方向点順次書き込みを可能にする。例えばFF1 の
入力端子とFF2 の出力端子との間に一方の転送ゲート
素子Bが介在している。又、FF1 の出力端子OとFF
2 の入力端子Iとの間に他方の転送ゲート素子Aが介在
している。以下同様に互いに隣り合うFFの入出力端子
間に夫々転送ゲート素子A,Bが介在している。転送ゲ
ート素子Aを開く一方転送ゲート素子Bを閉じると、開
始パルスHSTはデータ転送路41を介して順方向に送
られる。逆に転送ゲート素子Aを閉じる一方転送ゲート
素子Bを開くと、開始パルスHSTはデータ転送路41
を介して順次逆方向に送られる。この場合、水平アドレ
ス回路の構成上順方向転送と逆方向転送ではHSTが入
力されてから一発目のサンプリングパルスが出力される
まで時間的な差が生じる。本発明ではこの時間的な差に
応じて、予め正転表示パネルと逆転表示パネルとの間で
HSTの入力タイミングにオフセットを設けている。
ス回路の具体例を示したものである。図示する様に、水
平アドレス回路は単一のシフトレジスタ40を有してお
り、所定の開始パルスHSTを段毎に転送して画素(図
示せず)の点順次書き込みを行なう。このシフトレジス
タ40は一対の入力端子I及び出力端子Oを備えたフリ
ップフロップFFを画素の全列数に応じた個数だけ多段
接続した構造となっている。個々のFFの入出力端子は
2本のデータ転送路41を介して順次接続されている。
本例では、先頭段のFF1 から最終段のFFM までM個
のフリップフロップが多段接続されている。本例のシフ
トレジスタ40は双方向性であり、選択可能にデータ
(HST)の順方向転送と逆方向転送を行なう事ができ
る。この目的で隣り合う段に位置する一対のフリップフ
ロップの入出力端子間に夫々転送ゲート素子A,Bが介
在している。転送ゲート素子A,Bを択一的に開閉する
事によりデータ転送を順方向又は逆方向に制御して画素
の双方向点順次書き込みを可能にする。例えばFF1 の
入力端子とFF2 の出力端子との間に一方の転送ゲート
素子Bが介在している。又、FF1 の出力端子OとFF
2 の入力端子Iとの間に他方の転送ゲート素子Aが介在
している。以下同様に互いに隣り合うFFの入出力端子
間に夫々転送ゲート素子A,Bが介在している。転送ゲ
ート素子Aを開く一方転送ゲート素子Bを閉じると、開
始パルスHSTはデータ転送路41を介して順方向に送
られる。逆に転送ゲート素子Aを閉じる一方転送ゲート
素子Bを開くと、開始パルスHSTはデータ転送路41
を介して順次逆方向に送られる。この場合、水平アドレ
ス回路の構成上順方向転送と逆方向転送ではHSTが入
力されてから一発目のサンプリングパルスが出力される
まで時間的な差が生じる。本発明ではこの時間的な差に
応じて、予め正転表示パネルと逆転表示パネルとの間で
HSTの入力タイミングにオフセットを設けている。
【0021】図7は、図6に示した水平アドレス回路の
具体的な構成例を部分的に示した回路図である。データ
の双方向転送を説明する為、二個のフリップフロップ
(先段FF、次段FF)とそれに付随する転送ゲート素
子A,Bのみを示している。全ての回路素子は薄膜トラ
ンジスタ(TFT)から構成されている。先段FF及び
次段FFともにD型フリップフロップから構成されてい
る。各D型フリップフロップは第一及び第二のクロック
トインバータと第三のインバータからなり、互いに逆相
のクロック信号HCK,HCKXに応じて動作し、入力
端子INから入力されたデータをクロック信号の半周期
分だけ遅延して出力端子OUTに出力する。転送ゲート
素子A,Bは各々CMOSタイプのトランスミッション
ゲート素子からなる。転送ゲート素子A,Bは外部から
入力される逆相の制御信号T,TXにより制御されてい
る。一方の制御信号Tがハイレベルで他方の制御信号T
Xがローレベルの時、一方の転送ゲート素子Aが開か
れ、他方の転送ゲート素子Bが閉じられる。従って、こ
の時にはデータは最初の転送ゲート素子Aを通過した後
先段FFの入力端子INに供給される。ここでクロック
信号の半周期分だけ遅延処理を施された後、出力端子O
UTから次の転送ゲート素子Aを介して次段FFの入力
端子INに転送される。この様にして、データは順次順
方向に向って転送されていく。一方、制御信号Tがロー
レベルで制御信号TXがハイレベルに切り換わった時、
一方の転送ゲート素子Aが閉じ他方の転送ゲート素子B
が開く。この場合には逆方向から転送されてきたデータ
が次段FFの入力端子INに供給され所定の遅延処理を
施された後、出力端子OUTから転送ゲート素子Bを介
して先段FFの入力端子INに転送される。再び所定の
遅延処理を施された後出力端子OUTから出力されたデ
ータは次の転送ゲート素子Bに至る。
具体的な構成例を部分的に示した回路図である。データ
の双方向転送を説明する為、二個のフリップフロップ
(先段FF、次段FF)とそれに付随する転送ゲート素
子A,Bのみを示している。全ての回路素子は薄膜トラ
ンジスタ(TFT)から構成されている。先段FF及び
次段FFともにD型フリップフロップから構成されてい
る。各D型フリップフロップは第一及び第二のクロック
トインバータと第三のインバータからなり、互いに逆相
のクロック信号HCK,HCKXに応じて動作し、入力
端子INから入力されたデータをクロック信号の半周期
分だけ遅延して出力端子OUTに出力する。転送ゲート
素子A,Bは各々CMOSタイプのトランスミッション
ゲート素子からなる。転送ゲート素子A,Bは外部から
入力される逆相の制御信号T,TXにより制御されてい
る。一方の制御信号Tがハイレベルで他方の制御信号T
Xがローレベルの時、一方の転送ゲート素子Aが開か
れ、他方の転送ゲート素子Bが閉じられる。従って、こ
の時にはデータは最初の転送ゲート素子Aを通過した後
先段FFの入力端子INに供給される。ここでクロック
信号の半周期分だけ遅延処理を施された後、出力端子O
UTから次の転送ゲート素子Aを介して次段FFの入力
端子INに転送される。この様にして、データは順次順
方向に向って転送されていく。一方、制御信号Tがロー
レベルで制御信号TXがハイレベルに切り換わった時、
一方の転送ゲート素子Aが閉じ他方の転送ゲート素子B
が開く。この場合には逆方向から転送されてきたデータ
が次段FFの入力端子INに供給され所定の遅延処理を
施された後、出力端子OUTから転送ゲート素子Bを介
して先段FFの入力端子INに転送される。再び所定の
遅延処理を施された後出力端子OUTから出力されたデ
ータは次の転送ゲート素子Bに至る。
【0022】
【発明の効果】以上説明した様に、本発明によれば、デ
ルタ配列様の画素アレイを有する表示パネルを三枚利用
して三板式プロジェクタ等のカラー表示装置を構成して
いる。各表示パネルに入力される水平書き込み用の開始
パルスに行別オフセットをつける。又、水平走査方向別
にオフセットをつける。これにより、正転画像及び逆転
画像を互いに完全に整合したフルカラー画像を得る事が
できるという効果がある。
ルタ配列様の画素アレイを有する表示パネルを三枚利用
して三板式プロジェクタ等のカラー表示装置を構成して
いる。各表示パネルに入力される水平書き込み用の開始
パルスに行別オフセットをつける。又、水平走査方向別
にオフセットをつける。これにより、正転画像及び逆転
画像を互いに完全に整合したフルカラー画像を得る事が
できるという効果がある。
【図1】本発明にかかるカラー表示装置の基本的な構成
を示すブロック図である。
を示すブロック図である。
【図2】図1に示したカラー表示装置に組み込まれる表
示パネルの構成例を示すブロック図である。
示パネルの構成例を示すブロック図である。
【図3】本発明にかかるカラー表示装置の動作説明に供
するタイミングチャートである。
するタイミングチャートである。
【図4】同じく本発明にかかるカラー表示装置の動作説
明に供する模式図である。
明に供する模式図である。
【図5】図2に示した表示パネルのさらに具体的な構成
例を示す回路図である。
例を示す回路図である。
【図6】図5に示した水平アドレス回路の具体的な構成
例を示すブロック図である。
例を示すブロック図である。
【図7】図6に示した水平アドレス回路のさらに具体的
な構成例を示す回路図である。
な構成例を示す回路図である。
【図8】一般的な画素アレイのデルタ配列を示す模式図
である。
である。
1R 表示パネル 1G 表示パネル 1B 表示パネル 2R Rドライバ 2G Gドライバ 2B Bドライバ 3 タイミングジェネレータ 11 画素アレイ部 12 垂直駆動回路 13 水平駆動回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 9/31 B
Claims (6)
- 【請求項1】 三原色の各々が割り当てられた三枚の表
示パネルと、各表示パネルに対応する各原色の映像信号
を供給する信号源と、各表示パネルの駆動を互いに同期
制御するタイミング手段とを備えており、三枚の表示パ
ネルに表示された各単色画像を光学的に重ね合わせてカ
ラー画像を再生するカラー表示装置であって、 各表示パネルは、デルタ様に配置され行別にオフセット
配列した複数の画素と、画素の一行分を順次選択する垂
直駆動回路と、該タイミング手段から入力される開始パ
ルスに応答して選択された画素の一行分に映像信号の一
ライン分を書き込む水平駆動回路とを有しており、 前記タイミング手段は、画素の各行が順次選択される毎
に画素のオフセット配列に対応して開始パルスの入力タ
イミングをオフセット制御する事を特徴とするカラー表
示装置。 - 【請求項2】 前記表示パネルは奇数行と偶数行との間
で相対的にオフセット配列した画素を有しており、前記
タイミング手段は奇数行と偶数行との間で開始パルスの
入力タイミングを相対的にオフセット制御する事を特徴
とする請求項1記載のカラー表示装置。 - 【請求項3】 前記三枚の表示パネルは行方向に関し正
転単色画像を表示する正転表示パネルと逆転単色画像を
表示する逆転表示パネルとに分けられ、前記タイミング
手段は正転表示パネルに入力される開始パルスのオフセ
ット制御に対し逆転表示パネルに入力される開始パルス
のオフセット制御を逆転する事を特徴とする請求項1記
載のカラー表示装置。 - 【請求項4】 前記タイミング手段は、正転表示パネル
と逆転表示パネルとの間で生じる書き込み動作開始の相
対的な遅延に応じて両表示パネルに入力される開始パル
スに相対的なオフセットを予め設定する事を特徴とする
請求項3記載のカラー表示装置。 - 【請求項5】 各表示パネルは、画素電極と、これに所
定の間隙を介して対面配置した対向電極と、該間隙に保
持された液晶と、画素電極に接続され且つ垂直駆動回路
及び水平駆動回路に接続するスイッチング素子とを有す
る画素を複数個備えたアクティブマトリクス液晶表示パ
ネルである事を特徴とする請求項1記載のカラー表示装
置。 - 【請求項6】 三原色の各々が割り当てられた三枚の表
示パネルと、各表示パネルに対応する各原色の映像信号
を供給する信号源と、各表示パネルの駆動を互いに同期
制御するタイミング手段とを備えており、三枚の表示パ
ネルに表示された各単色画像を光学的に重ね合わせてカ
ラー画像を再生するカラー表示装置であって、 各表示パネルは行別に配列した複数の画素と、画素の一
行分を順次選択する垂直駆動回路と、該タイミング手段
から入力される開始パルスに応答して選択された画素の
一行分に映像信号の一ライン分を順次書き込む水平駆動
回路とを有しており、 三枚の表示パネルは正転表示パネルと逆転表示パネルと
に分かれており、正転表示パネルでは開始パルスに応答
して水平駆動回路が行の順方向に沿って順次書き込みを
実行し正転単色画像を表示する一方、逆転表示パネルで
は開始パルスに応答して水平駆動回路が行の逆方向に沿
って順次書き込みを実行し逆転単色画像を表示するとと
もに、 前記タイミング手段は、正転表示パネルと逆転表示パネ
ルとの間で生じる順次書き込み開始の相対的な遅延に応
じて両表示パネルに入力する開始パルスに相対的なオフ
セットを予めかける事を特徴とするカラー表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6192824A JPH0836370A (ja) | 1994-07-25 | 1994-07-25 | カラー表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6192824A JPH0836370A (ja) | 1994-07-25 | 1994-07-25 | カラー表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0836370A true JPH0836370A (ja) | 1996-02-06 |
Family
ID=16297591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6192824A Pending JPH0836370A (ja) | 1994-07-25 | 1994-07-25 | カラー表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0836370A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001057836A1 (fr) * | 2000-02-04 | 2001-08-09 | Hitachi, Ltd. | Procede de projection d'images, appareil de projection d'images et circuit de commande associe |
JP2006018226A (ja) * | 2004-05-31 | 2006-01-19 | Canon Inc | 画像表示装置及び画像表示装置の設定方法 |
CN102354476A (zh) * | 2011-08-09 | 2012-02-15 | 友达光电股份有限公司 | 可改善色偏的显示面板 |
-
1994
- 1994-07-25 JP JP6192824A patent/JPH0836370A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001057836A1 (fr) * | 2000-02-04 | 2001-08-09 | Hitachi, Ltd. | Procede de projection d'images, appareil de projection d'images et circuit de commande associe |
JP2006018226A (ja) * | 2004-05-31 | 2006-01-19 | Canon Inc | 画像表示装置及び画像表示装置の設定方法 |
CN102354476A (zh) * | 2011-08-09 | 2012-02-15 | 友达光电股份有限公司 | 可改善色偏的显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224341B2 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
JPH09101503A (ja) | 表示装置 | |
JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
JPH09230834A (ja) | アクティブマトリクス表示装置 | |
JP4071189B2 (ja) | 信号回路およびこれを用いた表示装置、並びにデータラインの駆動方法 | |
JPH11176186A (ja) | 双方向シフトレジスタ | |
JPH0836370A (ja) | カラー表示装置 | |
JPH09134149A (ja) | 画像表示装置 | |
JP3312484B2 (ja) | 表示装置 | |
JP3243950B2 (ja) | 映像表示装置 | |
JPH10149139A (ja) | 画像表示装置 | |
JPH07294882A (ja) | アクティブマトリクス表示装置 | |
JPH07168542A (ja) | 液晶表示装置 | |
JPH08234165A (ja) | 液晶表示装置 | |
JPH08234702A (ja) | 表示装置 | |
JP2708038B2 (ja) | 液晶ディスプレイ装置 | |
JPH0762790B2 (ja) | 液晶デイスプレイ装置 | |
JPH03172085A (ja) | 液晶表示装置 | |
JP2642578B2 (ja) | 画像表示装置 | |
JP3322011B2 (ja) | カラー表示システム | |
JP3032721B2 (ja) | 表示装置 | |
JPH01174185A (ja) | 液晶表示装置 | |
JP2911141B2 (ja) | 液晶プロジェクタ | |
JPH05210086A (ja) | 画像表示装置の駆動方法 | |
JP2730887B2 (ja) | 液晶表示装置 |