JPH0833391A - モータの駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 直流電源を用いることなく、不快な振動や騒
音の発生を大幅に低減することができ、しかも、モータ
のトルク変動を十分に防止できるモータの駆動装置を提
供することである。 【構成】 商用交流電源３１からの交流を全波整流回路
３２により全波整流してユニバーサルモータ３３に供給
する一方、第一のタイマー４５は、ＲＯＭ４３に記憶さ
れている補正されたパルス周期でトリガー信号Ｓｂを発
生する。そして、第二のタイマ４６はトリガー信号Ｓｂ
が発生すると、制御装置３６により出力されたパルス幅
Ｗ0の論理反転したパルス信号Ｓｃを発生する。そのパ
ルス信号Ｓｃをインバータ４７を介して論理反転させた
反転信号をスイッチング素子３４に与えることにより、
そのスイッチング素子３４をオンオフして、全波整流出
力をチョッピングし、そのチョッピング電圧がユニバー
サルモータ３３に供給されて同モータ３３が駆動され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、与えられた操作量に応
じてモータを駆動制御するモータの駆動装置に関するも
のである。

【０００２】

【従来の技術】例えば、ミシンにおいては、ミシンモー
タの回転運動を針棒の上下動作や、タイミングの異なる
天秤の動作や、下糸釜の回転動作や、布送り動作等に変
換することにより、一連の製縫作業が行われる。前記ミ
シンモータとしては、例えば、ユニバーサルモータが使
用されており、このユニバーサルモータの駆動装置の一
例を、図９及び図１０に示す。この図９に示すように、
商用交流電源１には、ノイズ除去回路２、ソリッドステ
ートリレー３及びユニバーサルモータ４が接続されてい
る。

【０００３】前記ソリッドステートリレー３は、ＣＰＵ
５によりオンオフ制御されるように構成されている。こ
のＣＰＵ５は、ユニバーサルモータ４の目標速度を設定
するための速度指令ボリューム６からの速度指令、並び
に、ユニバーサルモータ４の回転速度を検出するロータ
リエンコーダ７からの検出信号を受ける構成となってい
る。そして、ＣＰＵ５は、ロータリエンコーダ７からの
検出信号と速度指令ボリューム６からの速度指令とを比
較して制御指令信号を作成し、この制御指令信号に基づ
いてソリッドステートリレー３のオンタイミングを設定
するように構成されている。図１０の（ｂ）は、ＣＰＵ
５により設定されたソリッドステートリレー３のオン信
号を示すものであり、ソリッドステートリレー３は、オ
ン信号が与えられると、図１０の（ａ）に示す商用交流
電源１の電圧波形を、図１０の（ｃ）に示すように、オ
ン信号が与えられた位相角から次のゼロクロスまでユニ
バーサルモータ４に供給することにより、ユニバーサル
モータ４を回転させる構成となっている。

【０００４】そして、前記ＣＰＵ５は、ロータリエンコ
ーダ７による検出結果と速度指令ボリューム６による設
定値とが除々に等しくなるように、制御指令信号を変更
し、ソリッドステートリレー３のオン信号タイミングを
修正する。例えば、ロータリエンコーダ７による検出結
果が速度指令ボリューム６による目標速度より小さい場
合、図１０の（ｂ）において、ソリッドステートリレー
３のオン信号を左側へシフトさせる。これにより、ユニ
バーサルモータへの電圧印加時間が大きくなり、ユニバ
ーサルモータ４が加速する。ここで、商用交流電源１は
５０Ｈｚまたは６０Ｈｚの交流であるから、ユニバーサ
ルモータ４は１００Ｈｚまたは１２０Ｈｚの周波数成分
によって回転されており、その電流波形は図１０の
（ｄ）のようになる。また、ユニバーサルモータ４で
は、トルクは流れる電流の２乗に比例するので、そのト
ルクГは概略図１０の（ｅ）のようになる。

【０００５】

【発明が解決しようとする課題】しかしながら、前記従
来構成では、図１０の（ｅ）に示すように、ユニバーサ
ルモータ４に断続的にトルクГが発生し、しかも、その
トルクГが一定でなかったため、ユニバーサルモータ４
には１００Ｈｚまたは１２０Ｈｚの振動が発生してい
た。このため、ミシンの筐体がユニバーサルモータ４に
より振動され、ミシンの操作者に不快な振動が伝達され
てしまうという問題点があった。しかも、この１００Ｈ
ｚまたは１２０Ｈｚの振動は可聴域にあるため、操作者
に耳障わりな低音騒音を与えてしまうという問題点もあ
った。

【０００６】上述した問題点を解決する構成として、ユ
ニバーサルモータ４を直流電源を用いて駆動制御する構
成が考えられる。しかしながら、この構成の場合、ユニ
バーサルモータ４を駆動する程の大きな直流電源を用い
ると非常に製造コストが高くなると共に、場合によって
はトランス等の重くてかさばる素子をミシンに搭載せね
ばならないという問題点が発生する。

【０００７】そこで、本出願人は、直流電源を使用せず
に不快な振動や騒音の発生を十分に低減することができ
るモータの駆動装置を発明する研究を行った。この研究
により、本出願人は、図１１乃至図１４に示す構成を考
えた。この構成によれば、図１１に示すように、商用交
流電源１からの交流を全波整流する全波整流回路８を設
け、この全波整流回路８からの全波整流出力をユニバー
サルモータ４に供給すると共に、この供給する全波整流
出力をスイッチング素子９によりチョッピングするよう
に構成されている。前記スイッチング素子９は、例え
ば、ＩＧＢＴやＦＥＴ等のトランジスタから構成されて
いる。そして、スイッチング素子９は、制御装置１０に
よりパルス発生器１１を介してオンオフ制御される構成
となっている。前記制御装置１０は、全波整流回路８の
全波整流出力端子に接続された電源同期信号発生回路１
２からの電源同期信号を受けるようになっている。前記
電源同期信号発生回路１２は、全波整流回路８からの全
波整流出力の零交差時点において電源同期信号を発生す
るように構成されている。

【０００８】ここで、前記制御装置１０及びパルス発生
器１１は、例えば、ワンチップマイコン１３から構成さ
れており、このワンチップマイコン１３の具体的構成を
図１２に示す。この図１２に示すように、ワンチップマ
イコン１３は、ＣＰＵ１４、ＲＡＭ１５、ＲＯＭ１６、
ＩＯポート１７、第１のタイマ１８、第２のタイマ１
９、インバータ２０及び割り込みコントローラ２１から
構成されている。この場合、ＣＰＵ１４、ＲＡＭ１５、
ＲＯＭ１６、ＩＯポート１７及び割り込みコントローラ
２１から前記制御装置１０に相当する部分が構成され、
第１のタイマ１８、第２のタイマ１９及びインバータ２
０から前記パルス発生器１１に相当する部分が構成され
ている。

【０００９】そして、前記制御装置１０は、電源同期信
号発生回路１２からの電源同期信号を割り込みコントロ
ーラ２１の割り込み要求端子ＩＮＴ１に受けると起動さ
れて、操作量（具体的にはパルス幅Ｗ0 ）を算出し、こ
の算出した操作量をＲＡＭ１５に記憶するように構成さ
れている。尚、制御装置１０は、一般的に用いられてい
る比例制御装置や適応制御装置やファジィ制御装置等で
構成されている。そして、パルス発生器１１は、前記Ｒ
ＡＭ１５に記憶された操作量（パルス幅Ｗ0 ）のパルス
を一定の時間間隔で発生し、この発生したパルス信号に
基づいてスイッチング素子９をオンオフ制御するもので
ある。

【００１０】具体的には、第１のタイマ１８は、図１３
（ｃ）に示すように、一定時間間隔毎にパルスを発生す
るレートジェネレータである。また、第２のタイマ１９
は、リトリガラブル１ショットジェネレータであり、図
１３（ｄ）に示すように、第１のタイマ１８からのパル
ス信号の立上がりエッジをトリガー信号として、パルス
幅ｄの論理反転したパルスを発生するように構成されて
いる。この第２のタイマ１９から出力されるパルス信号
のパルス幅ｄは、制御装置１０の操作量（パルス幅）に
よって決まるものであり、具体的には、制御装置１０が
操作量を算出する度に、即ち、図１３（ｅ）に示す電源
同期信号のオフタイミングで、ＩＯポート１７を介して
書き込まれるように構成されている。そして、次のトリ
ガー信号が入力した時点で、前記書き込まれたパルス幅
の論理反転したパルス信号を発生するようになってい
る。

【００１１】また、第２のタイマ１９は、パルス幅ｄが
書き込まれた後、次にパルス幅ｄが書き込まれるまでに
トリガー信号が入力されると、前回発生したパルスと同
じパルス幅の論理反転したパルスを発生するようになっ
ている。そして、第２のタイマ１９から発生されたパル
ス信号をインバータ２０を介して反転させた反転信号に
よってスイッチング素子９をオンオフ制御しており、こ
れにより、図１４に実線で示す波形の電圧がユニバーサ
ルモータ４に供給される構成となっている。

【００１２】前記構成によれば、スイッチング素子９を
オンオフ制御するチョッピング信号、即ち、第２のタイ
マ１９から発生されるパルス信号の周波数を高くするこ
とにより、高速度でスイッチングされた電圧をユニバー
サルモータ４に印加することが可能となる。これによ
り、トルクが連続的にユニバーサルモータ４に発生する
ようになるから、ユニバーサルモータ４に発生する振動
・騒音を大幅に低減することができる。

【００１３】しかし、前記構成では、ユニバーサルモー
タ４に供給される電圧には、図１４にて破線で示すよう
な正弦波電圧成分が含まれている。このため、そのモー
タ４に流れる電流も正弦波成分即ち交流特性を持ってし
まうので、そのモータ４のトルクが１００または１２０
Ｈｚの周期で変動するという不具合が発生する。この結
果、モータ４の回転速度が１００または１２０Ｈｚの周
期で変動して振動するという不具合が生ずるので、この
点を解決する必要がある。

【００１４】そこで、本発明の目的は、直流電源を用い
ることなく、不快な振動や騒音の発生を大幅に低減する
ことができ、加えて、モータのトルク変動を十分に防止
できるモータの駆動装置を提供することにある。

【００１５】

【課題を解決するための手段】本発明のモータの駆動装
置は、交流電源からの交流を全波整流する全波整流手段
を備え、この全波整流手段から出力された全波整流出力
をチョッピングしてモータに印加するチョッピング手段
を備え、与えられた操作量に対応するパルス幅にて変調
されたパルス信号を発生し、このパルス信号に基づいて
前記チョッピング手段を制御するパルス幅変調手段を備
えて成り、更に、前記パルス幅変調手段は、前記パルス
信号のパルス周期を前記モータに印加される電流に含ま
れる交流成分を抑制するように補正するパルス周期補正
手段と、このパルス周期補正手段により補正されたパル
ス周期のパルス信号を発生するパルス発生手段とを有し
て構成されているところに特徴を有する。

【００１６】この構成の場合、前記パルス周期補正手段
は、前記全波整流出力の位相を検出する位相検出手段を
備え、この位相検出手段により検出した位相に基づいて
前記パルス信号のパルス周期を補正することが好まし
い。

【００１７】また、前記パルス周期補正手段は、前記全
波整流出力の電圧を検出する電圧検出手段を備え、この
電圧検出手段により検出した電圧に基づいて前記パルス
信号のパルス周期を補正することも一層好ましい構成で
ある。

【００１８】

【作用】前記手段によれば、パルス幅変調手段により与
えられた操作量に対応するパルス幅にて変調されたパル
ス信号を発生し、このパルス信号に基づいてチョッピン
グ手段を制御することによって、全波整流出力をチョッ
ピングしてモータに印加する構成とした。この構成で
は、チョッピングの周波数を高くすることにより、高速
度でスイッチングされた電圧をモータに印加することが
可能となるので、モータに発生する振動・騒音を大幅に
低減することができる。加えて、パルス幅変調手段のパ
ルス周期補正手段により、パルス信号のパルス周期をモ
ータに印加される電流に含まれる交流成分を抑制するよ
うに補正する構成としたので、モータに流れる電流は交
流特性を持たなくなる。この結果、モータのトルクが１
００または１２０Ｈｚの周期で変動することを防止でき
る。

【００１９】

【実施例】以下に、本発明を具体化した第１の実施例に
ついて図１乃至図７を参照しながら説明する。先ず、モ
ータの駆動装置の電気的構成を概略的に示す図１におい
て、商用交流電源３１には、全波整流手段である全波整
流回路３２の入力端子が接続されている。この全波整流
回路３２は、商用交流電源３１からの交流を全波整流し
て全波整流出力を出力端子から出力するように構成され
ている。前記全波整流回路３２の出力端子間には、例え
ばユニバーサルモータ３３とチョッピング手段であるス
イッチング素子３４とが直列に接続されている。これに
よって、全波整流回路３２からの全波整流出力が、ユニ
バーサルモータ４に供給されると共に、スイッチング素
子３４によりチョッピングされるようになっている。前
記スイッチング素子３４は、例えばＩＧＢＴやＦＥＴ等
のトランジスタから構成されている。

【００２０】また、スイッチング素子３４は、ワンチッ
プマイコン３５によりオンオフ制御されるように構成さ
れている。尚、スイッチング素子３４の制御端子３４ａ
（ベース）と、ワンチップマイコン３５の制御信号出力
端子３５ａとの間には、絶縁素子として例えばフォトカ
プラを接続することが好ましい。前記ワンチップマイコ
ン３５は、制御装置３６、割り込みカウンタ３７、補正
器３８、パルス発生器３９から構成されている。この場
合、ワンチップマイコン３５がパルス幅変調手段として
の機能を有し、補正器３８がパルス周期補正手段として
の機能を有し、パルス発生器３９がパルス発生手段とし
ての機能を有するようになっている。更に、全波整流回
路３２の一方の出力端子には、電源同期信号発生回路４
０が接続されており、この電源同期信号発生回路４０
は、全波整流回路３２からの全波整流出力の零交差時点
においてオンする（ハイレベルとなる）電源同期信号Ｓ
ａ（図３（ｂ）参照）を発生するように構成されてい
る。そして、前記電源同期信号Ｓａは、ワンチップマイ
コン３５の割り込みカウンタ３７及び制御装置３６へ与
えられるようになっている。

【００２１】さて、前記ワンチップマイコン３５は、具
体的には、図２に示すように、ＣＰＵ４１、ＲＡＭ４
２、ＲＯＭ４３、ＩＯポート４４、第１のタイマ４５、
第２のタイマ４６、インバータ４７及び割り込みコント
ローラ４８によって構成されている。この場合、ＣＰＵ
４１は演算処理を実行するものである。ＲＡＭ４２は、
後述する割り込みカウント値ｎ等のデータを記憶するも
のである。ＲＯＭ４３は、処理手順（制御プログラム）
や後述するパルス周期ｔ（ｎ；ｎ＝０，１，………）を
記憶するものである。尚、本実施例では、前記ｎの最大
値を例えば２００としている。ＩＯポート４４は、外部
とのデータの授受を行うものである。第１のタイマ４５
及び第２のタイマ４６については後述する。割り込みコ
ントローラ４８は、２個の割り込み要求端子ＩＮＴ１、
ＩＮＴ２を有し、各端子ＩＮＴ１、ＩＮＴ２に要求され
た割り込み処理を管理するものである。

【００２２】次に、ワンチップマイコン３５の図１に示
す各構成要素の機能について説明する。先ず、パルス発
生器３９は、補正器３８により後述するように補正され
た周期のパルスを発生し、この発生したパルス信号をス
イッチング素子３４の制御端子へ与えて、そのスイッチ
ング素子３４をオンオフ制御するものである。具体的に
は、パルス発生器３９の一部を構成する第１のタイマ４
５は、図３（ｃ）に示すように、後述する補正されたパ
ルス周期に対応したカウント数をカウントし、カウント
終了時に１カウント分の時間負となる信号（パルス信号
Ｓｂ）を発生する。そして、前記第１のタイマ４５は、
図３（ｅ）に示す信号Ｓｄのオフタイミングで、前記カ
ウント数が書き込まれると、現在のカウントが終了した
時点で、前記書き込まれたカウントを開始する。

【００２３】また、第１のタイマ４５と共にパルス発生
器３９を構成する第２のタイマ４６を、図３（ｄ）に示
すように、第１のタイマ４５からのパルス信号Ｓｂの立
上がりエッジをトリガー信号として論理反転したパルス
（パルス信号Ｓｃ）を発生するリトリガラブル１ショッ
トジェネレータとしている。そして、前記第２のタイマ
４６は、後述するように図３（ｂ）に示す信号Ｓａの立
ち上がりタイミングで起動される制御装置３６により書
き込まれたパルス幅Ｗ0の論理反転したパルス信号Ｓｃ
（図３（ｄ）参照）を発生するように構成されている。

【００２４】この第２のタイマ４６から発生されたパル
ス信号Ｓｃをインバータ４７を介して反転させた反転信
号によってスイッチング素子３４をオンオフ制御してい
る。具体的には、前上記反転信号がオン（ハイレベル）
のときスイッチング素子３４がオンされ、上記反転信号
がオフ（ロウレベル）のときスイッチング素子３４がオ
フされる。また、この場合、第１のタイマ４５が発生す
るパルス信号Ｓｂの周波数は、どのような範囲の値であ
っても良いが、チョッピングによりモータ３３に発生す
る騒音を可聴域外にするためには、高い周波数であるほ
うが好ましく、本実施例では２０ｋＨｚ（５０μ秒）前
後になるように設定している。

【００２５】また、第１のタイマ４５からのパルス信号
Ｓｂは、割り込みコントローラ４８の割り込み要求端子
ＩＮＴ２へ与えられるようになっている。

【００２６】一方、割り込みカウンタ３７は、割り込み
カウント値ｎをＲＡＭ４２に記憶させるものである。前
記割り込みカウンタ３７は、電源同期信号Ｓａ（図３
（ｂ）参照）の立ち上がりエッジが割り込みコントロー
ラ４８の割り込み要求端子ＩＮＴ１に入力されたときに
割り込みカウント値ｎをクリアし、第１のタイマ４５か
らのパルス信号Ｓｂ（図３（ｃ）参照）の立ち上がりエ
ッジが割り込みコントローラ４８の割り込み要求端子Ｉ
ＮＴ２に入力されたときに割り込みカウント値ｎをイン
クリメントするように構成されている。

【００２７】また、制御装置３６は、起動されると、操
作量（具体的にはパルス幅Ｗ0 ）を算出し、この算出し
た操作量を第２のタイマ４６に書き込むものである。前
記制御装置３６は、一般的に用いられている比例制御装
置や適応制御装置やファジィ制御装置等で構成されてい
る。尚、制御装置３６を起動するタイミングは、特に限
定されるものではなく、本実施例では、電源同期信号発
生回路４０から発生された電源同期信号Ｓａの立ち上が
りエッジが割り込み要求端子ＩＮＴ１に入力されたとき
に起動するように設定されている。

【００２８】更に、補正器３８は、第１のタイマ４５か
らのパルス信号Ｓｂ（図３（ｃ）参照）の立ち上がりエ
ッジが割り込み要求端子ＩＮＴ２に入力されたときに起
動され、ＲＯＭ４３に記憶している割り込みカウント値
に対応する補正されたパルス周期ｔ（ｎ；ｎ＝１，２，
………）を第１のタイマ４５に書き込むように構成され
ている。この第１のタイマ４５は、前述したように、現
在のカウントが終了した時点で、新たに書き込まれたパ
ルス周期を転送し次のカウントを開始する（図３（ｃ）
参照）。

【００２９】ここで、パルス周期ｔ（ｎ；ｎ＝１，２，
………）としては、具体的には、商用交流電源の位相に
対する正弦値により補正されており、次式で示すもので
あり、商用交流電源の位相をｐ（ｎ）とすると、例え
ば、初期位相を ｐ（０）＝０ とし、 ｔ（ｎ）＝ｔ0・｛ａ＋｜ｓｉｎ（ｐ（ｎ））｜｝ （ｔ0は基準パルス周期。ａは定数、本実施例では０．
５とする） ｐ（ｎ＋１）＝ｐ（ｎ）＋２・（電源
周波数）・ｔ（ｎ）・π （０≦ｐ（ｎ）≦π） を用いて逐次求めたものを本実施例においてはＲＯＭ４
３に記憶しておく。

【００３０】また、本実施例においては、基準周期ｔ0
を５０［μｓｅｃ］とした。このような補正されたパル
ス周期ｔ（ｎ）を用いることにより、図４にて実線で示
すようなチョッピング電圧がモータ３３に印加されるよ
うに構成されている。この場合、図４にて破線で示すよ
うに、前記チョッピング電圧に含まれる交流成分、即
ち、正弦波電圧成分が大幅に低減されるようになり、モ
ータ３３に流れる電流の交流成分が抑制される。従っ
て、前記パルス周期ｔ（ｎ）としては、モータ３３に流
れる電流に含まれる交流成分を抑制し、前記モータ電流
の波形がなめらかになるように補正することが可能であ
れば上述した以外のものでもよく、そのようなパルス周
期ｔ（ｎ）をＲＯＭ４３に記憶させておけばよい。尚、
前記式で定義したパルス周期ｔ（ｎ）に対して、回路の
諸特性を考慮して更に補正するようにしてもよい。

【００３１】次に、前記構成の作用を説明する。この場
合、主としてワンチップマイコン３５のＣＰＵ４１の動
作を図５ないし図７も参照して説明する。先ず、ＣＰＵ
４１は、図５のフローチャートに示すように、割り込み
コントローラ４８の設定、第１のタイマ４５及び第２の
タイマ４６の各設定及び作動指令をＩＯポート４４を介
して行う（ステップＳ１）。そして、割り込み処理が開
始され、電源同期信号発生回路４０から発生される電源
同期信号Ｓａの立ち上がりエッジ（図３（ｂ）参照）が
割り込みコントローラ４８の割り込み要求端子ＩＮＴ１
に入力されると、図６に示すような割り込みハンドラ１
が起動される。

【００３２】この割り込みハンドラ１が起動されると、
ＣＰＵ４１は、先ず始めに、制御装置３６に相当する制
御処理が実行されることにより、操作量（パルス幅Ｗ0
）が算出されて第２のタイマ４６に書き込まれる（ス
テップＳ２１）。続いて、ＣＰＵ４１は、割り込みカウ
ンタ３７の割り込みカウント値ｎをクリアし（ステップ
Ｓ２２）、割り込みハンドラ１を終了する。また、第１
のタイマ４５から出力される信号Ｓｂの立ち上がりエッ
ジ（図３（ｃ）参照）が割り込みコントローラ４８の割
り込み要求端子ＩＮＴ２に入力されると、図７に示すよ
うな割り込みハンドラ２が起動される。

【００３３】即ち、この割り込みハンドラ２が起動され
ると、ＣＰＵ４１は、先ず始めに、割り込みカウンタ３
７の割り込みカウント値ｎをインクリメントする（ステ
ップＳ３１）。続いて、ＣＰＵ４１は、ＲＯＭ４３に記
憶されている補正されたパルス周期ｔ（ｎ）を第１のタ
イマ４５に書き込み（ステップＳ３２）、割り込みハン
ドラ２を終了する。

【００３４】第２のタイマ４６は、第１のタイマ４５か
らの信号Ｓｂの立ち上がりエッジ（図３（ｃ）参照）が
入力されると、パルス幅Ｗ0の論理反転したパルス信号
Ｓｃ（図３（ｄ）参照）を発生する。そして、このパル
ス信号Ｓｃをインバータ４７を介して論理反転させた反
転信号をスイッチング素子３４の制御端子（ベース）へ
与えることにより、そのスイッチング素子３４をオンオ
フして、全波整流出力を図４にて実線で示すようにチョ
ッピングしている。そして、このチョッピング電圧がユ
ニバーサルモータ３３に供給されてそのモータ３３が駆
動されるようになっている。

【００３５】この場合、図４に示すように、チョッピン
グ電圧は、電圧値が低いほどパルス周期が短くなると共
に、電圧値が高いほどパルス周期が長くなるように設定
されている。これにより、ユニバーサルモータ３３に供
給される電圧には、図４にて破線で示すようなほぼ台形
状の電圧成分が含まれるだけとなる、即ち、正弦波電圧
成分が含まれなくなる。このため、該モータ３３に流れ
る電流も正弦波成分即ち交流特性を持たないなめらかな
電流となり、そのモータ３３のトルクが１００または１
２０Ｈｚの周期で変動することがなくなる。この結果、
モータ３３の回転速度が１００または１２０Ｈｚの周期
で変動して振動することもなくなる。

【００３６】このような構成の本実施例によれば、スイ
ッチング素子３４をオンオフ制御するチョッピング信
号、即ち、第２のタイマ４６から発生されるパルス信号
の基準パルス周期ｔ0を短く（例えば５０［μ秒］に）
することにより、高速度でスイッチングされたチョッピ
ング電圧をユニバーサルモータ３３に印加することが可
能となる。これにより、一定のトルクが連続的にユニバ
ーサルモータ３３に発生するようになるから、ユニバー
サルモータ３３に発生する振動・騒音を大幅に低減する
ことができる。

【００３７】そして、前記実施例では、スイッチング素
子３４をオンオフ制御するためのパルス信号Ｓｃのパル
ス周期をユニバーサルモータ３３に供給される電流に含
まれる交流成分を抑制するように補正する構成としたの
で、ユニバーサルモータ３３に流れる電流も正弦波成分
即ち交流特性を持たないなめらかな電流となるから、そ
のモータ３３のトルクが１００または１２０Ｈｚの周期
で変動するという不具合を確実に防止することができ
る。この結果、モータ３３の回転速度が１００または１
２０Ｈｚの周期で変動して振動するという不具合も防止
することができる。

【００３８】尚、前記実施例では、ユニバーサルモータ
３３を使用したが、これに代えて、直流モータを使用し
ても良い。さらに、前記実施例では、制御装置３６、割
り込みカウンタ３７、補正器３８及びパルス発生器３９
をワンチップマイコン３５により構成したが、これに代
えて、独立した電気回路を組み合わせて構成してもよ
い。

【００３９】また、前記実施例では、全波整流出力の位
相に対応した割り込みカウント値ｎを検出し、この検出
した割り込みカウント値ｎに基づいてパルス信号Ｓｃの
パルス周期ｔ（ｎ）を補正する構成としたが、これに限
るものではなく、例えば、全波整流出力の電圧を検出す
る電圧検出手段を備え、この電圧検出手段により検出し
た電圧に基づいてパルス信号Ｓｃのパルス周期を補正す
る構成としてもよい。このような構成の具体例を、第２
の実施例として図８に示す。この図８においては、第１
の実施例と同一部分には同一符号を付し、異なるところ
を説明する。図８に示すように、電圧検出手段である電
圧検出器４９は、例えば、Ａ／Ｄ変換器等により構成さ
れており、全波整流出力の電圧を検出して電圧検出信号
を出力するように構成されている。

【００４０】そして、補正器５０は、前記電圧検出器４
９からの電圧検出信号を受けて正規化し、その正規化電
圧値に比例した値によりパルス周期を補正するように構
成されている。この場合、具体的には、第１のタイマ４
５からの信号Ｓｂの立下り時点で全波整流出力の電圧を
検出し、この検出した電圧値に基づいて次式の通り補正
している。

【００４１】ｔ＝Ｃ・Ａ・ｔ0 ここで、Ａは正規化電圧、Ｃは比例係数である。

【００４２】従って、前記第２の実施例においても、第
１の実施例とほぼ同様な作用効果を得ることができる。
特に、第２の実施例では、全波整流出力の電圧を検出
し、この検出した電圧に基づいてパルス信号Ｓｃのパル
ス周期を補正する構成としたので、何らかの原因で商用
交流電源３１の電源電圧が変動した場合にも、その変動
に対応してパルス周期を補正することができ、トルクの
変動をより一層防止することができる。

【００４３】

【発明の効果】本発明は以上の説明から明らかなよう
に、全波整流出力をチョッピングしてモータに印加する
チョッピング手段を制御するパルス幅変調手段を備え、
このパルス幅変調手段を、パルス信号のパルス周期をモ
ータに印加される電流に含まれる交流成分を抑制するよ
うに補正するパルス周期補正手段と、このパルス周期補
正手段により補正されたパルス周期のパルス信号を発生
するパルス発生手段とから構成したので、直流電源を用
いることなく、不快な振動や騒音の発生を大幅に低減す
ることができ、加えて、モータのトルク変動を十分に防
止できるという優れた効果を奏する。

【００４４】また、前記構成の場合、パルス周期補正手
段は、全波整流出力の位相を検出する位相検出手段を備
え、この位相検出手段により検出した位相に基づいて前
記パルス信号のパルス周期を補正することが好ましい構
成である。また、パルス周期補正手段は、全波整流出力
の電圧を検出する電圧検出手段を備え、この電圧検出手
段により検出した電圧に基づいて前記パルス信号のパル
ス周期を補正するように構成することが考えられ、この
場合には、電源電圧が変動した場合にも、その変動に対
応してパルス周期を補正することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す電気的構成図

【図２】本装置のブロック図

【図３】本装置のタイムチャート

【図４】モータに供給される電圧の波形を示す図

【図５】メイン処理のフローチャート

【図６】割り込みハンドラ１のフローチャート

【図７】割り込みハンドラ２のフローチャート

【図８】本発明の第２の実施例を示す図１相当図

【図９】従来構成を示す図１相当図

【図１０】タイムチャート

【図１１】異なる従来構成を示す図１相当図

【図１２】図２相当図

【図１３】図３相当図

【図１４】図４相当図

【符号の説明】

３１ 商用交流電源 ３２ 全波整流回路（全波整流手段） ３３ ユニバーサルモータ ３４ スイッチング素子（チョッピング手段） ３５ ワンチップマイコン（パルス幅変調手段） ３６ 制御装置、３７は割り込みカウンタ ３８ 補正器（パルス周期補正手段） ３９ パルス発生器（パルス発生手段） ４０ 電源同期信号発生回路 ４１ ＣＰＵ ４５ 第１のタイマ ４６ 第２のタイマ ４８ 割り込みコントローラ ４９ 電圧検出器（電圧検出手段） ５０ 補正器（パルス周期補正手段）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 交流電源からの交流を全波整流する全波
   整流手段と、 この全波整流手段から出力された全波整流出力をチョッ
   ピングしてモータに印加するチョッピング手段と、 与えられた操作量に対応するパルス幅にて変調されたパ
   ルス信号を発生し、このパルス信号に基づいて前記チョ
   ッピング手段を制御するパルス幅変調手段とを備えて成
   り、 前記パルス幅変調手段は、 前記パルス信号のパルス周期を、前記モータに印加され
   る電流に含まれる交流成分を抑制するように補正するパ
   ルス周期補正手段と、 このパルス周期補正手段により補正されたパルス周期の
   パルス信号を発生するパルス発生手段とを有して構成さ
   れていることを特徴とするモータの駆動装置。
2. 【請求項２】 前記パルス周期補正手段は、前記全波整
   流出力の位相を検出する位相検出手段を備え、この位相
   検出手段により検出した位相に基づいて前記パルス信号
   のパルス周期を補正することを特徴とする請求項１に記
   載のモータの駆動装置。
3. 【請求項３】 前記パルス周期補正手段は、前記全波整
   流出力の電圧を検出する電圧検出手段を備え、この電圧
   検出手段により検出した電圧に基づいて前記パルス信号
   のパルス周期を補正することを特徴とする請求項１に記
   載のモータの駆動装置。