JPH08331114A - 相関ピーク判定回路 - Google Patents
相関ピーク判定回路Info
- Publication number
- JPH08331114A JPH08331114A JP7158427A JP15842795A JPH08331114A JP H08331114 A JPH08331114 A JP H08331114A JP 7158427 A JP7158427 A JP 7158427A JP 15842795 A JP15842795 A JP 15842795A JP H08331114 A JPH08331114 A JP H08331114A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- correlation value
- comparator
- value
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 回路規模が大きくならず、簡易に構成できる
相関ピーク判定回路を提供する。 【構成】 比較器３は、相関器１からの相関値が所定の
しきい値より大きくなったときに、ハイレベル信号を送
出する。比較器４は遅延器２からの前回のサンプリング
タイミングにおける相関値と相関器１からの今回のサン
プリングタイミングにおける相関値を比較し、前者が大
きいときにハイレベル信号を送出する。論理積回路５は
両比較器の出力信号の論理積を得て、これを相関ピーク
検出信号として送出する。
相関ピーク判定回路を提供する。 【構成】 比較器３は、相関器１からの相関値が所定の
しきい値より大きくなったときに、ハイレベル信号を送
出する。比較器４は遅延器２からの前回のサンプリング
タイミングにおける相関値と相関器１からの今回のサン
プリングタイミングにおける相関値を比較し、前者が大
きいときにハイレベル信号を送出する。論理積回路５は
両比較器の出力信号の論理積を得て、これを相関ピーク
検出信号として送出する。
Description
【０００１】
【産業上の利用分野】本願発明は、同期ワード部および
これに続くデータ部からなるフレームで構成されて送信
される送信信号を受信する受信機のフレーム同期動作に
おいて、同期ワードを検出するのに用いられる相関ピー
ク判定回路に関する。
これに続くデータ部からなるフレームで構成されて送信
される送信信号を受信する受信機のフレーム同期動作に
おいて、同期ワードを検出するのに用いられる相関ピー
ク判定回路に関する。
【０００２】
【従来の技術】フレーム同期の目的は、受信信号列に含
まれる同期ワードを検出してフレームの先頭部が送られ
てくるタイミングを推測し、受信部の動作タイミングを
これに同期させることにある。フレーム同期を実現する
場合、先ず受信信号列と予じめ受信機側に記憶されてい
る同期ワード（受信信号列に含まれている同期ワードと
同じものとなっている）との相関を求める。この際の相
関値では、図６の（ａ）に示すように、同期ワードが送
られてくるタイミングの直後に、相関ピークが現れる。
従って相関値が予じめ定められているしきい値を超えた
ときに、そのタイミングを同期ワードが送られてきた直
後とみなすことでフレーム同期を実現できる。
まれる同期ワードを検出してフレームの先頭部が送られ
てくるタイミングを推測し、受信部の動作タイミングを
これに同期させることにある。フレーム同期を実現する
場合、先ず受信信号列と予じめ受信機側に記憶されてい
る同期ワード（受信信号列に含まれている同期ワードと
同じものとなっている）との相関を求める。この際の相
関値では、図６の（ａ）に示すように、同期ワードが送
られてくるタイミングの直後に、相関ピークが現れる。
従って相関値が予じめ定められているしきい値を超えた
ときに、そのタイミングを同期ワードが送られてきた直
後とみなすことでフレーム同期を実現できる。
【０００３】図６の（ｂ）は、従来の相関ピーク判定回
路の回路構成を示すものである。相関器２０は、受信信
号列を取込み、これと予じめ記憶している同期ワードと
の間の相関値を求めて、これを、順次、相関値メモリ２
２に出力する。相関値メモリ２２は、与えられた相関値
を、順次、サーキュラカウンタ２１のカウント値をアド
レスとする記憶部に記憶していく。そして、この相関値
メモリ２２に１フレーム分の相関値が記憶された後、最
大値検出器２３は、上記相関値メモリ２２に記憶されて
いる相関値の中から最大の相関値を検出し、この最大の
相関値が所定のしきい値を超えているときは、その最大
の相関値が記憶されている記憶部のアドレス値をレジス
タ２４にセットし、他方、上記最大の相関値が上記所定
のしきい値を超えていないときは、サーキュラカウンタ
２１が計数し得ない値をレジスタ２４にセットする。ま
た、比較器２５は、上記レジスタ２４のセット値と上記
サーキュラカウンタ２１の計数値とを比較し、一致した
時点に相関ピーク検出信号を一定時間だけ送出する。な
お、この相関ピーク検出信号は、図示しない他の回路に
与えられるが、この回路は、この相関ピーク検出信号の
立上がり時点よりも一定時間（同期ワード部の送信に要
する時間）だけ先行する時点をもってフレームの先頭部
が送られてくるタイミングと推定し、このタイミングに
よりフレーム同期動作が行なわれることになる。
路の回路構成を示すものである。相関器２０は、受信信
号列を取込み、これと予じめ記憶している同期ワードと
の間の相関値を求めて、これを、順次、相関値メモリ２
２に出力する。相関値メモリ２２は、与えられた相関値
を、順次、サーキュラカウンタ２１のカウント値をアド
レスとする記憶部に記憶していく。そして、この相関値
メモリ２２に１フレーム分の相関値が記憶された後、最
大値検出器２３は、上記相関値メモリ２２に記憶されて
いる相関値の中から最大の相関値を検出し、この最大の
相関値が所定のしきい値を超えているときは、その最大
の相関値が記憶されている記憶部のアドレス値をレジス
タ２４にセットし、他方、上記最大の相関値が上記所定
のしきい値を超えていないときは、サーキュラカウンタ
２１が計数し得ない値をレジスタ２４にセットする。ま
た、比較器２５は、上記レジスタ２４のセット値と上記
サーキュラカウンタ２１の計数値とを比較し、一致した
時点に相関ピーク検出信号を一定時間だけ送出する。な
お、この相関ピーク検出信号は、図示しない他の回路に
与えられるが、この回路は、この相関ピーク検出信号の
立上がり時点よりも一定時間（同期ワード部の送信に要
する時間）だけ先行する時点をもってフレームの先頭部
が送られてくるタイミングと推定し、このタイミングに
よりフレーム同期動作が行なわれることになる。
【０００４】上記のような従来の相関ピーク判定回路で
は、相関ピークを検出したタイミングから１フレーム分
の時間だけ遅れて相関ピーク検出信号が出力されるが、
図６の（Ｃ）に示すように、相関ピークの変動（フェー
ジング、雑音等により変動が発生する）にかかわらず、
常に相関ピークの最大点で相関ピーク検出信号が出力さ
れるので誤同期等を引起さないという極めて優れた特性
を持っている。
は、相関ピークを検出したタイミングから１フレーム分
の時間だけ遅れて相関ピーク検出信号が出力されるが、
図６の（Ｃ）に示すように、相関ピークの変動（フェー
ジング、雑音等により変動が発生する）にかかわらず、
常に相関ピークの最大点で相関ピーク検出信号が出力さ
れるので誤同期等を引起さないという極めて優れた特性
を持っている。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な従来の相関ピーク判定回路は、１フレーム分の相関値
を記憶する相関値メモリ２２を必須の回路部としている
が、この相関値メモリ２２は、比較的大容量のものとな
る。そしてこの相関値メモリ２２が大容量のものになる
ために、結局、この相関値ピーク判定回路の回路規模が
大きくなるという問題がある。
な従来の相関ピーク判定回路は、１フレーム分の相関値
を記憶する相関値メモリ２２を必須の回路部としている
が、この相関値メモリ２２は、比較的大容量のものとな
る。そしてこの相関値メモリ２２が大容量のものになる
ために、結局、この相関値ピーク判定回路の回路規模が
大きくなるという問題がある。
【０００６】本願発明は、上述の如き事情に鑑みてなさ
れたものであり、回路規模が大きくならず簡易に構成で
きる相関ピーク判定回路の提供を目的とする。
れたものであり、回路規模が大きくならず簡易に構成で
きる相関ピーク判定回路の提供を目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明では、同
期ワード部およびこれに続くデータ部からなるフレーム
で構成されて送信される送信信号を受信する受信機に設
けられて上記同期ワード部の同期ワードを検出するのに
用いられる相関値ピーク判定回路を以下のように構成し
た。すなわち、上記送信信号を受信して得られた受信信
号列を入力し、上記同期ワードを構成する各シンボルに
与えられた時間の自然数分の１のサンプリング周期で、
上記受信信号列と上記同期ワードに等しい同期ワードで
予め受信機側に記憶しているものとの相関から相関値を
求めて、この相関値を出力する相関器と、上記相関器よ
りの相関値を入力し、上記サンプリング周期の時間だけ
遅延させて送出する遅延器と、上記相関器よりの相関値
を入力し、この相関値と予め定められているしきい値と
の大小を比較し、比較結果に応じた出力信号を送出する
第１の比較器と、上記相関器よりの相関値と上記遅延器
よりの相関値とを入力し、両者の大小を比較し、比較結
果に応じた出力信号を送出する第２の比較器と、第１の
比較器よりの出力信号と第２の比較器よりの出力信号と
を入力して、これらに基づいて、上記受信信号列と上記
予め記憶している同期ワードとの間の相関値がピーク値
になった場合に、その旨を検出して検出信号を出力する
相関ピーク検出信号発生回路とを備える構成とした。
期ワード部およびこれに続くデータ部からなるフレーム
で構成されて送信される送信信号を受信する受信機に設
けられて上記同期ワード部の同期ワードを検出するのに
用いられる相関値ピーク判定回路を以下のように構成し
た。すなわち、上記送信信号を受信して得られた受信信
号列を入力し、上記同期ワードを構成する各シンボルに
与えられた時間の自然数分の１のサンプリング周期で、
上記受信信号列と上記同期ワードに等しい同期ワードで
予め受信機側に記憶しているものとの相関から相関値を
求めて、この相関値を出力する相関器と、上記相関器よ
りの相関値を入力し、上記サンプリング周期の時間だけ
遅延させて送出する遅延器と、上記相関器よりの相関値
を入力し、この相関値と予め定められているしきい値と
の大小を比較し、比較結果に応じた出力信号を送出する
第１の比較器と、上記相関器よりの相関値と上記遅延器
よりの相関値とを入力し、両者の大小を比較し、比較結
果に応じた出力信号を送出する第２の比較器と、第１の
比較器よりの出力信号と第２の比較器よりの出力信号と
を入力して、これらに基づいて、上記受信信号列と上記
予め記憶している同期ワードとの間の相関値がピーク値
になった場合に、その旨を検出して検出信号を出力する
相関ピーク検出信号発生回路とを備える構成とした。
【０００８】請求項２の発明では、請求項１の発明にお
ける第１の比較器、第２の比較器および相関ピーク検出
信号発生回路をそれぞれ以下のようなものにした。すな
わち、第１の比較器は、上記相関器よりの相関値と予め
定められているしきい値との大小を比較し、相関値の方
が大きいときにハイレベルの出力信号を送出する回路と
し、第２の比較器は、上記相関器よりの相関値と上記遅
延器よりの相関値とを入力し、両者の大小を比較し、遅
延器よりの相関値の方が大きいときにハイレベルの出力
信号を送出する回路とし、相関ピーク検出信号発生回路
は、第１の比較器よりの出力信号と第２の比較器よりの
出力信号とを入力して、両者の論理積を出力する論理積
回路とした。
ける第１の比較器、第２の比較器および相関ピーク検出
信号発生回路をそれぞれ以下のようなものにした。すな
わち、第１の比較器は、上記相関器よりの相関値と予め
定められているしきい値との大小を比較し、相関値の方
が大きいときにハイレベルの出力信号を送出する回路と
し、第２の比較器は、上記相関器よりの相関値と上記遅
延器よりの相関値とを入力し、両者の大小を比較し、遅
延器よりの相関値の方が大きいときにハイレベルの出力
信号を送出する回路とし、相関ピーク検出信号発生回路
は、第１の比較器よりの出力信号と第２の比較器よりの
出力信号とを入力して、両者の論理積を出力する論理積
回路とした。
【０００９】
【実施例】以下、図面に示す一実施例に基づいて本願発
明を具体的に説明する。図１は、本実施例の回路構成を
示すものである。同図において、相関器１は、受信信号
列を取込み、これと予じめこの受信機に記憶されている
同期ワード（受信信号列に含まれている同期ワードと等
しいものになっている）との間で相関値を、同期ワード
を構成する各シンボルの送信にかかる時間の自然数分の
１のサンプリング周期で得て、この相関値を遅延回路
２、比較器３および比較器４に送出する回路である。遅
延器２は、上記の与えられた相関値へ上記サンプリング
周期に等しい時間の遅延を与えて送出する回路部であ
る。
明を具体的に説明する。図１は、本実施例の回路構成を
示すものである。同図において、相関器１は、受信信号
列を取込み、これと予じめこの受信機に記憶されている
同期ワード（受信信号列に含まれている同期ワードと等
しいものになっている）との間で相関値を、同期ワード
を構成する各シンボルの送信にかかる時間の自然数分の
１のサンプリング周期で得て、この相関値を遅延回路
２、比較器３および比較器４に送出する回路である。遅
延器２は、上記の与えられた相関値へ上記サンプリング
周期に等しい時間の遅延を与えて送出する回路部であ
る。
【００１０】比較器３は、与えられた上記相関値を予じ
め設定されているしきい値と比較し、相関値の方が大き
いときにハイレベルの出力信号を送出する回路である。
また比較器４は、上記相関器１よりの相関値と上記遅延
器２で１サンプリング周期だけの遅延が与えられている
相関値とを取込み、両者の大小を比較し、後者が大きい
ときに（すなわち相関器１から、順次、送出される相関
が減少傾向にあるきに）、ハイレベルの出力信号を送出
する回路である。
め設定されているしきい値と比較し、相関値の方が大き
いときにハイレベルの出力信号を送出する回路である。
また比較器４は、上記相関器１よりの相関値と上記遅延
器２で１サンプリング周期だけの遅延が与えられている
相関値とを取込み、両者の大小を比較し、後者が大きい
ときに（すなわち相関器１から、順次、送出される相関
が減少傾向にあるきに）、ハイレベルの出力信号を送出
する回路である。
【００１１】論理積回路５は、比較器３と比較器４との
出力信号を入力し、両出力信号の論理積を相関ピーク検
出信号として出力する回路部である。
出力信号を入力し、両出力信号の論理積を相関ピーク検
出信号として出力する回路部である。
【００１２】次に以上のように構成された本実施例の動
作について説明する。図２は、本実施例の各回路部の出
力信号を示すタイムチャートであり、同図の（ａ）は、
相関器１が出力する相関値を示している（正確には、相
関器１は、同図に縦の点線で示されているサンプリング
タイミング毎に、その時点の相関値を間欠的に出力して
いる）。相関器１は、受信信号列と同期ワードとの相関
を求め、上記のようにして相関値を出力するが、比較器
３は、この相関値を入力し、この入力した相関値と所定
のしきい値（図２の（ａ）参照）を比較し、相関値の方
が大きいときに（すなわち相関値がピーク値に近い値に
なっているときに）、ハイレベルの出力信号を送出す
る。図２の（ｂ）は、この比較器３の出力信号を示すも
のである。
作について説明する。図２は、本実施例の各回路部の出
力信号を示すタイムチャートであり、同図の（ａ）は、
相関器１が出力する相関値を示している（正確には、相
関器１は、同図に縦の点線で示されているサンプリング
タイミング毎に、その時点の相関値を間欠的に出力して
いる）。相関器１は、受信信号列と同期ワードとの相関
を求め、上記のようにして相関値を出力するが、比較器
３は、この相関値を入力し、この入力した相関値と所定
のしきい値（図２の（ａ）参照）を比較し、相関値の方
が大きいときに（すなわち相関値がピーク値に近い値に
なっているときに）、ハイレベルの出力信号を送出す
る。図２の（ｂ）は、この比較器３の出力信号を示すも
のである。
【００１３】また、上記相関器１よりの相関値は、遅延
器２にも与えられ、遅延器２は、与えられた相関値に、
相関器１のサンプリング周期に等しい時間（図２の縦の
点線の間隔に相当している）の遅延を与えられた上で比
較器４に送出する。そして比較器４は、比較器１よりサ
ンプリングタイミング毎に送られてくる上記相関値と、
遅延器２から送られてくる１回だけ前の（先行の）サン
プリングタイミングにおける相関値とを入力し、両者を
比較して後者の方が大きいときにハイベルとなる出力信
号を送出する。図２の（Ｃ）は、この比較器４の出力信
号を示すものである。この図２の（Ｃ）からも分かるよ
うに比較器４の出力信号は、上記相関値の時間変化が負
に変化した直後のサンプリングタイミングに立上がって
ハイレベルになり、上記時間変化が正に変化した直後の
サンプリングタイミングに立下がりローレベルとなる。
器２にも与えられ、遅延器２は、与えられた相関値に、
相関器１のサンプリング周期に等しい時間（図２の縦の
点線の間隔に相当している）の遅延を与えられた上で比
較器４に送出する。そして比較器４は、比較器１よりサ
ンプリングタイミング毎に送られてくる上記相関値と、
遅延器２から送られてくる１回だけ前の（先行の）サン
プリングタイミングにおける相関値とを入力し、両者を
比較して後者の方が大きいときにハイベルとなる出力信
号を送出する。図２の（Ｃ）は、この比較器４の出力信
号を示すものである。この図２の（Ｃ）からも分かるよ
うに比較器４の出力信号は、上記相関値の時間変化が負
に変化した直後のサンプリングタイミングに立上がって
ハイレベルになり、上記時間変化が正に変化した直後の
サンプリングタイミングに立下がりローレベルとなる。
【００１４】上記比較器３の出力信号と上記比較器４の
出力信号を入力する論理積回路５は、上記両出力信号の
論理積を得て、これを相関ピーク検出信号として送出す
るが、図２の（ｄ）は、この相関ピーク検出信号を示す
ものである。すなわちこの相関ピーク検出信号は、図３
に示すように、相関値が所定のしきい値以上で、かつ相
関値がピーク値となった後（相関値の時間変化が負に変
化した後）の最初サンプリングタイミングに立上がりハ
イレベルとなり、相関値が上記しきい値以下になった後
の最初のサンプリングタイミングに立下がりローレベル
となる。従ってこの相関ピーク検出信号は、サンプリン
グ周期を短くする程、相関値がピーク値となる時点に近
い時点でハイレベルとなる。これにより上記相関ピーク
検出信号が立上がったタイミングに相関値がピーク値に
達したことを検出できることになる。
出力信号を入力する論理積回路５は、上記両出力信号の
論理積を得て、これを相関ピーク検出信号として送出す
るが、図２の（ｄ）は、この相関ピーク検出信号を示す
ものである。すなわちこの相関ピーク検出信号は、図３
に示すように、相関値が所定のしきい値以上で、かつ相
関値がピーク値となった後（相関値の時間変化が負に変
化した後）の最初サンプリングタイミングに立上がりハ
イレベルとなり、相関値が上記しきい値以下になった後
の最初のサンプリングタイミングに立下がりローレベル
となる。従ってこの相関ピーク検出信号は、サンプリン
グ周期を短くする程、相関値がピーク値となる時点に近
い時点でハイレベルとなる。これにより上記相関ピーク
検出信号が立上がったタイミングに相関値がピーク値に
達したことを検出できることになる。
【００１５】次に本実施例に係る相関ピーク判定回路を
内蔵する相関ピーク検出回路を用いて、１６ＱＡＭ伝送
のフレーム同期動作を実測した場合の測定例を示す。図
４はこの実測に際しての測定系を示すものである。すな
わち、送信データ発生器１０で生成されたデータは、１
６ＱＡＭ変調部１１で１６点にマッピングされて変調さ
れる。そして変調された信号は、フェージングシミュレ
ータ１２を通り、合成器１３に与えられ、ここで雑音発
生器１４で生成された雑音と合成された上で、１６ＱＡ
Ｍ復調部１５で復調され、その後、誤り率測定器１７で
誤り率が測定される。１６ＱＡＭ復調部１５でのフレー
ム同期は、次の二通りの方法で行なわれる。第１の方法
は、１６ＱＡＭ変調部１１からのフレームタイミング信
号で強制的にフレーム同期をとる方法（以下、カンニン
グによる方法という）であり、第２の方法は、上記相関
ピーク判定回路１６で同期ワードを検出してフレーム同
期をとる方法すなわち本実施例を利用する方法（以下、
再生タイミングによる方法というが、この場合、同期ワ
ードを１６シンボルで構成し、前記サンプリング周期を
１シンボル当たりの時間の８分の１としている）であ
る。
内蔵する相関ピーク検出回路を用いて、１６ＱＡＭ伝送
のフレーム同期動作を実測した場合の測定例を示す。図
４はこの実測に際しての測定系を示すものである。すな
わち、送信データ発生器１０で生成されたデータは、１
６ＱＡＭ変調部１１で１６点にマッピングされて変調さ
れる。そして変調された信号は、フェージングシミュレ
ータ１２を通り、合成器１３に与えられ、ここで雑音発
生器１４で生成された雑音と合成された上で、１６ＱＡ
Ｍ復調部１５で復調され、その後、誤り率測定器１７で
誤り率が測定される。１６ＱＡＭ復調部１５でのフレー
ム同期は、次の二通りの方法で行なわれる。第１の方法
は、１６ＱＡＭ変調部１１からのフレームタイミング信
号で強制的にフレーム同期をとる方法（以下、カンニン
グによる方法という）であり、第２の方法は、上記相関
ピーク判定回路１６で同期ワードを検出してフレーム同
期をとる方法すなわち本実施例を利用する方法（以下、
再生タイミングによる方法というが、この場合、同期ワ
ードを１６シンボルで構成し、前記サンプリング周期を
１シンボル当たりの時間の８分の１としている）であ
る。
【００１６】カンニングによる方法は、比較のための基
準性能を確認するのに用いられ、常に正しい同期位置で
フレーム同期が行なわれ、同期はずれによる特性劣化は
生じない。再生タイミングによる方法も、同期方式が適
切であれば、上記カンニングによる方法での特性と、
略、変わらない特性となるが、相関ピーク検出信号にジ
ッタ成分があると同期はずれを引起して特性劣化を招く
ことになる。図５は、上記測定系による誤り率特性を示
すものである。同図において、黒丸は、再生タイミング
による方法を用いレイリーフェージングをなしにした場
合の特性を示し、黒三角は再生タイミングによる方法を
用いレイリーフェージングをありにした場合（最大ドプ
ラー周波数を８０Ｈｚにしている）の特性を示し、白丸
はカンニングによる方法を用いレイリーフェージングを
なしにした場合の特性を示し、白三角はカンニングによ
る方法を用いレイリーフェージングをありにした場合
（最大ドプラー周波数を８０Ｈｚにしている）の特性を
示している。同図より本実施例を内蔵する相関ピーク検
出回路１６からの再生タイミング信号を利用した上記再
生タイミングによる方法は、劣化があっても、それは
０．５ｄＢ以内となっており、十分に実用的効果を備え
ていることが分かる。
準性能を確認するのに用いられ、常に正しい同期位置で
フレーム同期が行なわれ、同期はずれによる特性劣化は
生じない。再生タイミングによる方法も、同期方式が適
切であれば、上記カンニングによる方法での特性と、
略、変わらない特性となるが、相関ピーク検出信号にジ
ッタ成分があると同期はずれを引起して特性劣化を招く
ことになる。図５は、上記測定系による誤り率特性を示
すものである。同図において、黒丸は、再生タイミング
による方法を用いレイリーフェージングをなしにした場
合の特性を示し、黒三角は再生タイミングによる方法を
用いレイリーフェージングをありにした場合（最大ドプ
ラー周波数を８０Ｈｚにしている）の特性を示し、白丸
はカンニングによる方法を用いレイリーフェージングを
なしにした場合の特性を示し、白三角はカンニングによ
る方法を用いレイリーフェージングをありにした場合
（最大ドプラー周波数を８０Ｈｚにしている）の特性を
示している。同図より本実施例を内蔵する相関ピーク検
出回路１６からの再生タイミング信号を利用した上記再
生タイミングによる方法は、劣化があっても、それは
０．５ｄＢ以内となっており、十分に実用的効果を備え
ていることが分かる。
【００１７】なお、本願発明は、上記実施例に限定され
ず、本願発明の範囲内で種々応用変形が可能である。例
えば、上記実施例では、相関ピーク検出信号発生回路を
論理積回路としたが、これに限られず比較器３および比
較器４の出力信号を入力し、下のように動作するもので
あってもよい。すなわち比較器３の出力信号がハイレベ
ルに変化したときに比較器４の出力信号の変化を検出す
る第１のモードとし、この第１のモードで比較器４の出
力信号に変化があったときには、相関ピーク検出信号を
ハイレベルにした上で比較器３の出力信号がローレベル
に変化するのを検出する第２のモードとし、この第２の
モードで比較器３の出力信号がローレベルになったとき
は、相関ピーク検出信号をローレベルに戻した上で比較
器３の出力信号がハイレベルに変化するのを検出する第
３のモードとしておくといった動作をする回路でもよ
い。
ず、本願発明の範囲内で種々応用変形が可能である。例
えば、上記実施例では、相関ピーク検出信号発生回路を
論理積回路としたが、これに限られず比較器３および比
較器４の出力信号を入力し、下のように動作するもので
あってもよい。すなわち比較器３の出力信号がハイレベ
ルに変化したときに比較器４の出力信号の変化を検出す
る第１のモードとし、この第１のモードで比較器４の出
力信号に変化があったときには、相関ピーク検出信号を
ハイレベルにした上で比較器３の出力信号がローレベル
に変化するのを検出する第２のモードとし、この第２の
モードで比較器３の出力信号がローレベルになったとき
は、相関ピーク検出信号をローレベルに戻した上で比較
器３の出力信号がハイレベルに変化するのを検出する第
３のモードとしておくといった動作をする回路でもよ
い。
【００１８】
【発明の効果】以上詳述したように、本願発明によれ
ば、回路規模が大きくならず、簡易に構成できる相関ピ
ーク判定回路の提供を可能とする。
ば、回路規模が大きくならず、簡易に構成できる相関ピ
ーク判定回路の提供を可能とする。
【図１】本願発明の一実施例の回路構成を示す図であ
る。
る。
【図２】上記実施例の各回路部の出力信号のタイムチャ
ートである。
ートである。
【図３】上記実施例の動作を説明するための図である。
【図４】上記実施例の効果を測定するための測定系回路
を示す図である。
を示す図である。
【図５】図４に示す測定系回路で測定された誤り率特性
を示す図である。
を示す図である。
【図６】従来例を説明するための図である。
１ 相関器 ２ 遅延器 ３ 比較器 ４ 比較器 ５ 論理積回路
Claims (2)
- 【請求項１】 同期ワード部およびこれに続くデータ部
からなるフレームで構成されて送信される送信信号を受
信する受信機に設けられて上記同期ワード部の同期ワー
ドを検出するのに用いられる相関ピーク判定回路におい
て、 上記送信信号を受信して得られた受信信号列を入力し、
上記同期ワードを構成する各シンボルに与えられた時間
の自然数分の１のサンプリング周期で、上記受信信号列
と上記同期ワードに等しい同期ワードで予め受信機側に
記憶しているものとの相関から相関値を求めて、この相
関値を出力する相関器と、 上記相関器よりの相関値を入力し、上記サンプリング周
期の時間だけ遅延させて送出する遅延器と、 上記相関器よりの相関値を入力し、この相関値と予め定
められているしきい値との大小を比較し、比較結果に応
じた出力信号を送出する第１の比較器と、 上記相関器よりの相関値と上記遅延器よりの相関値とを
入力し、両者の大小を比較し、比較結果に応じた出力信
号を送出する第２の比較器と、 第１の比較器よりの出力信号と第２の比較器よりの出力
信号とを入力して、これらに基づいて、上記受信信号列
と上記予め記憶している同期ワードとの間の相関値がピ
ーク値になった場合に、その旨を検出して検出信号を出
力する相関ピーク検出信号発生回路とを備えることを特
徴とする相関ピーク判定回路。 - 【請求項２】 上記第１の比較器は、上記相関器よりの
相関値と予め定められているしきい値との大小を比較
し、相関値の方が大きいときにハイレベルの出力信号を
送出する回路であり、 上記第２の比較器は、上記相関器よりの相関値と上記遅
延器よりの相関値とを入力し、両者の大小を比較し、遅
延器よりの相関値の方が大きいときにハイレベルの出力
信号を送出する回路であり、 上記相関ピーク検出信号発生回路は、第１の比較器より
の出力信号と第２の比較器よりの出力信号とを入力し
て、両者の論理積を出力する論理積回路であることを特
徴とする請求項１記載の相関ピーク判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158427A JPH08331114A (ja) | 1995-05-31 | 1995-05-31 | 相関ピーク判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158427A JPH08331114A (ja) | 1995-05-31 | 1995-05-31 | 相関ピーク判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08331114A true JPH08331114A (ja) | 1996-12-13 |
Family
ID=15671528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7158427A Pending JPH08331114A (ja) | 1995-05-31 | 1995-05-31 | 相関ピーク判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08331114A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001010067A1 (fr) * | 1999-08-02 | 2001-02-08 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'acquisition synchrone de trames et procede associe |
| US6356608B1 (en) | 1998-06-29 | 2002-03-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Method, apparatus, and system for determining a location of a frequency synchronization signal |
| US6587500B1 (en) | 1999-12-17 | 2003-07-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Symbol sampling time settlement of a hard decision radio receiver |
| JP2012090236A (ja) * | 2010-10-22 | 2012-05-10 | Sony Corp | 受信装置、受信方法、およびプログラム |
| US8325868B2 (en) | 2009-03-31 | 2012-12-04 | Electronics And Telecommunications Research Institute | Synchronization apparatus for accurately demodulating signal input to PJM tag and PJM tag including the synchronization apparatus |
-
1995
- 1995-05-31 JP JP7158427A patent/JPH08331114A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356608B1 (en) | 1998-06-29 | 2002-03-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Method, apparatus, and system for determining a location of a frequency synchronization signal |
| MY120816A (en) * | 1998-06-29 | 2005-11-30 | Ericsson Telefon Ab L M | Method, apparatus and system for determining a location of a frequency synchronization signal. |
| WO2001010067A1 (fr) * | 1999-08-02 | 2001-02-08 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'acquisition synchrone de trames et procede associe |
| US6587500B1 (en) | 1999-12-17 | 2003-07-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Symbol sampling time settlement of a hard decision radio receiver |
| US8325868B2 (en) | 2009-03-31 | 2012-12-04 | Electronics And Telecommunications Research Institute | Synchronization apparatus for accurately demodulating signal input to PJM tag and PJM tag including the synchronization apparatus |
| JP2012090236A (ja) * | 2010-10-22 | 2012-05-10 | Sony Corp | 受信装置、受信方法、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1045533B1 (en) | Communication device and method for distinguishing between different data burst types in a digital telecommunication system | |
| JP2002204214A (ja) | Ｏｆｄｍ受信装置のタイミング検出方法及び装置 | |
| JP2008028873A (ja) | パルス送信装置、パルス受信装置、パルス通信システム、およびパルス通信方法 | |
| JP3036854B2 (ja) | 干渉検出回路 | |
| JP2943839B2 (ja) | 等化器用フレーム同期回路 | |
| JP2001069110A (ja) | Ｏｆｄｍ通信装置 | |
| JPH08331114A (ja) | 相関ピーク判定回路 | |
| EP1078471A1 (en) | Method and apparatus for accurate synchronization using symbol decision feedback | |
| US4038605A (en) | Message preamble detector | |
| JP5160599B2 (ja) | 電力線搬送通信システム、電力線搬送通信方法、プログラムおよび記録媒体 | |
| US8175194B2 (en) | Signal receiving apparatus and signal processing method | |
| JP2970836B2 (ja) | データ信号送受信システム | |
| US5680469A (en) | Method of insertion of noise and apparatus thereof | |
| JP2699718B2 (ja) | 音声伝送装置 | |
| JP2512004B2 (ja) | 符号誤り率測定装置 | |
| US5778023A (en) | Data reproducing apparatus for spread spectrum signal | |
| JP2856480B2 (ja) | 信号同期方式の信号検出装置 | |
| JPH07162360A (ja) | フェージング変動量推定器 | |
| JP2007304060A (ja) | Ｉｆｍ装置 | |
| JP3107995B2 (ja) | 同期装置 | |
| KR100226855B1 (ko) | 디브이씨알의 동기신호 검출장치 | |
| JP4444041B2 (ja) | 受信装置及びプログラム | |
| JP3104594B2 (ja) | ディジタル無線送受信装置 | |
| JP2801171B2 (ja) | クロック信号同期回路 | |
| JPH0629967A (ja) | 同期維持装置 |