JPH08330848A - 数値制御発振回路 - Google Patents
数値制御発振回路Info
- Publication number
- JPH08330848A JPH08330848A JP7139014A JP13901495A JPH08330848A JP H08330848 A JPH08330848 A JP H08330848A JP 7139014 A JP7139014 A JP 7139014A JP 13901495 A JP13901495 A JP 13901495A JP H08330848 A JPH08330848 A JP H08330848A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- numerically controlled
- frequency
- waveform shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 直流からクロック付近までの周波数範囲で信
号を可変させることができる数値制御発振回路を提供す
る。 【構成】 第１の数値制御発振手段１００にて信号Ｓ１
を発生させる一方、第２の数値制御発振手段１１０にて
信号Ｓ２を発生させる。そして、これら数値制御発振手
段１００、１１０で発生した信号Ｓ１、Ｓ２を排他的論
理和回路２７で排他的論理和をとる。これにより、信号
Ｓ１、Ｓ２の各々の周波数の２倍の周波数の信号が得ら
れることから、直流からクロック付近までの周波数範囲
で信号を可変させることができる。更に、クロックを水
晶発振器で発生させることで、周波数可変範囲と安定度
を両立させることができる。
号を可変させることができる数値制御発振回路を提供す
る。 【構成】 第１の数値制御発振手段１００にて信号Ｓ１
を発生させる一方、第２の数値制御発振手段１１０にて
信号Ｓ２を発生させる。そして、これら数値制御発振手
段１００、１１０で発生した信号Ｓ１、Ｓ２を排他的論
理和回路２７で排他的論理和をとる。これにより、信号
Ｓ１、Ｓ２の各々の周波数の２倍の周波数の信号が得ら
れることから、直流からクロック付近までの周波数範囲
で信号を可変させることができる。更に、クロックを水
晶発振器で発生させることで、周波数可変範囲と安定度
を両立させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、数値によって発振する
周波数を可変できる数値制御発振回路に関する。
周波数を可変できる数値制御発振回路に関する。
【０００２】
【従来の技術】従来より、ある周波数の信号に対してＮ
倍の周波数の信号を得る場合、一般的にＰＬＬ回路を用
いている。図４は従来の一般的なＰＬＬ回路の構成を示
すブロック図であり、この図において、位相比較器１は
端子２より入力されたクロックの周波数と、電圧制御発
振回路（ＶＣＯ）３の出力をＮ分周回路４で１／Ｎにし
た信号の周波数とが同じになるようにＶＣＯ３の電圧を
制御する。これにより、ＶＣＯ３からはクロックのＮ倍
の周波数の信号が出力される。なお、ローパスフィルタ
５は高い周波数や雑音を除去するものである。ところ
で、ＶＣＯ３にはＬＣ発振器、ＣＲ発振器又は水晶発振
器が用いられるが、このうちＬＣ発振器やＣＲ発振器は
周波数安定度が低いために分周比Ｎを大きくした場合、
発振信号とクロックとの動的な位相誤差（ジッター）が
大きくなるという欠点がある。また、水晶発振器は周波
数安定度が高いが周波数可変範囲が非常に狭いという欠
点がある。
倍の周波数の信号を得る場合、一般的にＰＬＬ回路を用
いている。図４は従来の一般的なＰＬＬ回路の構成を示
すブロック図であり、この図において、位相比較器１は
端子２より入力されたクロックの周波数と、電圧制御発
振回路（ＶＣＯ）３の出力をＮ分周回路４で１／Ｎにし
た信号の周波数とが同じになるようにＶＣＯ３の電圧を
制御する。これにより、ＶＣＯ３からはクロックのＮ倍
の周波数の信号が出力される。なお、ローパスフィルタ
５は高い周波数や雑音を除去するものである。ところ
で、ＶＣＯ３にはＬＣ発振器、ＣＲ発振器又は水晶発振
器が用いられるが、このうちＬＣ発振器やＣＲ発振器は
周波数安定度が低いために分周比Ｎを大きくした場合、
発振信号とクロックとの動的な位相誤差（ジッター）が
大きくなるという欠点がある。また、水晶発振器は周波
数安定度が高いが周波数可変範囲が非常に狭いという欠
点がある。
【０００３】少ないジッターと広い周波数可変範囲を満
足するものとしては、例えばトランジスタ技術（ＣＱ出
版社）１９９４年５月号２７３及び２７４頁に記載され
ているＤＤＳ（Direct Digital Synthesizer）のような
数値制御発振回路がある。図６はこの数値制御発振回路
の構成を示すものである。この数値制御発振回路は、位
相演算器１２でクロック周期に位相データを取り出し、
これを正弦波ルックアップテーブル（波形データメモ
リ）１３によって振幅データに変換した後、Ｄ／Ａコン
バータ１４でアナログに変換してローパスフィルタ１５
から取り出す。位相演算器１２は加算器１０とレジスタ
１１とで構成され、クロック周期毎にＡ＋Ｂ＝Ｆの演算
を行うものである。この場合、Ａは周波数を設定する数
値データである。正弦波ルックアップテーブル１３はｓ
ｉｎｘのデータが書き込まれたＲＯＭ等のメモリであ
る。この数値制御発振回路では、発生する信号の周波数
安定度がクロックの安定度に依存するので、クロックの
発生に水晶発振器を用いれば水晶発振器と同等の周波数
安定度を得ることができる。一方、この数値制御発振回
路の周波数可変範囲は、原理的には直流からクロックの
１／２倍まで変化させることができる。
足するものとしては、例えばトランジスタ技術（ＣＱ出
版社）１９９４年５月号２７３及び２７４頁に記載され
ているＤＤＳ（Direct Digital Synthesizer）のような
数値制御発振回路がある。図６はこの数値制御発振回路
の構成を示すものである。この数値制御発振回路は、位
相演算器１２でクロック周期に位相データを取り出し、
これを正弦波ルックアップテーブル（波形データメモ
リ）１３によって振幅データに変換した後、Ｄ／Ａコン
バータ１４でアナログに変換してローパスフィルタ１５
から取り出す。位相演算器１２は加算器１０とレジスタ
１１とで構成され、クロック周期毎にＡ＋Ｂ＝Ｆの演算
を行うものである。この場合、Ａは周波数を設定する数
値データである。正弦波ルックアップテーブル１３はｓ
ｉｎｘのデータが書き込まれたＲＯＭ等のメモリであ
る。この数値制御発振回路では、発生する信号の周波数
安定度がクロックの安定度に依存するので、クロックの
発生に水晶発振器を用いれば水晶発振器と同等の周波数
安定度を得ることができる。一方、この数値制御発振回
路の周波数可変範囲は、原理的には直流からクロックの
１／２倍まで変化させることができる。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の数値制御発振回路にあっては、発生する信号の処理
過程をデジタルとして扱うため、実際にはクロックの１
／２倍以下の信号しか再生することができないという問
題点があった。ここで、この問題点を詳しく説明する。
図５に示すように、クロックの周波数がｆs で、発生す
る信号の周波数がｆxである場合、Ｄ／Ａコンバータ１
４（図６参照）からはｆx の周波数成分とｆx−ｆs の
折り返し成分とが出力される。ｆx の周波数成分のみを
出力するにはローパスフィルタ１５で折り返し成分のｆ
x −ｆs の周波数成分を除去しなければならない。しか
し、現実的にはローパスフィルタ１５の特性をあまり急
峻にはできないので、実際に出力できる周波数は１／２
ｆs よりも低い周波数となる。したがって、クロックの
周波数ｆs を２ｆx よりも十分に高くする必要があり、
発生させる信号の周波数ｆx が高い場合には数値制御発
振回路を動作させることができない。
来の数値制御発振回路にあっては、発生する信号の処理
過程をデジタルとして扱うため、実際にはクロックの１
／２倍以下の信号しか再生することができないという問
題点があった。ここで、この問題点を詳しく説明する。
図５に示すように、クロックの周波数がｆs で、発生す
る信号の周波数がｆxである場合、Ｄ／Ａコンバータ１
４（図６参照）からはｆx の周波数成分とｆx−ｆs の
折り返し成分とが出力される。ｆx の周波数成分のみを
出力するにはローパスフィルタ１５で折り返し成分のｆ
x −ｆs の周波数成分を除去しなければならない。しか
し、現実的にはローパスフィルタ１５の特性をあまり急
峻にはできないので、実際に出力できる周波数は１／２
ｆs よりも低い周波数となる。したがって、クロックの
周波数ｆs を２ｆx よりも十分に高くする必要があり、
発生させる信号の周波数ｆx が高い場合には数値制御発
振回路を動作させることができない。
【０００５】なお、このような問題に対して、ローパス
フィルタ１５に代って図７に示すようにバンドパスフィ
ルタ２０を用いてｆx の周波数成分を取り出す方法もあ
るが、この方法では逆にクロックの周波数ｆs の１／２
以下の周波数の全てを出力することはできない。また、
図８に示すように数値制御発振回路で半分の周波数の信
号を発生させ、この信号をＶＣＯ２１を用いたＰＬＬ回
路２２で２倍の周波数にする方法もあるが、出力できる
周波数範囲がこのＶＣＯ２１の可変範囲に限られてしま
う。したがって、この方式にあっても発生できる周波数
の範囲が限定されることになる。
フィルタ１５に代って図７に示すようにバンドパスフィ
ルタ２０を用いてｆx の周波数成分を取り出す方法もあ
るが、この方法では逆にクロックの周波数ｆs の１／２
以下の周波数の全てを出力することはできない。また、
図８に示すように数値制御発振回路で半分の周波数の信
号を発生させ、この信号をＶＣＯ２１を用いたＰＬＬ回
路２２で２倍の周波数にする方法もあるが、出力できる
周波数範囲がこのＶＣＯ２１の可変範囲に限られてしま
う。したがって、この方式にあっても発生できる周波数
の範囲が限定されることになる。
【０００６】そこで本発明は、直流からクロック付近ま
での周波数範囲で信号を可変させることができる数値制
御発振回路を提供することを目的としている。
での周波数範囲で信号を可変させることができる数値制
御発振回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明よる数値制御発振回路は、周波数設定
データに応じた周波数の信号を発振する第１の数値制御
発振手段と、前記第１の数値制御発振手段の出力と略９
０度位相の異なる信号を発振する第２の数値制御発振手
段と、前記第１の数値制御発振手段の出力を矩形波に変
換する第１の波形整形手段と、前記第２の数値制御発振
手段の出力を矩形波に変換する第２の波形整形手段と、
前記第１の波形整形手段の出力と前記第２の波形整形手
段の出力の排他的論理和をとる排他的論理和手段とを備
えたことを特徴とする。また、好ましい態様として例え
ば請求項２記載の発明のように、前記第２の数値制御発
振手段は、余弦波データが記憶された波形データメモリ
を有し、この波形データメモリに記憶された余弦波デー
タに基づいて前記第１の数値制御発振手段の出力と略９
０度位相の異なる信号を発振するものであってもよい。
求項１記載の発明よる数値制御発振回路は、周波数設定
データに応じた周波数の信号を発振する第１の数値制御
発振手段と、前記第１の数値制御発振手段の出力と略９
０度位相の異なる信号を発振する第２の数値制御発振手
段と、前記第１の数値制御発振手段の出力を矩形波に変
換する第１の波形整形手段と、前記第２の数値制御発振
手段の出力を矩形波に変換する第２の波形整形手段と、
前記第１の波形整形手段の出力と前記第２の波形整形手
段の出力の排他的論理和をとる排他的論理和手段とを備
えたことを特徴とする。また、好ましい態様として例え
ば請求項２記載の発明のように、前記第２の数値制御発
振手段は、余弦波データが記憶された波形データメモリ
を有し、この波形データメモリに記憶された余弦波デー
タに基づいて前記第１の数値制御発振手段の出力と略９
０度位相の異なる信号を発振するものであってもよい。
【０００８】請求項３記載の発明による数値制御発振回
路は、周波数設定データに応じた周波数の信号を発振す
る第１及び第２の数値制御発振手段と、前記第１もしく
は第２の数値制御発振手段のいずれか一方の出力の位相
を他方の出力の位相に対して略９０度に異ならしめる９
０度移相手段と、前記第１の数値制御発振手段の出力を
矩形波に変換する第１の波形整形手段と、前記第２の数
値制御発振手段の出力を矩形波に変換する第２の波形整
形手段と、前記第１の波形整形手段の出力と前記第２の
波形整形手段の出力の排他的論理和をとる排他的論理和
手段とを備えたことを特徴とする。
路は、周波数設定データに応じた周波数の信号を発振す
る第１及び第２の数値制御発振手段と、前記第１もしく
は第２の数値制御発振手段のいずれか一方の出力の位相
を他方の出力の位相に対して略９０度に異ならしめる９
０度移相手段と、前記第１の数値制御発振手段の出力を
矩形波に変換する第１の波形整形手段と、前記第２の数
値制御発振手段の出力を矩形波に変換する第２の波形整
形手段と、前記第１の波形整形手段の出力と前記第２の
波形整形手段の出力の排他的論理和をとる排他的論理和
手段とを備えたことを特徴とする。
【０００９】
【作用】本発明では、９０度位相の異なる２つの信号を
発生して矩形波に変換した後、これらの排他的論理和を
とる。したがって、第１、第２の数値制御発振手段の各
々の周波数の２倍の周波数の信号が発生するので、直流
からクロック付近までの周波数範囲で信号を可変させる
ことが可能になる。
発生して矩形波に変換した後、これらの排他的論理和を
とる。したがって、第１、第２の数値制御発振手段の各
々の周波数の２倍の周波数の信号が発生するので、直流
からクロック付近までの周波数範囲で信号を可変させる
ことが可能になる。
【００１０】
【実施例】以下、図面を参照して本発明の数値制御発振
回路の実施例について説明する。 (I) 実施例１ 図１は本発明に係る数値制御発振回路の実施例１の構成
を示すブロック図である。なお、この図において、前述
した図６、図７又は図８と共通する部分には同一の符号
を付してその説明を省略する。この図において、２５、
２６の各々は波形整形回路であり、供給された信号を矩
形波に変換する。２７は排他的論理和回路であり、波形
整形回路２５、２６からの矩形波の排他的論理和をと
る。２８はＲＯＭ等のメモリにｃｏｓｘのデータが記憶
された余弦波ルックアップテーブル（波形データメモ
リ）であり、位相演算器１２からの位相データに対応す
る振幅データを出力する。２９はＤ／Ａコンバータであ
り、デジタル信号をアナログ信号に変換する。３０はロ
ーパスフィルタであり、信号に含まれる高周波成分及び
雑音成分を除去する。
回路の実施例について説明する。 (I) 実施例１ 図１は本発明に係る数値制御発振回路の実施例１の構成
を示すブロック図である。なお、この図において、前述
した図６、図７又は図８と共通する部分には同一の符号
を付してその説明を省略する。この図において、２５、
２６の各々は波形整形回路であり、供給された信号を矩
形波に変換する。２７は排他的論理和回路であり、波形
整形回路２５、２６からの矩形波の排他的論理和をと
る。２８はＲＯＭ等のメモリにｃｏｓｘのデータが記憶
された余弦波ルックアップテーブル（波形データメモ
リ）であり、位相演算器１２からの位相データに対応す
る振幅データを出力する。２９はＤ／Ａコンバータであ
り、デジタル信号をアナログ信号に変換する。３０はロ
ーパスフィルタであり、信号に含まれる高周波成分及び
雑音成分を除去する。
【００１１】上記位相演算器１２、正弦波ルックアップ
テーブル１３、Ｄ／Ａコンバータ１４及びローパスフィ
ルタ１５は第１の数値制御発振手段１００を構成する。
また、位相演算器１２、余弦波ルックアップテーブル２
８、Ｄ／Ａコンバータ２９及びローパスフィルタ３０は
第２の数値制御発振手段１１０を構成する。また、波形
整形回路２５は第１の波形整形手段に対応し、波形整形
回路２６は第２の数値制御発振手段の出力を矩形波に変
換する第２の波形整形手段に対応する。また、排他的論
理回路２７は排他的論理和手段に対応する。
テーブル１３、Ｄ／Ａコンバータ１４及びローパスフィ
ルタ１５は第１の数値制御発振手段１００を構成する。
また、位相演算器１２、余弦波ルックアップテーブル２
８、Ｄ／Ａコンバータ２９及びローパスフィルタ３０は
第２の数値制御発振手段１１０を構成する。また、波形
整形回路２５は第１の波形整形手段に対応し、波形整形
回路２６は第２の数値制御発振手段の出力を矩形波に変
換する第２の波形整形手段に対応する。また、排他的論
理回路２７は排他的論理和手段に対応する。
【００１２】このような構成の数値制御発振回路におい
て、端子２に数値設定データが供給されると、位相演算
器１２からクロック周期毎に数値設定データに対応する
位相データが出力され、その位相データが正弦波ルック
アップテーブル１３で振幅データに変換された後、Ｄ／
Ａコンバータ１４でアナログ信号に変換され、その後ロ
ーパスフィルタ１５で高周波成分及び雑音が除去され
る。ローパスフィルタ１５を通過した正弦波のアナログ
信号は波形整形回路２５で矩形波の信号Ｓ１に変換され
て排他的論理和回路２７に供給される。一方、位相演算
器１２からの位相データは、余弦波ルックアップテーブ
ル２８にも供給され、この余弦波ルックアップテーブル
２８で振幅データに変換された後、Ｄ／Ａコンバータ２
９でアナログ信号に変換され、その後ローパスフィルタ
３０で高周波成分及び雑音が除去される。ローパスフィ
ルタ３０を通過した余弦波のアナログ信号は波形整形回
路２６で矩形波の信号Ｓ２に変換されて排他的論理和回
路２７に供給される。
て、端子２に数値設定データが供給されると、位相演算
器１２からクロック周期毎に数値設定データに対応する
位相データが出力され、その位相データが正弦波ルック
アップテーブル１３で振幅データに変換された後、Ｄ／
Ａコンバータ１４でアナログ信号に変換され、その後ロ
ーパスフィルタ１５で高周波成分及び雑音が除去され
る。ローパスフィルタ１５を通過した正弦波のアナログ
信号は波形整形回路２５で矩形波の信号Ｓ１に変換され
て排他的論理和回路２７に供給される。一方、位相演算
器１２からの位相データは、余弦波ルックアップテーブ
ル２８にも供給され、この余弦波ルックアップテーブル
２８で振幅データに変換された後、Ｄ／Ａコンバータ２
９でアナログ信号に変換され、その後ローパスフィルタ
３０で高周波成分及び雑音が除去される。ローパスフィ
ルタ３０を通過した余弦波のアナログ信号は波形整形回
路２６で矩形波の信号Ｓ２に変換されて排他的論理和回
路２７に供給される。
【００１３】排他的論理和回路２７では波形整形回路２
５からの信号Ｓ１と波形整形回路２６からの信号Ｓ２と
の排他的論理和がとられ、その結果が端子６から出力さ
れる。ここで、図２は波形整形回路２５、２６の出力と
排他的論理和回路２７の出力とを示す波形図であり、こ
の図に示すように、９０度位相の異なる信号Ｓ１と信号
Ｓ２との排他的論理和をとることにより、信号Ｓ１、Ｓ
２の各々の周波数の２倍の周波数の信号が得られること
が分る。このように実施例１では、９０度位相の異なる
２つの信号Ｓ１、Ｓ２を発生させて、これらの排他的論
理和をとることにより、信号Ｓ１、Ｓ２の各々の周波数
の２倍の周波数の信号が発生するので、直流からクロッ
ク付近までの周波数範囲で信号を可変させることが可能
になる。更に、クロックを水晶発振器で発生させること
で、周波数可変範囲と安定度を両立させることができ
る。
５からの信号Ｓ１と波形整形回路２６からの信号Ｓ２と
の排他的論理和がとられ、その結果が端子６から出力さ
れる。ここで、図２は波形整形回路２５、２６の出力と
排他的論理和回路２７の出力とを示す波形図であり、こ
の図に示すように、９０度位相の異なる信号Ｓ１と信号
Ｓ２との排他的論理和をとることにより、信号Ｓ１、Ｓ
２の各々の周波数の２倍の周波数の信号が得られること
が分る。このように実施例１では、９０度位相の異なる
２つの信号Ｓ１、Ｓ２を発生させて、これらの排他的論
理和をとることにより、信号Ｓ１、Ｓ２の各々の周波数
の２倍の周波数の信号が発生するので、直流からクロッ
ク付近までの周波数範囲で信号を可変させることが可能
になる。更に、クロックを水晶発振器で発生させること
で、周波数可変範囲と安定度を両立させることができ
る。
【００１４】(II)実施例２ 図３は本発明に係る数値制御発振回路の実施例２の構成
を示すブロック図である。なお、この図において、前述
した図１と共通する部分には同一の符号を付してその説
明を省略する。上記実施例１では、正弦波ルックアップ
テーブル１３と余弦波ルックアップテーブル２８を用い
た場合について説明したが、三角関数において位相が略
９０度異なっていればよいことから正弦波と余弦波には
限定されるものではない。この実施例２は、正弦波ルッ
クアップテーブルを２つ設けると共に、そのうちの一方
に供給する位相演算器１２からの位相データを９０度変
える９０度移相回路を設けたものである。
を示すブロック図である。なお、この図において、前述
した図１と共通する部分には同一の符号を付してその説
明を省略する。上記実施例１では、正弦波ルックアップ
テーブル１３と余弦波ルックアップテーブル２８を用い
た場合について説明したが、三角関数において位相が略
９０度異なっていればよいことから正弦波と余弦波には
限定されるものではない。この実施例２は、正弦波ルッ
クアップテーブルを２つ設けると共に、そのうちの一方
に供給する位相演算器１２からの位相データを９０度変
える９０度移相回路を設けたものである。
【００１５】この図において、３１は正弦波ルックアッ
プテーブル（波形データメモリ）であり、上述した正弦
波ルックアップテーブルと同様にｓｉｎｘのデータが記
憶されたＲＯＭ等のメモリである。３２は位相演算器１
２からの位相データを９０度変更する９０度移相回路
（９０度移相手段）である。この９０度移相回路３２
は、位相演算器１２からの位相データに＋９０度相当の
データ又は−９０度相当のデータを加算するものであ
る。この９０度位相回路３２により、正弦波ルックアッ
プテーブル１３に供給される位相データに対し、９０度
位相の異なる位相データが正弦波ルックアップテーブル
３１に供給される。
プテーブル（波形データメモリ）であり、上述した正弦
波ルックアップテーブルと同様にｓｉｎｘのデータが記
憶されたＲＯＭ等のメモリである。３２は位相演算器１
２からの位相データを９０度変更する９０度移相回路
（９０度移相手段）である。この９０度移相回路３２
は、位相演算器１２からの位相データに＋９０度相当の
データ又は−９０度相当のデータを加算するものであ
る。この９０度位相回路３２により、正弦波ルックアッ
プテーブル１３に供給される位相データに対し、９０度
位相の異なる位相データが正弦波ルックアップテーブル
３１に供給される。
【００１６】この実施例２においても上記実施例１と同
様に、９０度位相の異なる２つの信号Ｓ１、Ｓ２を発生
させて、これらの排他的論理和をとることにより、信号
Ｓ１、Ｓ２の各々の周波数の２倍の周波数の信号が発生
するので、直流からクロック付近までの周波数範囲で信
号を可変させることが可能になる。更に、クロックを水
晶発振器で発生させることで、周波数可変範囲と安定度
を両立させることができる。なお、上記実施例１及び２
では、三角関数の発生にルックアップテーブル１３、２
８及び３１を用いたが、これに限定されるものではなく
三角関数演算回路を用いてもよい。
様に、９０度位相の異なる２つの信号Ｓ１、Ｓ２を発生
させて、これらの排他的論理和をとることにより、信号
Ｓ１、Ｓ２の各々の周波数の２倍の周波数の信号が発生
するので、直流からクロック付近までの周波数範囲で信
号を可変させることが可能になる。更に、クロックを水
晶発振器で発生させることで、周波数可変範囲と安定度
を両立させることができる。なお、上記実施例１及び２
では、三角関数の発生にルックアップテーブル１３、２
８及び３１を用いたが、これに限定されるものではなく
三角関数演算回路を用いてもよい。
【００１７】
【発明の効果】本発明によれば、９０度位相の異なる２
つの信号を発生させて、これらの排他的論理和をとるよ
うにしたので、２つの信号の各々の周波数の２倍の周波
数の信号が得られることから、直流からクロック付近ま
での周波数範囲で信号を可変させることができる。更
に、クロックを水晶発振器で発生させることで、周波数
可変範囲と安定度を両立させることができる。
つの信号を発生させて、これらの排他的論理和をとるよ
うにしたので、２つの信号の各々の周波数の２倍の周波
数の信号が得られることから、直流からクロック付近ま
での周波数範囲で信号を可変させることができる。更
に、クロックを水晶発振器で発生させることで、周波数
可変範囲と安定度を両立させることができる。
【図１】本発明に係る数値制御発振回路の実施例１の構
成を示すブロック図である。
成を示すブロック図である。
【図２】実施例１の数値制御発振回路の排他的論理和回
路の入出力を示す波形図である。
路の入出力を示す波形図である。
【図３】本発明に係る数値制御発振回路の実施例２の構
成を示すブロック図である。
成を示すブロック図である。
【図４】従来のＰＬＬ回路の構成を示すブロック図であ
る。
る。
【図５】従来の数値制御発振回路のＤ／Ａコンバータの
出力の周波数成分を示す図である。
出力の周波数成分を示す図である。
【図６】従来の数値制御発振回路の構成を示すブロック
図である。
図である。
【図７】従来の数値制御発振回路の構成を示すブロック
図である。
図である。
【図８】従来の数値制御発振回路の構成を示すブロック
図である。
図である。
２、６ 端子 １２ 位相演算器 １３、３１ 正弦波ルックアップテーブル １４、２９ Ｄ／Ａコンバータ １５、３０ ローパスフィルタ ２５ 波形整形回路（第１の波形整形手段） ２６ 波形整形回路（第２の波形整形手段） ２７ 排他的論理和回路（排他的論理和手段） ２８ 余弦波ルックアップテーブル ３２ ９０度移相回路（９０度移相手段） １００ 第１の数値制御発振手段 １１０ 第２の数値制御発振手段
Claims (3)
- 【請求項１】 周波数設定データに応じた周波数の信号
を発振する第１の数値制御発振手段と、 前記第１の数値制御発振手段の出力と略９０度位相の異
なる信号を発振する第２の数値制御発振手段と、 前記第１の数値制御発振手段の出力を矩形波に変換する
第１の波形整形手段と、 前記第２の数値制御発振手段の出力を矩形波に変換する
第２の波形整形手段と、 前記第１の波形整形手段の出力と前記第２の波形整形手
段の出力の排他的論理和をとる排他的論理和手段と、を
備えたことを特徴とする数値制御発振回路。 - 【請求項２】 前記第２の数値制御発振手段は、余弦波
データが記憶された波形データメモリを有し、この波形
データメモリに記憶された余弦波データに基づいて前記
第１の数値制御発振手段の出力と略９０度位相の異なる
信号を発振することを特徴とする請求項１記載の数値制
御発振回路。 - 【請求項３】 周波数設定データに応じた周波数の信号
を発振する第１及び第２の数値制御発振手段と、 前記第１もしくは第２の数値制御発振手段のいずれか一
方の出力の位相を他方の出力の位相に対して略９０度に
異ならしめる９０度移相手段と、 前記第１の数値制御発振手段の出力を矩形波に変換する
第１の波形整形手段と、 前記第２の数値制御発振手段の出力を矩形波に変換する
第２の波形整形手段と、 前記第１の波形整形手段の出力と前記第２の波形整形手
段の出力の排他的論理和をとる排他的論理和手段と、を
備えたことを特徴とする数値制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139014A JPH08330848A (ja) | 1995-06-06 | 1995-06-06 | 数値制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139014A JPH08330848A (ja) | 1995-06-06 | 1995-06-06 | 数値制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330848A true JPH08330848A (ja) | 1996-12-13 |
Family
ID=15235468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7139014A Withdrawn JPH08330848A (ja) | 1995-06-06 | 1995-06-06 | 数値制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330848A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005195585A (ja) * | 2003-12-23 | 2005-07-21 | Teradyne Inc | 信号純度を高めた高分解能シンセサイザ |
| JP2014241619A (ja) * | 2009-06-26 | 2014-12-25 | シントロピー システムズＳｙｎｔｒｏｐｙ Ｓｙｓｔｅｍｓ | サンプリング／量子化変換器 |
| US9621175B2 (en) | 2015-02-11 | 2017-04-11 | Syntropy Systems, Llc | Sampling/quantization converters |
| US9680498B2 (en) | 2009-06-26 | 2017-06-13 | Syntropy Systems, Llc | Sampling/quantization converters |
-
1995
- 1995-06-06 JP JP7139014A patent/JPH08330848A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005195585A (ja) * | 2003-12-23 | 2005-07-21 | Teradyne Inc | 信号純度を高めた高分解能シンセサイザ |
| JP2014241619A (ja) * | 2009-06-26 | 2014-12-25 | シントロピー システムズＳｙｎｔｒｏｐｙ Ｓｙｓｔｅｍｓ | サンプリング／量子化変換器 |
| US9680498B2 (en) | 2009-06-26 | 2017-06-13 | Syntropy Systems, Llc | Sampling/quantization converters |
| US9621175B2 (en) | 2015-02-11 | 2017-04-11 | Syntropy Systems, Llc | Sampling/quantization converters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132633A (en) | PLL using a multi-phase frequency correction circuit in place of a VCO | |
| CN101569103B (zh) | 频率合成器和由该合成器生成期望频率的输出信号的方法 | |
| KR970701952A (ko) | 정밀한 쿼드리쳐 신호 생성 회로 및 방법(Circuit and method for generating accurate guadrature signals) | |
| EP0601519A2 (en) | Frequency synthesiser | |
| JPH08330848A (ja) | 数値制御発振回路 | |
| US5559475A (en) | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| KR960012922B1 (ko) | 주파수 편이 키잉 변조기 | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| JP2003264431A (ja) | 信号発生装置 | |
| JP2000004121A (ja) | 発振変調回路 | |
| JPH08237310A (ja) | 信号発生器 | |
| JPH01144818A (ja) | 数値制御形発振回路 | |
| JP3291896B2 (ja) | 直交変復調回路 | |
| JP3147487B2 (ja) | 同期信号発生装置 | |
| JP2001186208A (ja) | 復調回路 | |
| JPH10313245A (ja) | 位相制御ループを具える集積回路 | |
| JPS5838008A (ja) | 電圧制御発振器制御方式 | |
| JPH01133421A (ja) | フェーズ・ロックド・ループ | |
| JPH052017B2 (ja) | ||
| JPH02233019A (ja) | 周波数シンセサイザ | |
| JPS5915536B2 (ja) | デイジタル位相同期ル−プ | |
| JP2000022446A (ja) | 周波数シンセサイザおよび周波数シンセサイザにおける出力周波数の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |