JPS5915536B2 - デイジタル位相同期ル−プ - Google Patents

Description

【発明の詳細な説明】 本発明はフェーズ・ロック・ループやコスタス・ループ
等の位相同期ループのディジタル化に関する。

近年のディジタル技術の発展に伴って、従来アナログ回
路で組まれて来た回路もディジタル化すれ、ＬＳＩ 化
を実現するものも出て来た。

振幅変調波等からキャリア抽出したり、周波数変調波の
復調に使用される位相同期ループも近年ディジタル化の
研究が進められてきた。

第１図にディジタル・フェーズ・ロック・ループの構成
を示す。

人力１０はサンプリングされた系列ｘ （ｎ）である。

出力１９は正弦波をサンプリングした系列ｙ （ｎ）と
なっている。

掛算回路１１は位相比較器の役目を果すもので、サンプ
リング間隔Ｔとして とすれば、１１の出力１２の系列Ｚ （ｎ）はとなる。

ディジタル・ロー・パス・フィルタ１３は上式のキャリ
アの２倍周波数成分の減少させると共に、ループの特性
を決定する。

このフィルタは例えば のような簡単なものでもよい。

（この時は１４に２ωＣの成分が多く混入する）フィル
タ出力ω（ｎ）とする。

加算器１５、位相指定メモリ１６、正弦波発生器１８で
ディジタルＶＣＯを構成している正弦波発生器１８は位
相指定メモリ１６によって指定された位相１７に相当す
る正弦波の振幅値を出力する。

例えば３６０°の位相を３２等分したとする。

位相指定メモリが「１５」を指定したな５ らば１８の出力はｃｏｓ（３６０°Ｘ−）のｆ直を出２ 力するようにする。

１７の位相指定ｖ（ｎ）はとなる。

ＣはｖＣＯの中心周波数を指定し、ω（ｎ−１）はｖＣ
Ｏの制御信号になる。

例えば制御信号が常にＯなら、時間Ｔ毎に位相指定がＣ
ずつ増加するので、中心周波数Ｆ。

はとなる。

ｖＣＯ制御電圧ω（ｎ）が正の場合には位相が速く進む
ので、ｖＣＯの発振周波数を高くすることに相当する。

ω（ｎ）が負の時にはその逆である。従って（１）式で
θ〉０ならローパス・フィルター３で直流分、、！−８
ｉｎθが強調されるので、ｖＣＯ制御制 御量が正となり、ｖＣＯの出力は位相進み方向に制御さ
れる。

θ〈０ならその逆になる。ＤＳＢ波形からキャリア成分
を抽出するループにコスタス・ループがある。

コスタス・ループのブロック図を第２図に示す。

人力２０をＤＳＢ波形Ａ（ｔ） ｃｏｓ （ωｃｔ＋θ
）とする。

ＶＣＯ２９の出力３０をｓｉｎ （ωｃｔ ）とすると
、位相比較器２１Ａの出力２２ＡのｅＡ（ｔ）はｖＣＯ
出力３０は９０Ｌ′移相器３１を通って出力３２として
−ｃｏｓ （ωｃｔ ）゛を得る。

位相比較器１Ｂの出力２２ＢのｅＢ（ｔ）は ＬＰＦ２３Ａと２３Ｂはキャリアの２倍の周辺数２ωＣ
による変調成分をカットするもので、ｎ力２４Ａと２５
ＢのｈＡ（ｔ）とｈ Ｂ （ｔ）は乗積回路２５の出力
ｇ（ｔ）は よってＡ（ｔ）２〉０であるから、ＬＰＦ２７を通→ば
ｖＣＯ制御信号２８として５ｉｎ２θに比例す９値を得
られるので、ｖＣＯの出力を人力とロッゴさせることが
できる。

コスタス・ループはロッご位相に１８０°の曖昧さを持
っている。

このコレタス・ループも第１図のフェーズ・ロック・ル
ープのようにディジタル化可能であることはいうてでも
ない。

第’１１３又は第２図２７のロー・パス・フノルタ（Ｌ
ＰＦ）は全体のループ特性を決めるフイ、／１？りにな
る。

第１図において、人力１０をｘ （ｎ）の系列とする。

出力１９をｙ（ｎ）の系列とする。

掛算回路１１の出力ｅ １（ｎ）はゲインＧを含めて となる。

ここで人力の２倍の周波数成分が含まれているが、動作
解析のため、これを除（ための理想的なＬＰＦが第１図
掛算回路１１とディジタルローパス・フィルタ１３の間
にあるとすると、１３０人力ｅ２（ｎ）は フィルタ１３のインパルス・レスポンス系列をｆ （ｎ
）とすれば、信号１４ ｖ（ｎ）は（矢はたたみ込み加
算を示す） 定数Ｃはループの中心周波数を決めるもので、過渡特性
等のループ特性に影響を与えないので、Ｃ−０として解
析すると、位相指定メモリの出力１７のθ。

（ｎ）は従ってループの方程式は 位相同期状態に人って、θｏ （ｎ）−θ１（ｎＫ１と
すると 但し Ｋ ＝ −Ｇｋｄ ｋｃ Ｚ変換をして、ループのシステム函数を求める２以上の
ようにＦ （Ｚ）によってループのシステム函数が決定
される。

Ｆ（Ｚ）は一般に簡単な構成を持たすことが、ハードウ
ェア上も、又動作解析においても好ましい。

例えばＦ（Ｚ）として分母・分子共に一次の次の様な函
数 （ａ、ｂは定数） を考える。

本発明はループ・フィルタに上記のような特性を持った
フィルタを使う場合の構成に関する。

上記フィルタでａ ＝ １とすれば となり、完全積分項１−ｂ／１−Ｚ−’が含まれている
ので、同期状態の位相誤差が０になる無定位形のＰＬＬ
になる。

一方ａ’＜１の時は定位形のＰＬＬでａが１に近い程ル
ープ動作の時定数が大きくなるが残留位相誤差が小さく
なるので、一般的にはａ＞０．９の範囲で使用されると
いってよい。

※無定位形の場合のシステム関数は クリティカル・ダンピングは分母が２重実根となる時で
あるから の成立する時である。

従って例えばに＝０．１（実際にバードを作ると、この
オーダーの値になる）の時、ｂ＝０．９７５となる。

従って、ｂも１近い値になる。

ロー・パス・フィルタとして働くためには１ 〉ａ ＞
ｂとなる。

さて、以上の様なロー・パス・フィルタの構成を第３図
の様な構成にする。

４０はフィルタの人力、４２は４１の信号を１サンプリ
ング期間遅延させて４３にする１サンプル遅延メモリで
ある。

４４は４３を８倍して４５にする乗算器、４６は４３を
５倍して４７にする乗算器である。

４８はｖＣＯの制御信号となり、第１図１４に相幽する
。

さて、人力信号がｖＣＯのフリー・ランニング周波数（
定数Ｃによって決まる）からずれると、制御信号は定常
的に正又は負の値をとらねばならない。

この時の信号４８の値は一定値Ｖ。

であるとする。信号４’ＩＰ（ｚ）からＶ（ｚ）までの
伝達函数は（１−ｂＺ〜１）であるので 定常状態では伝達函数の直流におけるゲインが問題にな
るので、信号４１は定常的に となる。

例えばｂ＝０．９７５だとすると となる。

従ってメモリ４２は制御信号４８の４０倍の大きさを記
憶せねばならない。

従って、制御信号として要求されるビット数よりも少な
くとも６ビツト（４０倍を表わせるビット数）が必要と
なる。

例えばサンプリング周波数を１６ ＫＨｚ で制御信
号が１の大きさ変化すると第１図の正弦波発生器１８の
位相が２π１５１２アシアン変化するとすると制御信号
「１」の変化は １６ ＫＨｚ／ ５１２キ３１ Ｈｚの周波数変化にな
る。

従って、もし、人力が定数Ｃによって決まるフリー・ラ
ン周波数（この例では１６ＫＨｚｘＣ１５１２）から６
２Ｈｚずれていたら、制御信号は「２」の値にならねば
ならず、従って第３図４１は、「８０」の値になる。

従って、中心周波数より±６２Ｈｚずれている人力まで
同期させたいなら、メモリ４２は±８０の値まで記憶で
きなげればならない。

この場合は出力からメモリへ要求される容量が決まり、
通常のディジタル・フィルタ設計では人力より決まる。

一方、同じ特性の伝達特性Ｆ （ｚ）を持つフィルタで
も第４図のような構成を取ることもできる。

人力５０Ｅ２（Ｚ）と出力５８ Ｖ（ｚ）と信号５５Ｑ
（ｚ）の関係は 従って信号５８が定常値Ｖ。

を取るとすると、信号５５の定常値ｑ。

はとなり、無定位形（ａ＝１）ではｑ。

＝ＶＱとなる。従って、メモリ５６は制御信号として要
求されるビット数と同程度のビット数を記憶すればよい
ことになる。

同期引込みの過渡状態を考えるともう少し多くのビット
数を要することになるが、それは第３図の構成でも同じ
であり、例えば前記した無定位（ａ＝１）でｂ＝０．９
７５の場合は第３図よりも第４図の方がメモリ容量が６
ビツト少なくてすむ。

逆にいえば同じメモリ容量を持っていれば、メモリのビ
ット数より制限されるホールド・レンジが第３図のもの
は第４図のものの１／６４しがないということになる。

（理論的には無定位形ではホールド・レンジは無限大で
ある。

）無定位形ばかりでなく、ａの値が１に近い定位形にお
いても第４図の構成の方が同様の理由によって有利であ
る。

１ ＞ ａ ＞ ｂである時 となり、例えばａ＝０．９３７５、ｂ＝０．８７５とな
り、かえって制御信号に要するビット数よりもメモリ容
量の方が少なくてすむ。

このようにメモリ容量をへらすと、信号５８は信号５７
にとってはオーバー・フローしていることになるので、
オーバー・フロー・ビットの演算を正しくやるためには
信号５０と信号５７にＭＳＢ伸長をしなければならない
。

この場合の回路構成は第５図のようになる。

演算は２の補数表示で行なわれるとする。

人力を−１の振幅（２進表示１．０００００）が定常的
に人っているとする。

人力はＬＳＢから直列に人ってくるとすればＬＳＢホー
ルド６１はＭＳＢの極性（”１″か１０”か）をそ続く
ビットまで連続させる回路である。

従って６１の信号は１１１１１．０００００のようにな
る。

（上記の値はＭＳＢ（ｊｌＩｌより書いている。

）６３は人力６０から出力６９までの直流ゲインは であるので、６９は定常値１１１１０．０００００とな
っているはずである。

６３は６２の信号にｂ（＝０．８７５）を掛けたもの、
すなわち、１１１１１．００１００となっている。

６４は同様にして１１１１０．００１００となっている
。

６５は両方の差で１１１１１．０００００となり、メモ
リはＬＳＢ側６ビツトを憶えるだけでよい。

すなわち１．０００００である。

この時ＭＳＢより大きい桁のビットはすべてＭＳＢと同
じになっているからである。

６７はメモリ６６よりの信号のＭＳＢを伸長する回路で
ある。

以上のように出力６９がメモリのビット容量よりもオー
バー・フローしてもＭＳＢＳ−ホール路を持てば問題は
ない。

この時、符号ビットの位置を解釈しなおすだけでよい。

例えば人力６０では符号ビットは小数点より上位１ビツ
ト目、出力６９では小数点より上位５ビツト目となる。

どっちみち、ループ・フィルタの出力はもつと大きな値
（例えば第１図の定数Ｃと加算されねばならないので、
第４図のようにＭＳＢホールドを持たない回路では、出
力５８にＭＳＢＳ−ホール路をつげて、ＭＳＢ伸長なせ
ねばならないが、第５図のようにＭＳＢＳ−ホール路を
持っている回路は、新らたにＭＳＢＳ−ホール路をつげ
加える必要はない。

以上、ループ・フィルタとして １−ｂＺ Ｖ １−ａＺ ’の形を持つものにツイ
テ説明したが、前記したように第１図掛算回路の後に人
力の２倍周波数成分を除去するためのロー・パス・フィ
ルタを入れることがあるが、これは前記したループ・フ
ィルタよりも帯域が広（、ループ特性に大きな影響を与
えないので、ここでいう＃−７’ −７イルタトハ、１
−ｂＺ ７１−ａＺ ’のみを表わすものとする。

又、正弦波発生回路の代りに３角波等のくり返し波発生
回路を用いても同様に動作することはいうまでもない。

【図面の簡単な説明】

第１図は一般的なディジタル・フェーズ・ロック・ルー
プの回路構成例、第２図はコスタス・ループの回路構成
例、第３図は本発明の詳細な説明する為のループ・フィ
ルタの従来の構成例、第４図は本発明の一実施例、第５
図は本発明の他の実施例である。 １１・・・・・・掛算回路、１３，２３Ａ、２３Ｂ。 ２７・・・・・・ロー・パス・フィルタ（ＬＰＦ） 、
１６・・・・・・位相指定メモリ、２１Ａ、２１Ｂ・・
・・・・位相比較器、２５・・・・・・乗積回路、６１
，６７・・・・・・ＭＳＢホールド。

Claims (1)

1. 【特許請求の範囲】 １ ある位相を指定する回路と、その指定された位相の
   繰り返し波の値を出力するような回路と、この出力と外
   部人力を掛算する回路と、この掛算回路の出力を演算し
   て前記位相指定回路を制御し、１−ｂＺ −’ 前記演算の少なくとも一部において□ １−ａＺ” ノヨウなロー・パス特性を持つループ・フィルタとを有
   するディジタル位相同期ループにおいて、フィルタ出力
   とａを掛けたものからフィルタ人力とｂを掛けたものを
   引いたものを１サンプル遅延メモリの入力とし、このメ
   モリの出力とフィルタ人力を加算してフィルタ出力とす
   るループ・フィルタを有してなることを特徴とするディ
   ジタル位相同期ループ。 ２ ある位相を指定する回路と、その指定された位相の
   繰り返し波の値を出力するような回路と、この出力と外
   部入力を掛算する回路と、この掛算回路の出力を演算し
   て前記位相指定回路を制御し、１−ｂＺ−” 前記演算の少なくとも一部において□ １−ａＺ ’ のようなロー・パス特性を持つループ・フィルタとを有
   するディジタル位相同期ループにおいて、フィルタ入力
   及びこのフィルタ人力のＭＳＢビットを伸長させてＭＳ
   Ｂ伸長フィルタ人力を得、フィルタ出力とａを掛けたも
   のから前記ＭＳＢ伸長フィルタ人力とｂを掛けたものを
   引き、これを１サンフル遅延メモリの人力とし、このメ
   モリの出力のＭＳＢビットを伸長させたものと前記ＭＳ
   Ｂ伸長フィルタ入力を加算してフィルタ出力とするルー
   プ・フィルタを有してなることを特徴とするディジタル
   位相同期ループ。