JPH08330424A - 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 - Google Patents

半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置

Info

Publication number
JPH08330424A
JPH08330424A JP13625395A JP13625395A JPH08330424A JP H08330424 A JPH08330424 A JP H08330424A JP 13625395 A JP13625395 A JP 13625395A JP 13625395 A JP13625395 A JP 13625395A JP H08330424 A JPH08330424 A JP H08330424A
Authority
JP
Japan
Prior art keywords
film
conductive film
chamber
connection hole
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13625395A
Other languages
English (en)
Inventor
Tatsuyuki Saito
達之 齊藤
Nobuo Owada
伸郎 大和田
Tadashi Ohashi
直史 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13625395A priority Critical patent/JPH08330424A/ja
Publication of JPH08330424A publication Critical patent/JPH08330424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 高信頼度でしかも電気特性の優れた配線層を
有する半導体集積回路装置と、それを容易に製作できる
製造方法および製造装置を提供する。 【構成】 同一の製造装置を用いて、半導体素子が形成
されている半導体基板の上の絶縁膜および接続孔の表面
に第1の導電膜をスパッタリング法により形成する工程
と、第1の導電膜が形成されている半導体基板の上に第
2の導電膜としてのアルミニウム合金膜をスパッタリン
グ法により形成する工程と、第2の導電膜としてのアル
ミニウム合金膜を接続孔の内部に埋め込む処理を行う工
程とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法ならびにそれに用いる製造装置の技術
に関し、特に、高信頼度で電気特性の優れた多層配線層
を有する半導体集積回路装置に適用して有効な技術に関
するものである。
【0002】
【従来の技術】近年、半導体集積回路装置においては、
集積度の向上に伴い半導体素子および配線層の微細化な
らびに配線層の多層化を伴う多層配線構造化が進められ
ている。
【0003】また、配線層の微細化および多層化に伴っ
て、層間絶縁膜において、半導体素子と配線層あるいは
下層配線層と上層配線層との間を電気的に接続するため
に形成された接続孔の領域における電気接続の電気特性
および信頼性の向上とそれを形成する工程数の増加の抑
制との両立が求められている。
【0004】半導体素子が形成されている半導体基板な
どのウエハの上の層間絶縁膜などの絶縁膜に穿孔されて
いる接続孔内部に配線層としての導電膜を埋め込む技術
としては、スパッタリング法を使用して行うことが考え
られる。
【0005】しかし、半導体素子の微細化および高集積
化に伴う接続孔の微細化および高アスペクト化が行われ
ていることにより、一部工程にステップカバレージに優
れているタングステンのCVD(Chemical Vapor Depos
ition)法をスパッタリング法と併用して行うことが考え
られる。
【0006】また、タングステンのCVD法とは異なる
方法としては、アルミニウム(Al)合金のリフローが
検討され始めている。これは、スパッタリング法のみで
接続孔を完全に埋め込もうとするものであり、ウエハを
高温に加熱しながらスパッタリングを行なうことにより
アルミニウム合金に流動性をもたせて接続孔内部に流し
込むものである。本方法の利点は、スパッタリング法の
みで接続孔を埋め込めるため、製造コストの低減に優れ
たものとなる。
【0007】なお、半導体集積回路装置における配線層
の形成技術について記載されている文献としては、例え
ば(株)プレスジャーナル、平成元年11月2日発行、
「’90最新半導体プロセス技術」p267〜p287
に記載されているものがある。
【0008】
【発明が解決しようとする課題】ところが、前述した配
線層の形成技術においては、以下に述べるような諸問題
点があることを本発明者は見い出した。
【0009】(1)タングステンCVD法とスパッタリ
ング法の併用により接続孔を埋め込もうとする方法は、
選択タングステンCVD法を用いる方法とブランケット
タングステンCVD法を用いる方法に大別できる。
【0010】選択タングステンCVD法を用いる場合、
接続孔内部のみにタングステンを堆積できるが、接続孔
の深さにばらつきがある場合、タングステンが接続孔か
らあふれるのを防ぐためにタングステンの成長量は最も
浅い接続孔に合わせる必要があることにより、深い接続
孔を完全に埋め込むことが不可能となるという問題点が
発生する。
【0011】そのため、接続孔の深さを揃えるようにレ
イアウト設計やプロセスに制約が生じてしまう。また、
タングステンを接続孔からあふれさせておいて後処理で
余分なタングステンを除去することもできるが、その場
合、工程が複雑になってしまう。
【0012】また、選択タングステンCVD法のメカニ
ズムはまだ解明されておらず、現在では選択成長しない
接続孔や接続孔以外の場所での成長など、再現性が低い
ことも大きな問題点として上げることができる。
【0013】一方、ブランケットタングステンCVD法
による方法は、ウエハの全面にタングステン膜を成長さ
せるもので、選択成長の破れなどの再現性に関する問題
点を考えなくてすむために、選択タングステンCVD法
に比べてより実用化が進んでいる埋め込み方法である。
【0014】しかし、シリコンとの置換反応の激しさと
絶縁膜上での密着性の低さから下地にスパッタリング膜
を必要とすることにより、工程が複雑になり、接続孔の
微細化および高アスペクト比化により下地のスパッタリ
ング膜が接続孔内部に形成することが困難になるなどの
問題点が発生する。さらに、平坦部でもブランケットタ
ングステンCVD膜が形成されることにより、高抵抗の
ブランケットタングステンCVD膜を配線として使用す
ることになり、配線抵抗の増加や配線膜厚の厚膜化が問
題点として発生してくる。
【0015】これに対し、ブランケットタングステンC
VD膜の形成後にエッチバックを行ない平坦部でのスパ
ッタリング膜とブランケットタングステンCVD膜の重
ね膜を除去してしまうことが考えられるが、その場合工
程が更に複雑となり、エッチバックが均一に進まず接続
孔内部の周辺部の膜がなくなってしまうことなどの問題
点が発生する。
【0016】したがって、タングステンのCVD法によ
る接続孔の埋め込みに対しての問題点は、再現性の低さ
と抵抗増大が発生することにある。抵抗については、接
続孔内部が高抵抗のタングステンで占められているため
抵抗が高く、より微細な電極・配線において問題となっ
てくる。
【0017】(2)アルミニウムリフローの場合は、ス
パッタリング法のみで接続孔の埋め込みを行なうことが
できるが、アルミニウムの埋め込みの原動力は接続孔内
部での下地膜とアルミニウムの反応と高温でのアルミニ
ウムの流動性にある。したがって、スパッタリング法で
十分な下地膜を接続孔内部に付着させることのできない
微細な高アスペクトの接続孔では十分な再現性をもって
埋め込みを行なうことができないという問題点が発生す
る。
【0018】さらに、アルミニウム膜が酸化されると固
くなってしまうことにより、流動性は低下する。このこ
ともアルミニウムリフローの再現性を低下させる原因と
なる。また、製造工程は、バリアであるチタンナイトラ
イド膜の成膜、アルミニウムと反応させるチタン膜の成
膜、アルミニウム膜の成膜およびアルミニウム膜のリフ
ローが必要であることにより、必ずしも製造工程が簡略
とはならず、複雑な製造工程となるという問題点があ
る。
【0019】さらに、アルミニウムリフロー技術の最大
の問題点は、スパッタリング法によるステップカバレー
ジの貧弱さとアルミニウムリフロー前の大気開放やチャ
ンバー内部の残留ガスによるアルミニウムの酸化による
リフロー再現性の低下にある。
【0020】本発明の目的は、高信頼度でしかも電気特
性の優れた配線層を有する半導体集積回路装置を提供す
ることにある。
【0021】本発明の他の目的は、高信頼度でしかも電
気特性の優れた配線層を有する半導体集積回路装置を簡
単に製造できる製造方法を提供することにある。
【0022】本発明のさらに他の目的は、高信頼度でし
かも電気特性の優れた多層配線層を有する半導体集積回
路装置を効率よく製造できる製造装置を提供することに
ある。
【0023】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0024】
【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を説明すれば、以下
の通りである。
【0025】(1)本発明の半導体集積回路装置は、半
導体素子が設けられている半導体基板の上に設けられて
いる絶縁膜と、絶縁膜の選択的な領域に設けられている
接続孔と、接続孔および接続孔の近傍の絶縁膜の表面に
設けられている複数の導電膜からなる配線層とを有する
半導体集積回路装置であって、配線層を構成している複
数の導電膜の少なくとも1つの第1の導電膜の接続孔の
内における膜厚は接続孔の近傍の絶縁膜の表面における
膜厚よりも厚いものであり、第1の導電膜の上に設けら
れている第2の導電膜はリフローされた金属膜からなる
と共に接続孔の内部に埋め込まれているものとする。
【0026】(2)本発明の半導体集積回路装置の製造
方法は、半導体基板に半導体素子を形成する工程と、半
導体基板の上に絶縁膜を形成する工程と、絶縁膜の選択
的な領域に接続孔を形成する工程と、絶縁膜および接続
孔の表面に第1の導電膜を形成する工程と、第1の導電
膜が形成されている半導体基板の上に第2の導電膜とし
ての金属膜を形成する工程と、第2の導電膜としての金
属膜を接続孔の内部に埋め込む処理を行う工程とを有す
るものとする。
【0027】(3)本発明の半導体集積回路装置の製造
装置は、ロードロック室、ウエハの前処理を行う前処理
室、ウエハに対してスパッタリング処理を行うスパッタ
リング室およびウエハの後処理を行う後処理室を有し、
各室にゲートバルブを介して連結されており各室に必要
に応じてウエハを搬入または搬出する機構部である搬送
室を備え、ロードロック室はウエハを製造装置に導入す
ると共に一連の処理が終了したウエハを製造装置の外部
に搬出するための機構部であり、ロードロック室の内部
を減圧状態にすることができる真空ポンプが連結され、
搬送室にはその内部を減圧状態にできる真空ポンプが連
結されているものとする。
【0028】
【作用】
(1)前記した本発明の半導体集積回路装置によれば、
絶縁膜に設けられている接続孔および接続孔の近傍の絶
縁膜の表面に設けられている複数の導電膜からなる配線
層とを有する半導体集積回路装置であって、配線層を構
成している複数の導電膜の少なくとも1つの第1の導電
膜の接続孔の内における膜厚は、接続孔の近傍の絶縁膜
の表面における膜厚よりも厚いものであることにより、
配線層を接続孔に完全に埋め込むことができるために接
続孔の領域における配線層の電気接続の信頼度が高くな
ると共に電気特性が優れたものとなる。
【0029】また、配線層を構成している複数の導電膜
の少なくとも1つの第1の導電膜の接続孔の内における
膜厚は、接続孔の近傍の絶縁膜の表面における膜厚より
も厚いものであることにより、その導電膜の製造工程の
後に例えばCVD法によって導電膜を形成する場合にお
いて接続孔の底面に露出している半導体素子のコンタク
ト電極または下層の導電膜がCVD法に使用する反応ガ
スに触れることによりダメージを受けることを防ぐため
のバリア膜としての機能を有するものとできるので、接
続孔の領域における配線層とその下の半導体素子のコン
タクト電極または下層の導電膜との電気的接続の信頼度
が高くなると共に電気特性が優れたものとなる。
【0030】さらに、前記した本発明の半導体集積回路
装置は、第1の導電膜の上に設けられている第2の導電
膜はリフローされた金属膜からなると共に接続孔の内部
に埋め込まれていることにより、接続孔が微細形状であ
りしかも高アスペクト比のものであってもその接続孔の
内部にリフローされた金属からなる第2の導電膜が埋め
込まれた形状となっているので、接続孔における電気的
接続の信頼度が高くなると共に電気特性の優れたものと
なる。
【0031】(2)前記した本発明の半導体集積回路装
置の製造方法によれば、第1の導電膜が形成されている
半導体基板の上に第2の導電膜としての金属膜を形成す
る工程と、第2の導電膜としての金属膜を接続孔の内部
に埋め込む処理を行う工程とを有することにより、接続
孔が微細形状でありしかも高アスペクト比のものであっ
てもその接続孔の内部に金属からなる第2の導電膜を例
えばリフローなどにより埋め込むことができるので、優
れた埋め込み状態となり、接続孔における電気的接続の
信頼度が高くなると共に電気特性の優れたものとなる。
【0032】また、前記した本発明の半導体集積回路装
置の製造方法によれば、絶縁膜および接続孔の表面に第
1の導電膜を形成する工程の後に、半導体基板の上に形
成されている第1の導電膜に対しガス雰囲気において熱
処理を施す熱処理工程またはプラズマ処理を施すプラズ
マ処理工程のいずれか1つを行う工程を追加することに
より、第2の導電膜に対して下地密着膜としての第1の
導電膜の表面に吸着した不純物原子や分子を除去し、清
浄表面を露出することができる。
【0033】また、第1の導電膜の表面に吸着した不純
物原子や分子を除去すると共にダングリングボンドを生
成し、第1の導電膜の表面を活性化することができる。
【0034】また、第1の導電膜の表面が雰囲気中の物
質と反応して形成された表面変質層を除去することがで
きたりあるいは表面変質層が形成されていない元の状態
の第1の導電膜に戻すことができる。
【0035】さらに、第1の導電膜とその下にある例え
ば半導体素子や下層膜などの導電体の材料とを反応さ
せ、例えばシリコンの上のチタンまたはタングステンで
あればチタンシリサイドまたはタングステンシリサイド
のような新規の反応層をその界面に形成することができ
る。
【0036】(3)前記した本発明の製造装置によれ
ば、各室にゲートバルブを介して連結されており各室に
必要に応じてウエハを搬入すると共に搬出する機構部で
ある搬送室を有し、搬送室はその内部を減圧状態にでき
る真空ポンプが連結されていると共にロードロック室は
その内部を減圧状態にすることができる真空ポンプが連
結されていることにより、各室にウエハを搬入したり各
室からウエハを搬出する際に減圧状態において行い、大
気開放することなしに行うことができるために、例えば
スパッタリング室において導電膜を形成した後に他の室
に搬送する際などにおいて導電膜の表面に不純物が吸着
することを防止できる。
【0037】また、例えばスパッタリング室などにより
形成された複数の導電膜の間の界面は、大気に含まれて
いる酸素または窒素の影響で不均一に反応することを防
止できる。
【0038】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
【0039】(実施例1)図1は、本発明の一実施例で
ある製造装置の上部を取り除いた構造を示す概略平面図
である。図2は、本発明の一実施例である製造装置にお
けるスパッタリング室を示す断面図である。
【0040】図1および図2を用いて、本発明の一実施
例である製造装置について説明する。
【0041】本実施例の製造装置1は、半導体装置、特
に微細加工を必要とする半導体集積回路装置の製造工程
に適用することにより高信頼度でしかも優れた電気特性
を有する半導体装置を簡単な製造プロセスにより製造で
きるものである。
【0042】製造装置1は、ロードロック室2、前処理
室3、スパッタリング室4、スパッタリング室5および
後処理室6を有し、しかもそれらの各室にゲートバルブ
8を介して連結されており各室に必要に応じてウエハ9
を搬入すると共に搬出する機構部である搬送室7を有し
ている。
【0043】ウエハ9は、例えばシリコン単結晶の材料
からなる半導体基板またはSOI(Silicon on Insulato
r)型の基板などの薄板状のものを包括して示しているも
のである。
【0044】ロードロック室2は、ウエハ9を製造装置
1内部に搬入するための機構部であり、複数枚のウエハ
9を整列した状態で収容しているウエハカセットを装填
することが可能な構造になっている。
【0045】また、ロードロック室2は、処理前のウエ
ハ9を製造装置1に導入すると共に一連の処理が終了し
たウエハ9を製造装置1の外部に搬出するための機構部
であり、図示を省略している真空ポンプに連結されてお
りロードロック室2の室内を減圧状態にすることができ
る。そして、この真空ポンプにより後述する搬送室7内
部の圧力を両室の間のゲートバルブ8を開けた状態にお
いても良好な真空度に保つことができるようになってい
る。
【0046】前処理室3は、例えば加熱処理、プラズマ
処理またはスパッタエッチング処理などのウエハ9の前
処理を行なうための処理部であり、例えばウエハ9の上
に絶縁膜を有し、その絶縁膜に形成されている接続孔を
有するウエハ9に対してスパッタリング処理の前に必要
に応じて加熱処理、プラズマ処理またはスパッタエッチ
ング処理あるいは加熱処理とプラズマ処理とスパッタエ
ッチング処理の少なくとも2つ以上の処理を行なうこと
ができる処理部である。
【0047】なお、前処理室3は、例えば加熱処理を行
う前処理室、プラズマ処理を行う前処理室およびスパッ
タエッチング処理を行う前処理室というように独立した
複数の前処理室とした態様を採用することができる。
【0048】スパッタリング室4は、スパッタリング処
理を行うことができる処理部である。例えば後述するス
パッタリング室により形成する導電膜の下地密着膜とし
てウエハ9の上に導電膜としての例えばチタン膜、チタ
ンナイトライド膜およびチタン膜という高融点金属から
なる積層膜をスパッタリング法により形成させることが
できる処理部である。なお、導電膜の他の態様として
は、チタン系の膜に替えて例えばタングステン、タング
ステンナイトライド膜などの他の金属膜または例えばシ
リコン膜、不純物がドーピングされたシリコン膜などの
他の材料を使用する態様を採用することができる。
【0049】また、スパッタリング室4には、室内部に
アルゴンなどの不活性ガスおよび例えばチタンナイトラ
イド、タングステンナイトライドなどを形成する際に使
用する窒素ガスを必要に応じて導入できる構造となって
いる。
【0050】スパッタリング室5は、スパッタリング処
理を行うことができる処理部であり、ウエハ9の上に導
電膜としての例えばアルミニウム合金膜をスパッタリン
グ法により形成させることができる処理部である。な
お、導電膜の他の態様としては、例えばアルミニウムま
たはアルミニウムを含む導電膜あるいは銅、銅合金また
は銅を含む導電膜などの他の金属を使用する態様を採用
することができる。
【0051】また、図2に示すように、スパッタリング
室5におけるウエハ9は、ウエハステージ5aの上に載
置されている。ウエハステージ5aには、ウエハ9の温
度を調節できる温度調節機構(図示を省略している)が
設置されている。
【0052】ウエハステージ5aには温度調節機構と連
結しているガス導入管5bが設置されている。したがっ
て、ウエハステージ5aの裏面から温度調節機構を使用
してウエハ9の冷却用のアルゴンガスをガス導入管5b
を通じて供給しながら、アルゴンプラズマを生成しスパ
ッタリングを行なうことができる。なお、5cはターゲ
ットである。
【0053】温度調節機構を用いてウエハステージ5a
の温度を低下(例えば、好ましくは100℃以下)させ
ることにより、初期段階(トータル膜厚の半分以内)で
のスパッタリング成膜処理中のウエハ9を冷却させ、ス
パッタ粒子の結晶成長を防止し、表面張力により結晶粒
が丸まり、粒界に空隙ができるのを抑制することができ
るなどの効果がある。この温度は低いほどその効果が顕
著である。
【0054】引続き、温度調節機構を用いてウエハステ
ージ5aの温度(例えば300℃〜500℃)を高める
ことにより、スパッタリング成膜処理中のウエハ9を加
熱させ、導電膜を形成する際に導電膜の材質である例え
ばアルミニウム、アルミニウム合金などの流動性を高め
て導電膜を接続孔に容易に埋め込む作業を行うことがで
きる。
【0055】なお、スパッタリング室5は、温度調節機
構を用いてウエハステージ5aの温度を低下させた状態
とし、スパッタリング成膜処理中のウエハ9を冷却する
状態のウエハステージ5aを備えているスパッタリング
室と、温度調節機構を用いてウエハステージ5aの温度
を高めた状態とし、スパッタリング成膜処理中のウエハ
9を加熱する状態のウエハステージ5aを備えているス
パッタリング室というように独立した複数のスパッタリ
ング室とした態様を採用することができる。
【0056】後処理室6は、前述したスパッタリング室
4およびスパッタリング室5により形成したそれぞれの
導電膜を例えば還元性雰囲気などのガス雰囲気の中で加
熱処理またはプラズマ処理と加熱処理とを複合させた処
理を行う処理室である。この後処理室により、接続孔内
部に例えばアルミニウムまたはアルミニウム合金などの
導電膜を埋め込む作業を行うものである。
【0057】そのため、後処理室6は、例えば還元性ガ
スなどのガスの供給系を備えている態様またはプラズマ
発生機構およびウエハ加熱機構を備えている態様を必要
に応じて選択できるようになっている。
【0058】また、後処理室6は、チャンバの中のガス
を例えば300気圧という高い気圧にしてウエハ9の表
面に高い圧力を印加できる加圧機構を備えている。これ
により、後処理室6により前述した例えば還元性雰囲気
などのガス雰囲気の中で加熱処理またはプラズマ処理と
加熱処理とを複合させた処理を行う処理中または処理後
にウエハの表面を加圧することができるので、接続孔内
部に導電膜を強制的に流し込んで容易に埋め込み作業を
行うことができる。
【0059】さらに、後処理室6には、ウエハ9を振動
させる振動機構(図示を省略している)が設置されてい
る。これにより、後処理室6により前述した例えば還元
性雰囲気などのガス雰囲気の中で加熱処理またはプラズ
マ処理と加熱処理とを複合させた処理を行う処理中また
は処理後にウエハ9を振動させることができるので、接
続孔内部に導電膜を強制的に流し込んで容易に埋め込み
作業を行うことができる。
【0060】搬送室7は、ウエハ9を搬送するための機
構部である。搬送室7は、それぞれの各室にウエハ9の
搬送を約30秒で行なうウエハ9の搬送アーム7aを備
えている。
【0061】そして搬送室7は、真空ポンプ(図示して
いない)に連結されて減圧状態にできるようになってお
り、ロードロック室2と搬送室7の間のゲートバルブ8
を開けた直後の短時間を除き常時5×10-8torr以下の
圧力つまり真空度に保たれている。
【0062】搬送室7を減圧状態にしている必要性につ
いて説明すると次の通りである。ウエハ9がシリコンの
場合の表面原子密度は、例えば1×1015atoms /cm2
程度である。また、例えば温度が20℃で真空度が1×
10-6torrの酸素の場合の入射分子流γは、例えば4.1
5×1014molecules /cm2 ・s 、原子に換算すると8.
30×1014molecules /cm2 ・s となり、ほとんどの
ウエハ9の表面原子密度は例えば1×1015atoms /cm
2 に近い値となる。
【0063】ここで、搬送室7における真空度が5×1
-8torrでは、汚染分子が例えば30秒程度でウエハ9
の上に単分子層で形成される。実際には、ウエハ9の上
に到達した汚染分子がすべて表面に留まることはない
が、酸素による表面の酸化あるいは物理吸着した汚染分
子による界面不純物層の形成を防止する必要がある。そ
のためにウエハ9の表面の清浄度を保つ必要があり、真
空度を保持することが必要となるものである。
【0064】なお、ロードロック室2および搬送室7を
減圧状態に保持しているが、同様の効果を得ることがで
きる他の態様として不活性ガス、還元性ガスまたは非酸
化性ガスで充填したガス雰囲気状態の態様とすることも
できる。
【0065】次に、本発明の一実施例である半導体集積
回路装置の製造方法を図面を用いて説明する。
【0066】図3〜図9は、本発明の一実施例である半
導体集積回路装置の製造工程を示す断面図である。
【0067】図10は、本発明の一実施例である半導体
集積回路装置の製造工程における配線層を形成する製造
工程を示すプロセス図である。
【0068】まず、図3に示すように、例えばp型シリ
コン単結晶からなる半導体基板などのウエハ9を用意
し、p型のウエル領域10およびn型のウエル領域11
を形成した後、その表面の(100)面における選択的
な領域に素子分離用絶縁膜となるフィールド絶縁膜12
を形成した後、フィールド絶縁膜12に囲まれているp
型のウエル領域10およびn型のウエル領域11におけ
る素子形成領域に例えばMOSFETを形成する。この
MOSFETは例えばDRAM(Dynamic RandomAccess
Memory)のメモリセルなどの種々の態様の半導体集積
回路装置における半導体素子として適用できる。
【0069】フィールド絶縁膜12は例えば二酸化ケイ
素(SiO2)からなり、その厚さは例えば400〜60
0nm程度である。
【0070】MOSFETは先行技術を使用して形成で
きるものであり、ゲート絶縁膜13、その表面に形成さ
れているゲート電極14およびソースおよびドレインと
なる拡散層15を有している。
【0071】拡散層15は例えばヒ素(As)などのn
型の不純物をp型のウエル領域10にイオン打ち込みし
て形成されている。ゲート絶縁膜13は、例えば酸化シ
リコン膜からなり、その厚さは例えば6〜15nm程度で
ある。
【0072】ゲート電極14は例えば多結晶シリコン膜
からなり、その厚さは例えば200〜300nm程度であ
る。
【0073】ゲート電極14は例えば以下に述べる製造
工程により形成される。
【0074】まず、例えば減圧CVD法によって多結晶
シリコン膜をウエハ9の上に堆積した後、その多結晶シ
リコン膜に低抵抗化のために所定の不純物を導入する。
次に、熱処理を施した後その多結晶シリコン膜をフォト
リソグラフィ技術およびドライエッチング技術などによ
ってパターニングすることによりゲート電極14を形成
する。
【0075】なお、ゲート電極14の周囲に形成された
サイドウォール16は、例えばHLD(High Temperatu
re Low pressure Deposition)法によって形成された酸
化シリコン膜を使用している。
【0076】次に、図4に示すように、ウエハ9の上に
絶縁膜17を形成する。絶縁膜17は、例えば厚さ1.2
μm 程度のBPSG(Boro Phospho Silicate Glass)膜
からなる絶縁膜17をCVD法などにより堆積した後、
絶縁膜17の上面の平坦化処理としてウエハ9に対して
例えば800℃程度の熱処理を施すことにより絶縁膜1
7の上面を平坦化して形成されているものである。
【0077】次に、絶縁膜17に拡散層15の表面が露
出するように接続孔18を形成する。接続孔18の形成
は、絶縁膜17の選択的な領域をフォトリソグラフィ技
術およびドライエッチング技術などを使用して穿孔す
る。接続孔18の直径は例えば0.5μm 程度であり、ア
スペクト比は1以上となっている。接続孔18の直径
は、後述するアルミニウム合金膜の厚膜以下にすること
により、接続孔18にアルミニウム合金膜を埋め込む際
に優れた埋め込みを行うことができる。なお、本実施例
においては、アルミニウム合金膜の埋め込みが後述する
ように優れたものとなることにより、各接続孔18の直
径をアルミニウム合金膜の膜厚以下にするという条件に
制限される必要はない。
【0078】本実施例における配線層における第1の導
電膜19および第2の導電膜としてのアルミニウム合金
膜20の製造工程は、図1に示している製造装置1を使
用して行うものであり、具体的には次の通りである。
【0079】まず、ウエットエッチング処理の終わった
複数枚のウエハ9が収容されたウエハカセットを製造装
置1のロードロック室2に装填した後、ロードロック室
2を真空ポンプにより真空引きすることにより、減圧状
態の所望の圧力にする(図10に示す工程100)。
【0080】次に、ロードロック室2のゲートバルブ8
を開き、ロードロック室2内部のウエハ9を搬送アーム
7aによって1枚取り出し、そのウエハ9を搬送室7に
収容する。
【0081】その後、搬送室7内部のウエハ9を前処理
室3に移送する。前処理室3においては、ウエハ9に対
して、例えばハロゲンランプを用いて例えば到達温度1
50℃〜400℃、加熱時間1分間程度の処理条件によ
り、ランプ加熱処理を施す(図10に示す工程10
1)。
【0082】この前処理により、ウエハ9に付着してい
た大気成分および水分などの吸着原子または吸着分子な
どをウエハ9から離脱させることができる。
【0083】そのため、導電膜19のスパッタリング法
による堆積において、絶縁膜17の上面での第1の導電
膜19の密着性を向上させることができると共に接続孔
18底面の不要な不純物を除去することができることに
より、例えば下層膜のシリコンと第1の導電膜19にお
けるチタンとの界面を良好な状態にすることができる。
【0084】前処理を行った後、ウエハ9を前処理室3
から搬送室7を介してスパッタリング室4に移送する。
この場合、搬送室7内部をウエハ9が通過するのに要す
る時間は例えば30秒程度であり、搬送室7内部の真空
度は例えば1×10-8torrである。
【0085】搬送室7内部の条件を規定するのは、以下
に述べる理由による。
【0086】すなわち、ウエハ9の表面原子密度は、例
えばシリコンを材料としている場合において1×1015
atoms/cm3 程度である。また、例えば温度が20℃で真
空度が1×10-6torrの酸素の場合の入射分子流γは、
例えば4.15×1014molecules/cm2 ・sec となり、大
多数のウエハ9の表面原子密度は例えば1×1015atom
s/cm3 に近い値となる。一方、搬送室7内部の真空度が
例えば1×10-8torrである場合には、汚染分子が例え
ば30秒程度でウエハ9の上に単分子層で形成される。
【0087】したがって、実際には、ウエハ9の上に到
達した汚染分子は、すべて表面に留まるわけではない
が、吸着酸素による接続孔18底面に露出しているシリ
コン表面の酸化による界面不純物層の形成を防止するた
めには、1×10-8torr程度の真空度を保持する必要が
ある。
【0088】次に、図5および図9に示すように、スパ
ッタリング室4において、ウエハ9の上に例えば厚さ2
00nm程度の第1の導電膜19をスパッタリング法によ
って堆積する(図10に示す工程102から工程10
4)。なお、図10における破線により囲まれている工
程は、例えばスパッタリング室4などの同一の室におい
て処理が行なわれることを示しているものである。
【0089】第1の導電膜19は、例えば厚さ50nm程
度のチタン(Ti)膜19a、厚さ100nm程度のチタ
ンナイトライド(TiN)膜19bおよび厚さ50nm程
度のチタン膜19cからなる積層膜とする。
【0090】なお、第1の導電膜19の他の態様として
は、タングステン、アルミニウム、アルミニウムとシリ
コンなどとの合金であるアルミニウム合金、銅、亜鉛、
マグネシウム、ゲルマニウム、シリコン(ケイ素)また
はこれらの材料を必要に応じて合成した合成材料からな
る導電膜を使用することができる。
【0091】第1の導電膜19の具体的な製造工程は、
次の通りである。
【0092】まず、接続孔18が形成されているウエハ
9を、例えばHFとHNO3 との混合率がHF:HNO
3 =1:100であるエッチング液などを使用してウエ
ットエッチング処理を行なうことにより接続孔18の底
部に無作為的に形成されている自然酸化物膜などの不導
体を除去する。なお、自然酸化物膜などの不導体を除去
するには、前述した製造装置1にドライエッチング処理
室を設けておき、ドライエッチング法により行うことが
できる。
【0093】次に、スパッタリング室4において、アル
ゴンガスを導入し、ウエハ9の表面に例えば厚さ50nm
程度のチタン膜19aをスパッタリング法により堆積す
る(図10に示す工程102)。
【0094】その後、スパッタリング室4における同一
チャンバーを用いて、チタンナイトライド膜19bをス
パッタリング法により堆積する(図10に示す工程10
3)。
【0095】チタンナイトライド膜19bは、下地膜で
あるチタン膜19aと後述するアルミニウム合金膜20
との相互拡散を防止するバリア膜として機能させるもの
である。
【0096】チタンナイトライド膜19bの形成は、例
えばアルゴンに窒素を添加し、反応性スパッタリングに
より行う。この場合、アルゴンプラズマを生成したまま
窒素を添加して、連続的にアルゴンと窒素との混合ガス
のプラズマに変化させることにより、チタンナイトライ
ド膜19bを形成することができる。なお、他の態様と
しては、一旦アルゴンプラズマを消滅させてから改めて
アルゴンと窒素をチャンバー内部に導入することにより
アルゴンと窒素との混合ガスのプラズマを発生させてチ
タンナイトライド膜19bを形成することができる。
【0097】その後、スパッタリング室4における同一
チャンバーを用いて、チタン膜19cをスパッタリング
法により堆積する(図10に示す工程104)。
【0098】チタン膜19cは、後述する第2の導電膜
としてのアルミニウム合金膜20との濡れ性を向上させ
るためであり、その結果、接続孔18内部においてアル
ミニウム合金膜20が薄い部分でも優れた導電膜が形成
できるようにすると共にアルミニウム合金膜20とチタ
ン膜19cとを反応させることにより接続孔18に優れ
た埋め込みを行う導電膜として機能させるものである。
【0099】チタン膜19cは、チタンナイトライド膜
19bを形成する際の導入ガスであるアルゴンと窒素の
混合ガスから窒素を削除し、反応性スパッタリングを停
止することにより形成することができる。
【0100】この場合、アルゴンと窒素の混合ガスのプ
ラズマを生成したまま窒素の供給を停止して、連続的に
アルゴンプラズマに変化させることによりチタン膜19
cを形成する。別の態様としては、一旦アルゴンと窒素
の混合ガスのプラズマを消滅させてから改めてアルゴン
をチャンバー内部に導入してアルゴンプラズマを発生さ
せることによりチタン膜19cを形成することができ
る。
【0101】前述した第1の導電膜19の製造工程によ
り、図9に示すように、接続孔18内部に形成された第
1の導電膜19の膜厚は、絶縁膜17の上の平坦部に形
成された第1の導電膜19の膜厚よりも厚いものとする
ことができる。
【0102】また、第1の導電膜19に対し例えば水素
ガスまたは還元性ガスなどのガス雰囲気において熱処理
を施す熱処理工程またはプラズマ処理を施すプラズマ処
理工程のいずれか1つを行う工程を追加することによ
り、第2の導電膜としてのアルミニウム合金膜20に対
して下地密着膜としての第1の導電膜19の表面に吸着
した不純物原子や分子を除去し、清浄表面を露出するこ
とができる。
【0103】また、第1の導電膜19の表面に吸着した
不純物原子や分子を除去すると共にダングリングボンド
を生成し、第1の導電膜19の表面を活性化することが
できる。また、第1の導電膜19の表面が雰囲気中の物
質と反応して形成された表面変質層を除去することがで
きたりあるいは表面変質層が形成されていない元の状態
の第1の導電膜に戻すことができる。さらに、第1の導
電膜19とその下にある例えば半導体素子や下層膜など
の導電体の材料とを反応させ、例えばシリコンの上のチ
タンまたはタングステンであればチタンシリサイドまた
はタングステンシリサイドのような新規の反応層をその
界面に形成することができる。
【0104】次に、ウエハ9をスパッタリング室4から
搬送室7を介してスパッタリング室5に移送する。この
場合、搬送室7内部をウエハ9が通過するのに要する時
間は例えば30秒程度であり、搬送室7内部の真空度は
例えば1×10-8torrである。搬送室7内部を減圧状態
にすることにより、前述した理由と同様に、導電膜19
に対して吸着不純物による不純物層の形成などを防止で
きる。
【0105】スパッタリング室5において、第1の導電
膜19が形成されているウエハ9の上に第2の導電膜と
しての例えば厚さ800nm程度のアルミニウム合金膜2
0をスパッタリング法によって堆積して形成する(図1
0に示す工程105および工程106)。第2の導電膜
としては、アルミニウム合金膜20の他に、例えばアル
ミニウム膜、銅膜または銅合金膜などの金属膜を適用す
ることができる。
【0106】具体的には、スパッタリング室5におい
て、ウエハ9を保持するウエハステージ5aからウエハ
冷却用ガスをガス導入管5bを通して供給しながらアル
ゴンプラズマを生成し、スパッタリングを行う(図10
に示す工程105)。
【0107】これにより、プラズマによるウエハ9の加
熱は抑制されることにより、ウエハ9の温度を低温に保
つことができる。その結果、ウエハ9の上でのアルミニ
ウム合金の結晶粒の合体による成長が抑制され、表面張
力による結晶粒の丸まりが起こらないために、アルミニ
ウムの供給が少ない接続孔18内部でも結晶粒界に隙間
が発生せず、連続膜としての導電膜を形成することがで
きる。
【0108】しかも、一旦連続膜が形成されると簡単に
断裂しないために、その後の第2の導電膜としてのアル
ミニウム合金膜20の接続孔18への埋め込みを行う工
程においてもアルミニウム合金膜20が接続孔18に留
まり、接続孔18をアルミニウム合金膜20により優れ
た状態をもって埋め込むことができる。
【0109】なお、接続孔18の直径が第2の導電膜と
してのアルミニウム合金膜20の膜厚以下である場合に
は、アルミニウム合金膜20の堆積中において接続孔1
8の上の領域がアルミニウム合金膜20により塞がって
しまう場合がある。この場合、接続孔18内部は、アル
ミニウム合金膜20の堆積が終了した時点で、既に埋め
込まれている状態または接続孔18の周辺がすべてアル
ミニウム合金膜20により囲まれて真空状態あるいは極
めて薄い気体分子により満たされている状態の密閉され
た空間となる。
【0110】その後、ウエハ冷却用ガスを停止し、別の
導入口から供給されるアルゴンによるプラズマを生成
し、スパッタリングを行う(図10に示す工程10
6)。これによりプラズマによってウエハ9が加熱さ
れ、ウエハ9の温度を高温とすることができる。
【0111】この工程は、ウエハ9の加熱を行うもので
あることにより、冷却用ガスを停止するのみならず、別
の加熱機構によるウエハ9の加熱を行ってもよい。
【0112】この工程は、結晶粒の成長を起こし良好な
膜質のアルミニウム合金膜20を形成することができる
と共に、接続孔18内部へアルミニウム合金膜20を流
動させてその後の後工程での埋め込みをより簡便にする
効果がある。なお、この工程は、より優れたアルミニウ
ム合金膜20を形成するためであり、必要に応じて省略
してもよい。
【0113】次に、ウエハ9をスパッタリング室5から
搬送室7を介して後処理室6に移送する。
【0114】後処理室6において、ウエハ9を加熱する
と共に例えば水素ガスなどの還元性ガスを導入し、水素
プラズマなどのプラズマを発生させる(図10に示す工
程107)。
【0115】すなわち、ウエハ9をウエハステージ5a
に移載し、サセプタを加熱する。その後、チャンバー内
部に水素ガスを導入し、水素ガスの熱伝達によりウエハ
9を加熱する。この際、水素ガスの圧力は例えば20to
rr、ウエハ9の温度は例えば400℃とする。その後、
チャンバー内部の水素ガスの圧力を調整し、高周波(R
F)電力を印加してプラズマを発生させる。この際の水
素ガスの圧力は例えば1torrとする。なお、プラズマ発
生条件は、入力電力形態、電極形状または電極間隔など
によって異なってくることより、それらの状態により規
定する必要がある。
【0116】本工程により、アルミニウムとアルミニウ
ム合金の反応を促進し、軟化したアルミニウムを接続孔
18内部に流動させることができる。
【0117】次に、水素ガスを排気した後、ウエハ9の
加熱を継続したまま、例えばアルゴンガスをチャンバー
内部に導入し、チャンバー内部の圧力を例えば100気
圧にする(図10に示す工程108)。
【0118】本工程により、前工程までに接続孔18に
アルミニウム合金膜20を完全に埋め込むことができず
に残っていた接続孔18内部の空間を押しつぶすことに
より、アルミニウム合金膜20による接続孔18の埋め
込みを完全な状態にすることができる。
【0119】前工程である還元処理を行っていることに
より、アルミニウム合金膜20の表面の酸化膜が還元さ
れているので、本工程における加圧処理により、効果的
でしかも再現性よく埋め込み処理を行うことができ、高
信頼度で優れた電気特性を有するリフローされたアルミ
ニウム合金膜20などの金属膜を有する配線層を製作で
きる。
【0120】なお、前工程である還元処理を行わない場
合には、アルミニウム合金膜20の表面が酸化されて硬
化していることにより、本工程における接続孔18への
アルミニウム合金膜20の埋め込みを加圧処理により行
っても不完全な埋め込み状態となってしまう。
【0121】前述した工程の他の態様としては、前工程
における加熱処理を行わずプラズマ処理のみを行ってア
ルミニウム合金膜20とチタン膜19cとの反応を抑制
した状態でアルミニウム合金膜20の表面の酸化物膜の
除去を行い、本工程における埋め込み処理により高圧力
の状態で加熱を行って、押しつぶしながら界面でのアル
ミニウム合金膜20とチタン膜19cの反応を起こして
埋め込み処理を行うことができる。
【0122】後処理室6には、ウエハ9を振動させる振
動機構が設置されていることにより、後処理室6により
前述した還元性雰囲気の中で加熱処理またはプラズマ処
理と加熱処理とを複合させた処理を行う処理中または処
理後にウエハ9を振動させることができるので、接続孔
18内部にアルミニウム合金膜20を強制的に流し込ん
で容易に埋め込み作業を行うことができる。
【0123】また、後処理室6におけるアルミニウム合
金膜20の接続孔18の内部への埋め込み処理におい
て、前述したウエハ9の加熱状態、ウエハ9の表面にお
ける圧力が1気圧以上の加圧状態またはウエハ9を振動
させた状態の少なくとも1つ以上を採用して行うことが
できる。
【0124】次に、ウエハ9を後処理室6から搬送室7
を介してスパッタリング室4に移送する。
【0125】スパッタリング室4において、反応性スパ
ッタリング法により、ウエハ9表面にチタンナイトライ
ド膜21を例えば50nmの膜厚をもって堆積させる(図
10に示す工程109)。チタンナイトライド膜21
は、その後に続くフォトリソグラフィ工程の際における
ハレーションによるパターン解像不良を防止するために
形成するものである。
【0126】次に、ウエハ9をスパッタリング室4から
搬送室7を介してロードロック室2に移送する(図10
に示す工程110)。
【0127】次に、図6に示すように、第1の導電膜1
9、第2の導電膜としてのアルミニウム合金膜20およ
びチタンナイトライド膜21からなる積層膜をフォトリ
ソグラフィ技術およびドライエッチング技術などによっ
てパターニングすることにより、第1の導電膜19、第
2の導電膜としてのアルミニウム合金膜20およびチタ
ンナイトライド膜21からなる第1の配線層を形成す
る。
【0128】第1の配線層は、例えばDRAM(Dynami
c Random Access Memory)の信号線として使用する態様
とすることができる。
【0129】次に、図7に示すように、ウエハ9の上に
例えば厚さ500nm程度の絶縁膜22をプラズマCVD
法などによって堆積する。その後、その絶縁膜22の上
に例えば厚さ500nm程度のSOG(Spin On Glass)膜
23を堆積した後、ウエハ9の主面をドライエッチング
法によって例えば700nm程度エッチバックすることに
より、ウエハ9の主面における絶縁膜22およびSOG
膜23を平坦化する。
【0130】次に、ウエハ9の上に例えば厚さ700nm
程度の絶縁膜24をプラズマCVD法などによって堆積
することにより、絶縁膜22、SOG膜23および絶縁
膜24からなる例えば厚さ1000nm程度の層間絶縁膜
を形成する。
【0131】次に、層間絶縁膜に第1の配線層の表面が
部分的に露出するように直径0.5μm 程度でしかもアス
ペクト比が1以上の接続孔25および接続孔26をフォ
トリソグラフィ技術およびドライエッチング技術などを
使用して形成する。なお、接続孔25および接続孔26
の側面にはSOG膜23が露出しないように形成してお
り、SOG膜23と接続孔25または接続孔26に形成
される後述する配線層とが接触してそれらの間に不都合
な化学反応が発生しないようにしている。
【0132】その後、ウエハ9を製造装置1に収容し、
ウエハ9の上に第2の配線層となる導電膜をスパッタリ
ング法によって、第1の配線層と同様に下層から順に連
続的に堆積する。
【0133】この場合、製造装置1を使用することによ
り、図3〜図6を用いて説明した第1の配線層の製造工
程における諸効果を得ることができる。
【0134】すなわち、図8に示すように、第2の配線
層における第1の導電膜27は例えばスパッタリングに
より堆積したチタン膜、チタンナイトライド膜およびチ
タン膜とからなる積層膜であり、前述した第1の配線層
における第1の導電膜19と同様な製造工程により形成
されたものである。なお、第1の導電膜27における1
層目のチタン膜は、ウエハ9表面などのシリコン領域が
露出している接続孔26が存在している場合に設けてい
るものであり、ウエハ9表面などのシリコン領域が露出
している接続孔26が設けられていない態様のものにお
いては省略してもよい。
【0135】第2の配線層における第1の導電膜の他の
態様としては、タングステン膜、アルミニウム膜または
チタンナイトライド膜などの単層膜あるいは不純物がド
ーピングされているシリコン膜を適用することができ
る。
【0136】第2の配線層における第2の導電膜は例え
ばスパッタリング法により堆積したアルミニウム合金膜
28であり、前述した第1の配線層におけるアルミニウ
ム合金膜20と同様な製造工程により形成されたもので
ある。
【0137】また、第2の配線層における第3の導電膜
は例えばスパッタリング法により堆積したチタンナイト
ライド膜29であり、前述した第1の配線層におけるチ
タンナイトライド膜21と同様な製造工程により形成さ
れたものである。
【0138】次に、第1の導電膜27、アルミニウム合
金膜28およびチタンナイトライド膜29からなる積層
膜である第2の配線層をフォトリソグラフィ技術および
ドライエッチング技術などによってパターニングするこ
とにより第2の配線層を形成する。
【0139】第2の配線層は例えばDRAM(Dynamic
Random Access Memory)のワード線として使用する態様
とすることができる。
【0140】その後、ウエハ9の上に例えば酸化シリコ
ン層と窒化シリコン層とを下層から順に積層することに
より表面保護膜30を形成する。
【0141】前述した本実施例の製造装置を使用して製
造した半導体集積回路装置およびその製造方法は、次に
述べるような諸特長および諸効果を有するものである。
【0142】(1)本実施例の半導体集積回路装置によ
れば、絶縁膜に設けられている接続孔および接続孔の近
傍の絶縁膜の表面に設けられている複数の導電膜からな
る配線層とを有する半導体集積回路装置であって、配線
層を構成している複数の導電膜の少なくとも1つの導電
膜の接続孔内部における膜厚は、接続孔の近傍の絶縁膜
の表面における膜厚よりも厚いものであることにより、
配線層を接続孔に完全に埋め込むことができるために接
続孔の領域における配線層の電気的接続の信頼度が高く
なると共に電気特性が優れたものとなる。
【0143】また、配線層を構成している複数の導電膜
の少なくとも1つの第1の導電膜の接続孔内部における
膜厚は、接続孔の近傍の絶縁膜の表面における膜厚より
も厚いものであることにより、その導電膜の抵抗値が比
較的高いものであっても絶縁膜の表面に設けられている
その導電膜の膜厚を薄くすることができるので、接続孔
内部と配線層としての導電膜とを同時に形成する場合に
おいても配線層における複数の導電膜の積層された状態
での合成の抵抗値の増大を抑制することができる。
【0144】さらに、本実施例の半導体集積回路装置に
よれば、第1の導電膜の上に設けられている第2の導電
膜はリフローされた金属膜からなると共に接続孔の内部
に埋め込まれていることにより、接続孔が微細形状であ
りしかも高アスペクト比のものであってもその接続孔の
内部にリフローされた金属からなる第2の導電膜が埋め
込まれた形状となっているので、接続孔における電気的
接続の信頼度が高くなると共に電気特性の優れたものと
なる。
【0145】(2)本実施例の半導体集積回路装置の製
造方法によれば、絶縁膜および接続孔の表面に第1の導
電膜を形成する工程と、半導体基板の上に形成されてい
る第1の導電膜に対しガス雰囲気において熱処理を施す
熱処理工程またはプラズマ処理を施すプラズマ処理工程
のいずれか1つを行う工程とを有することにより、第2
の導電膜に対して下地密着膜としての第1の導電膜の表
面に吸着した不純物原子や分子を除去し、清浄表面を露
出することができる。
【0146】また、第1の導電膜の表面に吸着した不純
物原子や分子を除去すると共にダングリングボンド(du
ng ring bond)を生成し、第1の導電膜の表面を活性化
することができる。
【0147】また、第1の導電膜の表面が雰囲気中の物
質と反応して形成された表面変質層を除去することがで
きたりあるいは表面変質層が形成されていない元の状態
の第1の導電膜に戻すことができる。
【0148】また、第1の導電膜とその下にある例えば
半導体素子が形成されている半導体基板や下層膜などの
導電体の材料とを反応させ、例えば半導体基板における
シリコンの上のチタンであればチタンシリサイドのよう
な新規の反応層をその界面に形成することができる。
【0149】また、下地密着膜としての第1の導電膜の
形成の時に結晶成長に伴う結晶粒の凝集を防止すること
ができる。また、下地密着膜としての第1の導電膜の形
成の時に例えば半導体基板などの下地の物質との反応を
起こさせ、新たな反応層を形成することができる。
【0150】また、熱処理工程あるいはプラズマ処理工
程において水素を使用することにより下地密着膜として
の第1の導電膜の表面および粒界部に水素を解離吸着さ
せることができる。これらにより、その後の気相反応時
に過剰な反応ガスが下層の半導体基板または配線層に到
達することを抑制し、コンタクト抵抗や接続孔内部の配
線層の抵抗の上昇を防止することができる。
【0151】また、第1の導電膜とその下にある例えば
半導体素子や下層膜などの導電体の材料とを反応させ、
例えばシリコンの上のチタンまたはタングステンであれ
ばチタンシリサイドまたはタングステンシリサイドのよ
うな新規の反応層をその界面に形成することができる。
【0152】(3)本実施例の半導体集積回路装置の製
造方法によれば、第1の導電膜が形成されている半導体
基板の上に第2の導電膜としての金属膜を形成する工程
と、第2の導電膜としての金属膜を接続孔の内部に埋め
込む処理を行う工程とを有することにより、接続孔が微
細形状でありしかも高アスペクト比のものであってもそ
の接続孔の内部に金属からなる第2の導電膜を例えばリ
フローなどにより埋め込むことができるので、優れた埋
め込み状態となり、接続孔における電気的接続の信頼度
が高くなると共に電気特性の優れたものとなる。
【0153】(4)本実施例の製造装置によれば、各室
にゲートバルブを介して連結されており各室に必要に応
じて半導体基板などのウエハを搬入すると共に搬出する
機構部である搬送室を有し、搬送室はその内部を減圧状
態にできる真空ポンプが連結されていると共にロードロ
ック室はその内部を減圧状態にすることができる真空ポ
ンプが連結されていることにより、スパッタリング室に
おいて第1の導電膜を形成した後に別のスパッタリング
室において第1の導電膜の表面に第2の導電膜を形成す
る工程および各室にウエハを搬入したり各室からウエハ
を搬出する際に減圧状態において行い、大気開放するこ
となしに行うことができるために、第2の導電膜の形成
前の第1の導電膜の表面に不純物が吸着することを防止
できる。
【0154】また、第1の導電膜および第2の導電膜な
どの異種の導電膜の間の界面は、大気に含まれている酸
素または窒素の影響で不均一に反応することを防止でき
る。
【0155】(5)本実施例の製造装置によれば、導電
膜の積層配線構造を構成する配線層の形成工程を大気に
開放することなしに減圧状態あるいは不活性ガスの雰囲
気の搬送室で連結されている各室により行うものである
ことにより、複数の導電膜の相互の導電膜が不均一に反
応することを防止することができるので、配線層の抵抗
の上昇および抵抗のばらつきを抑制することができる。
【0156】また、本実施例の製造装置によれば、スパ
ッタリング法により導電膜を形成する際に、ロードロッ
ク室および搬送室を減圧状態に保つことにより、酸素に
よる表面の酸化あるいは物理吸着した汚染分子による界
面不純物層の形成を防止し、スパッタリング膜の形成後
のウエハの表面の清浄度を保つことができる。
【0157】また、本実施例の製造装置によれば、搬送
室内部を良好な真空度に保持することにより吸着不純物
による導電膜とその後形成するスパッタリングによるア
ルミニウム合金導電膜などの導電膜の界面への不純物層
の形成などを防止することができる。
【0158】(実施例2)図11は、本発明の他の実施
例である製造装置の上部を取り除いた構造を示す概略平
面図である。
【0159】図11を用いて、本発明の他の実施例であ
る製造装置について説明するが、前述した実施例1の製
造装置1と同一な部分は、説明を簡単にするために省略
する。
【0160】本実施例の製造装置31は、半導体装置、
特に微細加工を必要とする半導体集積回路装置の製造工
程に適用することにより高信頼度でしかも優れた電気特
性を有する半導体装置を簡単な製造プロセスにより製造
できるものである。
【0161】製造装置31は、ロードロック室2、前処
理室3、スパッタリング室4、スパッタリング室5およ
びスパッタリング処理室32を有し、しかもそれらの各
室にゲートバルブ8を介して連結されており各室に必要
に応じてウエハ9を搬入すると共に搬出する機構部であ
る搬送室7を有している。
【0162】スパッタリング処理室32は、前述した実
施例1のスパッタリング室5と同様なスパッタリング処
理を行うことができると共に前述した実施例1の後処理
室6と同様な処理ができる処理部である。
【0163】すなわち、ウエハ9の上に導電膜としての
例えばアルミニウム合金膜をスパッタリング法により形
成させることができる処理部である。なお、導電膜の他
の態様としては、例えばアルミニウムまたはアルミニウ
ムを含む導電膜あるいは銅、銅合金または銅を含む導電
膜などの他の金属を使用する態様を採用することができ
る。
【0164】また、スパッタリング処理室32は、前述
した実施例1のスパッタリング室5と同様なウエハステ
ージ5a、温度調節機構、ガス導入管5b、ターゲット
5cを備えている。
【0165】また、スパッタリング処理室32は、スパ
ッタリング法により形成した導電膜を還元性雰囲気の中
で加熱処理またはプラズマ処理と加熱処理とを複合させ
た処理を行う処理室である。この後、同一の室により、
接続孔内部に例えばアルミニウムまたはアルミニウム合
金などの導電膜を埋め込む作業を行うものである。
【0166】そのため、スパッタリング処理室32は、
例えば水素ガスなどの還元性ガスのガス供給系32aを
備えていると共に、プラズマ発生機構およびウエハ加熱
機構を備えている態様を必要に応じて設けることができ
るようになっている。
【0167】なお、本実施例の他の態様としては、スパ
ッタリング室5とスパッタリング処理室32とを同一の
処理室にした製造装置31とすることができる。
【0168】前述した製造装置31を用いた半導体集積
回路装置の製造方法について説明する。
【0169】図12は、本発明の他の実施例である半導
体集積回路装置の製造工程における配線層を形成する製
造工程を示すプロセス図である。
【0170】図13,図14は、本発明の他の実施例で
ある半導体集積回路装置の製造工程を示す断面図であ
る。
【0171】図12に示すように、本実施例の半導体集
積回路装置の製造工程における工程200〜工程204
および工程207と工程208は、前述した実施例1の
工程100〜工程104および工程109と工程110
と同様であることにより、それらの工程は説明を省略す
る。
【0172】図13に示すように、例えばp型シリコン
単結晶からなる半導体基板などのウエハ9を用意し、ウ
エハ9に例えばMOSFETを形成した後、ウエハ9の
上に絶縁膜17を形成し、その後接続孔18を形成す
る。
【0173】次に、製造装置31を用いて、前述した実
施例1と同様に配線層における第1の導電膜19を形成
する(図12に示す工程200〜工程204)。
【0174】なお、第1の導電膜19は、前述した実施
例1と同様であり、チタン膜19a、チタンナイトライ
ド膜19bおよびチタン膜19cの積層膜を適用してい
るが、他の態様として、スパッタリング法、CVD法ま
たはそれらの組み合わせにより形成されたタングステン
膜、アルミニウム膜、チタン膜、チタンナイトライド膜
などの金属膜からなる単層膜またはシリコン膜または不
純物がドーピングされているシリコン膜などの導電膜か
らなる単層膜あるいは必要に応じてそれらを組み合わせ
た積層膜とすることができる。
【0175】次に、ウエハ9をスパッタリング室4から
搬送室7を介してスパッタリング室5に移送する。
【0176】スパッタリング室5において、第1の導電
膜19が形成されているウエハ9の上に第2の導電膜と
しての例えば厚さ200nm程度のアルミニウム合金膜3
3をスパッタリング法によって堆積して形成する。第2
の導電膜としては、アルミニウム合金膜33の他に、例
えばアルミニウム膜、銅膜または銅合金膜などの金属膜
を適用することができる。
【0177】具体的には、スパッタリング室5におい
て、ウエハ9を保持するウエハステージ5aからウエハ
冷却用ガスをガス導入管5bを通して供給しながらアル
ゴンプラズマを生成し、スパッタリングを行い、図13
に示すように、アルミニウム合金膜33を形成する(図
12に示す工程205)。
【0178】これにより、プラズマによるウエハ9の加
熱は抑制されることにより、ウエハ9の温度を低温に保
つことができる。その結果、ウエハ9の上でのアルミニ
ウム合金膜33の結晶粒の合体による成長が抑制され、
表面張力による結晶粒の丸まりが起こらないために、ア
ルミニウムの供給が少ない接続孔18内部でも結晶粒界
に隙間が発生せず、連続膜としての導電膜を形成するこ
とができる。
【0179】しかも、アルミニウムの供給が少ない接続
孔18内部においても結晶粒界に隙間が発生しないため
に、連続膜の形成ができる。その結果、一旦連続膜が形
成されると簡単に断裂しないために、その後の第2の導
電膜としてのアルミニウム合金膜33の接続孔18への
埋め込みを行う工程においてもアルミニウム合金膜33
が接続孔18に留まり、接続孔18をアルミニウム合金
膜33により優れた状態をもって埋め込むことができ
る。
【0180】その後、ウエハ冷却用ガスを停止し、ウエ
ハ9を加熱機構により例えば400℃に加熱しながら、
ガス供給系32aから供給される例えば水素ガスなどの
還元性ガスによるプラズマを生成し、これによりアルミ
ニウム合金膜33の表面を還元してアルミニウムの酸化
物を取り除く。
【0181】次に、例えば水素ガスなどの還元性ガスお
よびアルゴンガスをチャンバー内部に導入しながらプラ
ズマを生成し、スパッタリングを行い、図14に示すよ
うに、所定の膜厚としたアルミニウム合金膜33を形成
する(図12に示す工程206)。これによりスパッタ
リング雰囲気中に水素ガスが含まれているために、チャ
ンバー内部の不純物によって酸化されたアルミニウム原
子は速やかに還元されてアルミニウムに戻すことができ
る。その結果、清浄なアルミニウム合金膜33を形成で
きる。
【0182】また、この際に、ウエハ9は加熱されてい
ることにより、アルミニウム合金膜33の下地膜である
第1の導電膜19が反応すると共に、加熱により軟化し
たアルミニウム合金膜33が接続孔18を埋め込むこと
ができる。
【0183】さらに、この際に、アルミニウム合金膜3
3は酸化されていないことにより、流動性が確保できる
ので、再現性よく接続孔18に埋め込むことができる。
【0184】次に、前述した実施例1における図10に
示す工程109と工程110およびその後の製造工程と
同様な製造工程を用いて、半導体集積回路装置を製作す
る。
【0185】(実施例3)図15は、本発明の他の実施
例である製造装置の上部を取り除いた構造を示す概略平
面図である。
【0186】図15を用いて、本発明の他の実施例であ
る製造装置について説明するが、前述した実施例2の製
造装置31と同一な部分は、説明を簡単にするために省
略する。
【0187】本実施例の製造装置34は、半導体装置特
に微細加工を必要とする半導体集積回路装置の製造工程
に適用することにより高信頼度でしかも優れた電気特性
を有する半導体装置を簡単な製造プロセスにより製造で
きるものである。
【0188】製造装置34は、ロードロック室2、前処
理室3、スパッタリング室4、気相反応室35、スパッ
タ前処理室36、スパッタリング室5およびスパッタリ
ング処理室32を有し、しかもそれらの各室にゲートバ
ルブ8を介して連結されており各室に必要に応じてウエ
ハ9を搬入すると共に搬出する機構部である搬送室7を
有している。
【0189】気相反応室35は、気相反応を行うための
処理部である。気相反応室35は、主として例えばチタ
ンナイトライド膜、タングステン膜などのような高融点
金属膜をウエハ9の上に成長させることができる処理部
である。
【0190】スパッタ前処理室36は、後工程のスパッ
タリング法により導電膜を形成する前に処理を行う処理
部であり、例えば水素ガスなどの還元性ガスの供給系が
設置されており、還元性ガスをチャンバー内部に導入し
ながらプラズマを生成し、スパッタリングまたはプラズ
マ処理を行なうことができる。また、還元性ガスをチャ
ンバー内部に導入して熱処理を行なうことができる。こ
れにより、気相反応室35において形成した例えばチタ
ンナイトライド膜などの高融点金属膜の表面を還元し、
遊離した例えばチタンなどの高融点金属を生成すること
により、例えばアルミニウム合金膜などの上層膜との反
応性を高めることができるので、上層膜を再現性よく接
続孔に埋め込むことができる。
【0191】前述した製造装置34を用いた半導体集積
回路装置の製造方法について説明する。
【0192】図16は、本発明の他の実施例である半導
体集積回路装置の製造工程における配線層を形成する製
造工程を示すプロセス図である。
【0193】図17,図18は、本発明の他の実施例で
ある半導体集積回路装置の製造工程を示す断面図であ
る。
【0194】図16に示すように、本実施例の半導体集
積回路装置の製造工程における工程300〜工程302
および工程305〜工程308は、前述した実施例2の
工程200〜工程202および工程205〜工程208
と同様であることにより、それらの工程は説明を省略す
る。
【0195】図17に示すように、例えばp型シリコン
単結晶からなる半導体基板などのウエハ9を用意し、ウ
エハ9に例えばMOSFETを形成した後、ウエハ9の
上に絶縁膜17を形成し、その後接続孔18を形成す
る。
【0196】次に、製造装置34を用いて、前述した実
施例2と同様に配線層における第1の導電膜19におけ
るチタン膜19aを形成する(図16に示す工程300
〜工程302)。
【0197】なお、第1のチタン膜19aを形成する
際、特に高アスペクト比の接続孔18の場合おいて、例
えば1×10-3torr以下の低圧力のアルゴンガス雰囲気
で行なう態様、チタンのターゲットとウエハ9の間にタ
ーゲット原子の指向性を改善する構造物を設けて行う態
様またはスパッタリング室5と同様にウエハ9の冷却機
構を設けておき冷却を行う態様などを適用できる。
【0198】次に、ウエハ9をスパッタリング室4から
搬送室7を介して気相反応室35に移送する。
【0199】気相反応室35において、ウエハ9の上に
例えば100nm程度のチタンナイトライド膜19bをC
VD法によって堆積する(図16に示す工程303)。
【0200】CVD法によるチタンナイトライド膜19
bの成膜条件は、例えば原料ガスにアルゴンをキャリア
ガスとして用いて、例えば400℃の成膜温度と例えば
10torrの成膜圧力とする。この場合、必要に応じて例
えば水素ガスなどの還元性ガスを加えて行う態様とする
ことができる。
【0201】チタンナイトライド膜19bを気相成長室
35を用いてCVD法により形成することにより、図1
7に示すように、50%〜100%と良好なステップカ
バレージを有するチタンナイトライド膜19bを形成す
ることができる。
【0202】次に、ウエハ9を気相反応室35から搬送
室7を介してスパッタ前処理室36に移送する。
【0203】スパッタ前処理室36において、ウエハ9
の上に例えば水素ガスなどの還元性ガスの雰囲気におい
て加熱処理またはプラズマ処理を行なう(図16に示す
工程304)。
【0204】本実施例においては、例えば水素ガスをガ
ス供給系からチャンバー内部に例えば1torrの圧力を保
って導入し、例えば500W 程度の高周波電力を印加し
ながら水素プラズマを生成する。このプラズマをウエハ
9の上に照射することにより、気相反応室35において
形成したチタンナイトライド膜19bの表面を還元する
ことができることにより、遊離したチタンを生成するこ
とができるので、チタンナイトライド膜19bの表面に
図18に示すようにチタン膜19cを形成することがで
き、このチタン膜19cにより例えばアルミニウム合金
膜などの上層膜との反応性を高めることができると共
に、再現性よく接続孔18に上層膜を埋め込むことがで
きる。
【0205】なお、本実施例の製造装置は、スパッタ前
処理室36を独立して設けているが、スパッタリング室
5にスパッタ前処理室36の機構を追加することによ
り、スパッタリング室5における同一チャンバーによっ
て前述したスパッタ前処理とスパッタリング法による導
電膜の形成を行う態様とすることができる。
【0206】次に、前述した実施例2における図12に
示す工程205〜工程208およびその後の製造工程と
同様な製造工程を用いて、半導体集積回路装置を製作す
る。
【0207】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。具体的に
は、本発明は種々の態様の配線構造を有する半導体集積
回路装置およびその製造方法ならびにそれに使用する製
造装置に適用できる。また、本発明の製造装置は、例え
ば液晶などの微細加工品にも使用することができると共
に搬送室に必要に応じて種々の態様の処理室を連結する
製造装置とすることができる。
【0208】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0209】(1)本発明の半導体集積回路装置によれ
ば、絶縁膜に設けられている接続孔および接続孔の近傍
の絶縁膜の表面に設けられている複数の導電膜からなる
配線層とを有する半導体集積回路装置であって、配線層
を構成している複数の導電膜の少なくとも1つの導電膜
の接続孔内部における膜厚は、接続孔の近傍の絶縁膜の
表面における膜厚よりも厚いものであることにより、配
線層を接続孔に完全に埋め込むことができるために接続
孔の領域における配線層の電気的接続の信頼度が高くな
ると共に電気特性が優れたものとなる。
【0210】また、配線層を構成している複数の導電膜
の少なくとも1つの第1の導電膜の接続孔内部における
膜厚は、接続孔の近傍の絶縁膜の表面における膜厚より
も厚いものであることにより、その導電膜の抵抗値が比
較的高いものであっても絶縁膜の表面に設けられている
その導電膜の膜厚を薄くすることができるので、接続孔
内部と配線層としての導電膜とを同時に形成する場合に
おいても配線層における複数の導電膜の積層された状態
での合成の抵抗値の増大を抑制することができる。
【0211】さらに、本発明の半導体集積回路装置によ
れば、第1の導電膜の上に設けられている第2の導電膜
はリフローされた金属膜からなると共に接続孔の内部に
埋め込まれていることにより、接続孔が微細形状であり
しかも高アスペクト比のものであってもその接続孔の内
部にリフローされた金属からなる第2の導電膜が埋め込
まれた形状となっているので、接続孔における電気的接
続の信頼度が高くなると共に電気特性の優れたものとな
る。
【0212】(2)本発明の半導体集積回路装置の製造
方法によれば、絶縁膜および接続孔の表面に第1の導電
膜を形成する工程と、半導体基板の上に形成されている
第1の導電膜に対しガス雰囲気において熱処理を施す熱
処理工程またはプラズマ処理を施すプラズマ処理工程の
いずれか1つを行う工程とを有することにより、第2の
導電膜に対して下地密着膜としての第1の導電膜の表面
に吸着した不純物原子や分子を除去し、清浄表面を露出
することができる。
【0213】また、第1の導電膜の表面に吸着した不純
物原子や分子を除去すると共にダングリングボンドを生
成し、第1の導電膜の表面を活性化することができる。
【0214】また、第1の導電膜の表面が雰囲気中の物
質と反応して形成された表面変質層を除去することがで
きたりあるいは表面変質層が形成されていない元の状態
の第1の導電膜に戻すことができる。
【0215】また、第1の導電膜とその下にある例えば
半導体素子が形成されている半導体基板や下層膜などの
導電体の材料とを反応させ、例えば半導体基板における
シリコンの上のチタンであればチタンシリサイドのよう
な新規の反応層をその界面に形成することができる。
【0216】また、下地密着膜としての第1の導電膜の
形成の時に結晶成長に伴う結晶粒の凝集を防止すること
ができる。また、下地密着膜としての第1の導電膜の形
成の時に例えば半導体基板などの下地の物質との反応を
起こさせ、新たな反応層を形成することができる。
【0217】また、熱処理工程あるいはプラズマ処理工
程において水素を使用することにより下地密着膜として
の第1の導電膜の表面および粒界部に水素を解離吸着さ
せることができる。これらにより、その後の気相反応時
に過剰な反応ガスが下層の半導体基板または配線層に到
達することを抑制し、コンタクト抵抗や接続孔内部の配
線層の抵抗の上昇を防止することができる。
【0218】また、第1の導電膜とその下にある例えば
半導体素子や下層膜などの導電体の材料とを反応させ、
例えばシリコンの上のチタンまたはタングステンであれ
ばチタンシリサイドまたはタングステンシリサイドのよ
うな新規の反応層をその界面に形成することができる。
【0219】(3)本発明の半導体集積回路装置の製造
方法によれば、第1の導電膜が形成されている半導体基
板の上に第2の導電膜としての金属膜を形成する工程
と、第2の導電膜としての金属膜を接続孔の内部に埋め
込む処理を行う工程とを有することにより、接続孔が微
細形状でありしかも高アスペクト比のものであってもそ
の接続孔の内部に金属からなる第2の導電膜を例えばリ
フローなどにより埋め込むことができるので、優れた埋
め込み状態となり、接続孔における電気的接続の信頼度
が高くなると共に電気特性の優れたものとなる。
【0220】(4)本発明の製造装置によれば、各室に
ゲートバルブを介して連結されており各室に必要に応じ
て半導体基板などのウエハを搬入すると共に搬出する機
構部である搬送室を有し、搬送室はその内部を減圧状態
にできる真空ポンプが連結されていると共にロードロッ
ク室はその内部を減圧状態にすることができる真空ポン
プが連結されていることにより、スパッタリング室にお
いて第1の導電膜を形成した後に別のスパッタリング室
において第1の導電膜の表面に第2の導電膜を形成する
工程および各室にウエハを搬入したり各室からウエハを
搬出する際に減圧状態において行い、大気開放すること
なしに行うことができるために、第2の導電膜の形成前
の第1の導電膜の表面に不純物が吸着することを防止で
きる。
【0221】また、第1の導電膜および第2の導電膜な
どの異種の導電膜の間の界面は、大気に含まれている酸
素または窒素の影響で不均一に反応することを防止でき
る。
【0222】(5)本発明の製造装置によれば、導電膜
の積層配線構造を構成する配線層の形成工程を大気に開
放することなしに減圧状態あるいは不活性ガスの雰囲気
の搬送室で連結されている各室により行うものであるこ
とにより、複数の導電膜の相互の導電膜が不均一に反応
することを防止することができるので、配線層の抵抗の
上昇および抵抗のばらつきを抑制することができる。
【0223】また、本発明の製造装置によれば、スパッ
タリング法により導電膜を形成する際に、ロードロック
室および搬送室を減圧状態に保つことにより、酸素によ
る表面の酸化あるいは物理吸着した汚染分子による界面
不純物層の形成を防止し、スパッタリング膜の形成後の
ウエハの表面の清浄度を保つことができる。
【0224】また、本発明の製造装置によれば、搬送室
内部を良好な真空度に保持することにより吸着不純物に
よる導電膜とその後形成するスパッタリングによるアル
ミニウム合金導電膜などの導電膜の界面への不純物層の
形成などを防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である製造装置の上部を取り
除いた構造を示す概略平面図である。
【図2】本発明の一実施例である製造装置におけるスパ
ッタリング室を示す断面図である。
【図3】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図4】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図5】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図6】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図7】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図8】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図9】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
【図10】本発明の一実施例である半導体集積回路装置
の製造工程において配線層を形成する製造工程を示すプ
ロセス図である。
【図11】本発明の他の実施例である製造装置の上部を
取り除いた構造を示す概略平面図である。
【図12】本発明の他の実施例である半導体集積回路装
置の製造工程において配線層を形成する製造工程を示す
プロセス図である。
【図13】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
【図14】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
【図15】本発明の他の実施例である製造装置の上部を
取り除いた構造を示す概略平面図である。
【図16】本発明の他の実施例である半導体集積回路装
置の製造工程において配線層を形成する製造工程を示す
プロセス図である。
【図17】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
【図18】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
【符号の説明】
1 製造装置 2 ロードロック室 3 前処理室 4 スパッタリング室 5 スパッタリング室 5a ウエハステージ 5b ガス導入管 5c ターゲット 6 後処理室 7 搬送室 7a 搬送アーム 8 ゲートバルブ 9 ウエハ 10 ウエル領域 11 ウエル領域 12 フィールド絶縁膜 13 ゲート絶縁膜 14 ゲート電極 15 拡散層 16 サイドウォール 17 絶縁膜 18 接続孔 19 第1の導電膜 19a,19c チタン膜 19b チタンナイトライド膜 20 アルミニウム合金膜 21 チタンナイトライド膜 22 絶縁膜 23 SOG膜 24 絶縁膜 25 接続孔 26 接続孔 27 第1の導電膜 28 アルミニウム合金膜 29 チタンナイトライド膜 30 表面保護膜 31 製造装置 32 スパッタリング処理室 32a ガス供給系 33 アルミニウム合金膜 34 製造装置 35 気相反応室 36 スパッタ前処理室

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が設けられている半導体基板
    と、前記半導体基板の上に設けられている絶縁膜と、前
    記絶縁膜の選択的な領域に設けられている接続孔と、前
    記接続孔および前記接続孔の近傍の前記絶縁膜の表面に
    設けられている複数の導電膜からなる配線層とを有する
    半導体集積回路装置であって、前記配線層を構成してい
    る複数の前記導電膜の少なくとも1つの第1の導電膜の
    前記接続孔の内における膜厚は前記接続孔の近傍の前記
    絶縁膜の表面における膜厚よりも厚いものであり、前記
    第1の導電膜の上に設けられている第2の導電膜はリフ
    ローされた金属膜からなると共に前記接続孔の内部に埋
    め込まれていることを特徴とする半導体集積回路装置。
  2. 【請求項2】 請求項1記載の半導体集積回路装置にお
    いて、前記接続孔のアスペクト比は1以上であり、前記
    第2の導電膜としての前記金属膜はアルミニウム、アル
    ミニウム合金、銅または銅合金を材料としていることを
    特徴とする半導体集積回路装置。
  3. 【請求項3】 半導体基板に半導体素子を形成する工程
    と、前記半導体基板の上に絶縁膜を形成する工程と、前
    記絶縁膜の選択的な領域に接続孔を形成する工程と、前
    記絶縁膜および前記接続孔の表面に第1の導電膜を形成
    する工程と、前記第1の導電膜が形成されている前記半
    導体基板の上に第2の導電膜としての金属膜を形成する
    工程と、前記第2の導電膜としての前記金属膜を前記接
    続孔の内部に埋め込む処理を行う工程とを有することを
    特徴とする半導体集積回路装置の製造方法。
  4. 【請求項4】 請求項3記載の半導体集積回路装置の製
    造方法において、前記絶縁膜および前記接続孔の表面に
    第1の導電膜を形成する工程は、スパッタリング法また
    はCVD法により行うことを特徴とする半導体集積回路
    装置の製造方法。
  5. 【請求項5】 請求項3または4記載の半導体集積回路
    装置の製造方法において、前記半導体基板の上に形成さ
    れている前記第1の導電膜または前記第2の導電膜に対
    しガス雰囲気において熱処理を施す熱処理工程またはプ
    ラズマ処理を施すプラズマ処理工程のいずれか1つを行
    う工程が追加されていることを特徴とする半導体集積回
    路装置の製造方法。
  6. 【請求項6】 請求項3、4または5記載の半導体集積
    回路装置の製造方法において、前記第2の導電膜として
    の前記金属膜を前記接続孔の内部に埋め込む処理を行う
    工程は、前記半導体基板の加熱状態、前記半導体基板の
    表面における圧力が1気圧以上の加圧状態または前記半
    導体基板を振動させた状態の少なくとも1つ以上を採用
    していることを特徴とする半導体集積回路装置の製造方
    法。
  7. 【請求項7】 ロードロック室、ウエハの前処理を行う
    前処理室、ウエハに対してスパッタリング処理を行うス
    パッタリング室およびウエハの後処理を行う後処理室を
    有する半導体集積回路装置の製造装置であって、 前記各室にゲートバルブを介して連結されており各室に
    必要に応じてウエハを搬入または搬出する機構部である
    搬送室を備え、 前記ロードロック室は前記ウエハを製造装置に導入する
    と共に一連の処理が終了した前記ウエハを前記製造装置
    の外部に搬出するための機構部であり、前記ロードロッ
    ク室の内部を減圧状態にすることができる真空ポンプが
    連結され、 前記搬送室には、その内部を減圧状態にできる真空ポン
    プが連結されていることを特徴とする半導体集積回路装
    置の製造装置。
  8. 【請求項8】 請求項7記載の半導体集積回路装置の製
    造装置において、前記スパッタリング室は、複数設けら
    れており、その1つの前記スパッタリング室と前記後処
    理室とが同一室となっていることを特徴とする半導体集
    積回路装置の製造装置。
  9. 【請求項9】 請求項7または8記載の半導体集積回路
    装置の製造装置において、ウエハに対して気相成長処理
    を行う気相反応室が前記搬送室にゲートバルブを介して
    連結されていることを特徴とする半導体集積回路装置の
    製造装置。
JP13625395A 1995-06-02 1995-06-02 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 Pending JPH08330424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13625395A JPH08330424A (ja) 1995-06-02 1995-06-02 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13625395A JPH08330424A (ja) 1995-06-02 1995-06-02 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置

Publications (1)

Publication Number Publication Date
JPH08330424A true JPH08330424A (ja) 1996-12-13

Family

ID=15170867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13625395A Pending JPH08330424A (ja) 1995-06-02 1995-06-02 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置

Country Status (1)

Country Link
JP (1) JPH08330424A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303397A (ja) * 1997-04-17 1998-11-13 Samsung Electron Co Ltd 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法
JPH11340230A (ja) * 1998-05-21 1999-12-10 Kobe Steel Ltd 被処理基板の高温高圧処理装置
JP2008205010A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
JP2016219491A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 Ti/TiN積層膜の形成方法および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303397A (ja) * 1997-04-17 1998-11-13 Samsung Electron Co Ltd 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法
JPH11340230A (ja) * 1998-05-21 1999-12-10 Kobe Steel Ltd 被処理基板の高温高圧処理装置
JP2008205010A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2013143442A (ja) * 2012-01-10 2013-07-22 Ulvac Japan Ltd デバイスの製造方法および製造装置
JP2016219491A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 Ti/TiN積層膜の形成方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6614119B1 (en) Semiconductor device and method of fabricating the same
US6218301B1 (en) Deposition of tungsten films from W(CO)6
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US7297640B2 (en) Method for reducing argon diffusion from high density plasma films
US6554914B1 (en) Passivation of copper in dual damascene metalization
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6297147B1 (en) Plasma treatment for ex-situ contact fill
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH0573254B2 (ja)
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
JP2002009016A (ja) 基板を処理するめの方法
JPH09172085A (ja) 低温で基板のステップカバレージを改良する方法及び装置
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
JPH04257227A (ja) 配線形成方法
US6689683B2 (en) Method of manufacturing a semiconductor device
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4007822B2 (ja) 配線構造の形成方法
JPH08298288A (ja) 半導体装置の製造方法
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
US6887522B2 (en) Method for forming a copper thin film
US6346480B2 (en) Method for forming aluminum interconnection
JPH0453132A (ja) 金属薄膜の形成方法
US6548398B1 (en) Production method of semiconductor device and production device therefor
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
JP4327407B2 (ja) 銅配線膜形成方法