JPH08321547A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08321547A
JPH08321547A JP7243973A JP24397395A JPH08321547A JP H08321547 A JPH08321547 A JP H08321547A JP 7243973 A JP7243973 A JP 7243973A JP 24397395 A JP24397395 A JP 24397395A JP H08321547 A JPH08321547 A JP H08321547A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
metal wiring
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7243973A
Other languages
English (en)
Other versions
JP3535280B2 (ja
Inventor
Tadashi Matsunou
正 松能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24397395A priority Critical patent/JP3535280B2/ja
Publication of JPH08321547A publication Critical patent/JPH08321547A/ja
Application granted granted Critical
Publication of JP3535280B2 publication Critical patent/JP3535280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 Ｓｉ−Ｆ基を含む絶縁膜とチタン系金属配線
層を含む半導体装置のチタン系金属配線層と絶縁膜との
界面において、配線膜の剥がれが生じない信頼性の高い
半導体装置を提供する。 【解決手段】 本発明の半導体装置は、基板と、この基
板の上部に形成されたＳｉ−Ｆ結合基１５０を含有する
絶縁膜１５と、この絶縁膜上に形成されたチタン系金属
配線層１７を有し、前記チタン系金属配線層における弗
素濃度が、１×１０20atoms/cm3未満であることを特徴
とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁膜上にチタン
系金属配線層を有する半導体装置に関し、特に前記配線
層と前記絶縁膜の密着性が改善された半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】集積回路の高密度化が進み、また高速化
が要求されるに伴い、最近では集積回路での配線容量の
抑制が大きな課題になってきている。配線間隔がサブミ
クロン領域となると、配線間の容量が急激に増大して信
号の伝搬遅延が増大するからである。特にＣＰＵ等に使
用される高速ロジック回路では、チップ上の配線が多層
配線となっており、集積回路チップに適した誘電率の低
い絶縁層を求めて検討が盛んに行われている。
【０００３】従来集積回路の絶縁膜としては、シリコン
酸化膜（ＳｉＯ2 ）が広く使用されてきている。一般的
なＣＶＤにより形成されたシリコン酸化膜の誘電率は、
４．２〜５．０程度であり、これを略半減させるものと
して有機ポリマー（誘電率２．０〜３．１）が知られて
いる。しかし乍ら有機ポリマーは熱安定が不充分であ
り、パターニングが困難であるという問題がある。
【０００４】そこで最近ではシリコン酸化膜に弗素
（Ｆ）を加えてＳｉ−Ｆ結合基を含む絶縁膜（誘電率
３．０〜３．６）を形成し、絶縁膜の誘電率を下げる試
みが為されている。Ｓｉ−Ｆ結合基を含む絶縁膜は多層
配線における優れた埋め込み性により注目されている材
料であるが、酸化膜中に弗素を取り込むことにより、低
誘電率の絶縁膜も実現している。これに付いては例え
ば、”Reduction of WiringCapacitance with New Low
Dielectric SiOF Interlayer Film for HighSpeed/Low
Power Sub-half Micron CMOS" (J.Ida et al, 1994 Sym
posium onVLSI (P.59)) に報告されている。この報告
書によれば、0.35μm CMOS 2NANDゲートの伝搬遅延時間
（tpd ）が、Ｓｉ−Ｆ結合基を含む絶縁膜（誘電率３．
６）を用いた配線では通常のＣＶＤ酸化膜（誘電率４．
３）を用いた配線よりも１３％改善されたと報告されて
いる。
【０００５】このようにＳｉ−Ｆ結合基を含む絶縁膜は
誘電率が低く、配線容量を低下させる効果を有するが、
一方高信頼性を目的とした高融点金属配線層との密着性
が不充分で配線層の剥がれが生じるという欠点をも有し
ている。この間の事情を図面を参照して説明する。
【０００６】図２７には、表面に２層配線が形成された
半導体装置の一部断面図が示されている。すなわちシリ
コン基板１１１の表面には図示しない半導体素子が形成
されており、その上部全面が酸化シリコンによる第１の
絶縁膜１１２で覆われている。その表面にはチタン（Ｔ
ｉ）による下地配線層１１３ａが形成されており、下地
配線層１１３ａの上にはＣｕ、Ａｌ−Ｓｉ−Ｃｕ等によ
る本配線層１１３ｂが積層され、この積層層で第１の金
属配線層１１３が形成されている。このように２層構造
を採ることにより配線の電気抵抗を増大させずに断線等
に対する機械的強度を増している。またこの第１の配線
は図示しないヴィア配線で基板１１１に形成された図示
しない半導体素子と接続されている。
【０００７】絶縁膜１１３の表面全体にＳｉ−Ｆ基を含
む二酸化シリコン（ＳｉＯ2 ）の第２の絶縁膜１１５が
形成されており、前記第１の金属配線層１１３上の一部
にはヴィアホールが形成され、タングステン（Ｗ）によ
るプラグ１１６が埋め込まれている。この第２の絶縁膜
１１５の上部にはチタン（Ｔｉ）による第２の下地配線
層１１７ａとＣｕ、Ａｌ−Ｓｉ−Ｃｕ等による第２の本
配線層１１７ｂが積層され第２の金属配線層１１７を形
成している。さらにその上に二酸化シリコン（Ｓｉ
Ｏ2 ）による第３の絶縁膜１１９が形成されている。
【０００８】このように形成された半導体装置におい
て、配線層に発生する残留熱応力や、あるいはボンディ
ング時の機械的衝撃により、表面の第２の金属配線層１
１７が第２の絶縁層１１５から剥離することがあった。
これはＳｉ−Ｆ基を含む絶縁層１１５とチタンの下地配
線層１１７との密着性の不足によるものと考えられてい
る。
【０００９】
【発明が解決しようとする課題】上記のように、Ｓｉ−
Ｆ基を含む絶縁膜とチタンの配線層を含む半導体装置に
おいてはチタン配線層と絶縁膜との界面において密着性
の劣化が生じ、金属配線膜内に発生した熱応力や、ボン
ディング時の機械的応力によって、金属配線膜の剥がれ
が生じていた。本発明はこのような事情に鑑みてなされ
たもので、金属配線膜の剥がれが生じない信頼性の高い
半導体装置およびその製造方法を提供しようとするもの
である。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置（請求項１）では、基板と、この
基板の上部に形成されたＳｉ−Ｆ結合基を含有する絶縁
膜と、この絶縁膜上に形成されたチタン系金属配線層を
有し、前記チタン系金属配線層における弗素濃度が、１
×１０20atoms/cm3 未満であることを特徴とする。
【００１１】このチタン系金属配線層中の弗素濃度の測
定は、ＳＩＭＳ（Secondary IonMass Spectrometry）分
析法が使用され、チタン層中の弗素の定量化はＴｉＦを
検出イオンとして行われたものである。ＳＩＭＳには、
Perkin Elmer 社製のModel 6600が使用され、Ｃｓ+ イ
オンのイオンエネルギーが５ＫｅＶの条件で実施され
た。
【００１２】また本発明の半導体装置（請求項９）はさ
らに、基板と、この基板の上部に形成されたＳｉ−Ｆ結
合基を含有する絶縁膜と、この絶縁膜上に形成されたチ
タン系金属配線層を有し、前記絶縁膜と前記下地層との
間に、少なくともチタン、シリコン、および酸素を含む
反応層が形成され、前記反応層は少なくとも前記反応層
の膜厚の中央部において、チタン濃度がシリコンおよび
酸素のいずれの濃度に対しても１以下である部分を含む
ことを特徴とする。
【００１３】本発明の半導体装置（請求項１７）では、
第１領域および第２領域を有する基板と、前記基板上に
形成され、前記第１領域上で第１の膜厚を有し、前記第
２領域上で前記第１の膜厚よりも大なる第２の膜厚を有
し、Ｓｉ−Ｆ結合基を含有する第１の絶縁膜と、前記第
１の絶縁膜上に形成されたチタン系金属配線層と、前記
第１領域上の前記金属配線上に形成され、ボンディング
パッドを規定する開口を有する第２の絶縁膜とを具備す
ることを特徴とする また本発明の半導体装置の製造方法（請求項１６）は、
基板上にＳｉ−Ｆ結合基を含む絶縁膜を形成する工程
と、前記絶縁膜に熱処理を施して、遊離した弗素および
その化合物を前記絶縁膜外部へ拡散させる工程と、前記
絶縁膜上にチタン系金属配線層を形成する工程とを含む
ことを特徴とする。
【００１４】Ｓｉ−Ｆ結合基を含有する絶縁膜上に、直
接あるいは他の絶縁膜を介してチタン系高融点配線層を
形成した場合、その後の熱工程等により絶縁膜中の弗素
が、チタン系金属配線層中に拡散し、前記配線層中ある
いは配線層と絶縁膜の界面で、ＴｉＦ，Ｔｉx Ｆy を形
成すると共に、Ｓｉx Ｆy やＳｉx Ｆy Ｏz 、ＳｉxＦ
y Ｃz 等を形成する。また前記界面にＴｉx Ｓｉy Ｏz
からなる反応層を形成する。これらが前記絶縁膜と前記
チタン系配線層との密着性を劣化させる。特に前記チタ
ン系配線層中の弗素濃度が１×１０20atoms/cm3 以上と
なる場合、あるいは前記反応層においてＳｉ、Ｏに対す
るＴｉの比率が大となる場合、前記密着性は著しく劣化
する。
【００１５】本発明の半導体装置においては、前記絶縁
膜を堆積後、結合基を持たない遊離弗素，弗素イオン、
そして結合エネルギーの低いＳｉx Ｆy やＣx Ｆy 、Ｓ
ｉxＦy Ｏz 、Ｓｉx Ｆy Ｃz 、Ｈx Ｆy 等を加熱等の
手段により前記絶縁膜より除去する。その後チタン系高
融点配線層を形成するので安定化したＳｉＦのみを前記
絶縁膜中に定着させることができる。特に弗素濃度は１
×１０20atoms/cm3 以下とすることが可能となる。
【００１６】また前記絶縁膜を堆積後、ボンディングワ
イヤ接続用の前記配線層と前記絶縁膜の界面に生成され
る反応層の組成を、Ｆの拡散量を抑制することにより元
素組成比においてＳｉとＯに対してＴｉが１以下の状態
となるように形成させる。これにより前記界面における
密着性は著しく改善される。
【００１７】
【発明の実施の形態】以下、図面を参照しながら実施例
を説明する。なお以下の実施例を通じ同一部分には同一
番号を付して、詳細な説明を省略する。 （実施例１）図１に本発明の第１の実施例に係る半導体
装置の金属配線部部の拡大図を示す。図においてＳｉ基
板１１上に第１の絶縁膜（ＳｉＯ2 ）１２が形成され、
その表面の１部に第１の金属配線１３が形成されてい
る。この金属配線１３はチタン系金属の下地層１３ａと
例えばＡｌ−Ｃｕ−Ｓｉ合金の本配線層１３ｂとから成
る積層体の配線である。前記第１の絶縁膜１２のその他
の領域上には第２の絶縁膜１５が形成されている。この
絶縁膜１５はＳｉ−Ｆ基を含有するＳｉＯ2 膜である。
前記金属配線１３上には、ヴィア配線として例えばタン
グステン（Ｗ）によるプラグ１６が形成され、前記第２
の絶縁膜１５の表面に電極を引き出している。 前記絶
縁膜１５上には第２の金属配線１７が形成されており、
その１部はプラグ１６に接続されている。この金属配線
１７もチタン系金属の下地層１７ａと例えばＡｌ−Ｃｕ
−Ｓｉ合金の本配線１７ｂとから成る積層体の配線であ
る。この絶縁膜１５と金属配線１７は第３の絶縁膜（パ
ッシベーション膜）１９で覆われることにより、表層金
属配線部が構成される。
【００１８】上記の半導体装置は下記の方法により製造
された。まず図２（ａ）に示すようにＳｉ基板１１上に
第１の絶縁膜１２として、ＴＥＯＳ（Tetraethylortho-
silicate）、酸素（Ｏ2 ）ガスを用い、減圧プラズマ中
にてＳｉＯ2 膜を１５００ｎｍ堆積した。この場合Ｏ2
ガスに代えてＯ3 ガスを用いても良い。Ｏ3 ガスを用い
ると更に自己平坦化特性に優れたＳｉＯ2 膜が得られ
る。次に第１の金属配線を構成する高融点の下地配線層
１３ａを、Ｔｉ ５０ｎｍ、ＴｉＮ ７０ｎｍの順にス
パッタ法により堆積した。この場合スパッタ法にかえて
ＣＶＤ法を用いてもよい。この下地配線層１３ａの上に
本配線層１３ｂとしてＡｌ−Ｃｕ−Ｓｉ合金をスパッタ
法により６００ｎｍ堆積して積層体の金属配線層を形成
した。なお本配線層１３ｂの材料ととしては、ＣｕやＣ
ｕの合金、ＷやＷの合金を使用してもよい。続いてこの
積層体の金属配線層をリソグラフィ技術とＲＩＥ（Reac
tive Ion Etching）技術により加工し、第１の金属配線
１３を形成した。
【００１９】次に図２（ｂ）に示すようにＳｉ−Ｆ結合
基１５ａを含有する第２の絶縁膜１５を、ＴＥＯＳ、Ｏ
2 、窒化フロライド（ＮＦx ）ガスを用いて減圧プラズ
マ中にて弗素含有のＳｉＯ2 膜を２５００ｎｍ堆積し
た。ここで用いるＣＶＤＳｉＯ2 膜の成膜ガスとして、
ＴＥＯＳの代わりに非有機系のＳｉＨ4 等を用いてもよ
い。この場合窒化フロライドに代えてクロロフロライド
（Ｃx Ｆy ）、シリコンの弗化物（Ｓｉx Ｆy ）等を用
いてもよい。第２の絶縁膜中には、Ｓｉ−Ｆ結合基１５
ａと、例えばＳｉ−Ｆ−Ｃ結合基１５ｂのような重合
基、さらに結合基を持たない遊離弗素１５ｃが存在す
る。次にこの絶縁膜の表面をレジストエッチバックＲＩ
Ｅ技術により平坦化を行った。この場合ＣＭＰ（Chemic
al MechanicalPolishing ）技術を用いて平坦化しても
よい。
【００２０】続いてこの基板を４５０℃の窒素雰囲気の
炉中に導入して１５分間のアニールを行った。この結果
第２の絶縁膜１５中に存在する結合エネルギーがＳｉ−
Ｆ結合基１５ａより小さく不安定な結合状態にある重合
基、例えば前記Ｓｉ−Ｆ−Ｃ結合基１５ｂを分離させる
ことで生じたＣＦx や前記遊離の弗素１５ｃとを、絶縁
膜１５の外部へ拡散させた（図３（ｃ））。
【００２１】この遊離弗素の除去は、例えば６００℃、
２０秒の赤外線ランプによるランプアニールで短時間に
行うこともできる。あるいは２００℃における減圧プラ
ズマ放電により処理してもよい。この場合の雰囲気は酸
素ガス ,窒素ガス 、アルゴンガス等が使用できる。
【００２２】次に図３（ｄ）に示すように第１の金属配
線と第２の金属配線を接続するためのヴィアホールを開
口し、ＷＦ6 、ＳｉＨ4 ガスを用いてタングステンを選
択的にヴィアホールへ堆積し、プラグ１６を形成した。
続いて第２の下地金属層１７ａとして、第１の下地配線
層と同様にＴｉ ５０ｎｍ、ＴｉＮ ７０ｎｍの順にス
パッタ法により堆積した。この下地配線層１７ａの上に
本配線層１７ｂとしてＡｌ−Ｃｕ−Ｓｉ合金をスパッタ
法により１２００ｎｍ堆積して積層体の金属配線層を形
成した。なお本配線層１７ｂの材料としては、ＣｕやＣ
ｕの合金、タングステンやタングステンの合金を使用し
てもよい。続いてこの積層体の金属配線層をリソグラフ
ィ技術とＲＩＥ（Reactive Ion Etching）技術により加
工し、第２の金属配線１７を形成した。続いてシンター
熱工程として４５０℃５分の熱処理を行った。
【００２３】さらに第３の絶縁膜１９をＴＥＯＳ、酸素
（Ｏ2 ）ガスを用い、減圧プラズマ中にて４００℃で４
００ｎｍ堆積し、リードワイヤあるいはボンディングワ
イヤ接続用の開口部をリソグラフィ技術とＲＩＥ技術で
形成した。この場合ＮＨ4 Ｆ等による薬液処理で形成し
てもよい。この結果図１に示す表面金属配線部が得られ
た（但しリードワイヤ接続用の開口部は図示されていな
い）。
【００２４】上記のようにして得られた第２の金属配線
１７と第２の絶縁膜１８の界面近傍の波線Ａ−Ａ’で示
される断面における構成元素（Ｔｉ、Ｆ、Ｃ、Ｏx ）の
濃度分布を図４に示す。この場合横軸はＡからＡ’方向
の深さを表し、縦軸は夫々の構成元素の濃度を表す。チ
タンが高濃度を示している領域が下地層１７ａが存在す
る部分であり、炭素（Ｃ）が高濃度を示している領域が
第２の絶縁膜１５の領域を示す。チタンと炭素が接して
いる深さ（この例では０．２６μｍ、但し絶対値には意
味がない）が、下地層１７ａと第２の絶縁層１５の界面
である。注目すべきは下地層１７ａの前記界面より充分
離れた領域（より詳細には５０ｎｍ以上離れたチタン窒
化膜の領域）における弗素の濃度が約５×１０17atoms/
cm3 であり、第２の絶縁膜中の弗素濃度（約５×１０21
atoms/cm3 ）に比較して、非常に少なくなっていること
である。また前記界面における弗素濃度も５×１０19at
oms/cm3 程度と低くなっている。
【００２５】なおこの濃度分布は、第３の絶縁膜１９が
形成された図１の状態で測定したが、前記絶縁膜１９を
形成する前の図３（ｄ）のＡ−Ａ’線に沿った断面にお
いても同様な結果が得られることが確認されている。
【００２６】このような濃度分布を有する半導体装置
を、従来技術で説明した半導体装置（図２７、２８で説
明した半導体装置）とともに、超音波ボンディング試験
に供した。ＩＣチップ上に設けられた、上記第２の金属
配線１７と同一構成のボンディングパッド（５０×８０
μｍ）と、このＩＣチップが搭載されたパッケージ部品
の端子との間に、線径２５μｍの金属線を所定の超音波
出力、荷重のもとにワイヤボンディングを行った。１０
０個のボンディングワイヤに対し引張試験を実施し、ボ
ンディングパッドと絶縁膜１５の界面で発生する剥がれ
不良の有無を調べたところ、剥がれ不良は皆無であっ
た。この結果よりチタン系金属が最高濃度を示す範囲に
おいて、弗素濃度を１×１０20atoms/cm3 程度以下にす
ることが、下地層１７と絶縁膜１５との密着度を向上さ
せる上で効果があることが明らかになった。下地層２１
７への弗素の拡散を完全に抑えられれば、それが理想的
な状態であり、弗素濃度の下限は実質的にゼロであって
もよい。 （実施例２）次に図５に本発明の第２の実施例に係る半
導体装置の金属配線部部の拡大図を示す。図５において
シリコン基板１１上に第１の絶縁膜（ＳｉＯ2 ）１２が
形成され、その表面の１部に第１の金属配線１３が形成
されている。この金属配線１３はチタン系金属の下地層
１３ａと例えばＡｌ−Ｃｕ−Ｓｉ合金の本配線１３ｂと
から成る積層体の配線である。前記第１の絶縁膜１２の
その他の領域上には第２の絶縁膜１５が形成されてい
る。この絶縁膜１５はＳｉ−Ｆ基１５ａを含有するＳｉ
Ｏ2 膜である。本実施例の特徴的なことは、この絶縁膜
１５の上に第３の絶縁膜１８が形成されていることであ
り、この第３の絶縁膜１８は成膜時に弗素を添加されて
いない。前記金属配線１３上には、ヴィア配線として例
えばタングステン（Ｗ）によるプラグ１６が形成され、
前記第２の絶縁膜１５、第３の絶縁膜１８を貫通して第
３の絶縁膜１８の表面に電極を引き出している。
【００２７】前記第３の絶縁膜１８上には第２の金属配
線１７が形成されており、その１部はプラグ１６に接続
されている。この金属配線１７もチタン系金属の下地層
１７ａと例えばＡｌ−Ｃｕ−Ｓｉ合金の導体１７ｂとか
ら成る積層体の配線である。この絶縁膜１５と金属配線
１７は第４の絶縁膜（パッシベーション膜）１９で覆わ
れることにより、表層金属配線部が構成される。
【００２８】上記の半導体装置は下記の方法により製造
された。まず図６（ａ）に示すようにシリコン基板１１
上に第１の絶縁膜１２として、ＴＥＯＳ（Tetraethylor
tho-silicate）、酸素（Ｏ2 ）ガスを用い、減圧プラズ
マ中にてＳｉＯ2 膜を１５００ｎｍ堆積した。次に第１
の金属配線を構成する高融点の下地配線層１３ａを、Ｔ
ｉ ５０ｎｍ、ＴｉＮ ７０ｎｍの順にスパッタ法によ
り堆積した。この下地配線層１３ａの上に本配線層１３
ｂとしてＡｌ−Ｃｕ−Ｓｉ合金をスパッタ法により６０
０ｎｍ堆積して積層体の金属配線層を形成した。続いて
この積層体の金属配線層をリソグラフィ技術とＲＩＥ
（Reactive Ion Etching）技術により加工し、第１の金
属配線１３を形成した。
【００２９】次に図６（ｂ）に示すようにＳｉ−Ｆ結合
基を含有する第２の絶縁膜１５を、実施例１と同様にＴ
ＥＯＳ、酸素ガス（Ｏ2 ）、窒化フロライド（ＮＦx ）
を用いて減圧プラズマ中にて弗素含有のＳｉＯ2 膜を２
５００ｎｍ堆積した。第２の絶縁膜１５中には、Ｓｉ−
Ｆ結合基１５ａと、例えばＳｉ−Ｆ−Ｃ結合基１５ｂの
ような重合基、さらに結合基を持たない遊離弗素１５ｃ
が存在する。次にこの絶縁膜の表面をレジストエッチバ
ックＲＩＥ技術により平坦化を行った。
【００３０】続いてこの基板を４５０℃の窒素雰囲気の
炉中に導入して１５分間のアニールを行った。この結果
第２の絶縁膜１５中に存在する結合エネルギーがＳｉ−
Ｆ結合基１５ａより小さく不安定な結合状態にある重合
基、例えば前記Ｓｉ−Ｆ−Ｃ結合基１５ｂを分離させる
ことで生じたＣＦx や前記遊離の弗素１５ｃとを、絶縁
膜１５の外部へ拡散させた。
【００３１】続いて図６（ｃ）に示すように、ＴＥＯ
Ｓ、酸素（Ｏ2 ）ガスを用いて第３の絶縁膜１８を減圧
プラズマ中にて３００ｎｍ堆積した。ここで用いるＣＶ
ＤＳｉＯ2 膜の成膜ガスとして、ＴＥＯＳに代えて非有
機系のＳｉＨ4 を用いてもよい。さらにＯ2 ガスに代え
てＯ3 ガスを用いてもよい。
【００３２】次に図７に示すように第１の金属配線と第
２の金属配線を接続するためのヴィアホールを開口し、
ＷＦ6 、ＳｉＨ4 ガスを用いてタングステンを選択的に
ヴィアホールへ堆積し、プラグ１６を形成した。続いて
第２の下地金属層１７ａとして、第１の下地配線層と同
様にＴｉ ５０ｎｍ、ＴｉＮ ７０ｎｍの順にスパッタ
法により堆積した。この下地配線層１７ａの上に本配線
層１７ｂとしてＡｌ−Ｃｕ−Ｓｉ合金をスパッタ法によ
り１２００ｎｍ堆積して積層体の金属配線層を形成し
た。続いてこの積層体の金属配線層をリソグラフィ技術
とＲＩＥ技術により加工し、第２の金属配線１７を形成
した。続いてシンター熱工程として４５０℃５分の熱処
理を行った。
【００３３】さらに第４の絶縁膜１９をＴＥＯＳ、酸素
（Ｏ2 ）ガスを用い、減圧プラズマ中にて４００℃で４
００ｎｍ堆積し、リードワイヤあるいはボンディングワ
イヤ接続用の開口部をリソグラフィ技術とＲＩＥ技術で
形成した。この結果、図５に示すような表面金属配線部
が得られた（但しパッケージ接続ピン用の開口部は図示
されていない）。
【００３４】上記のようにして得られた第２の金属配線
１７と第３の絶縁層１８の界面近傍の波線Ａ−Ａ’で示
される断面における構成元素（Ｔｉ、Ｆ、Ｃ、Ｏx ）の
濃度分布を図８に示す。この場合横軸はＡからＡ’方向
の深さを表し、縦軸は夫々の構成元素の濃度を表す。下
地層１７ａの前記界面より充分離れた領域（より詳細に
は５０ｎｍ以上離れたチタン窒化膜の領域）における弗
素の濃度が約５×１０17atoms/cm3 であり、また前記界
面における弗素濃度も１×１０18atoms/cm3 程度と低く
なっている点は第１の実施例と同様であるが、注目すべ
きは第３の絶縁膜１８に相当する部分（Ｃ濃度が１×１
０20atoms/cm3 程度の値を示す領域）では弗素濃度が第
２の絶縁膜１５（炭素（Ｃ）濃度が１×１０21atoms/cm
3 程度の値を示す領域）中の弗素濃度より低くなってい
ることである。これはもともと第３の絶縁膜１８中には
弗素が添加されておらず、加熱処理中に第２の絶縁膜１
５中より拡散し残留した弗素のみが存在するからであ
る。
【００３５】なおこの濃度分布は、第３の絶縁膜１９が
形成された図５の状態で測定したが、前記絶縁膜１９を
形成する前の図７のＡ−Ａ’線に沿った断面においても
同様な結果が得られることが確認されている。
【００３６】このように構成された積層構造において、
前記加熱処理条件や前記弗素添加絶縁膜の成膜条件を変
化させることにより、前記第２の金属配線１７と前記第
３の絶縁膜１８の界面における弗素濃度を変化させるこ
とができる。図９はこの界面における弗素濃度を変化さ
せて、ワイヤボンデイング時におけるパッド剥がれ不良
の発生率との関係を調査し、図示したものである。ワイ
ヤボンデイングにおける諸条件は第１の実施例における
ものと全く同じである。図９から明かなように、Ｔｉ系
金属が最高濃度を示す範囲において、弗素濃度が１×１
０20atoms/cm3未満であれば、パッド剥がれが全く発生
しなくなる。このように界面における弗素濃度を制御す
ることにより、パッド剥がれを皆無にできることが明ら
かになった。
【００３７】なお、この高融点金属（Ｔｉ）中の弗素濃
度の測定には、ＳＩＭＳ分析法が使用され、チタン層中
の弗素の定量化はＴｉＦを検出イオンとして行われた。
ＳＩＭＳには、Perkin Elmer社製の Model 6600 が使用
され、Ｃｓ+ イオンのイオンエネルギーが５ＫｅＶの条
件で実施された。 （実施例３）上記の効果は金属配線部がさらに多層にな
った場合においても同様に発揮される。次に多層配線の
例として第３の実施例を図１０を参照して説明する。こ
の実施例は第１の実施例の第２の金属配線上部にさらに
もう１層の金属配線を加えた例である。すなわち第２の
金属配線１７の上に第２の絶縁膜１５と同様な第３の絶
縁膜２２が形成され、第２の金属配線の所用部分にはタ
ングステン等のプラグ２６が形成されている。さらにそ
の上部には第３の金属配線２０が第２の金属配線と同様
に形成され、さらにその上を第２の絶縁層２４が覆って
いる。
【００３８】この多層金属配線部は次のようにして製作
された。先ず第１の実施例と同様にして第２の金属配線
１７までが形成された。この段階で断面Ａ−Ａ’線に沿
った各構成元素の濃度分布は図４と同様になった。次に
図１１に示すように第２の絶縁層１５と同様な工程で弗
素を添加した第３の絶縁膜２２を２５００ｎｍ成膜し
た。図中２２ａはＳｉ−Ｆ結合基である。この絶縁膜２
２をレジストエッチバックＲＩＥ技術で表面平坦化を行
う。続いて図１２のように、この基板を４５０℃の窒素
雰囲気の炉中に導入して１５分間のアニールを行い、Ｃ
Ｆx や遊離の弗素を、絶縁膜２２の外部へ拡散させた。
【００３９】次に第２の金属配線と第３の金属配線を接
続するためのヴィアホールを開口し、ＷＦ6 、ＳｉＨ4
ガスを用いてタングステンを選択的にヴィアホールへ堆
積し、プラグ２６を形成した。続いて第３の下地配線層
２０ａとして、第１の下地配線層と同様にＴｉ ５０ｎ
ｍ、ＴｉＮ ７０ｎｍの順にスパッタ法により堆積し
た。この下地配線層２０ａの上に本配線層２４としてＡ
ｌ−Ｃｕ−Ｓｉ合金２４をスパッタ法により１２００ｎ
ｍ堆積して積層体の金属配線層を形成した。
【００４０】続いてこの積層体の金属配線層をリソグラ
フィ技術とＲＩＥ技術により加工し、第３の金属配線２
０を形成した。続いてシンター熱工程として４５０℃５
分の熱処理を行った。
【００４１】さらに第３の絶縁膜２４をＴＥＯＳ、酸素
（Ｏ2 ）ガスを用い、減圧プラズマ中にて４００℃で４
００ｎｍ堆積し、リードワイヤあるいはボンディングワ
イヤ接続用の開口部をリソグラフィ技術とＲＩＥ技術で
形成した。この結果、図１０に示すような３層の多層金
属配線部が得られた（但しリードワイヤ接続用開口部は
図示されていない）。このとき図１０のＢ−Ｂ’線に沿
った断面の各構成元素の濃度分布は図１３のように第１
の実施例と同様な結果を示した。このようにして形成さ
れた表面層の金属配線に対し、第１の実施例と同様にボ
ンディングテストを行い、ボンディングによるパッド剥
がれ不良が生じないことが確認された。 （実施例４）次に第４の実施例を図１４を参照して説明
する。この実施例は第２の実施例の第２の金属配線上部
にさらにもう１層の金属配線を加えた例である。すなわ
ち第２の金属配線１７の上に第２の絶縁膜１５と同様な
第３の絶縁膜２２が形成され、さらにその上に第４の絶
縁膜２３が形成されている。第２の金属配線の所用部分
にはタングステン等のプラグ２６が形成されている。さ
らにその上部には第３の金属配線２０が第２の金属配線
と同様に形成され、さらにその上を第２の絶縁層２４が
覆っている。
【００４２】この多層金属配線部は次のようにして製作
された。先ず第２の実施例と同様にして第２の金属配線
１７までが形成された。この段階で断面Ａ−Ａ’線に沿
った各構成元素の濃度分布は図８と同様になった。次に
図１５に示すように第２の絶縁層１５と同様な工程でＦ
を添加した第３の絶縁膜２２を２５００ｎｍ成膜した。
図中２２ａはＳｉ−Ｆ結合基である。この絶縁膜２２を
レジストエッチバックＲＩＥ技術で表面平坦化を行う。
続いて図１６のように、この基板を４５０℃の窒素雰囲
気の炉中に導入して１５分間のアニールを行い、ＣＦx
や遊離の弗素２２ａを、絶縁膜２２の外部へ拡散させ
た。
【００４３】次に第２の金属配線と第３の金属配線を接
続するためのヴィアホールを開口し、ＷＦ6 、ＳｉＨ4
ガスを用いてタングステンを選択的にヴィアホールへ堆
積し、プラグ２６を形成した。続いて第３の下地配線層
２０ａとして、第１の下地配線層と同様にＴｉ ５０ｎ
ｍ、ＴｉＮ ７０ｎｍの順にスパッタ法により堆積し
た。この下地配線層２０ａの上に本配線層２０ａとして
Ａｌ−Ｃｕ−Ｓｉ合金をスパッタ法により１２００ｎｍ
堆積して積層体の金属配線層を形成した。
【００４４】続いてこの積層体の金属配線層をリソグラ
フィ技術とＲＩＥ技術により加工し、第３の金属配線２
０を形成した。続いてシンター熱工程として４５０℃５
分の熱処理を行った。
【００４５】さらに第３の絶縁膜２４をＴＥＯＳ、酸素
（Ｏ2 ）ガスを用い、減圧プラズマ中にて４００℃で４
００ｎｍ堆積し、リードワイヤあるいはボンディングワ
イヤ接続用の開口部をリソグラフィ技術とＲＩＥ技術で
形成した。この結果、図１５に示すような３層の多層金
属配線部が得られた（但しリードワイヤ接続用開口部は
図示されていない）。このとき図１５のＢ−Ｂ’線に沿
った断面の各構成元素の濃度分布は図１７のように第２
の実施例と同様な結果を示した。このようにして形成さ
れた表面層の金属配線に対し、第２の実施例と同様にボ
ンディングテストを行い、ボンディングによるパッド剥
がれ不良が生じないことが確認された。
【００４６】多層配線の形成方法は上記実施例に限られ
るものではなく、種々の変形を採り得る。例えば３層配
線の第１層と第２層の配線層の間の絶縁層を第１の実施
例の方法で製作し、第２層と第３層の配線層間の絶縁層
を第２の実施例の方法を用いてもよい。
【００４７】以上Ｓｉ−Ｆ含有絶縁膜上に形成されたチ
タン系金属を下地層とする積層型配線層の接着強度を、
下地層に含まれる弗素濃度に着目して改良した。前記下
地層と前記絶縁膜との接着メカニズムをさらに解析した
結果次のような事実を発見した。図１の円Ｓで示された
金属配線下地層と絶縁膜の境界を拡大すると、図１８の
顕微鏡写真に示すように厚さ数ｎｍの反応層３０が介在
する。反応層３０は絶縁膜１５中に含まれるＳｉＯ2 と
下地層のＴｉが反応し、Ｔｉx Ｓｉy Ｏz なる反応物を
形成して構成されたものと思われる。本発明の実施例１
により得られた反応層と弗素除去処理を行わない従来技
術により得られた反応層の構成元素をＥＤＸにて分析し
たところ、表１に示す結果が得られた。
【００４８】
【表１】 また表１より、Ｓｉに対するＴｉの比率、およびＯに対
するＴｉの比率を算出したものを表２に示す。
【００４９】
【表２】 表２から、実施例１により得られた反応層においては、
Ｓｉに対するＴｉの比率が０．２以下（Ｔｉ／Ｓｉ＜
０．２）、Ｏに対するＴｉの比率も０．２以下（Ｔｉ／
Ｏ＜０．２）と非常に小さいことがわかる。一方弗素除
去をしない従来技術による反応層では、いずれの比率も
０．８以上と大きい。
【００５０】またボンデイング強度と前記反応層の厚さ
との関係を調査した結果、図１９に示す結果が得られれ
た。良好なボンディング状態と考えられている３ｇ以上
の強度は、３．５ｎｍ以下の反応層において得られてい
る。ボンディング強度が７．５ｇに対応する反応層の構
成元素比をＥＤＸ分析した結果を図２０に示す。反応層
におけるＴｉの量は、Ｓｉ，Ｏに対して１００％以下で
あることがわかる。ボンディング強度が１．５ｇに対応
する反応層の構成元素比をＥＤＸ分析した結果を図２１
に示す。反応層におけるＴｉの量は、Ｓｉ，Ｏの量を一
部を除き大幅に上回っていることがわかる。なお図２
０、２１において横軸は測定点の位置関係を模式的に表
したもので、実際の距離は表していない。反応層３０の
厚さは、図２０の場合で２〜３ｎｍ、図２１の場合で４
〜６ｎｍである。
【００５１】図２２は、図２０および図２１からＴｉ／
Ｓｉ、Ｔｉ／Ｏの値を算出して、本発明と弗素除去処理
を行わない従来技術との比較をしたものである。少なく
とも反応層の膜厚の中央部において、本発明による上記
２種の元素比率は１．０以下であり、従来品は１．０以
上である。すなわちＳｉとＯに対しＴｉの比率が小さい
反応層では接着強度が勝るという特徴的な関係が明らか
になった。このメカニズムは未だ明確ではないが、Ｔｉ
層に対するＦの拡散が大きく関係しているためと考えら
れる。以上の知見から下地層の接着強度を上げるために
は、前記反応層へのＦの拡散を防止すれば良いことが予
見された。以下の実施例は、このＦ拡散防止を達成する
ために前記実施例１ないし４とは異なる観点から考案さ
れたものである。 （実施例５）図２３に本発明の第５の実施例に係る半導
体装置の金属配線部部の拡大図を示す。図においてＳｉ
基板１１上に第１の絶縁膜（ＳｉＯ2 ）１２が形成さ
れ、その表面の１部に第１の金属配線１３が形成されて
いる。この金属配線１３はチタン系金属の下地層１３ａ
と例えばＡｌ−Ｃｕ−Ｓｉ合金の本配線層１３ｂとから
成る積層体の配線である。前記第１の絶縁膜１２のその
他の領域上には第２の絶縁膜１５が形成されている。こ
の絶縁膜１５はＳｉ−Ｆ基を含有するＳｉＯ2 膜であ
る。本実施例の特徴的なことは、この絶縁膜１５の上に
第１の弗素拡散抑制膜３１を形成することにある。この
弗素拡散抑制膜３１は、絶縁膜であっても導電膜であっ
てもよい。絶縁膜であれば、ＳｉＮ膜、ＳｉＨ4 系ガス
で成膜したＳｉＨ4 −ＳｉＯ2 膜、さらにＳｉＮ成膜中
に酸素を添加したＳｉＯＮ等が使用できる。導電膜であ
れば、多結晶シリコン膜、Ｗ系・Ｔｉ系・Ｃｏ系・Ｎｉ
系等の金属シリサイド膜、さらにＡｌ系・Ｃｕ系の金属
膜等があげられる。あるいはこれらの積層構造であって
もよい。
【００５２】弗素拡散抑制膜３１をボンディングワイヤ
接続用の配線領域（ボンディングパッド）となる部分の
下に選択的に配置するように加工した後、その上および
第２の絶縁膜１５の上に第３の絶縁膜１８がたとえばＳ
ｉＯ2 で形成されている。前記金属配線１３上には、ヴ
ィア配線として例えばタングステン（Ｗ）によるプラグ
１６が形成され、前記第２の絶縁膜１５および第３の絶
縁膜１８を貫通して、第３の絶縁膜１８の表面に電極が
引き出されている。
【００５３】前記絶縁膜１８上には第２の金属配線１７
が形成されており、その１部はプラグ１６に接続されて
いる。この金属配線１７もチタン系金属の下地層１７ａ
と例えばＡｌ−Ｃｕ−Ｓｉ合金の本配線１７ｂとから成
る積層体の配線である。この絶縁膜１８と金属配線１７
は第４の絶縁膜（パッシベーション膜）１９で覆われる
ことにより、表層金属配線部が構成される。
【００５４】上記の半導体装置は下記の方法により製造
された。まず第１実施例の図２（ａ）および図２（ｂ）
に示したと全く同じ方法で基板１１上に、第１の絶縁膜
１２、第１の金属配線１３、第２の絶縁膜１５が形成さ
れた。
【００５５】次に図２４（ｃ）に示すように、Ｓｉ−Ｆ
基１５ａを含有する第２の絶縁膜１５上に弗素拡散抑制
膜３１として、例えば絶縁膜ＳｉＮを減圧プラズマＣＶ
Ｄ法により２００ｎｍ堆積した。続いて、後に形成され
るボンディングワイヤ接続用のパッド部の下部となる領
域のみに前記ＳｉＮ膜を残すように、リソグラフィ技術
とＣＤＥもしくはＲＩＥ技術を用いて前記ＳｉＮ膜を加
工した。この弗素拡散抑制膜３１として、ＳｉＨ4 −Ｓ
ｉＯ2 膜やＳｉＯＮ膜あるいは多結晶シリコン膜や金属
膜を用いる場合も同様となり、リソグラフィ技術を用い
て、ボンデイングパッド下領域にのみこれらを選択的に
配置するように加工される。続いて、ＴＥＯＳ、酸素
（Ｏ2 ）ガスを用いて第３の絶縁膜１８を減圧プラズマ
中にて３００ｎｍ堆積した。
【００５６】次に図２４（ｄ）に示すように第１の金属
配線と第２の金属配線を接続するためのヴィアホールを
開口し、ＷＦ6 、ＳｉＨ4 ガスを用いてタングステンを
選択的にヴィアホールへ堆積し、プラグ１６を形成し
た。続いて第２の下地金属層１７ａとして、第１の下地
配線層と同様にＴｉ ５０ｎｍ、ＴｉＮ ７０ｎｍの順
にスパッタ法により堆積した。この下地配線層１７ａの
上に本配線層１７ｂとしてＡｌ−Ｃｕ−Ｓｉ合金をスパ
ッタ法により１２００ｎｍ堆積して積層体の金属配線層
を形成した。続いてこの積層体の金属配線層をリソグラ
フィ技術とＲＩＥ技術により加工し、第２の金属配線１
７を形成した。続いてシンター熱工程として４５０℃５
分の熱処理を行った。
【００５７】さらに第４の絶縁膜１９をＴＥＯＳ、酸素
（Ｏ2 ）ガスを用い、減圧プラズマ中にて４００℃で４
００ｎｍ堆積し、ボンディングワイヤ接続用の開口部３
２をリソグラフィ技術とＲＩＥ技術で形成した。この結
果図２３に示す表面金属配線部が得られた。
【００５８】上記のようにして得られた第２の金属配線
１７と第３の絶縁膜１８の界面近傍を解析したところ、
図１８に示したような反応層３０が形成されているのが
確認された。反応層の厚みは、図２４（ｄ）のＣ−Ｃ’
線においては、２．６ｎｍ、Ｄ−Ｄ’線においては４．
１ｎｍであった。また反応層における構成元素の比率を
ＥＤＸで分析したところ、Ｃ−Ｃ’線の反応層の膜厚中
央部においてはＴｉ／ＳｉおよびＴｉ／Ｏ構成比率がい
ずれも０．３程度と小さいのに対し、Ｄ−Ｄ’線の反応
層においては、いずれも１より大きかった。即ちＴｉと
ＳｉＯ2 の密着性を高めたい領域（ボンデイングパッド
領域）において、Ｔｉの構成比率が小さくなっているの
が確認された。また図１８のＴｉ下地層１７ａおよび反
応層３０中の弗素濃度を調べたところ、１×１０20atom
s/cm3 未満であった。
【００５９】このような濃度分布を有する半導体装置
を、超音波ボンディング試験に供した。ＩＣチップ上に
設けられた、上記第２の金属配線１７と同一構成のボン
ディングパッド（５０×８０μｍ）と、このＩＣチップ
が搭載されたパッケージ部品と端子との間に、線径２５
μｍの金属線を所定の超音波出力、荷重のもとにワイヤ
ボンディングを行った。１００個のボンディングワイヤ
に対し引張試験を実施し、ボンディングパッドと絶縁膜
１８との界面で発生する剥がれ不良の有無を調べたとこ
ろ、剥がれ不良は皆無であった。この結果よりＴｉ／Ｓ
ｉおよびＴｉ／Ｏ構成比率が１．０より小となる技術を
用いることにより、金属配線下地層１７ａと絶縁層１８
の密着性を向上させる上で効果があることが明かになっ
た。 （実施例６）次に図２５に本発明の第６の実施例に係る
半導体装置の金属配線部部の拡大図を示す。図２５にお
いてシリコン基板１１上に第１の絶縁膜（ＳｉＯ2 ）１
２が形成され、その表面の１部に第１の金属配線１３が
形成されている。この金属配線１３はチタン系金属の下
地層１３ａと例えばＡｌ−Ｃｕ−Ｓｉ合金の本配線１３
ｂとから成る積層体の配線である。前記第１の絶縁膜１
２のその他の領域上には第２の絶縁膜１５が形成されて
いる。この絶縁膜１５はＳｉ−Ｆ基１５ａを含有するＳ
ｉＯ2 膜である。本実施例の特徴的なことは、この絶縁
膜１５を部分的に除去することにある。ＴｉとＳｉＯ2
の密着性を高めたい領域であるボンディングワイヤ接続
用配線領域となる部分の前記絶縁膜１５をリソグラフィ
技術とＣＤＥもしくはＲＩＥ技術等により、前記領域で
の前記絶縁膜１５の一部あるいは全部を選択的に除去す
る。例えば絶縁膜１５の通常の厚みが８００ｎｍである
場合に、ボンディングパッド下の領域では、６００ｎｍ
分除去する。絶縁膜１５の厚みを全体的に薄くすること
も考えられるが、配線層間のキャパシタンスが増加して
高速動作に支障がでるので、ボンディングパッド下のみ
薄くするのが望ましい。ボンディングパッド下の絶縁膜
の望ましい膜厚は、１００ないし６００ｎｍであり、さ
らに望ましくは２００ないし５００ｎｍである。
【００６０】上記の半導体装置は下記の方法により製造
された。まず第１実施例の図２（ａ）および図２（ｂ）
に示したと全く同じ方法で基板１１上に、第１の絶縁膜
１２、第１の金属配線１３、第２の絶縁膜１５が形成さ
れた。ただし本実施例では第２の絶縁膜１５の膜厚を８
００ｎｍとした。
【００６１】次に図２６（ｃ）に示すように、後にボン
ディングパッドが形成される領域の下となる部分の前記
絶縁膜１５をリソグラフィ技術とＣＤＥもしくはＲＩＥ
技術等により、６００ｎｍ選択的に除去する。続いてＴ
ＥＯＳ、酸素（Ｏ2 ）ガスを用いて第３の絶縁膜１８を
減圧プラズマ中にて３００ｎｍ堆積した。
【００６２】次に図２６（ｄ）に示すように第１の金属
配線と第２の金属配線を接続するためのヴィアホールを
開口し、ＷＦ6 、ＳｉＨ4 ガスを用いてタングステンを
選択的にヴィアホールへ堆積し、プラグ１６を形成し
た。続いて第２の下地金属層１７ａとして、第１の下地
配線層と同様にＴｉ ５０ｎｍ、ＴｉＮ ７０ｎｍの順
にスパッタ法により堆積した。この下地配線層１７ａの
上に本配線層１７ｂとしてＡｌ−Ｃｕ−Ｓｉ合金をスパ
ッタ法により１２００ｎｍ堆積して積層体の金属配線層
を形成した。続いてこの積層体の金属配線層をリソグラ
フィ技術とＲＩＥ技術により加工し、第２の金属配線１
７を形成した。続いてシンター熱工程として４５０℃５
分の熱処理を行った。
【００６３】さらに第４の絶縁膜１９をＴＥＯＳ、酸素
（Ｏ2 ）ガスを用い、減圧プラズマ中にて４００℃で４
００ｎｍ堆積し、ボンディングワイヤ接続用の開口部３
２をリソグラフィ技術とＲＩＥ技術で形成した。この結
果図２５に示す表面金属配線部が得られた。
【００６４】上記のようにして得られた第２の金属配線
１７と第３の絶縁膜１８の界面近傍を解析したところ、
図１８に示したような反応層３０が形成されているのが
確認された。反応層の厚みは、図２５のＥ−Ｅ’線にお
いては、２．７ｎｍ、Ｆ−Ｆ’線においては４．０ｎｍ
であった。また反応層における構成元素の比率をＥＤＸ
で分析したところ、Ｅ−Ｅ’線の反応層においてはＴｉ
／ＳｉおよびＴｉ／Ｏ構成比率がいずれも０．３程度と
小さいのに対し、Ｆ−Ｆ’線の反応層においては、いず
れも１より大きかった。即ちＴｉとＳｉＯ2 の密着性を
高めたい領域において、Ｔｉの構成比率が小さくなって
いるのが確認された。
【００６５】このような濃度分布を有する半導体装置
を、超音波ボンディング試験に供した。ＩＣチップ上に
形成された、上記第２の金属配線１７と同一構成のボン
ディングパッド（５０×８０μｍ）と、このＩＣチップ
が搭載されたパッケージ部品の端子との間に、線径２５
μｍの金属線を所定の超音波出力、荷重のもとにワイヤ
ボンディングを行った。１００個のボンディングワイヤ
に対し引張試験を実施し、ボンディングパッドと絶縁膜
１８との界面で発生する剥がれ不良の有無を調べたとこ
ろ、剥がれ不良は皆無であった。この結果よりＳｉ−Ｆ
基を含有する絶縁膜１５の膜厚を減少させることによっ
ても、金属配線下地層１７ａと絶縁層１８の密着性を向
上させる上で効果があることが明かになった。これは、
拡散の元になる弗素の含有量が、薄い膜厚の層ではもと
もと少ないことに依る。
【００６６】なお本発明は上記実施例に限定されるもの
ではなく、配線層が３層以上の多層配線においては、表
面配線層のみ第５もしくは第６の実施例の方法を用い、
他の下層は実施例１ないし４の方法あるいは従来技術に
よって多層配線を構成してもよい。また実施例５と６の
製造方法において、Ｓｉ−Ｆ含有絶縁膜１５と金属配線
１７の間にＳｉ−Ｆを含有しない絶縁膜１８を介在させ
たが、これを省略することもできる。ただし弗素の金属
配線層１７中への拡散を確実に抑制するためには、Ｓｉ
ーＦを含有しない絶縁膜１８を介在させることが望まし
い。
【００６７】また、上記実施例では、シリコン基板を用
いた例を示したが、基板はシリコンに限られるものでは
なく、ＳＯＩ基板やＳＯＳ基板であってもよい。
【００６８】
【発明の効果】上記の通り本発明では、Ｓｉ−Ｆ含有絶
縁膜に対し、（１）加熱処理あるいはプラズマ処理を行
って遊離弗素や結合エネルギーが不安定状態をとる弗素
化合結合基を除去する、（２）前記絶縁膜上に弗素拡散
抑制膜を設ける、（３）前記絶縁膜の膜厚を薄くすると
いった加工を行い、その後この絶縁膜上にＴｉを含む金
属配線を形成している。この結果このＴｉと絶縁膜の界
面での弗素濃度を１×１０20atoms/cm3 未満とすること
により、あるいはその界面に形成される反応層において
ＳｉおよびＯに対するＴｉの比率を１．０以下とするこ
とにより、絶縁膜とＴｉ系金属配線層との密着性を向上
し、両者間において剥がれ等が生じない信頼性の高い半
導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体装置の要部
断面図。
【図２】本発明の第１の実施例に係る製造方法を段階的
に示した半導体装置の断面図。
【図３】本発明の第１の実施例に係る製造方法の図２に
続く段階を示した半導体装置の断面図。
【図４】図１のＡ−Ａ’線に沿った断面における構成元
素の濃度プロファイル。
【図５】本発明の第２の実施例に係る半導体装置の要部
断面図。
【図６】本発明の第２の実施例に係る製造方法を段階的
に示した半導体装置の断面図。
【図７】本発明の第２の実施例に係る製造方法の図６に
続く段階を示した半導体装置の断面図。
【図８】図５のＡ−Ａ’線に沿った断面における構成元
素の濃度プロファイル。
【図９】第２の実施例におけるチタンとシリコン酸化膜
界面における弗素濃度とボンディングパッド剥がれ発生
率との関係を示すグラフ。
【図１０】本発明の第３の実施例に係る半導体装置の要
部断面図。
【図１１】本発明の第３の実施例に係る製造方法を示し
た半導体装置の断面図。
【図１２】本発明の第３の実施例に係る製造方法の図１
１に続く段階を示した半導体装置の断面図。
【図１３】図１０のＢ−Ｂ’線に沿った断面における構
成元素の濃度プロファイル。
【図１４】本発明の第４の実施例に係る半導体装置の要
部断面図。
【図１５】本発明の第４の実施例に係る製造方法を示し
た半導体装置の断面図。
【図１６】本発明の第４の実施例に係る製造方法の図１
５に続く段階を示した半導体装置の断面図。
【図１７】図１４のＢ−Ｂ’線に沿った断面における構
成元素の濃度プロファイル。
【図１８】絶縁層と金属配線下地層との界面に形成され
た反応層を示す顕微鏡写真。
【図１９】ボンディング強度と反応層の厚さとの関係を
示したグラフ。
【図２０】実施例１における絶縁層・下地層界面におけ
る主要元素の構成比を示したグラフ。
【図２１】従来技術における絶縁層・下地層界面におけ
る主要元素の構成比を示したグラフ。
【図２２】絶縁層・下地層界面におけるＴｉのＳｉ、Ｏ
に対する比率を、本発明と従来技術を比較して示したグ
ラフ。
【図２３】本発明の第５の実施例に係わる半導体装置の
要部断面図。
【図２４】本発明の第５の実施例に係る製造方法の一部
を示した半導体装置の断面図。
【図２５】本発明の第６の実施例に係わる半導体装置の
要部断面図。
【図２６】本発明の第６の実施例に係る製造方法の一部
を示した半導体装置の断面図。
【図２７】従来技術に係る半導体装置の要部断面と金属
配線の剥がれを説明した図。
【図２８】図２７のＡ−Ａ’線に沿った断面における構
成元素の濃度プロファイル。
【符号の説明】
１１…シリコン基板、１２…第１の絶縁層、１３…第１
の金属配線、１３ａ…第１の下地配線層、１３ｂ… 第
１の本配線層、１５…第２の絶縁層、１５ａ…Ｓｉ−Ｆ
結合基、１６…プラグ、１７…第２の金属配線、１７ａ
…第２の下地配線層、１７ｂ…第２の本配線層、１９…
第３の絶縁層、３０…反応層、３１…弗素拡散抑制膜

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 この基板の上部に形成されたＳｉ−Ｆ結合基を含有する
    絶縁膜と、 この絶縁膜上に形成されたチタン系金属配線層を有し、 前記チタン系金属配線層における弗素濃度が、１×１０
    20atoms/cm3 未満であることを特徴とする半導体装置。
  2. 【請求項２】 前記絶縁膜中の弗素濃度が、膜厚方向で
    略均一であることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記絶縁膜中の弗素濃度が、前記下地層
    より離れるに従って大となる分布を有することを特徴と
    する請求項１記載の半導体装置。
  4. 【請求項４】 前記絶縁膜は、その膜中の弗素濃度が１
    ×１０21atoms/cm3以上である領域を有することを特徴
    とする請求項１、２または３に記載の半導体装置。
  5. 【請求項５】 前記絶縁膜が単層膜であることを特徴と
    する請求項１、２または３に記載の半導体装置。
  6. 【請求項６】 前記絶縁膜が積層膜であることを特徴と
    する請求項１、２または３に記載の半導体装置。
  7. 【請求項７】 前記絶縁膜が炭素を含有することを特徴
    とする請求項１、２、３または４に記載の半導体装置。
  8. 【請求項８】 前記チタン系金属配線層がチタン窒化物
    からなり、このチタン窒化物の膜中の弗素濃度が２×１
    ０18atoms/cm3 未満となることを特徴とする請求項１、
    ２、３、４、５または６記載の半導体装置。
  9. 【請求項９】 基板と、 この基板の上部に形成されたＳｉ−Ｆ結合基を含有する
    絶縁膜と、 この絶縁膜上に形成されたチタン系金属配線層を有し、 前記絶縁膜と前記下地層との間に、少なくともチタン、
    シリコン、および酸素を含む反応層が形成され、前記反
    応層は少なくとも前記反応層の膜厚の中央部において、
    チタン濃度がシリコンおよび酸素のいずれの濃度に対し
    ても１以下である部分を含むことを特徴とする半導体装
    置。
  10. 【請求項１０】 前記反応層中のチタン濃度がシリコン
    および酸素のいずれの濃度に対しても１以下である部分
    が、ボンディングパッド下であることを特徴とする請求
    項９に記載の半導体装置。
  11. 【請求項１１】 前記反応層中のチタン濃度がシリコン
    および酸素のいずれの濃度に対しても１以下である部分
    が含有する弗素濃度、および前記金属配線中の弗素濃度
    が、１×１０20atoms/cm3 未満であることを特徴とする
    請求項９に記載の半導体装置。
  12. 【請求項１２】 前記反応層中のチタン濃度がシリコン
    および酸素のいずれの濃度に対しても１以下である部分
    の平均膜厚が、３．５ｎｍ以下であることを特徴とする
    請求項９、１０、または１１に記載の半導体装置。
  13. 【請求項１３】 前記反応層中のチタン濃度がシリコン
    および酸素のいずれの濃度に対しても１以下である部分
    は、その直下に弗素拡散抑制膜を具備することを特徴と
    する請求項９、１０、１１、または１２に記載の半導体
    装置。
  14. 【請求項１４】 前記弗素拡散抑制膜は、シリコン、シ
    リコン窒化物、シリコン酸化物、金属およびこれらの積
    層物のいずれか１つからなることを特徴とする請求項１
    ３に記載の半導体装置。
  15. 【請求項１５】 前記反応層中のチタン濃度がシリコン
    および酸素のいずれの濃度に対しても１以下である部分
    は、その直下の前記絶縁膜の膜厚が他の部分の膜厚より
    も薄いことを特徴とする請求項９、１０、１１、または
    １２に記載の半導体装置。
  16. 【請求項１６】 基板上にＳｉ−Ｆ結合基を含む絶縁膜
    を形成する工程と、 前記絶縁膜に熱処理を施して、遊離した弗素およびその
    化合物を前記絶縁膜外部へ拡散させる工程と、 前記絶縁膜上にチタン系金属配線層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 第１領域および第２領域を有する基板
    と、 前記基板上に形成され、前記第１領域上で第１の膜厚を
    有し、前記第２領域上で前記第１の膜厚よりも大なる第
    ２の膜厚を有し、Ｓｉ−Ｆ結合基を含有する第１の絶縁
    膜と、 前記第１の絶縁膜上に形成されたチタン系金属配線層
    と、 前記第１領域上の前記金属配線上に形成され、ボンディ
    ングパッドを規定する開口を有する第２の絶縁膜と、 を具備することを特徴とする半導体装置。
JP24397395A 1994-09-01 1995-08-30 半導体装置およびその製造方法 Expired - Fee Related JP3535280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24397395A JP3535280B2 (ja) 1994-09-01 1995-08-30 半導体装置およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6-208728 1994-09-01
JP20872894 1994-09-01
JP7-85989 1995-03-20
JP8598995 1995-03-20
JP24397395A JP3535280B2 (ja) 1994-09-01 1995-08-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002012087A Division JP4295943B2 (ja) 1994-09-01 2002-01-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH08321547A true JPH08321547A (ja) 1996-12-03
JP3535280B2 JP3535280B2 (ja) 2004-06-07

Family

ID=26427011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24397395A Expired - Fee Related JP3535280B2 (ja) 1994-09-01 1995-08-30 半導体装置およびその製造方法

Country Status (7)

Country Link
US (3) US5753975A (ja)
EP (3) EP0949676B1 (ja)
JP (1) JP3535280B2 (ja)
KR (1) KR0172205B1 (ja)
CN (1) CN1069446C (ja)
DE (3) DE69533233D1 (ja)
TW (1) TW350135B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005291A (en) * 1997-08-22 1999-12-21 Nec Corporation Semiconductor device and process for production thereof

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
US6268657B1 (en) * 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
JPH09129727A (ja) * 1995-10-30 1997-05-16 Nec Corp 半導体装置及びその製造方法
JPH09172072A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置及びその製造方法
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3305211B2 (ja) 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
US6828230B2 (en) 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
KR100278657B1 (ko) * 1998-06-24 2001-02-01 윤종용 반도체장치의금속배선구조및그제조방법
JP3450713B2 (ja) * 1998-07-21 2003-09-29 富士通カンタムデバイス株式会社 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US5994778A (en) * 1998-09-18 1999-11-30 Advanced Micro Devices, Inc. Surface treatment of low-k SiOF to prevent metal interaction
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP3230667B2 (ja) * 1998-11-17 2001-11-19 日本電気株式会社 半導体装置の配線構造
US6444593B1 (en) 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6444295B1 (en) 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness
US6166427A (en) * 1999-01-15 2000-12-26 Advanced Micro Devices, Inc. Integration of low-K SiOF as inter-layer dielectric for AL-gapfill application
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6372291B1 (en) * 1999-12-23 2002-04-16 Applied Materials, Inc. In situ deposition and integration of silicon nitride in a high density plasma reactor
JP3425582B2 (ja) * 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3574383B2 (ja) * 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
JP5953974B2 (ja) * 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US10153175B2 (en) * 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612557A (en) * 1986-10-27 1997-03-18 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
KR0131439B1 (ko) * 1992-11-24 1998-04-14 나카무라 타메아키 반도체장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005291A (en) * 1997-08-22 1999-12-21 Nec Corporation Semiconductor device and process for production thereof

Also Published As

Publication number Publication date
KR0172205B1 (ko) 1999-03-30
US5874779A (en) 1999-02-23
EP0949677A1 (en) 1999-10-13
EP0700087B1 (en) 2002-03-13
EP0700087A2 (en) 1996-03-06
EP0949677B1 (en) 2004-06-30
DE69525795T2 (de) 2002-10-24
EP0949676B1 (en) 2005-11-23
KR960012327A (ko) 1996-04-20
CN1069446C (zh) 2001-08-08
EP0949676A1 (en) 1999-10-13
DE69533233D1 (de) 2004-08-05
US6046502A (en) 2000-04-04
DE69534636D1 (de) 2005-12-29
US5753975A (en) 1998-05-19
TW350135B (en) 1999-01-11
DE69534636T2 (de) 2006-08-10
EP0700087A3 (en) 1997-01-08
JP3535280B2 (ja) 2004-06-07
CN1132935A (zh) 1996-10-09
DE69525795D1 (de) 2002-04-18

Similar Documents

Publication Publication Date Title
JP3535280B2 (ja) 半導体装置およびその製造方法
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
JP4288251B2 (ja) 半導体相互接続構造体を形成する方法
US7833901B2 (en) Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer
US7538434B2 (en) Copper interconnection with conductive polymer layer and method of forming the same
US6607978B2 (en) Method of making a semiconductor device with alloy film between barrier metal and interconnect
US20070145591A1 (en) Semiconductor device and manufacturing method therof
US20120142188A1 (en) Anchored damascene structures
WO2006046487A1 (ja) 半導体装置および半導体装置の製造方法
JP4558272B2 (ja) 低誘電率技術における銅バイア用のクロム接着層
US6004887A (en) Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JP2002203899A (ja) 銅相互接続構造の形成方法
JP4558273B2 (ja) 低誘電率技術における銅のバイア
US20030190801A1 (en) Method for forming a metal extrusion free via
JP4295943B2 (ja) 半導体装置
JP2004253780A (ja) 半導体装置およびその製造方法
JPH10335461A (ja) 半導体装置及び半導体装置の製造方法
JP2004253781A (ja) 半導体装置およびその製造方法
JP2004241735A (ja) 半導体装置
JP2000068275A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees