JPH0831705B2 - Ｅｍｉ抑制回路カード - Google Patents
Ｅｍｉ抑制回路カードInfo
- Publication number
- JPH0831705B2 JPH0831705B2 JP3162416A JP16241691A JPH0831705B2 JP H0831705 B2 JPH0831705 B2 JP H0831705B2 JP 3162416 A JP3162416 A JP 3162416A JP 16241691 A JP16241691 A JP 16241691A JP H0831705 B2 JPH0831705 B2 JP H0831705B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage supply
- layer
- conductive layer
- circuit card
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Description
【産業上の利用分野】本発明は、同相モードの電磁妨害
ノイズ（ＥＭＩ）を抑制できる多層回路カードに関す
る。
ノイズ（ＥＭＩ）を抑制できる多層回路カードに関す
る。
【従来の技術】電子製品が放射する電磁妨害ノイズ（Ｅ
ＭＩ）は電子製品の電磁放射規格を制定する国内外の取
締機関によって規制されている。製品が、適用する電磁
放射規格に合致しない場合は、製造業者は高額な罰金を
科せられ、最悪の場合は市場から製品を回収しなければ
ならない。このような不都合を避けるために製造業者の
多くは製品を市場に流通させる前に製品を試験するＥＭ
Ｉ専用の設備を設ける。これらの設備には費用がかか
り、担当の作業者は設備を操作するのにＥＭＩに熟知す
る個人的な訓練を要する。新製品を市場に出荷した後で
さえ、異なるシステムによる使用でも大丈夫なのか、或
いは新機能を追加した場合でも大丈夫なのか、製品を再
検定しなければならない。製品の検定、及び再検定には
熟練技術者及び試験設備が必要で作業時間も増加する。
あらゆることを考慮しても製品の検定、再検定には費用
がかかり、将来にはさらに負担増となるであろう。ＥＭ
Ｉ放射の主なる発生源はシステム・ケーブルの同相モー
ド電流と考えられる。同相モード電流は回路基板又はカ
ード上の数千のデジタル回路によって起こり、ほとんど
の場合、これらの回路の同時的なスイッチ動作によって
生じる。回路のスイッチ動作によってカードの電源電圧
面と接地面間にある高Ｑ値の並列共振回路が大サージ電
流を発生する。従来の同相モード電流問題に対する解決
方法はデジタル論理回路を減結合させることであった。
この方法は、各モジュールの各電圧供給ピンとＶｃｃ電
圧供給面／接地面との間にインダクタ及びバイパス・キ
ャパシタの直列回路を結線するか、又はバイパス・キャ
パシタのみを結線するかであった。このような減結合に
よる解決法は雑音発生源の問題を抑制することでは正し
い方向に一歩進んだ。この方法が完全な効果を達成する
ためには、カード又は基板上の各能動素子毎に個別の減
結合ネットワークを必要としていた。しかし、非常に多
数の全能動素子に対し独立した減結合ネットワークを備
えることは実施不可能であり、高コストである。仮に少
数の素子に減結合ネットワークを備えても、逆にノイズ
を発生させると考えられ、バイパス・キャパシタのみが
どこかに使用される程度である。この手法では一般に不
十分であり、逆にノイズ対策に別の手法を必要とする結
果となる。接地分離方法は従来技術で使用された別の手
法である。この手法では非常に低いインピーダンスを経
て孤立接地面に大きな接地用シンク（金属又は金属被覆
キャビネット）を結合する。この方法では全カードのケ
ーブル・コネクタは、孤立接地用として同じ区域に位置
しなければならず、及び金属製シンクに結線する余裕が
なくてはならない。この手法は全ケーブルが常に同じ位
置になるとは限らないので適切な方法とはいえない。従
来技術の問題を解決する他の方法は障害発生ケーブルに
大きなフェライト・コアを設けることである。この方法
の効果は減衰が通常４〜６ｄＢ以下という点で制限され
る。しかも、米国連邦通信委員会（ＦＣＣ）では販売者
が全ケーブルにフェライト・コア製品を取り付けない限
りこの方式の販売を禁止している。これは使用者がケー
ブルを選ぶということから必ずしも実用的とはいえな
い。最後に、従来技術で使用された他の手法に平衡／不
平衡変成器方法がある。この手法では平衡／不平衡変成
器をカードに搭載する。この手法では一般に効果は４ｄ
Ｂ以下で、障害発生ケーブルの全ての電線を装置の中に
通す必要があり実用的ではない。さらに各電線はトレー
ス用として入力／出力のピンを各１本備えなければなら
ない。これらの実施は大きなケーブルには不向きで通
常、電線数は８〜１０本程度に制限される。さらに、同
じ方法で全システム・ケーブルを均等に抑制しなけれ
ば、ノイズ・エネルギは抑制されたケーブルをバイパス
する傾向にある。しかも、どのケーブルでも長さが変わ
るとこの方法による抑制効果は全体の振動数スペクトル
で変化し、システムは一般に異種の故障周波数を示す。
ＭＩ）は電子製品の電磁放射規格を制定する国内外の取
締機関によって規制されている。製品が、適用する電磁
放射規格に合致しない場合は、製造業者は高額な罰金を
科せられ、最悪の場合は市場から製品を回収しなければ
ならない。このような不都合を避けるために製造業者の
多くは製品を市場に流通させる前に製品を試験するＥＭ
Ｉ専用の設備を設ける。これらの設備には費用がかか
り、担当の作業者は設備を操作するのにＥＭＩに熟知す
る個人的な訓練を要する。新製品を市場に出荷した後で
さえ、異なるシステムによる使用でも大丈夫なのか、或
いは新機能を追加した場合でも大丈夫なのか、製品を再
検定しなければならない。製品の検定、及び再検定には
熟練技術者及び試験設備が必要で作業時間も増加する。
あらゆることを考慮しても製品の検定、再検定には費用
がかかり、将来にはさらに負担増となるであろう。ＥＭ
Ｉ放射の主なる発生源はシステム・ケーブルの同相モー
ド電流と考えられる。同相モード電流は回路基板又はカ
ード上の数千のデジタル回路によって起こり、ほとんど
の場合、これらの回路の同時的なスイッチ動作によって
生じる。回路のスイッチ動作によってカードの電源電圧
面と接地面間にある高Ｑ値の並列共振回路が大サージ電
流を発生する。従来の同相モード電流問題に対する解決
方法はデジタル論理回路を減結合させることであった。
この方法は、各モジュールの各電圧供給ピンとＶｃｃ電
圧供給面／接地面との間にインダクタ及びバイパス・キ
ャパシタの直列回路を結線するか、又はバイパス・キャ
パシタのみを結線するかであった。このような減結合に
よる解決法は雑音発生源の問題を抑制することでは正し
い方向に一歩進んだ。この方法が完全な効果を達成する
ためには、カード又は基板上の各能動素子毎に個別の減
結合ネットワークを必要としていた。しかし、非常に多
数の全能動素子に対し独立した減結合ネットワークを備
えることは実施不可能であり、高コストである。仮に少
数の素子に減結合ネットワークを備えても、逆にノイズ
を発生させると考えられ、バイパス・キャパシタのみが
どこかに使用される程度である。この手法では一般に不
十分であり、逆にノイズ対策に別の手法を必要とする結
果となる。接地分離方法は従来技術で使用された別の手
法である。この手法では非常に低いインピーダンスを経
て孤立接地面に大きな接地用シンク（金属又は金属被覆
キャビネット）を結合する。この方法では全カードのケ
ーブル・コネクタは、孤立接地用として同じ区域に位置
しなければならず、及び金属製シンクに結線する余裕が
なくてはならない。この手法は全ケーブルが常に同じ位
置になるとは限らないので適切な方法とはいえない。従
来技術の問題を解決する他の方法は障害発生ケーブルに
大きなフェライト・コアを設けることである。この方法
の効果は減衰が通常４〜６ｄＢ以下という点で制限され
る。しかも、米国連邦通信委員会（ＦＣＣ）では販売者
が全ケーブルにフェライト・コア製品を取り付けない限
りこの方式の販売を禁止している。これは使用者がケー
ブルを選ぶということから必ずしも実用的とはいえな
い。最後に、従来技術で使用された他の手法に平衡／不
平衡変成器方法がある。この手法では平衡／不平衡変成
器をカードに搭載する。この手法では一般に効果は４ｄ
Ｂ以下で、障害発生ケーブルの全ての電線を装置の中に
通す必要があり実用的ではない。さらに各電線はトレー
ス用として入力／出力のピンを各１本備えなければなら
ない。これらの実施は大きなケーブルには不向きで通
常、電線数は８〜１０本程度に制限される。さらに、同
じ方法で全システム・ケーブルを均等に抑制しなけれ
ば、ノイズ・エネルギは抑制されたケーブルをバイパス
する傾向にある。しかも、どのケーブルでも長さが変わ
るとこの方法による抑制効果は全体の振動数スペクトル
で変化し、システムは一般に異種の故障周波数を示す。
【発明が解決しようとする課題】本発明は従来の方法よ
りも効果のある多層回路カード又は回路基板（本明細書
中、多層回路カードと総称する）を提供することを目的
とする。本発明の他の目的は同相のモードのノイズを発
生源で抑制する多層回路カードを提供することである。
りも効果のある多層回路カード又は回路基板（本明細書
中、多層回路カードと総称する）を提供することを目的
とする。本発明の他の目的は同相のモードのノイズを発
生源で抑制する多層回路カードを提供することである。
【課題を解決するための手段】上記目的、及び他の目的
は高周波のみに直列インピーダンスを加えることにより
達成できる。これは接地回路に対する基板電圧の“Ｑ”
を低くする。具体的には、電源電圧供給導電面よりも高
い透磁率と抵抗率の両方又は一方を示す稍々、導電性の
損失物質層を電圧供給面Ｖｃｃに直接付着する。損失物
質層は、基準電圧供給面、即ち接地面、から隔離され
る。Ｖｃｃ電圧面のエネルギ蓄積キャパシタからの直流
成分及び低周波成分電流は、損失なしで電圧面、例えば
銅面中、を流れる。表皮効果により高周波電流は損失物
質層中を流れ減衰される。減衰程度は損失物質の抵抗率
と透磁率及び絶緑層の厚さＴ1で決まる。損失物質層の
厚さもＴ2又、低ノイズ周波数においては重要である。
本発明による多層回路カードは、基準電圧供給導電層上
に絶緑層を介して電源電圧供給導電層を有し、その電源
電圧供給導電層の上方に絶緑保持された複数の各能動素
子をスルー・ホール接続を介して上記各電圧供給導電層
に相互接続するための回路カード多層であって、上記電
源電圧供給導電層の表面には、上記絶緑層との境面にお
いて、透磁率及び抵抗率の一方又は両方が上記導電層よ
りも高い低導電性の損失物質層が付着されており、同相
モード・ノイズに対応する高周波電流成分の大部分が表
皮効果により損失物質層中を流れて減衰して同相モード
・ノイズを抑制できることを特徴とする。この損失物質
は、導電性ファイバ（例えば、銅、ニッケル、鉄又はそ
の合金）、磁性充填物（例えば、ニッケル、鉄、ニッケ
ル／鉄合金）及びバインダ（例えば、エポキシ、ウレタ
ン、セルローズ、アセテート）から成るペーストから構
成され、このペーストは、電源電圧供給導電層の表面に
塗付又はスクリーン印刷される。この損失物質層の厚さ
が隣接した絶緑層の厚さ以上の場合に好結果が得られ
た。（図４及び図６を参照されたい。）
は高周波のみに直列インピーダンスを加えることにより
達成できる。これは接地回路に対する基板電圧の“Ｑ”
を低くする。具体的には、電源電圧供給導電面よりも高
い透磁率と抵抗率の両方又は一方を示す稍々、導電性の
損失物質層を電圧供給面Ｖｃｃに直接付着する。損失物
質層は、基準電圧供給面、即ち接地面、から隔離され
る。Ｖｃｃ電圧面のエネルギ蓄積キャパシタからの直流
成分及び低周波成分電流は、損失なしで電圧面、例えば
銅面中、を流れる。表皮効果により高周波電流は損失物
質層中を流れ減衰される。減衰程度は損失物質の抵抗率
と透磁率及び絶緑層の厚さＴ1で決まる。損失物質層の
厚さもＴ2又、低ノイズ周波数においては重要である。
本発明による多層回路カードは、基準電圧供給導電層上
に絶緑層を介して電源電圧供給導電層を有し、その電源
電圧供給導電層の上方に絶緑保持された複数の各能動素
子をスルー・ホール接続を介して上記各電圧供給導電層
に相互接続するための回路カード多層であって、上記電
源電圧供給導電層の表面には、上記絶緑層との境面にお
いて、透磁率及び抵抗率の一方又は両方が上記導電層よ
りも高い低導電性の損失物質層が付着されており、同相
モード・ノイズに対応する高周波電流成分の大部分が表
皮効果により損失物質層中を流れて減衰して同相モード
・ノイズを抑制できることを特徴とする。この損失物質
は、導電性ファイバ（例えば、銅、ニッケル、鉄又はそ
の合金）、磁性充填物（例えば、ニッケル、鉄、ニッケ
ル／鉄合金）及びバインダ（例えば、エポキシ、ウレタ
ン、セルローズ、アセテート）から成るペーストから構
成され、このペーストは、電源電圧供給導電層の表面に
塗付又はスクリーン印刷される。この損失物質層の厚さ
が隣接した絶緑層の厚さ以上の場合に好結果が得られ
た。（図４及び図６を参照されたい。）
【実施例】図１は本発明によるプリント多層回路カード
の断面図である。プリント回路カードは、最上部の信号
面１、絶緑層２、銅材のＶｃｃ電圧供給面３、損失導電
性物質層４、絶緑相５、接地電圧供給面、即ち、接地面
６、絶緑層７、最下部の信号面８、能動素子１４に対す
る電源電圧供給用スルー・ホール接続９、接地用スルー
・ホール接続１０、及びこれらの各スルー・ホール接続
を能動素子１４へ相互接続するための導電性リード１
２、即ち電源接続ピン及び接地接続ピン１２、を含む。
バイパス・キャパシタ１６は導電性リード１８によって
接地面６とＶｃｃ電圧供給面３にそれぞれ相互接続され
ている。図１は、最上部及び最下部の２つの信号面並び
にＶｃｃ／接地の２つの電圧供給面から成るカードの構
成であることがわかる。しかしながら、この構成は単に
例示であり本発明の適用範囲を限定するものではない。
本発明は他の多層回路カード（又は基板）でも動作す
る。さらに図１を参照すると、損失物質層４を除いて全
プリント回路層は標準プリント回路と同一構造である。
損失物質層４はある程度導電性があり、銅製のＶｃｃ電
圧供給面、即ち、電圧面（層３）に接触（つまり、導電
接続）している。プリント回路基板は従来の製造方法で
所望する構造にアセンブルすることができる。しかし、
信号損失を効果的に防止するには２つ以上の電圧供給導
電層を使用するのが好ましく、この場合、損失物質層４
は、これらの導電層間のみに配置されるべきである。こ
の配置は、信号の減衰を希望する場合（例えばフィルタ
作用の場合）に、損失物質層を、減衰すべき信号用の搬
送導電層（即ち信号導電層）に隣接する電源電圧供給導
電層上又は接地電圧供給導電層上に、付着する配置とは
対照的である点に留意されたい。変形例として、損失物
質層は、すべての電源電圧供給導電層及び接地電圧供給
導電層の一方又は両方に、付着されてもよい。然しなが
ら、損失物質層を接地電圧供給導電層上に付着する場
合、回路カード上に搭載の各能動素子は、前述したよう
に、接地電圧から電圧ずれを補償するために、バイパス
・キャパシタを備えるのが好ましい。図２を参照する
と、バイパス・キャパシタ１６の構成が示されている。
この構成によると、図１の能動素子１４に相当するモジ
ュール２２の電源電圧供給ピン２０は、周知のバイヤ・
ホール構造、即ちスルー・ホール接続、を介してＶｃｃ
電源電圧供給導電層へ相互接続されている。このＶｃｃ
電圧供給導電層がバイパス・キャパシタ２４（図１のキ
ャパシタ１６に相当）を介して接地面に相互接続され
る。図１に示したように、銅製のＶｃｃ電圧供給層３及
び接地層６の間に損失物質層４及び絶緑層５の積層を介
在させたプリント回路カードのモデルについて、損失物
質層４の導電率及び減衰定数の関係を、損失物質の透磁
率及び絶緑層５の厚さＴ1をパラメータとしてテストし
た。図３〜図６は、この関係を図示したグラフであり、
これらの図において、横軸及び縦軸は、各々、導電率及
び減衰定数を表す（但し、図３は、透磁率１でＴ1＝Ｔ2
＝０．２５mmのケースを参考例として示したものであ
る）。各図においては、各グラフ線は、上述の関係を、
周波数５０ＭＨｚ、１００ＭＨｚ、２００ＭＨｚ及び５
００ＭＨｚをパラメータとして、図示したものである。
モデル回路カードの損失物質層４及び絶緑層５の誘電率
εは、各々、１及び４．５に選択され、又、損失物質層
の厚さＴ2は０．２５mmに選択されている。図３〜図６
から、損失物質層の介在による影響がその透磁率、導電
率及び絶緑層５の厚さＴ1（又は絶緑層に対する損失物
質の厚さの比Ｔ2／Ｔ1）などのパラメータに依存するこ
とが明らかである。換言すれば、これらのパラメータの
変更によりノイズ発生源の抑制効果が著しく影響を受け
ることになる。これらのグラフの比較検討を容易にする
ために、モデルに使用した損失物質の透磁率、損失物質
／絶緑物質の各誘電率ε／厚さなどの特性を各図に注記
している。このようにモデルに使用した多層プリント回
路カードは、Ｖｃｃ電圧供給面及び接地面から成る２層
の導電層を有するプリント回路カードである。本発明
は、数層の導電面を有するカードにも適用できる。モデ
ルは厳密なものではないが、これらのグラフは損失物質
の導電率関数として様々な物質の定数の傾向（損失効
果）を説明する。モデルは５０〜５００ＭＨｚで効果の
ある物質を示すが、正確に導電率を調整することが必要
である。損失物質の透磁率及び絶緑層の厚さが重要であ
ってもこれらは予知できる範囲で変化する。しかし、損
失物質の導電率が非常に高過ぎる場合又は低過ぎる場合
には、ノイズ抑制作用が余り働かなくなることは図３〜
図６から明らかであろう。表皮作用による表皮厚さは、
周波数、透磁率及び電導率の積の平方根に逆比例するこ
とが知られており、表皮厚さの減少の観点からは、高い
透磁率及び導電率が寄与することになる。一方、電流の
減衰の観点からは、高い導電率が不利益になる。これら
の観点からも、非常に高い導電率及び抵抗率の損失物質
は、ノイズ抑制効果を果たせないことが判るであろう。
例として次の損失物質の構成がノイズ発生源を効果的に
抑制することが判った。物質は電圧供給面上にスクリー
ン印刷又は塗布することができる。例として次の損失物
質構成リストは研究室で本発明の特定の方法によってア
センブルした場合の将来期待できる有望な結果（３００
ＭＨｚの周波数で３８〜４２ｄＢ／ｍ）である。１）金
属箔と金属被覆材料（例：鉄、ニッケル及び、鉄／ニッ
ケル組成）。２）結合剤がエポキシ及びラッカである
鉄、ニッケル及び銅の充填材の異種組合せのペースト複
合物。ウレタン、ポリエステル、及びこれらの改良タイ
プの異なる結合剤を使用して、高透磁率の他の損失物質
を使用できる。化学メッキ及び蒸着等の他のメタライゼ
ーション法が使用可能である。損失物質の表面粗さ、及
び銅面の研磨は特性を改善する。直流電流を制限し、直
流電圧降下を重要視せず、損失物質をかなり高い導電率
の物質（金属箔等）構成とする場合に、これらの損失物
質を損失導電性物質／銅被覆の組合せの代用として使用
できる。損失物質は電圧供給面の代わりに使用すること
ができる。この場合、電圧と高周波信号の減衰の両方の
分配機能を果たす。本発明の回路カードは、電圧供給面
と接地面間に結合される直列共振回路間に高周波におい
て高インピーダンスを生じさせることになる。この回路
カードは電圧供給面で能動回路とエネルギ蓄積キャパシ
タ間に低周波において低インピーダンスを生じさせる。
本構造は必要であれば信号波形を選択的に減衰させるの
に用いることができる。
の断面図である。プリント回路カードは、最上部の信号
面１、絶緑層２、銅材のＶｃｃ電圧供給面３、損失導電
性物質層４、絶緑相５、接地電圧供給面、即ち、接地面
６、絶緑層７、最下部の信号面８、能動素子１４に対す
る電源電圧供給用スルー・ホール接続９、接地用スルー
・ホール接続１０、及びこれらの各スルー・ホール接続
を能動素子１４へ相互接続するための導電性リード１
２、即ち電源接続ピン及び接地接続ピン１２、を含む。
バイパス・キャパシタ１６は導電性リード１８によって
接地面６とＶｃｃ電圧供給面３にそれぞれ相互接続され
ている。図１は、最上部及び最下部の２つの信号面並び
にＶｃｃ／接地の２つの電圧供給面から成るカードの構
成であることがわかる。しかしながら、この構成は単に
例示であり本発明の適用範囲を限定するものではない。
本発明は他の多層回路カード（又は基板）でも動作す
る。さらに図１を参照すると、損失物質層４を除いて全
プリント回路層は標準プリント回路と同一構造である。
損失物質層４はある程度導電性があり、銅製のＶｃｃ電
圧供給面、即ち、電圧面（層３）に接触（つまり、導電
接続）している。プリント回路基板は従来の製造方法で
所望する構造にアセンブルすることができる。しかし、
信号損失を効果的に防止するには２つ以上の電圧供給導
電層を使用するのが好ましく、この場合、損失物質層４
は、これらの導電層間のみに配置されるべきである。こ
の配置は、信号の減衰を希望する場合（例えばフィルタ
作用の場合）に、損失物質層を、減衰すべき信号用の搬
送導電層（即ち信号導電層）に隣接する電源電圧供給導
電層上又は接地電圧供給導電層上に、付着する配置とは
対照的である点に留意されたい。変形例として、損失物
質層は、すべての電源電圧供給導電層及び接地電圧供給
導電層の一方又は両方に、付着されてもよい。然しなが
ら、損失物質層を接地電圧供給導電層上に付着する場
合、回路カード上に搭載の各能動素子は、前述したよう
に、接地電圧から電圧ずれを補償するために、バイパス
・キャパシタを備えるのが好ましい。図２を参照する
と、バイパス・キャパシタ１６の構成が示されている。
この構成によると、図１の能動素子１４に相当するモジ
ュール２２の電源電圧供給ピン２０は、周知のバイヤ・
ホール構造、即ちスルー・ホール接続、を介してＶｃｃ
電源電圧供給導電層へ相互接続されている。このＶｃｃ
電圧供給導電層がバイパス・キャパシタ２４（図１のキ
ャパシタ１６に相当）を介して接地面に相互接続され
る。図１に示したように、銅製のＶｃｃ電圧供給層３及
び接地層６の間に損失物質層４及び絶緑層５の積層を介
在させたプリント回路カードのモデルについて、損失物
質層４の導電率及び減衰定数の関係を、損失物質の透磁
率及び絶緑層５の厚さＴ1をパラメータとしてテストし
た。図３〜図６は、この関係を図示したグラフであり、
これらの図において、横軸及び縦軸は、各々、導電率及
び減衰定数を表す（但し、図３は、透磁率１でＴ1＝Ｔ2
＝０．２５mmのケースを参考例として示したものであ
る）。各図においては、各グラフ線は、上述の関係を、
周波数５０ＭＨｚ、１００ＭＨｚ、２００ＭＨｚ及び５
００ＭＨｚをパラメータとして、図示したものである。
モデル回路カードの損失物質層４及び絶緑層５の誘電率
εは、各々、１及び４．５に選択され、又、損失物質層
の厚さＴ2は０．２５mmに選択されている。図３〜図６
から、損失物質層の介在による影響がその透磁率、導電
率及び絶緑層５の厚さＴ1（又は絶緑層に対する損失物
質の厚さの比Ｔ2／Ｔ1）などのパラメータに依存するこ
とが明らかである。換言すれば、これらのパラメータの
変更によりノイズ発生源の抑制効果が著しく影響を受け
ることになる。これらのグラフの比較検討を容易にする
ために、モデルに使用した損失物質の透磁率、損失物質
／絶緑物質の各誘電率ε／厚さなどの特性を各図に注記
している。このようにモデルに使用した多層プリント回
路カードは、Ｖｃｃ電圧供給面及び接地面から成る２層
の導電層を有するプリント回路カードである。本発明
は、数層の導電面を有するカードにも適用できる。モデ
ルは厳密なものではないが、これらのグラフは損失物質
の導電率関数として様々な物質の定数の傾向（損失効
果）を説明する。モデルは５０〜５００ＭＨｚで効果の
ある物質を示すが、正確に導電率を調整することが必要
である。損失物質の透磁率及び絶緑層の厚さが重要であ
ってもこれらは予知できる範囲で変化する。しかし、損
失物質の導電率が非常に高過ぎる場合又は低過ぎる場合
には、ノイズ抑制作用が余り働かなくなることは図３〜
図６から明らかであろう。表皮作用による表皮厚さは、
周波数、透磁率及び電導率の積の平方根に逆比例するこ
とが知られており、表皮厚さの減少の観点からは、高い
透磁率及び導電率が寄与することになる。一方、電流の
減衰の観点からは、高い導電率が不利益になる。これら
の観点からも、非常に高い導電率及び抵抗率の損失物質
は、ノイズ抑制効果を果たせないことが判るであろう。
例として次の損失物質の構成がノイズ発生源を効果的に
抑制することが判った。物質は電圧供給面上にスクリー
ン印刷又は塗布することができる。例として次の損失物
質構成リストは研究室で本発明の特定の方法によってア
センブルした場合の将来期待できる有望な結果（３００
ＭＨｚの周波数で３８〜４２ｄＢ／ｍ）である。１）金
属箔と金属被覆材料（例：鉄、ニッケル及び、鉄／ニッ
ケル組成）。２）結合剤がエポキシ及びラッカである
鉄、ニッケル及び銅の充填材の異種組合せのペースト複
合物。ウレタン、ポリエステル、及びこれらの改良タイ
プの異なる結合剤を使用して、高透磁率の他の損失物質
を使用できる。化学メッキ及び蒸着等の他のメタライゼ
ーション法が使用可能である。損失物質の表面粗さ、及
び銅面の研磨は特性を改善する。直流電流を制限し、直
流電圧降下を重要視せず、損失物質をかなり高い導電率
の物質（金属箔等）構成とする場合に、これらの損失物
質を損失導電性物質／銅被覆の組合せの代用として使用
できる。損失物質は電圧供給面の代わりに使用すること
ができる。この場合、電圧と高周波信号の減衰の両方の
分配機能を果たす。本発明の回路カードは、電圧供給面
と接地面間に結合される直列共振回路間に高周波におい
て高インピーダンスを生じさせることになる。この回路
カードは電圧供給面で能動回路とエネルギ蓄積キャパシ
タ間に低周波において低インピーダンスを生じさせる。
本構造は必要であれば信号波形を選択的に減衰させるの
に用いることができる。
【発明の効果】本発明は、同相モードのノイズを発生源
で抑制する多層回路カードを提供することができる。
で抑制する多層回路カードを提供することができる。
【図１】本発明に従う多層回路カード／基板の断面図で
ある。
ある。
【図２】バイパス・キャパシタを用いた内部接続を示す
図である。
図である。
【図３】透磁率１で厚さ０．２５mmの参考例による損失
物質層に対する導電率と減衰定数の関数を比較検討のた
めに示す図である。
物質層に対する導電率と減衰定数の関数を比較検討のた
めに示す図である。
【図４】透磁率１で厚さ０．０５mmの本発明による損失
物質層に対する導電率と減衰定数の関数を示す図であ
る。
物質層に対する導電率と減衰定数の関数を示す図であ
る。
【図５】透磁率５００で厚さ０．２５mmの本発明による
損失物質層に対する導電率と減衰定数の関数を示す図で
ある。
損失物質層に対する導電率と減衰定数の関数を示す図で
ある。
【図６】透磁率５００で厚さ０．０５mmの本発明による
損失物質層に対する導電率と減衰定数の関数を示す図で
ある。
損失物質層に対する導電率と減衰定数の関数を示す図で
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リオン・チャールズ・ラジック アメリカ合衆国ノース・カロライナ州、ラ レイ、ウィッカーシアー・コート 15721 番地 (72)発明者 ジャック・ディーン・ウィリアムズ アメリカ合衆国ノース・カロライナ州、ラ レイ、ワイノナ・ロード 1000番地 (72)発明者 オリバー・デュウィ・ピッツ アメリカ合衆国ノース・カロライナ州、ス プリング・ホープ、ボックス 52、ルート ３番地
Claims (5)
- 【請求項１】基準電圧供給導電層上に絶緑層を介して電
源電圧供給導電層を有し、その電源電圧供給導電層の上
方に絶緑保持された複数の各能動素子をスルー・ホール
接続を介して上記各電圧供給導電層に相互接続するため
の多層回路カードにおいて、上記電源電圧供給導電層の
表面には、上記絶緑層との境面において、透磁率及び抵
抗率の一方又は両方が上記導電層よりも高い低導電性の
損失物質層が付着されており、 同相モード・ノイズに対応する高周波電流成分の大部分
が表皮効果により損失物質層中を流れて減衰して同相モ
ード・ノイズを抑制できることを特徴とする多層回路カ
ード。 - 【請求項２】基準電圧供給導電層上に第１及び第２の絶
緑層を介して交互に積層されている電源電圧供給導電層
及び信号導電層を有し、該信号導電層上の複数の各能動
素子をスルー・ホール接続を介して上記各電圧供給導電
層に相互接続するための多層回路カードにおいて、 上記電源電圧供給導電層の表面には、上記第１の絶緑層
との境面において、透磁率及び抵抗率の一方又は両方が
上記電源電圧供給導電層よりも高い低導電性の損失物質
層が付着されており、 同相モード・ノイズに対応する高周波電流成分の大部分
が表皮効果により損失物質層中を流れて減衰して同相モ
ード・ノイズを抑制できることを特徴とする多層回路カ
ード。 - 【請求項３】損失物質層は、導電性ファイバ、磁性充填
物及び有機性バインダから成るペーストの塗付又はスク
リーン印刷により形成されたことを特徴とする請求項１
又は２に記載の多層回路カード。 - 【請求項４】電源電圧供給導電層及び基準電圧供給導電
層によりサンドウィッチされた絶緑層の厚さが隣接した
損失物質層の厚さ以下であることを特徴とする請求項１
又は２に記載の多層回路カード。 - 【請求項５】少なくとも１つの能動素子の１本の電源電
圧供給ピンをキャパシタを介して基準電圧供給導電層に
相互接続していることを特徴とする請求項１又は２に記
載の多層回路カード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56162690A | 1990-08-02 | 1990-08-02 | |
| US561626 | 1990-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714018A JPH0714018A (ja) | 1995-01-17 |
| JPH0831705B2 true JPH0831705B2 (ja) | 1996-03-27 |
Family
ID=24242755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162416A Expired - Lifetime JPH0831705B2 (ja) | 1990-08-02 | 1991-06-07 | Ｅｍｉ抑制回路カード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5428506A (ja) |
| EP (1) | EP0470031B1 (ja) |
| JP (1) | JPH0831705B2 (ja) |
| DE (1) | DE69119506T2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69314742T2 (de) * | 1992-09-23 | 1998-02-19 | Whitaker Corp | Vorrichtung zum Schutz gegen elektrische Überbeanspruchung |
| US6835523B1 (en) | 1993-05-09 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for fabricating coating and method of fabricating the coating |
| US5497037A (en) * | 1994-07-14 | 1996-03-05 | Advanced Micro Devices, Inc. | Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages |
| KR0175000B1 (ko) * | 1994-12-14 | 1999-02-01 | 윤종용 | 전자파 억제구조를 갖는 반도체 소자 |
| DE19503949A1 (de) * | 1995-02-07 | 1996-08-08 | Schroff Gmbh | Mehrlagen-Leiterplatte für Schaltnetzteile |
| SE506941C2 (sv) * | 1995-03-31 | 1998-03-02 | Ericsson Telefon Ab L M | Kretskort med interferensskärmande skikt |
| US5736796A (en) * | 1995-05-01 | 1998-04-07 | Apple Computer, Inc. | Printed circuit board having split voltage planes |
| JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
| US5929375A (en) * | 1996-05-10 | 1999-07-27 | Ford Motor Company | EMI protection and CTE control of three-dimensional circuitized substrates |
| US5981869A (en) * | 1996-08-28 | 1999-11-09 | The Research Foundation Of State University Of New York | Reduction of switching noise in high-speed circuit boards |
| US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
| JP3698896B2 (ja) * | 1998-07-29 | 2005-09-21 | 株式会社日立製作所 | 給電系インピーダンス低減方法および回路基板ならびに電子機器 |
| US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| JP2001148569A (ja) * | 1999-11-19 | 2001-05-29 | Yazaki Corp | 回路形成方法 |
| US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
| JP2001156414A (ja) * | 1999-11-30 | 2001-06-08 | Yazaki Corp | 導電性ペースト及び回路形成方法 |
| US6775122B1 (en) * | 1999-12-28 | 2004-08-10 | Intel Corporation | Circuit board with added impedance |
| JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
| US6798666B1 (en) * | 2000-12-29 | 2004-09-28 | Ncr Corporation | Introducing loss in a power bus to reduce EMI and electrical noise |
| US6810583B2 (en) * | 2001-08-07 | 2004-11-02 | International Business Machines Corporation | Coupling of conductive vias to complex power-signal substructures |
| US6900992B2 (en) * | 2001-09-18 | 2005-05-31 | Intel Corporation | Printed circuit board routing and power delivery for high frequency integrated circuits |
| KR100896405B1 (ko) * | 2001-12-14 | 2009-05-08 | 레어드 테크놀로지스 인코포레이티드 | 손실성 매체를 포함하는 emi 쉴딩 |
| US6706974B2 (en) * | 2002-01-18 | 2004-03-16 | Intel Corporation | Plane splits filled with lossy materials |
| US6873219B2 (en) * | 2003-01-28 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Printed circuit board noise attenuation using lossy conductors |
| US7701323B1 (en) * | 2003-05-30 | 2010-04-20 | Interconnect Portfolio Llc | Low profile discrete electronic components and applications of same |
| KR100583458B1 (ko) * | 2004-01-28 | 2006-05-26 | 삼성전자주식회사 | Ｅｍｉ를 고려한 인쇄회로기판 |
| JP4910335B2 (ja) * | 2005-08-29 | 2012-04-04 | 株式会社トッパンＮｅｃサーキットソリューションズ | 印刷配線板及び半導体集積回路装置 |
| US7705691B2 (en) * | 2005-10-18 | 2010-04-27 | Agency For Science, Technology & Research | Capacitor interconnection |
| US7714430B2 (en) * | 2006-09-28 | 2010-05-11 | Intel Corporation | Substrate with lossy material insert |
| JP5165912B2 (ja) * | 2007-03-15 | 2013-03-21 | 株式会社日立製作所 | 低ノイズ半導体装置 |
| JP5176736B2 (ja) | 2008-07-15 | 2013-04-03 | 富士ゼロックス株式会社 | プリント配線基板 |
| US7525319B1 (en) * | 2008-08-28 | 2009-04-28 | International Business Machines Corporation | Method and apparatus to electrically qualify high speed PCB connectors |
| EP2280589A1 (en) * | 2009-07-31 | 2011-02-02 | Telefonaktiebolaget L M Ericsson (Publ) | Electronic circuit |
| KR101038236B1 (ko) * | 2009-09-16 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
| US8869223B2 (en) | 2009-10-26 | 2014-10-21 | General Instrument Corporation | Increased cable television tap bandwidth utilizing existing tap housings |
| US8646018B2 (en) * | 2009-10-26 | 2014-02-04 | General Instrument Corporation | Increased cable television tap bandwidth utilizing existing tap housings |
| US8569631B2 (en) * | 2011-05-05 | 2013-10-29 | Tangitek, Llc | Noise dampening energy efficient circuit board and method for constructing and using same |
| TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
| JP5906736B2 (ja) * | 2011-12-28 | 2016-04-20 | 日本電気株式会社 | 配線回路基板 |
| CN103379727A (zh) * | 2012-04-26 | 2013-10-30 | 鸿富锦精密工业（深圳）有限公司 | 具有静电防护结构的电路板 |
| KR101926797B1 (ko) * | 2012-07-31 | 2018-12-07 | 삼성전기주식회사 | 인쇄회로기판 |
| US9407558B2 (en) | 2013-05-10 | 2016-08-02 | At&T Intellectual Property I, L.P. | Method and system for automatic triggering network management control for VoIP border elements |
| KR20220040804A (ko) | 2020-09-24 | 2022-03-31 | 삼성전자주식회사 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3189847A (en) * | 1961-05-29 | 1965-06-15 | Ibm | D. c. power distribution system |
| US3904886A (en) * | 1974-02-01 | 1975-09-09 | Ibm | Voltage distribution systems for integrated circuits |
| US4408255A (en) * | 1981-01-12 | 1983-10-04 | Harold Adkins | Absorptive electromagnetic shielding for high speed computer applications |
| US4812792A (en) * | 1983-12-22 | 1989-03-14 | Trw Inc. | High-frequency multilayer printed circuit board |
| US4801489A (en) * | 1986-03-13 | 1989-01-31 | Nintendo Co., Ltd. | Printed circuit board capable of preventing electromagnetic interference |
| JPH01192191A (ja) * | 1988-01-27 | 1989-08-02 | Mitsubishi Electric Corp | プリント配線基板 |
| JP2629893B2 (ja) * | 1988-10-13 | 1997-07-16 | 松下電器産業株式会社 | プリント配線板 |
| JPH02116199A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電波吸収体 |
| JP2631544B2 (ja) * | 1989-01-27 | 1997-07-16 | 日本シイエムケイ株式会社 | プリント配線板 |
| US4965408A (en) * | 1989-02-01 | 1990-10-23 | Borden, Inc. | Composite sheet material for electromagnetic radiation shielding |
| US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
| US4954929A (en) * | 1989-08-22 | 1990-09-04 | Ast Research, Inc. | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals |
-
1991
- 1991-06-07 JP JP3162416A patent/JPH0831705B2/ja not_active Expired - Lifetime
- 1991-06-18 EP EP91480092A patent/EP0470031B1/en not_active Expired - Lifetime
- 1991-06-18 DE DE69119506T patent/DE69119506T2/de not_active Expired - Fee Related
-
1992
- 1992-03-13 US US07/852,826 patent/US5428506A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69119506T2 (de) | 1996-11-21 |
| JPH0714018A (ja) | 1995-01-17 |
| DE69119506D1 (de) | 1996-06-20 |
| EP0470031B1 (en) | 1996-05-15 |
| EP0470031A2 (en) | 1992-02-05 |
| EP0470031A3 (en) | 1993-01-20 |
| US5428506A (en) | 1995-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831705B2 (ja) | Ｅｍｉ抑制回路カード | |
| US5978231A (en) | Printed wiring board with integrated coil inductor | |
| US6215372B1 (en) | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors | |
| US6441313B1 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
| US7443647B2 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
| US5392019A (en) | Inductance device and manufacturing process thereof | |
| US20110102075A1 (en) | Power distribution system for integrated circuits | |
| US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
| WO2002091515A1 (en) | Transmission line type components | |
| JP2008099326A (ja) | 一体パッケージになっておりサージ保護とともに作動コモンモードフィルターをする対になった多層誘電体独立受動部品アーキテクチャー | |
| US6498710B1 (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
| US6700455B2 (en) | Electromagnetic emission reduction technique for shielded connectors | |
| US20030231456A1 (en) | Energy conditioning structure | |
| JP2004501515A (ja) | 電力分配構造の平行な平面導体間で所望の電気インピーダンス値を達成するためのバイパス・コンデンサ方法、およびそれに関連する電力分配構造 | |
| JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
| US7205860B2 (en) | Electromagnetic interface module for balanced data communication | |
| Carter | Circuit board layout techniques | |
| US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
| JPH0468598A (ja) | 多層配線回路基板 | |
| JPH11136065A (ja) | ノイズフィルタ | |
| JP5131861B2 (ja) | リードフレーム及びインターポーザ | |
| JPH037413A (ja) | Ｌｃノイズフィルタ | |
| JP2721227B2 (ja) | Ｌｃノイズフィルタおよびこれを用いたｐｃボード | |
| JPH11136064A (ja) | ノイズフィルタ | |
| North et al. | Novel manufacturing and assembly approach to EMI/RFI suppression of high density connectors |