JPH08306879A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08306879A JPH08306879A JP7106350A JP10635095A JPH08306879A JP H08306879 A JPH08306879 A JP H08306879A JP 7106350 A JP7106350 A JP 7106350A JP 10635095 A JP10635095 A JP 10635095A JP H08306879 A JPH08306879 A JP H08306879A
- Authority
- JP
- Japan
- Prior art keywords
- storage electrode
- pattern
- exposure
- resist
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 238000003860 storage Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000010894 electron beam technology Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 12
- 230000007261 regionalization Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 従来工程に比較して大幅な工程増を生じさせ
ることなく、微細なシリンダ形状の蓄積電極を成形し、
大容量のキャパシタを有する半導体装置を製造すること
ができる半導体装置の製造方法を提供することにある。 【構成】 適正露光量からネガ反転露光量までの領域が
狭いポジ型レジストを被着し、電子線露光により、前記
ポジ型レジストのネガ反転部分を含む多重シリンダ形状
の蓄積電極形成用微細パターン(23a)を形成する。
そのため、蓄積電極24aを微細多重シリンダ形状に形
成することができ、大蓄積容量のキャパシタを有するD
RAMなどを製造することが可能となる。
ることなく、微細なシリンダ形状の蓄積電極を成形し、
大容量のキャパシタを有する半導体装置を製造すること
ができる半導体装置の製造方法を提供することにある。 【構成】 適正露光量からネガ反転露光量までの領域が
狭いポジ型レジストを被着し、電子線露光により、前記
ポジ型レジストのネガ反転部分を含む多重シリンダ形状
の蓄積電極形成用微細パターン(23a)を形成する。
そのため、蓄積電極24aを微細多重シリンダ形状に形
成することができ、大蓄積容量のキャパシタを有するD
RAMなどを製造することが可能となる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多重シリンダ型構造によるキャパシタの
製造方法に関するものである。
に関し、特に、多重シリンダ型構造によるキャパシタの
製造方法に関するものである。
【0002】
【従来の技術】高集積半導体メモリ用メモリセルとし
て、1つのトランジスタと1つのキャパシタから構成さ
れるメモリセル(以下、メモリセルという)は、構成要
素が少なく、メモリセル面積の縮小が容易であるために
広く使われている。
て、1つのトランジスタと1つのキャパシタから構成さ
れるメモリセル(以下、メモリセルという)は、構成要
素が少なく、メモリセル面積の縮小が容易であるために
広く使われている。
【0003】メモリセルからの電力電圧は、メモリセル
内のキャパシタの値に比例するため、メモリセルを小型
化、高集積化しても安定な動作を保証するには、そのキ
ャパシタ値を十分に大きくする必要がある。このよう
な、メモリセル及びメモリセル用キャパシタとして、図
12に示す構造のスタックキャパシタ型のメモリセルが
ある。図12(a)は平面図であり、図12(b)は図
12(a)のA−A’線断面図である。図において、1
1はシリコン基板、12はソース・ドレイン領域、15
は容量コンタクト、24cは蓄積電極、25は容量膜、
26は容量プレート、28は素子分離領域、29はワー
ド線、30はビット線コンタクト、31はビット線であ
る。
内のキャパシタの値に比例するため、メモリセルを小型
化、高集積化しても安定な動作を保証するには、そのキ
ャパシタ値を十分に大きくする必要がある。このよう
な、メモリセル及びメモリセル用キャパシタとして、図
12に示す構造のスタックキャパシタ型のメモリセルが
ある。図12(a)は平面図であり、図12(b)は図
12(a)のA−A’線断面図である。図において、1
1はシリコン基板、12はソース・ドレイン領域、15
は容量コンタクト、24cは蓄積電極、25は容量膜、
26は容量プレート、28は素子分離領域、29はワー
ド線、30はビット線コンタクト、31はビット線であ
る。
【0004】このように構成されるキャパシタは、ワー
ド線29の上部に積層されているため、小さなセル面積
で所望の容量値を確保することが可能となっている。
ド線29の上部に積層されているため、小さなセル面積
で所望の容量値を確保することが可能となっている。
【0005】しかし、DRAMの高密度化、メモリセル
の微細化に際し、さらに、小さなセル面積で、十分な容
量値を得るために、図15に示す構造の2重シリンダ形
状キャパシタのメモリセルがある。
の微細化に際し、さらに、小さなセル面積で、十分な容
量値を得るために、図15に示す構造の2重シリンダ形
状キャパシタのメモリセルがある。
【0006】これは、スタックキャパシタを2重シリン
ダ形状に形成して、その側壁部分も容量電極として用い
ることにより、表面積を増加させるものである。図13
(a)〜図15(i)に従来例1の2重シリンダ型スタ
ックキャパシタ形成プロセスの縦断面図を示す。図にお
いて、11はシリコン基板、12はソース・ドレイン領
域、13は層間絶縁板、14はシリコン窒化膜、15は
容量コンタクト、16は第1導電部材、17cはレジス
ト、18cは第1犠牲層、23cは第2導電部材、24
dは蓄積電極、32、34は第2犠牲層、第3犠牲層、
33は第3導電部材である。ただし、簡単化のために、
スイッチ用トランジスタは省略し、蓄積電極と接続され
る一方のソース・ドレイン領域のみ示す。図13(a)
に示すように、p型のシリコン基板11にn型不純物を
導入して形成したソース・ドレイン領域12を形成し、
CVD法により形成したシリコン酸化膜を用いて層間絶
縁膜13を形成する。続いて、CVD法によりシリコン
窒化膜14を堆積させ、通常のフォトリソグラフィー技
術とドライエッチング技術を用いて、ソース・ドレイン
領域12上に、後に蓄積電極が接続される容量コンタク
ト15を開口する。この状態から、CVD法を用いて多
結晶シリコンを容量コンタクト15を含む基板全体に堆
積させ、リンを熱拡散することにより、図13(b)に
示すように第1導電部材16cとする。
ダ形状に形成して、その側壁部分も容量電極として用い
ることにより、表面積を増加させるものである。図13
(a)〜図15(i)に従来例1の2重シリンダ型スタ
ックキャパシタ形成プロセスの縦断面図を示す。図にお
いて、11はシリコン基板、12はソース・ドレイン領
域、13は層間絶縁板、14はシリコン窒化膜、15は
容量コンタクト、16は第1導電部材、17cはレジス
ト、18cは第1犠牲層、23cは第2導電部材、24
dは蓄積電極、32、34は第2犠牲層、第3犠牲層、
33は第3導電部材である。ただし、簡単化のために、
スイッチ用トランジスタは省略し、蓄積電極と接続され
る一方のソース・ドレイン領域のみ示す。図13(a)
に示すように、p型のシリコン基板11にn型不純物を
導入して形成したソース・ドレイン領域12を形成し、
CVD法により形成したシリコン酸化膜を用いて層間絶
縁膜13を形成する。続いて、CVD法によりシリコン
窒化膜14を堆積させ、通常のフォトリソグラフィー技
術とドライエッチング技術を用いて、ソース・ドレイン
領域12上に、後に蓄積電極が接続される容量コンタク
ト15を開口する。この状態から、CVD法を用いて多
結晶シリコンを容量コンタクト15を含む基板全体に堆
積させ、リンを熱拡散することにより、図13(b)に
示すように第1導電部材16cとする。
【0007】さらにCVD法によりシリコン酸化膜を堆
積し、通常のフォトリソグラフィー技術を用いて蓄積電
極の核となる部分にレジスト17cをパターニングし、
ドライエッチング技術を用いて前記シリコン酸化膜をエ
ッチングすることにより図13(b)に示す形状の第1
犠牲層18cを形成する。
積し、通常のフォトリソグラフィー技術を用いて蓄積電
極の核となる部分にレジスト17cをパターニングし、
ドライエッチング技術を用いて前記シリコン酸化膜をエ
ッチングすることにより図13(b)に示す形状の第1
犠牲層18cを形成する。
【0008】この第1犠牲層18cをマスクとして第1
導電部材16cをシリコン窒化膜14が露出しない程度
までエッチングし、レジスト17cを除去することによ
り第1導電部材16cを図13(c)に示す形状とす
る。
導電部材16cをシリコン窒化膜14が露出しない程度
までエッチングし、レジスト17cを除去することによ
り第1導電部材16cを図13(c)に示す形状とす
る。
【0009】ここで、第1犠牲層18cを残したままC
VD法などにより多結晶シリコンを全面に堆積させ、図
13(c)に示されるような第2導電部材23cを形成
する。
VD法などにより多結晶シリコンを全面に堆積させ、図
13(c)に示されるような第2導電部材23cを形成
する。
【0010】次にCVD法などによりシリコン酸化膜を
全面に堆積させ、ドライエッチング技術を用いてエッチ
バックすることにより、図14(b)に示すように蓄積
電極の核となる部分の側壁にのみシリコン酸化膜を残し
て、第2犠牲層32とする。
全面に堆積させ、ドライエッチング技術を用いてエッチ
バックすることにより、図14(b)に示すように蓄積
電極の核となる部分の側壁にのみシリコン酸化膜を残し
て、第2犠牲層32とする。
【0011】また、第2導電部材23cを形成したもの
と同じ方法を用いて、図14(e)に示すように全面に
第3導電部材33を形成する。次にCVD法などにより
再度シリコン酸化膜を全面に堆積させ、ドライエッチン
グ技術を用いてエッチバックすることにより、図14
(f)に示すように蓄積電極の核となる部分の側壁にの
みシリコン酸化膜を残して、第3犠牲層34とする。
と同じ方法を用いて、図14(e)に示すように全面に
第3導電部材33を形成する。次にCVD法などにより
再度シリコン酸化膜を全面に堆積させ、ドライエッチン
グ技術を用いてエッチバックすることにより、図14
(f)に示すように蓄積電極の核となる部分の側壁にの
みシリコン酸化膜を残して、第3犠牲層34とする。
【0012】この状態から不純物導入された多結晶シリ
コンがシリコン酸化膜よりも十分に早くエッチングされ
るドライエッチング条件を用いて、第2導電部材23c
及び第3導電部材33を選択的にエッチングし、図15
(g)に示されるような形状にする。
コンがシリコン酸化膜よりも十分に早くエッチングされ
るドライエッチング条件を用いて、第2導電部材23c
及び第3導電部材33を選択的にエッチングし、図15
(g)に示されるような形状にする。
【0013】このとき隣接する第2導電部材23cおよ
び第3導電部材33が電気的に接続されるのを避けるた
めにシリコン窒化膜14上の不要な部分に多結晶シリコ
ンが残らないように完全にエッチングすることが大切で
ある。
び第3導電部材33が電気的に接続されるのを避けるた
めにシリコン窒化膜14上の不要な部分に多結晶シリコ
ンが残らないように完全にエッチングすることが大切で
ある。
【0014】続いて、希釈フッ酸などを用いて、シリコ
ン酸化膜よりなる第1犠牲層18c、第2犠牲層32、
第3犠牲層34を選択的にエッチングすることにより、
図15(h)に示すような蓄積電極24dを得る。引き
続きCVD法を用いて窒化膜を形成し、これを熱酸化す
るといった方法で図15(i)に示すような容量膜25
を形成する。さらに、CVD法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図15(i)
に示すような容量プレート26を形成する。これによ
り、2重シリンダ形状を有するキャパシタが得られる。
ン酸化膜よりなる第1犠牲層18c、第2犠牲層32、
第3犠牲層34を選択的にエッチングすることにより、
図15(h)に示すような蓄積電極24dを得る。引き
続きCVD法を用いて窒化膜を形成し、これを熱酸化す
るといった方法で図15(i)に示すような容量膜25
を形成する。さらに、CVD法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図15(i)
に示すような容量プレート26を形成する。これによ
り、2重シリンダ形状を有するキャパシタが得られる。
【0015】また、従来例2として特開平5−3473
92号に開示されている方法がある。この方法は半導体
基板に第1導電部材16cを堆積し、その上方にレジス
トを成膜して図16に示すようなシフタ付き露光用レチ
クル35を用いた露光を行う方法である。この露光用レ
チクル35には、透過光位相反転部分36が所定のパタ
ーンで形成している。透過光位相反転部分36は、露光
用レチクル35を構成する透明板における他の部分に比
較して板厚を変化させることにより形成することができ
る。たとえば、透過光位相反転部分36に対応するパタ
ーンで他の部分により板厚が厚い部分を形成すれば良
い。
92号に開示されている方法がある。この方法は半導体
基板に第1導電部材16cを堆積し、その上方にレジス
トを成膜して図16に示すようなシフタ付き露光用レチ
クル35を用いた露光を行う方法である。この露光用レ
チクル35には、透過光位相反転部分36が所定のパタ
ーンで形成している。透過光位相反転部分36は、露光
用レチクル35を構成する透明板における他の部分に比
較して板厚を変化させることにより形成することができ
る。たとえば、透過光位相反転部分36に対応するパタ
ーンで他の部分により板厚が厚い部分を形成すれば良
い。
【0016】このシフタ付き露光用レチクル35を用い
れば、透過光位相反転部分36を通過する露光用光は、
他の部分を通過する光の位相に対して反転していること
から、これらの境界部分では、光の干渉により、光の影
になる部分が生じるためである。この影の部分が、微細
パターンに相当する。
れば、透過光位相反転部分36を通過する露光用光は、
他の部分を通過する光の位相に対して反転していること
から、これらの境界部分では、光の干渉により、光の影
になる部分が生じるためである。この影の部分が、微細
パターンに相当する。
【0017】このような露光用レチクル35を用いるこ
とで、図16(b)に示すように、透過光位相反転部分
36と他の部分との境界部に相当する微細パターンで、
レジスト17dをリング状に加工することができる。そ
の後、ドライエッチング技術を用いて前記第1導電エッ
チングすることにより蓄積電極24を得る。引き続きC
VD法を用いて窒化膜を形成し、これを熱酸化するとい
った方法で容量膜25を形成する。さらに、CVD法を
用い多結晶シリコンを堆積させ、リンを熱拡散すること
により、容量プレート26を形成する。これにより、シ
リンダ形状を有するキャパシタが得られる。
とで、図16(b)に示すように、透過光位相反転部分
36と他の部分との境界部に相当する微細パターンで、
レジスト17dをリング状に加工することができる。そ
の後、ドライエッチング技術を用いて前記第1導電エッ
チングすることにより蓄積電極24を得る。引き続きC
VD法を用いて窒化膜を形成し、これを熱酸化するとい
った方法で容量膜25を形成する。さらに、CVD法を
用い多結晶シリコンを堆積させ、リンを熱拡散すること
により、容量プレート26を形成する。これにより、シ
リンダ形状を有するキャパシタが得られる。
【0018】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置を従来の製造方法で製造する場合には、
キャパシタ用蓄積電極をシリンダ形状に形成しない場合
と比較して、半導体装置の製造工程が増加するという問
題がある。
うな半導体装置を従来の製造方法で製造する場合には、
キャパシタ用蓄積電極をシリンダ形状に形成しない場合
と比較して、半導体装置の製造工程が増加するという問
題がある。
【0019】また、このようなシリンダ形状において多
重型に製造するときには、さらに導電部材形成および犠
牲層形成などの工程を行わなければならず、半導体装置
の製造工程が増加するという問題がある。
重型に製造するときには、さらに導電部材形成および犠
牲層形成などの工程を行わなければならず、半導体装置
の製造工程が増加するという問題がある。
【0020】また、多重シリンダ形状のキャパシタの製
造方法において、シリンダ数を増やすとシリンダ厚ずつ
スリット底が狭くなるため、容量値が減少するという問
題もある。
造方法において、シリンダ数を増やすとシリンダ厚ずつ
スリット底が狭くなるため、容量値が減少するという問
題もある。
【0021】一方、従来例2で述べた特開平5−347
392号公報のシフタ付き露光用レチクルを用いた露光
方法は、従来例1よりもプロセスは短いものの、シフタ
付き露光用レチクルの作製が容易でなくレチクルの価格
上昇を招き、従って、製造コストの増加を招くという問
題がある。
392号公報のシフタ付き露光用レチクルを用いた露光
方法は、従来例1よりもプロセスは短いものの、シフタ
付き露光用レチクルの作製が容易でなくレチクルの価格
上昇を招き、従って、製造コストの増加を招くという問
題がある。
【0022】本発明の目的は、従来工程に比較して大幅
な工程増を生じさせることなく、微細なシリンダ形状蓄
積電極を成形し、大容量のキャパシタを有する半導体装
置を製造することができる半導体装置の製造方法を提供
することにある。
な工程増を生じさせることなく、微細なシリンダ形状蓄
積電極を成形し、大容量のキャパシタを有する半導体装
置を製造することができる半導体装置の製造方法を提供
することにある。
【0023】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、適正露光量
からネガ反転露光量までの領域が狭いポジ型レジストを
半導体基板上に被着し、電子線露光により前記ポジ型レ
ジストのネガ反転部分を含む多重シリンダ形状の蓄積電
極形成用微細パターンを形成するものである。
め、本発明に係る半導体装置の製造方法は、適正露光量
からネガ反転露光量までの領域が狭いポジ型レジストを
半導体基板上に被着し、電子線露光により前記ポジ型レ
ジストのネガ反転部分を含む多重シリンダ形状の蓄積電
極形成用微細パターンを形成するものである。
【0024】また本発明に係る半導体装置の製造方法
は、レジスト被着工程と、露光工程と、蓄積電極形成工
程とを有する半導体装置の製造方法であって、レジスト
被着工程は、半導体基板上に層間絶縁膜、シリコン窒化
膜、キャパシタ用蓄積電極となる導電体膜及び酸化膜を
形成した後、前記ポジ型レジストを被着する処理を行う
ものであり、露光工程は、電子線露光によりネガ反転部
分を含むシリンダ状パターンを形成し、さらに前記パタ
ーンの外周にネガ反転部分を含むシリンダ状パターンを
電子線露光により形成する処理を行うものであり、蓄積
電極形成工程は、前記露光工程で形成される2重シリン
ダ形状の蓄積電極形成用微細パターンをマスクとして前
記酸化膜をエッチングし、被エッチング部に導電体膜を
埋め込み、その後エッチングを行うことにより、2重シ
リンダ形状のキャパシタ用蓄積電極を形成する処理を行
うものである。
は、レジスト被着工程と、露光工程と、蓄積電極形成工
程とを有する半導体装置の製造方法であって、レジスト
被着工程は、半導体基板上に層間絶縁膜、シリコン窒化
膜、キャパシタ用蓄積電極となる導電体膜及び酸化膜を
形成した後、前記ポジ型レジストを被着する処理を行う
ものであり、露光工程は、電子線露光によりネガ反転部
分を含むシリンダ状パターンを形成し、さらに前記パタ
ーンの外周にネガ反転部分を含むシリンダ状パターンを
電子線露光により形成する処理を行うものであり、蓄積
電極形成工程は、前記露光工程で形成される2重シリン
ダ形状の蓄積電極形成用微細パターンをマスクとして前
記酸化膜をエッチングし、被エッチング部に導電体膜を
埋め込み、その後エッチングを行うことにより、2重シ
リンダ形状のキャパシタ用蓄積電極を形成する処理を行
うものである。
【0025】
【作用】適正露光量からネガ反転露光量までの領域が狭
いポジ型レジストを半導体基板上に被着し、電子線露光
により前記ポジ型レジストのネガ反転部分を含む多重シ
リンダ形状の蓄積電極形成用微細パターンを形成する。
すなわち、半導体基板上に層間絶縁膜、シリコン窒化
膜、キャパシタ用蓄積電極となる導電体膜及び酸化膜を
形成した後、前記ポジ型レジストを被着し、電子線露光
によりネガ反転部分を含むシリンダ状パターンを形成
し、さらに前記パターンの外周にネガ反転部分を含むシ
リンダ状パターンを電子線露光により形成し、これによ
り形成される2重シリンダ形状の蓄積電極形成用微細パ
ターンをマスクとして前記酸化膜をエッチングし、被エ
ッチング部に導電体膜を埋め込み、その後エッチングを
行うことにより、2重シリンダ形状のキャパシタ用蓄積
電極を形成する。
いポジ型レジストを半導体基板上に被着し、電子線露光
により前記ポジ型レジストのネガ反転部分を含む多重シ
リンダ形状の蓄積電極形成用微細パターンを形成する。
すなわち、半導体基板上に層間絶縁膜、シリコン窒化
膜、キャパシタ用蓄積電極となる導電体膜及び酸化膜を
形成した後、前記ポジ型レジストを被着し、電子線露光
によりネガ反転部分を含むシリンダ状パターンを形成
し、さらに前記パターンの外周にネガ反転部分を含むシ
リンダ状パターンを電子線露光により形成し、これによ
り形成される2重シリンダ形状の蓄積電極形成用微細パ
ターンをマスクとして前記酸化膜をエッチングし、被エ
ッチング部に導電体膜を埋め込み、その後エッチングを
行うことにより、2重シリンダ形状のキャパシタ用蓄積
電極を形成する。
【0026】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0027】(実施例1)図1〜図5は、本発明に係る
キャパシタの製造方法の実施例1を工程順に示した縦断
面図であり、そのうち、図2〜図3は本発明に用いられ
る反転レジストパターン形成を順に示している。
キャパシタの製造方法の実施例1を工程順に示した縦断
面図であり、そのうち、図2〜図3は本発明に用いられ
る反転レジストパターン形成を順に示している。
【0028】以下の説明においては簡略化のために、蓄
積電極と接続される一つのソース・ドレイン領域のみを
示す。
積電極と接続される一つのソース・ドレイン領域のみを
示す。
【0029】まず、図1(a)に示すようにp型シリコ
ン基板11にn型不純物を導入して形成したソース・ド
レイン領域12を形成した状態とした上で、たとえばC
VD法を用いてシリコン酸化膜を層間絶縁膜13として
堆積させる。
ン基板11にn型不純物を導入して形成したソース・ド
レイン領域12を形成した状態とした上で、たとえばC
VD法を用いてシリコン酸化膜を層間絶縁膜13として
堆積させる。
【0030】続いて、CVD法によりシリコン窒化膜1
4を堆積させ、通常のフォトリソグラフィー技術とドラ
イエッチング技術を用いてソース・ドレイン領域12上
に、後に蓄積電極が接続される容量コンタクト15を開
口する。
4を堆積させ、通常のフォトリソグラフィー技術とドラ
イエッチング技術を用いてソース・ドレイン領域12上
に、後に蓄積電極が接続される容量コンタクト15を開
口する。
【0031】この状態から、容量コンタクト15を含み
多結晶シリコンをCVD法により基板全面に堆積し、リ
ンの熱拡散を行う。さらに通常のフォトリソグラフィー
技術を用いて蓄積電極の核となる部分にレジスト17a
をパターニングし、ドライエッチング技術を用いて前記
多結晶シリコンをエッチングすることにより、図1
(b)に示す形状の第1導電部材16aを得る。その
後、レジスト17aを除去し、CVD法によりシリコン
酸化膜を全面に堆積させ、図1(c)に示すように第1
犠牲層18aとする。
多結晶シリコンをCVD法により基板全面に堆積し、リ
ンの熱拡散を行う。さらに通常のフォトリソグラフィー
技術を用いて蓄積電極の核となる部分にレジスト17a
をパターニングし、ドライエッチング技術を用いて前記
多結晶シリコンをエッチングすることにより、図1
(b)に示す形状の第1導電部材16aを得る。その
後、レジスト17aを除去し、CVD法によりシリコン
酸化膜を全面に堆積させ、図1(c)に示すように第1
犠牲層18aとする。
【0032】次に、第1犠牲層18a上に適正露光量か
らネガ反転露光量までの領域が狭いポジ型レジスト(以
下、反転レジストと略す。)19を被着し、この反転レ
ジスト19を電子線露光により、図3(g)に示すよう
な2重シリンダ形状の蓄積電極形成用の微細パターンに
形成する。この微細パターンは、0.15μm程度のパ
ターン幅が可能である。
らネガ反転露光量までの領域が狭いポジ型レジスト(以
下、反転レジストと略す。)19を被着し、この反転レ
ジスト19を電子線露光により、図3(g)に示すよう
な2重シリンダ形状の蓄積電極形成用の微細パターンに
形成する。この微細パターンは、0.15μm程度のパ
ターン幅が可能である。
【0033】本実施例では、反転レジストのパターン形
成に際し、図2(d)〜図3(g)に示すような順で微
細パターン形成を行う。
成に際し、図2(d)〜図3(g)に示すような順で微
細パターン形成を行う。
【0034】第1犠牲層18aの下の第1導電部材16
aに目合わせを行い、図2(d)に示すような領域20
aを電子線露光する。
aに目合わせを行い、図2(d)に示すような領域20
aを電子線露光する。
【0035】本来は、露光領域20aは現像によりレジ
ストが除去されるが、このとき、適正露光量に対して、
少し露光量を多めにする。すると、露光領域20aの中
心部は周辺部に比べ、露光量が多いためネガ反転する。
すなわち図2(e)に示すようにネガ反転パターン21
aが開口部の中央に形成される。次に、電子線露光によ
り、このパターン上に第1犠牲層18aの下の第1導電
部材16aに目合わせを行い、図3(f)に示すような
領域22aを電子線露光する。
ストが除去されるが、このとき、適正露光量に対して、
少し露光量を多めにする。すると、露光領域20aの中
心部は周辺部に比べ、露光量が多いためネガ反転する。
すなわち図2(e)に示すようにネガ反転パターン21
aが開口部の中央に形成される。次に、電子線露光によ
り、このパターン上に第1犠牲層18aの下の第1導電
部材16aに目合わせを行い、図3(f)に示すような
領域22aを電子線露光する。
【0036】このとき、前記と同様、反転レジスト19
のネガ反転が起こるように適正露光量に対して、少し露
光量を多めにする。これにより、図3(g)に示すよう
にネガ反転パターン21aの外周にネガ反転パターン2
1bが形成される。このネガ反転パターン21a、21
bを含む2重シリンダ形状の蓄積電極形成用パターンを
マスクとして第1犠牲層18aを第1導電部材16aが
露出するまで完全にエッチングし、反転レジスト19を
除去することにより第1犠牲層18aを図4(h)に示
す形状にする。
のネガ反転が起こるように適正露光量に対して、少し露
光量を多めにする。これにより、図3(g)に示すよう
にネガ反転パターン21aの外周にネガ反転パターン2
1bが形成される。このネガ反転パターン21a、21
bを含む2重シリンダ形状の蓄積電極形成用パターンを
マスクとして第1犠牲層18aを第1導電部材16aが
露出するまで完全にエッチングし、反転レジスト19を
除去することにより第1犠牲層18aを図4(h)に示
す形状にする。
【0037】次に、この第1犠牲層18aの表面にCV
D法などにより多結晶シリコンを全面に堆積させ、図4
(i)に示されるような第2導電部材23aを形成す
る。
D法などにより多結晶シリコンを全面に堆積させ、図4
(i)に示されるような第2導電部材23aを形成す
る。
【0038】この状態から、不純物導入された多結晶シ
リコンがシリコン酸化膜よりも十分に早くエッチングさ
れるドライエッチング条件を用いて、第2導電部材23
aをエッチングし、図5(j)に示されるような形状に
する。
リコンがシリコン酸化膜よりも十分に早くエッチングさ
れるドライエッチング条件を用いて、第2導電部材23
aをエッチングし、図5(j)に示されるような形状に
する。
【0039】つついて、希釈フッ酸などを用いてシリコ
ン酸化膜よりなる第1犠牲層18aをエッチングするこ
とにより図5(k)に示すような蓄積電極24aを得
る。
ン酸化膜よりなる第1犠牲層18aをエッチングするこ
とにより図5(k)に示すような蓄積電極24aを得
る。
【0040】引き続きCVD法を用いて窒化膜を形成
し、これを熱酸化するといった方法で図5(l)に示す
ような容量膜25を形成する。
し、これを熱酸化するといった方法で図5(l)に示す
ような容量膜25を形成する。
【0041】さらに、CVD法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図5(l)に
示すような容量プレート26を形成する。これにより、
2重シリンダ形状のキャパシタ用蓄積電極24aを得る
ことができる。
堆積させ、リンを熱拡散することにより、図5(l)に
示すような容量プレート26を形成する。これにより、
2重シリンダ形状のキャパシタ用蓄積電極24aを得る
ことができる。
【0042】以上のような工程で製造された蓄積電極2
4aは、2重のシリンダ形状に形成され、その側壁部分
を利用することにより、従来のキャパシタと比較して、
本実施例ではシリンダ数を増やしてもスリット底が狭く
ならず同じ高さで、さらに従来よりも高くすることがで
き、大幅な蓄積容量の増加が可能になる。
4aは、2重のシリンダ形状に形成され、その側壁部分
を利用することにより、従来のキャパシタと比較して、
本実施例ではシリンダ数を増やしてもスリット底が狭く
ならず同じ高さで、さらに従来よりも高くすることがで
き、大幅な蓄積容量の増加が可能になる。
【0043】しかも、従来の製造工程と比較し、本実施
例は、酸化膜からなるサイドウォールを形成する必要が
ないため、製造工程を削減できる。また、特開平5−3
47392号に開示されている製造方法と比較し、本実
施例は電子線露光法を用いているため露光用レチクルを
必要としないので、レチクルの製造コストがかからな
い。
例は、酸化膜からなるサイドウォールを形成する必要が
ないため、製造工程を削減できる。また、特開平5−3
47392号に開示されている製造方法と比較し、本実
施例は電子線露光法を用いているため露光用レチクルを
必要としないので、レチクルの製造コストがかからな
い。
【0044】(実施例2)次に、本発明の実施例2につ
いて図面を参照して説明する。図6〜図11は本発明に
係るキャパシタの製造方法の実施例2を工程順に示した
縦断面図であり、そのうち、図7〜図9は本発明に用い
られる反転レジストのパターン形成を順に示している。
いて図面を参照して説明する。図6〜図11は本発明に
係るキャパシタの製造方法の実施例2を工程順に示した
縦断面図であり、そのうち、図7〜図9は本発明に用い
られる反転レジストのパターン形成を順に示している。
【0045】以下の説明においては簡略化のために、蓄
積電極と接続される一つのソース・ドレイン領域のみを
示す。
積電極と接続される一つのソース・ドレイン領域のみを
示す。
【0046】図6(a)に示すように、前述の実施例1
と同様な工程で、シリコン基板11上にシリコン酸化
膜、シリコン窒化膜14を堆積させ、通常のフォトリソ
グラフィー技術とドライエッチング技術を用いてソース
・ドレイン領域12上に、後に蓄積電極が接続される容
量コンタクト15を開口する。
と同様な工程で、シリコン基板11上にシリコン酸化
膜、シリコン窒化膜14を堆積させ、通常のフォトリソ
グラフィー技術とドライエッチング技術を用いてソース
・ドレイン領域12上に、後に蓄積電極が接続される容
量コンタクト15を開口する。
【0047】この状態から、容量コンタクト15を含み
多結晶シリコンを基板全面に堆積し、フォトリソグラフ
ィー技術とドライエッチング技術を用いて、この多結晶
シリコンを図6(b)に示す形状の第1導電部材16b
を得る。
多結晶シリコンを基板全面に堆積し、フォトリソグラフ
ィー技術とドライエッチング技術を用いて、この多結晶
シリコンを図6(b)に示す形状の第1導電部材16b
を得る。
【0048】その後、レジスト17bを除去し、シリコ
ン酸化膜を全面に堆積させ、図6()に示すように第1
犠牲層18bとする。
ン酸化膜を全面に堆積させ、図6()に示すように第1
犠牲層18bとする。
【0049】次に第1犠牲層18b上に反転レジスト1
9を被着し、電子線露光により、図9(i)に示すよう
な3重シリンダ形状の蓄積電極形成用の微細パターンに
形成する。この微細パターンは、0.15μm程度のパ
ターン幅が可能である。
9を被着し、電子線露光により、図9(i)に示すよう
な3重シリンダ形状の蓄積電極形成用の微細パターンに
形成する。この微細パターンは、0.15μm程度のパ
ターン幅が可能である。
【0050】本実施例では、反転レジスト19のパター
ン形成に際し、図7(d)〜図9(i)に示すような順
で微細パターン形成を行う。第1犠牲層18bの下の第
1導電部材16bに目合わせを行い、図7(d)に示す
ような領域20bを電子線露光する。
ン形成に際し、図7(d)〜図9(i)に示すような順
で微細パターン形成を行う。第1犠牲層18bの下の第
1導電部材16bに目合わせを行い、図7(d)に示す
ような領域20bを電子線露光する。
【0051】本来は、露光領域20bは現像によりレジ
ストが除去されるが、このとき、適正露光量に対して、
少し露光量を多めにする。すると、露光領域20bの中
心部は周辺部に比べ、露光量が多いためネガ反転する。
すなわち図7(e)に示すようにネガ反転パターン21
cが開口部の中央に形成される。
ストが除去されるが、このとき、適正露光量に対して、
少し露光量を多めにする。すると、露光領域20bの中
心部は周辺部に比べ、露光量が多いためネガ反転する。
すなわち図7(e)に示すようにネガ反転パターン21
cが開口部の中央に形成される。
【0052】次に、電子線露光により、このパターン上
に第1犠牲層18bの下の第1導電部材16bに目合わ
せを行い、図8(f)に示すような領域22bを電子線
露光する。
に第1犠牲層18bの下の第1導電部材16bに目合わ
せを行い、図8(f)に示すような領域22bを電子線
露光する。
【0053】このとき、前記と同様、反転レジスト19
のネガ反転が起こるように適正露光量を多めにする。こ
れにより、図8(g)に示すようにネガ反転パターン2
1cの外周にネガ反転パターン21dが形成される。
のネガ反転が起こるように適正露光量を多めにする。こ
れにより、図8(g)に示すようにネガ反転パターン2
1cの外周にネガ反転パターン21dが形成される。
【0054】次に、電子線露光により、このパターン上
に第1犠牲層18bの下の第1導電部材16bに目合わ
せを行い、図9(h)に示すような領域27を電子線露
光する。このとき、前記と同様、反転レジスト19のネ
ガ反転が起こるように適正露光量に対して、少し露光量
を多めにする。これにより、図9(i)に示すようにネ
ガ反転パターン21dの外周にネガ反転パターン21e
が形成される。
に第1犠牲層18bの下の第1導電部材16bに目合わ
せを行い、図9(h)に示すような領域27を電子線露
光する。このとき、前記と同様、反転レジスト19のネ
ガ反転が起こるように適正露光量に対して、少し露光量
を多めにする。これにより、図9(i)に示すようにネ
ガ反転パターン21dの外周にネガ反転パターン21e
が形成される。
【0055】以上の反転レジストのパターン形成を繰り
返すことにより、多重シリンダ形状の蓄積電極形成用微
細パターンを形成することが可能である。
返すことにより、多重シリンダ形状の蓄積電極形成用微
細パターンを形成することが可能である。
【0056】このネガ反転パターン21c、21d、2
1eを含む3重シリンダ形状の蓄積電極形成用パターン
をマスクとして第1犠牲層18bを第1導電部材16b
が露出するまで完全にエッチングし、反転レジスト19
を除去することにより第1犠牲層18bを図10(j)
に示す形状にする。
1eを含む3重シリンダ形状の蓄積電極形成用パターン
をマスクとして第1犠牲層18bを第1導電部材16b
が露出するまで完全にエッチングし、反転レジスト19
を除去することにより第1犠牲層18bを図10(j)
に示す形状にする。
【0057】次に、この第1犠牲層18bの表面にCV
D法などにより多結晶シリコンを全面に堆積させ、図1
0(k)に示すような第2導電部材23bを形成し、多
結晶シリコンがシリコン酸化膜よりも十分に早くエッチ
ングされるドライエッチング条件を用いて、第2導電部
材23bをエッチングし、図11(j)に示されるよう
な形状にする。
D法などにより多結晶シリコンを全面に堆積させ、図1
0(k)に示すような第2導電部材23bを形成し、多
結晶シリコンがシリコン酸化膜よりも十分に早くエッチ
ングされるドライエッチング条件を用いて、第2導電部
材23bをエッチングし、図11(j)に示されるよう
な形状にする。
【0058】続いて、希釈フッ酸などを用いて、シリコ
ン酸化膜よりなる第1犠牲層18bを図11(m)に示
すようにエッチングして、これにCVD法を用いて窒化
膜を形成し、これを熱酸化するといった方法で図11
(n)に示すような容量膜25を形成する。
ン酸化膜よりなる第1犠牲層18bを図11(m)に示
すようにエッチングして、これにCVD法を用いて窒化
膜を形成し、これを熱酸化するといった方法で図11
(n)に示すような容量膜25を形成する。
【0059】さらに、CVD法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図11(n)
に示すような容量プレート26を形成する。これによ
り、3重シリンダ形状のキャパシタ用蓄積電極を得るこ
とができる。
堆積させ、リンを熱拡散することにより、図11(n)
に示すような容量プレート26を形成する。これによ
り、3重シリンダ形状のキャパシタ用蓄積電極を得るこ
とができる。
【0060】以上のような工程で製造された蓄積電極2
4bは、3重のシリンダ形状に形成され、その側壁部分
を利用することにより、従来および実施例1のキャパシ
タに対してさらに、大幅な蓄積容量が可能になる。
4bは、3重のシリンダ形状に形成され、その側壁部分
を利用することにより、従来および実施例1のキャパシ
タに対してさらに、大幅な蓄積容量が可能になる。
【0061】その上、容易に形成することができ、実施
例1と同様、シリンダ数を増やしてもスリット底が狭く
ならず同じ高さである。
例1と同様、シリンダ数を増やしてもスリット底が狭く
ならず同じ高さである。
【0062】しかも、従来の製造工程と比較し、本実施
例は、酸化膜からなるサイドウォールを形成する必要が
ないので、製造工程を削減できる。
例は、酸化膜からなるサイドウォールを形成する必要が
ないので、製造工程を削減できる。
【0063】また、特開平5−347392号に開示さ
れている製造方法と比較し、本実施例は電子線露光法を
用いているため露光用レチクルを必要とせず、レチクル
の製造コストがかからない。
れている製造方法と比較し、本実施例は電子線露光法を
用いているため露光用レチクルを必要とせず、レチクル
の製造コストがかからない。
【0064】なお、本発明は、前述した実施例1、2に
限定されるものではなく、本発明の範囲内で種々に改変
することができる。本発明の半導体装置の製造方法は、
DRAMのみに用いられることなく、たとえばDRAM
を有するASICデバイスなど蓄積電極を有するその他
の半導体装置の製造方法に用いることができる。
限定されるものではなく、本発明の範囲内で種々に改変
することができる。本発明の半導体装置の製造方法は、
DRAMのみに用いられることなく、たとえばDRAM
を有するASICデバイスなど蓄積電極を有するその他
の半導体装置の製造方法に用いることができる。
【0065】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、従来の製造工程と比較して大幅な
工程増大を招くことなく、多重シリンダ形状のキャパシ
タ用蓄積電極を容易に得ることができ、さらにキャパシ
タの蓄積容量を増加させることができる。
の製造方法によれば、従来の製造工程と比較して大幅な
工程増大を招くことなく、多重シリンダ形状のキャパシ
タ用蓄積電極を容易に得ることができ、さらにキャパシ
タの蓄積容量を増加させることができる。
【図1】(a)〜(c)は、本発明の実施例1に係るキ
ャパシタの製造方法を工程順に示した縦断面図である。
ャパシタの製造方法を工程順に示した縦断面図である。
【図2】(d)、(e)は、本発明の実施例1によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図3】(f)、(g)は、本発明の実施例1によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図4】(h)、(i)は、本発明の実施例1によるキ
ャパシタの製造方法を工程順に示した縦断面図である。
ャパシタの製造方法を工程順に示した縦断面図である。
【図5】(j)〜(i)は、本発明の実施例1によるキ
ャパシタの製造方法を工程順に示した縦断面図である。
ャパシタの製造方法を工程順に示した縦断面図である。
【図6】(a)〜(c)は、本発明の実施例2によるキ
ャパシタの製造方法を工程順に示した縦断面図である。
ャパシタの製造方法を工程順に示した縦断面図である。
【図7】(d)、(e)は、本発明の実施例2によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図8】(f)、(g)は、本発明の実施例2によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図9】(h)、(i)は、本発明の実施例2によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図10】(j)、(k)は、本発明の実施例2による
キャパシタの製造方法において本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
キャパシタの製造方法において本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図11】(l)〜(n)は、本発明の実施例2による
キャパシタの製造方法を工程順に示した縦断面図であ
る。
キャパシタの製造方法を工程順に示した縦断面図であ
る。
【図12】(a)、(b)は、通常のDRAMに用いら
れるスタックキャパシタ型メモリセルの上面図と縦断面
図である。
れるスタックキャパシタ型メモリセルの上面図と縦断面
図である。
【図13】(a)〜(c)は、従来のキャパシタの製造
方法を工程順に示した縦断面図である。
方法を工程順に示した縦断面図である。
【図14】(d)〜(f)は、従来のキャパシタの製造
方法を工程順に示した縦断面図である。
方法を工程順に示した縦断面図である。
【図15】(g)〜(i)は、従来のキャパシタの製造
方法を工程順に示した縦断面図である。
方法を工程順に示した縦断面図である。
【図16】(a)、(b)は、従来技術として特開平5
−347392号に示されているキャパシタの製造方法
に用いる露光用のレチクルの上面図およびそれを用いて
得られる微細パターン図である。
−347392号に示されているキャパシタの製造方法
に用いる露光用のレチクルの上面図およびそれを用いて
得られる微細パターン図である。
11 シリコン基板 12 ソース・ドレイン領域 13 層間絶縁膜 14 シリコン窒化膜 15 容量コンタクト 16a、16b、16c 第1導電部材 17a、17b、17c、17d レジスト 18a、18b、18c 第1犠牲層 19 反転レジスト 20a、20b 第1露光領域 21a、21b、21c、21d、21e ネガ反転パ
ターン 22a、22b 第2露光領域 23a、23b、23c 第2導電部材 24a、24b、24c、24d 蓄積電極 25 容量膜 26 容量プレート 27 第3露光領域 28 素子分離領域 29 ワード線 30 ビット線コンタクト 31 ビット線 32 第2犠牲層 33 第3導電部材 34 第3犠牲層 35 シフタ付き露光用レチクル 36 透過光位相反転部分
ターン 22a、22b 第2露光領域 23a、23b、23c 第2導電部材 24a、24b、24c、24d 蓄積電極 25 容量膜 26 容量プレート 27 第3露光領域 28 素子分離領域 29 ワード線 30 ビット線コンタクト 31 ビット線 32 第2犠牲層 33 第3導電部材 34 第3犠牲層 35 シフタ付き露光用レチクル 36 透過光位相反転部分
Claims (2)
- 【請求項1】 適正露光量からネガ反転露光量までの領
域が狭いポジ型レジストを半導体基板上に被着し、電子
線露光により前記ポジ型レジストのネガ反転部分を含む
多重シリンダ形状の蓄積電極形成用微細パターンを形成
することを特徴とする半導体基板装置の製造方法。 - 【請求項2】 レジスト被着工程と、露光工程と、蓄積
電極形成工程とを有する半導体装置の製造方法であっ
て、 レジスト被着工程は、半導体基板上に層間絶縁膜、シリ
コン窒化膜、キャパシタ用蓄積電極となる導電体膜及び
酸化膜を形成した後、前記ポジ型レジストを被着する処
理を行うものであり、 露光工程は、電子線露光によりネガ反転部分を含むシリ
ンダ状パターンを形成し、さらに前記パターンの外周に
ネガ反転部分を含むシリンダ状パターンを電子線露光に
より形成する処理を行うものであり、 蓄積電極形成工程は、前記露光工程で形成される2重シ
リンダ形状の蓄積電極形成用微細パターンをマスクとし
て前記酸化膜をエッチングし、被エッチング部に導電体
膜を埋め込み、その後エッチングを行うことにより、2
重シリンダ形状のキャパシタ用蓄積電極を形成する処理
を行うものであることを特徴とする請求項1に記載の半
導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7106350A JP2682509B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置の製造方法 |
US08/637,469 US5620918A (en) | 1995-04-28 | 1996-04-25 | Method of producing cylindrical storage node of capacitor on semiconductor substrate |
TW085105058A TW300330B (ja) | 1995-04-28 | 1996-04-27 | |
KR1019960013255A KR100251019B1 (ko) | 1995-04-28 | 1996-04-27 | 반도체 기판상에 캐패시터의 원통형 기억 노드를제조하는방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7106350A JP2682509B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08306879A true JPH08306879A (ja) | 1996-11-22 |
JP2682509B2 JP2682509B2 (ja) | 1997-11-26 |
Family
ID=14431349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7106350A Expired - Fee Related JP2682509B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5620918A (ja) |
JP (1) | JP2682509B2 (ja) |
KR (1) | KR100251019B1 (ja) |
TW (1) | TW300330B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19710961A1 (de) * | 1997-03-07 | 1998-09-24 | United Microelectronics Corp | Polysilizium-CMP-Prozeß für DRAM-Zellen-Strukturen mit hoher Dichte |
KR19980055959A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 캐패시터 제조 방법 |
KR100334980B1 (ko) * | 1998-06-12 | 2002-05-02 | 가네꼬 히사시 | 반도체 메모리 장치 및 그 제조방법 |
KR100380279B1 (ko) * | 2000-10-26 | 2003-04-16 | 주식회사 하이닉스반도체 | 커패시터의 제조방법 |
JP2008306204A (ja) * | 1996-09-16 | 2008-12-18 | Internatl Business Mach Corp <Ibm> | 基板内に高静電容量の記憶ノード構造を製造するための方法、及び高静電容量の記憶ノードを有する基板 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2972554B2 (ja) * | 1995-05-31 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
TW312037B (en) * | 1996-08-07 | 1997-08-01 | United Microelectronics Corp | Manufacturing method of capacitor of dynamic random access memory |
US5677227A (en) * | 1996-09-09 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method of fabricating single crown, extendible to triple crown, stacked capacitor structures, using a self-aligned capacitor node contact |
US5731130A (en) * | 1996-11-12 | 1998-03-24 | Vanguard International Semiconductor Corporation | Method for fabricating stacked capacitors on dynamic random access memory cells |
KR100244281B1 (ko) * | 1996-11-27 | 2000-02-01 | 김영환 | 반도체 소자의 커피시터 제조방법 |
US5972769A (en) * | 1996-12-20 | 1999-10-26 | Texas Instruments Incoporated | Self-aligned multiple crown storage capacitor and method of formation |
US6426175B2 (en) | 1999-02-22 | 2002-07-30 | International Business Machines Corporation | Fabrication of a high density long channel DRAM gate with or without a grooved gate |
KR100368935B1 (ko) * | 2000-10-27 | 2003-01-24 | 삼성전자 주식회사 | 반도체 장치의 실린더형 스토리지 노드 형성방법 |
JP5077569B2 (ja) * | 2007-09-25 | 2012-11-21 | 信越化学工業株式会社 | パターン形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04365375A (ja) * | 1991-06-13 | 1992-12-17 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH05299579A (ja) * | 1992-04-23 | 1993-11-12 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0677430A (ja) * | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2875588B2 (ja) * | 1990-05-22 | 1999-03-31 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
JP3203776B2 (ja) * | 1992-06-15 | 2001-08-27 | ソニー株式会社 | 半導体装置の製造方法 |
JP2953220B2 (ja) * | 1992-10-30 | 1999-09-27 | 日本電気株式会社 | 半導体装置の製造方法 |
KR960012257B1 (ko) * | 1993-02-12 | 1996-09-18 | 엘지반도체 주식회사 | 반도체 장치의 캐패시터 노드 제조방법 |
-
1995
- 1995-04-28 JP JP7106350A patent/JP2682509B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-25 US US08/637,469 patent/US5620918A/en not_active Expired - Fee Related
- 1996-04-27 TW TW085105058A patent/TW300330B/zh active
- 1996-04-27 KR KR1019960013255A patent/KR100251019B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04365375A (ja) * | 1991-06-13 | 1992-12-17 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH05299579A (ja) * | 1992-04-23 | 1993-11-12 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0677430A (ja) * | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306204A (ja) * | 1996-09-16 | 2008-12-18 | Internatl Business Mach Corp <Ibm> | 基板内に高静電容量の記憶ノード構造を製造するための方法、及び高静電容量の記憶ノードを有する基板 |
KR19980055959A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 캐패시터 제조 방법 |
DE19710961A1 (de) * | 1997-03-07 | 1998-09-24 | United Microelectronics Corp | Polysilizium-CMP-Prozeß für DRAM-Zellen-Strukturen mit hoher Dichte |
DE19710961C2 (de) * | 1997-03-07 | 2002-02-28 | United Microelectronics Corp | Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Kondensator |
KR100334980B1 (ko) * | 1998-06-12 | 2002-05-02 | 가네꼬 히사시 | 반도체 메모리 장치 및 그 제조방법 |
US6387752B1 (en) | 1998-06-12 | 2002-05-14 | Nec Corporation | Semiconductor memory device and method of fabricating the same |
KR100380279B1 (ko) * | 2000-10-26 | 2003-04-16 | 주식회사 하이닉스반도체 | 커패시터의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100251019B1 (ko) | 2000-04-15 |
US5620918A (en) | 1997-04-15 |
JP2682509B2 (ja) | 1997-11-26 |
TW300330B (ja) | 1997-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508222A (en) | Fabrication process for semiconductor device | |
JP2682509B2 (ja) | 半導体装置の製造方法 | |
KR100255064B1 (ko) | 반도체 기판상에 캐패시터를 형성하는 방법 | |
JP2557592B2 (ja) | 半導体メモリセルの製造方法 | |
JPH0677430A (ja) | 半導体装置及びその製造方法 | |
JPH0629463A (ja) | 半導体素子の製造方法 | |
JP2602581B2 (ja) | 半導体メモリ素子の製造方法 | |
JP2772375B2 (ja) | 半導体記憶装置 | |
JPH10163455A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
JP3120462B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH09321253A (ja) | Dramメモリセル用蓄電キャパシタおよび蓄電キャパシタの製造方法 | |
JP3203776B2 (ja) | 半導体装置の製造方法 | |
JP3085831B2 (ja) | 半導体装置の製造方法 | |
WO2023060796A1 (zh) | 半导体结构及其制备方法 | |
KR100359763B1 (ko) | 반도체 메모리 소자의 제조방법 | |
KR100381019B1 (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 | |
JP2985855B2 (ja) | 半導体装置の製造方法 | |
KR100244305B1 (ko) | 반도체 메모리장치의 제조방법 | |
KR100374545B1 (ko) | 반도체기억장치제조방법 | |
KR950005467B1 (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
KR100250174B1 (ko) | Dram 셀의 커패시터의 제조 방법 | |
JPH05275649A (ja) | 半導体記憶装置 | |
KR100269608B1 (ko) | 캐패시터 형성방법 | |
KR100308640B1 (ko) | 코어형트랜치캐패시터및그제조방법 | |
JP3597415B2 (ja) | キャパシタを有する半導体メモリセルの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |