JPH08293619A - Method of forming polycrystalline silicon semiconductor, photovoltaic device and polycrystalline semiconductor - Google Patents
Method of forming polycrystalline silicon semiconductor, photovoltaic device and polycrystalline semiconductorInfo
- Publication number
- JPH08293619A JPH08293619A JP7101268A JP10126895A JPH08293619A JP H08293619 A JPH08293619 A JP H08293619A JP 7101268 A JP7101268 A JP 7101268A JP 10126895 A JP10126895 A JP 10126895A JP H08293619 A JPH08293619 A JP H08293619A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- grain boundary
- silicon semiconductor
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
Landscapes
- Weting (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多結晶シリコン半導
体，これを用いた光起電力装置及び多結晶シリコン半導
体の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystalline silicon semiconductor, a photovoltaic device using the same, and a method for forming a polycrystalline silicon semiconductor.
【０００２】[0002]
【従来の技術】多結晶シリコン半導体を使用する半導体
装置においては、結晶粒界の存在がその品質に大きく影
響する。図６は結晶粒界が存在する多結晶シリコン半導
体の断面図を示す。多結晶シリコンの結晶粒界には多数
のダングリングボンドが存在するが、このダングリング
ボンドはキャリアのトラップ又は再結合中心として働く
ため、キャリアの寿命を大幅に短縮する。また結晶粒界
部分に現れる歪により多結晶シリコン半導体中のエネル
ギバンドが影響を受けてバリアが形成され、キャリアの
移動度を低下させる原因となっている。このように結晶
粒界の存在は多結晶シリコンを用いたデバイス特性を非
常に悪化させるため、従来は水素プラズマ処理，水素イ
オンの打ち込み等の方法による水素パッシベーション、
又はリン拡散によるゲッタリングを用いた粒界の不活性
化が行われている（「太陽エネルギー工学」浜川，桑
野，培風館 108頁）。2. Description of the Related Art In a semiconductor device using a polycrystalline silicon semiconductor, the presence of crystal grain boundaries greatly affects its quality. FIG. 6 shows a cross-sectional view of a polycrystalline silicon semiconductor having crystal grain boundaries. A large number of dangling bonds are present at the crystal grain boundaries of polycrystalline silicon, and these dangling bonds act as carrier traps or recombination centers, so that the carrier life is greatly shortened. Further, the strain appearing at the crystal grain boundary portion affects the energy band in the polycrystalline silicon semiconductor to form a barrier, which causes a decrease in carrier mobility. As described above, the existence of the crystal grain boundaries greatly deteriorates the device characteristics using polycrystalline silicon. Therefore, conventionally, hydrogen passivation by a method such as hydrogen plasma treatment or hydrogen ion implantation,
Alternatively, the grain boundaries are inactivated by using gettering by phosphorus diffusion (“Solar Energy Engineering” Hamakawa, Kuwano, Baifukan page 108).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら水素パッ
シベーション、又はゲッタリングにより粒界の不活性化
が行われた多結晶シリコンはその特性がある程度は改善
されているが、十分であるとはいえない。本発明は、斯
かる事情に鑑みてなされたものであり、粒界を除去する
ことにより、ダングリングボンドに起因する機能低下を
防止することが可能な多結晶シリコン半導体，これを用
いた光起電力装置及び多結晶シリコン半導体の形成方法
を提供することを目的とする。However, the characteristics of polycrystalline silicon, in which grain boundaries are inactivated by hydrogen passivation or gettering, have been improved to some extent, but it cannot be said to be sufficient. The present invention has been made in view of such circumstances, and a polycrystalline silicon semiconductor capable of preventing functional deterioration due to dangling bonds by removing grain boundaries, and a photovoltaic using the same. An object is to provide a power device and a method for forming a polycrystalline silicon semiconductor.
【０００４】[0004]
【課題を解決するための手段】本発明に係る多結晶シリ
コン半導体は、結晶粒間の酸化された粒界の一部又は全
てが除去されていることを特徴とする。The polycrystalline silicon semiconductor according to the present invention is characterized in that some or all of the oxidized grain boundaries between crystal grains are removed.
【０００５】本発明に係る光起電力装置は、結晶粒間の
酸化された粒界の一部又は全てが除去されている前述の
多結晶シリコン半導体が光起電力材料として使用されて
いることを特徴とする。In the photovoltaic device according to the present invention, the above-mentioned polycrystalline silicon semiconductor in which some or all of the oxidized grain boundaries between crystal grains are removed is used as a photovoltaic material. Characterize.
【０００６】本発明に係る光起電力装置は、基板上に多
結晶シリコンの結晶粒が形成されており、該結晶粒間の
基板上に酸化された粒界が一部存在することを特徴とす
る。The photovoltaic device according to the present invention is characterized in that crystal grains of polycrystalline silicon are formed on a substrate, and oxidized grain boundaries partially exist on the substrate between the crystal grains. To do.
【０００７】本発明に係る多結晶シリコン半導体の形成
方法は、結晶粒間の粒界の一部又は全てが除去されてい
る前述の多結晶シリコン半導体の形成方法であって、基
板上に多結晶シリコン膜を形成する工程と、多結晶シリ
コン膜の粒界を酸化する工程と、酸化された粒界をエッ
チングする工程とを含むことを特徴とする。A method of forming a polycrystalline silicon semiconductor according to the present invention is the above-described method of forming a polycrystalline silicon semiconductor in which some or all of grain boundaries between crystal grains are removed, and The method is characterized by including a step of forming a silicon film, a step of oxidizing the grain boundaries of the polycrystalline silicon film, and a step of etching the oxidized grain boundaries.
【０００８】本発明に係る多結晶シリコン半導体の形成
方法は、結晶粒間の粒界の一部又は全てが除去されてい
る前述の多結晶シリコン半導体の形成方法であって、基
板上に多結晶シリコン膜を形成する工程と、酸素と不純
物供給ガスとの混合ガスを使用して多結晶シリコン膜の
粒界を酸化し且つドーピングを行う工程と、酸化された
粒界をエッチングする工程とを含むことを特徴とする。A method for forming a polycrystalline silicon semiconductor according to the present invention is the above-described method for forming a polycrystalline silicon semiconductor in which some or all of grain boundaries between crystal grains are removed, and The method includes a step of forming a silicon film, a step of oxidizing and doping a grain boundary of a polycrystalline silicon film by using a mixed gas of oxygen and an impurity supply gas, and a step of etching the oxidized grain boundary. It is characterized by
【０００９】[0009]
【作用】本発明にあっては、酸化された粒界の一部又は
全てが除去されているので、ダングリングボンドに起因
するキャリアのトラップ又は再結合が抑制され、キャリ
アのトラップ又は再結合によるキャリアの移動度低下が
低減される。従ってこのような多結晶シリコン半導体を
光起電力装置に使用した場合は、変換効率等の光起電力
特性が向上する。In the present invention, since part or all of the oxidized grain boundaries are removed, carrier trapping or recombination due to dangling bonds is suppressed, and carrier trapping or recombination is caused. The decrease in carrier mobility is reduced. Therefore, when such a polycrystalline silicon semiconductor is used in a photovoltaic device, photovoltaic characteristics such as conversion efficiency are improved.
【００１０】[0010]
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。 実施例１．図１は本発明に係る多結晶シリコン半導体を
示す構造断面図である。図１(a)は基板３上の結晶粒２
間の隙間に酸化粒界（ＳｉＯ2 ）１が僅かに存在する多
結晶シリコン半導体を示し、図１(b) は、この酸化粒界
１が全て除去されている多結晶シリコン半導体を示す。
図１に示すいずれの多結晶シリコン半導体も、結晶粒２
間に、従来存在していた粒界は存在しないので、粒界中
のダングリングボンドに起因するキャリアのトラップ又
は再結合を抑制し、これらによるキャリアの移動度低下
を低減することができる。さらに図１(a) に示す多結晶
シリコン半導体は、酸化粒界１が僅かに残っているの
で、基板３が露出しておらず、絶縁機能を有する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments. Example 1. FIG. 1 is a structural sectional view showing a polycrystalline silicon semiconductor according to the present invention. Figure 1 (a) shows the crystal grains 2 on the substrate 3.
A polycrystalline silicon semiconductor in which oxide grain boundaries (SiO 2 ) 1 are slightly present in the gaps is shown, and FIG. 1B shows a polycrystalline silicon semiconductor in which all the oxide grain boundaries 1 are removed.
All the polycrystalline silicon semiconductors shown in FIG.
In the meantime, since there is no grain boundary that has existed in the past, it is possible to suppress carrier trapping or recombination due to dangling bonds in the grain boundary, and reduce the decrease in carrier mobility due to these. Further, in the polycrystalline silicon semiconductor shown in FIG. 1 (a), since the oxide grain boundaries 1 are slightly left, the substrate 3 is not exposed and has an insulating function.
【００１１】このような多結晶シリコン半導体の形成工
程を図２を参照しながら説明する。まずステンレス鋼
（SUS304），チタン，タングステン等の金属基板、又は
高融点硝子基板からなる基板３上に、Ｐドープａ−Ｓｉ
膜を形成し、形成したＰドープａ−Ｓｉ膜を固相成長さ
せる（図２(a))。Ｐドープａ−Ｓｉ膜の形成条件及び固
相成長条件を以下に示す。 〔ａ−Ｓｉ膜形成条件〕 原料ガス比 1000ppm ＰＨ3 ／ＳｉＨ4 ＝１〜10 基板温度 200 〜600 ℃ 圧力 0.1 〜0.3 torr ＲＦパワー 20〜200 mW／cm2 〔固相成長条件〕 基板温度 500 〜700 ℃ 成長時間 ５〜30時間 これにより粒径１〜５μm の結晶粒２間に粒界４が存在
する、従来と同様の多結晶シリコン膜10（膜厚５μm ）
が得られる。なお多結晶シリコン膜10は、キャスト法を
はじめ、他の方法によって得てもよい。A process of forming such a polycrystalline silicon semiconductor will be described with reference to FIG. First, P-doped a-Si is formed on the substrate 3 made of a metal substrate such as stainless steel (SUS304), titanium, or tungsten, or a high melting point glass substrate.
A film is formed, and the formed P-doped a-Si film is solid-phase grown (FIG. 2 (a)). The conditions for forming the P-doped a-Si film and the solid phase growth conditions are shown below. [A-Si film forming conditions] Raw material gas ratio 1000 ppm PH 3 / SiH 4 = 1 to 10 substrate temperature 200 to 600 ° C pressure 0.1 to 0.3 torr RF power 20 to 200 mW / cm 2 [solid phase growth condition] substrate temperature 500 ~ 700 ℃ Growth time 5 ~ 30 hours As a result, there is a grain boundary 4 between the crystal grains 2 having a grain size of 1 to 5 µm.
Is obtained. The polycrystalline silicon film 10 may be obtained by a casting method or another method.
【００１２】次に酸素プラズマ中に曝すことにより酸化
処理を行い、粒界４を酸化して酸化粒界１とする（図２
(b))。この条件を以下に示す。 〔酸素プラズマ処理条件〕 原料ガス 100 ％Ｏ2 10〜200 sccm 基板温度 130 〜600 ℃ 圧力 0.1 〜0.3 torr ＲＦパワー 20〜200 mW／cm2 処理時間 10〜90分 粒界４部分は、ダングリングボンドが存在しているため
に原子間の結合が不飽和である。従って結晶粒２部分に
比べて酸素が拡散し易く、粒界４部分を略選択的に酸化
させることが可能である。なお酸化処理は酸素雰囲気中
の熱アニールでもよい。例えば乾燥酸素を充満させ、大
気圧，600 〜1000℃とした反応室で100 〜300 分間放置
する処理が代表的である。Next, an oxidation treatment is carried out by exposing it to oxygen plasma to oxidize the grain boundaries 4 into oxide grain boundaries 1 (FIG. 2).
(b)). This condition is shown below. [Oxygen plasma treatment conditions] Source gas 100% O 2 10 to 200 sccm Substrate temperature 130 to 600 ℃ Pressure 0.1 to 0.3 torr RF power 20 to 200 mW / cm 2 Treatment time 10 to 90 minutes 4 grain boundaries are dangling The bond between atoms is unsaturated because of the existence of the bond. Therefore, oxygen is more likely to diffuse than in the crystal grain 2 portion, and the grain boundary 4 portion can be substantially selectively oxidized. The oxidation treatment may be thermal annealing in an oxygen atmosphere. For example, a typical treatment is to fill it with dry oxygen and leave it for 100 to 300 minutes in a reaction chamber at atmospheric pressure and 600 to 1000 ° C.
【００１３】その後、硝酸，フッ酸及び水の混合液に浸
漬すると、酸化粒界１がエッチングされる（図２(c))。
混合液に浸漬したときの反応は以下のとおりである。 Ｓｉ＋４ＨＮＯ3 → ＳｉＯ2 ＋４ＮＯ2 ＋２Ｈ2 Ｏ …（1) ＳｉＯ2 ＋６ＨＦ → Ｈ2 ＳｉＦ6 ＋２Ｈ2 Ｏ …（2) 酸化粒界１を選択的にエッチングするために、主に（2)
式の反応が（1)式の反応よりも進むような混合液を使用
する。なおエッチング液としては、水酸化ナトリウム水
溶液，水酸化カリウム水溶液等のアルカリ性のものを使
用することもできる。Then, when it is immersed in a mixed solution of nitric acid, hydrofluoric acid and water, the oxide grain boundaries 1 are etched (FIG. 2 (c)).
The reaction when immersed in the mixed solution is as follows. Si + 4HNO 3 → SiO 2 + 4NO 2 + 2H 2 O (1) SiO 2 + 6HF → H 2 SiF 6 + 2H 2 O (2) Mainly to selectively etch the oxide grain boundary 1 (2)
Use a mixture in which the reaction of formula proceeds more than the reaction of formula (1). As the etching solution, an alkaline solution such as an aqueous solution of sodium hydroxide or an aqueous solution of potassium hydroxide can be used.
【００１４】ここでエッチング時間を制御することによ
って、酸化粒界１のエッチング量を制御することができ
る。例えば体積比がＨＮＯ3 ：ＨＦ：Ｈ2 Ｏ＝２：３：
60であるエッチング液を使用し、エッチング液温度を25
℃とすると、約90秒で５μmの酸化粒界１全てを除去す
ることができ（図１(a))、約70秒で４μm の酸化粒界１
を除去する（約１μm を残す）ことができる（図１
(b))。By controlling the etching time here, the etching amount of the oxide grain boundary 1 can be controlled. For example, the volume ratio is HNO 3 : HF: H 2 O = 2: 3:
Use an etchant that is 60 and an etchant temperature of 25
If the temperature is set to ℃, it is possible to remove all 5 μm oxide grain boundaries 1 in about 90 seconds (Fig. 1 (a)), and 4 μm oxide grain boundaries 1 in about 70 seconds.
Can be removed (leaving about 1 μm) (Fig. 1
(b)).
【００１５】本発明のｎ型多結晶シリコンと従来のｎ型
多結晶シリコンとにおいてキャリアライフタイムを測定
した。測定にあたっては表面の欠陥の影響を除くため
に、表面にｉ／ｐ型ａ−Ｓｉ層を形成し、反射マイクロ
波法（光パルスによって励起されたキャリアの消滅を、
マイクロ波をプローブとして検出する方法）にて測定し
た。従来のｎ型多結晶シリコンでのキャリアライフタイ
ムは約６０μｓであったのに対し、本発明のｎ型多結晶
シリコンでは約１００μｓと著しく長くなった。The carrier lifetimes of the n-type polycrystalline silicon of the present invention and the conventional n-type polycrystalline silicon were measured. In the measurement, an i / p-type a-Si layer is formed on the surface in order to remove the influence of surface defects, and the reflection microwave method (disappearance of carriers excited by an optical pulse,
The method of detecting a microwave as a probe). The carrier lifetime in the conventional n-type polycrystalline silicon was about 60 μs, whereas it was remarkably long in the n-type polycrystalline silicon of the present invention, about 100 μs.
【００１６】実施例２．図３は本発明に係る多結晶シリ
コン半導体の他の実施例を示す構造断面図である。本実
施例における多結晶シリコン半導体は、図１(a) に示す
結晶粒２の表面にｐ型の不純物がドーピングされたドー
ピング層11が形成されている。また図１(a) と同様、結
晶粒２間には基板３の露出を避けるために酸化粒界１が
残されている。Example 2. FIG. 3 is a structural sectional view showing another embodiment of the polycrystalline silicon semiconductor according to the present invention. In the polycrystalline silicon semiconductor according to this embodiment, a doping layer 11 in which p-type impurities are doped is formed on the surface of the crystal grain 2 shown in FIG. 1 (a). Further, as in FIG. 1A, oxide grain boundaries 1 are left between the crystal grains 2 in order to avoid exposing the substrate 3.
【００１７】図３に示す多結晶シリコン膜は、図２(b)
に示す酸化処理において、酸素に加えてＢ2 Ｈ6 のよう
な不純物供給ガスを加えるのみで、その他は実施例１と
同様の方法で製造することができる。これにより粒界の
酸化と共に不純物ドーピングが同時的に行えるので、後
にドーピング層を形成するプロセスを経ることなく、ｐ
ｎ接合を形成することができる。The polycrystalline silicon film shown in FIG. 3 has the structure shown in FIG.
In the oxidation treatment shown in (1), it can be manufactured by the same method as in Example 1 except that an impurity supply gas such as B 2 H 6 is added in addition to oxygen. As a result, impurity doping can be performed simultaneously with the oxidation of the grain boundaries, so that p
An n-junction can be formed.
【００１８】実施例３．図４は、図１(a) に示す多結晶
シリコン膜を使用した光起電力装置（太陽電池）を示す
構造断面図であり、ｎ型多結晶シリコン／ａ−Ｓｉのヘ
テロ接合を用いた場合を示している。図１(a) に示す結
晶粒２及び酸化粒界１の表面に、ｉ型ａ−Ｓｉ層５及び
ｐ型ａ−Ｓｉ層６が形成されている。その上にＩＴＯか
らなる透明電極７がスパッタ法にて形成されており、さ
らに銀からなる集電極８が蒸着法にて適宜位置に形成さ
れている。Example 3. FIG. 4 is a structural cross-sectional view showing a photovoltaic device (solar cell) using the polycrystalline silicon film shown in FIG. 1 (a), in the case of using an n-type polycrystalline silicon / a-Si heterojunction. Is shown. An i-type a-Si layer 5 and a p-type a-Si layer 6 are formed on the surfaces of the crystal grains 2 and the oxide grain boundaries 1 shown in FIG. A transparent electrode 7 made of ITO is formed thereon by a sputtering method, and a collector electrode 8 made of silver is formed at an appropriate position by a vapor deposition method.
【００１９】ｉ型ａ−Ｓｉ層５，ｐ型ａ−Ｓｉ層６，及
び透明電極７の形成条件は以下に示す如くである。 〔ｉ型ａ−Ｓｉ層形成条件〕 原料ガス ＳｉＨ4 40〜100 sccm 基板温度 80〜200 ℃ 圧力 0.1 〜0.2 torr ＲＦパワー 10〜20mW／cm2 膜厚 ０〜200 Å 〔ｐ型ａ−Ｓｉ層形成条件〕 原料ガス ＳｉＨ4 40〜100 sccm １％Ｂ2 Ｈ6 ／ＳｉＨ4 ＝２〜20 基板温度 80〜200 ℃ 圧力 0.1 〜0.2 torr ＲＦパワー 10〜20mW／cm2 膜厚 30〜200 Å 〔ＩＴＯ形成条件〕 雰囲気ガス Ａｒ 10〜100 sccm ターゲット ＳｎＯ2 ５wt％ ＩＴＯ 基板温度 130 〜250 ℃ 圧力 0.5 〜３ｍtorr ＲＦパワー ３〜10Ｗ／cm2 The conditions for forming the i-type a-Si layer 5, the p-type a-Si layer 6, and the transparent electrode 7 are as follows. [I-type a-Si layer formation condition] material gas SiH 4 40 to 100 sccm substrate temperature 80 to 200 ° C. Pressure 0.1 to 0.2 torr RF Power 10~20mW / cm 2 thickness 0 to 200 Å [p-type a-Si layer Forming conditions] Source gas SiH 4 40 to 100 sccm 1% B 2 H 6 / SiH 4 = 2 to 20 Substrate temperature 80 to 200 ° C Pressure 0.1 to 0.2 torr RF power 10 to 20 mW / cm 2 Film thickness 30 to 200 Å [ ITO forming conditions] Atmosphere gas Ar 10 to 100 sccm Target SnO 2 5 wt% ITO substrate temperature 130 to 250 ° C Pressure 0.5 to 3 mtorr RF power 3 to 10 W / cm 2
【００２０】図４に示す太陽電池と、従来の太陽電池
（粒界有り）とにおける特性を調べた結果を表１に示
す。表１より本発明の太陽電池は、出力が16.4mW／cm2
であり、従来（14.9mW／cm2 ）より特性が約10％向上し
ていることが判る。前述した如くエッチング時間によっ
て酸化粒界１の厚みを制御することができるが、デバイ
スの構成上、接合の短絡を防止する場合は、図４に示す
ように部分的に酸化粒界１を一部残して基板３の露出を
避けることが望ましい。Table 1 shows the results of examining the characteristics of the solar cell shown in FIG. 4 and the conventional solar cell (with grain boundaries). From Table 1, the solar cell of the present invention has an output of 16.4 mW / cm 2
It can be seen that the characteristics are improved by about 10% compared to the conventional (14.9 mW / cm 2 ). As described above, the thickness of the oxide grain boundary 1 can be controlled by the etching time. However, in order to prevent a short circuit in the junction due to the device structure, as shown in FIG. It is desirable to avoid exposing the substrate 3 by leaving it.
【００２１】[0021]
【表１】 [Table 1]
【００２２】実施例４．図５は、ｐｎホモ接合を用いた
太陽電池を示す構造断面図である。図１(a) に示す結晶
粒２の表面にＢドープ層９が形成されており、その上に
ＩＴＯからなる透明電極７が形成されている。そして透
明電極７上の適宜位置には銀からなる集電極８が形成さ
れている。本実施例におけるＢドープ層９は、例えば80
0 〜950 ℃でＢＣｌ3 ガスを使用した熱拡散により形成
する。このとき実際には酸化粒界１にも熱拡散が起こ
る。そこでドーピング深さが酸化粒界１の深さ（厚み）
より深いと絶縁層（酸化粒界１）の機能が働かなくなる
ので、これよりも浅くなるように制御する。また実施例
２と同様に、酸化処理工程において酸素と不純物供給ガ
スとの混合ガスを使用して、酸化と同時的にＢドープ層
９を形成することもできる。Example 4. FIG. 5 is a structural cross-sectional view showing a solar cell using a pn homojunction. A B-doped layer 9 is formed on the surface of the crystal grain 2 shown in FIG. 1 (a), and a transparent electrode 7 made of ITO is formed thereon. A collector electrode 8 made of silver is formed at an appropriate position on the transparent electrode 7. The B-doped layer 9 in this embodiment is, for example, 80
It is formed by thermal diffusion using BCl 3 gas at 0 to 950 ° C. At this time, thermal diffusion actually occurs in the oxide grain boundary 1. Therefore, the doping depth is the depth (thickness) of the oxide grain boundary 1.
If it is deeper, the function of the insulating layer (oxide grain boundary 1) will not work, so control is made to be shallower than this. Further, similarly to the second embodiment, the B-doped layer 9 can be formed simultaneously with the oxidation by using the mixed gas of oxygen and the impurity supply gas in the oxidation treatment step.
【００２３】このような太陽電池と従来のｐｎホモ接合
の太陽電池（粒界有り）とにおける特性を調べた結果を
表２に示す。表２より本発明の太陽電池は、出力が15.9
mW／cm2 であり、従来（14.4mW／cm2 ）より特性が約10
％向上していることが判る。Table 2 shows the results of examining the characteristics of such a solar cell and a conventional pn homojunction solar cell (with grain boundaries). From Table 2, the solar cell of the present invention has an output of 15.9.
mW / cm 2, conventional (14.4mW / cm 2) than the characteristic about 10
You can see that it has improved by%.
【００２４】[0024]
【表２】 [Table 2]
【００２５】なお以上の実施例においてはｎ型の多結晶
シリコンについて述べているが、本発明はｐ型の多結晶
シリコンに適用可能であることはいうまでもない。Although the n-type polycrystalline silicon is described in the above embodiments, it goes without saying that the present invention can be applied to p-type polycrystalline silicon.
【００２６】[0026]
【発明の効果】以上のように本発明は、酸化された粒界
の一部又は全てが除去されていることにより、粒界中の
ダングリングボンドに起因するキャリアのトラップ又は
再結合が抑制され、キャリアのトラップ又は再結合によ
るキャリアの移動度低下が低減されるので、デバイス特
性が向上する等、本発明は優れた効果を奏する。As described above, according to the present invention, since some or all of the oxidized grain boundaries are removed, carrier trapping or recombination due to dangling bonds in the grain boundaries is suppressed. The present invention exhibits excellent effects such as improvement in device characteristics because a decrease in carrier mobility due to carrier trapping or recombination is reduced.
【図１】本発明に係る多結晶シリコン半導体を示す構造
断面図である。FIG. 1 is a structural cross-sectional view showing a polycrystalline silicon semiconductor according to the present invention.
【図２】図１に示す多結晶シリコン半導体の形成工程を
説明するための図である。FIG. 2 is a diagram for explaining a process of forming the polycrystalline silicon semiconductor shown in FIG.
【図３】本発明に係る他の多結晶シリコン半導体を示す
構造断面図である。FIG. 3 is a structural cross-sectional view showing another polycrystalline silicon semiconductor according to the present invention.
【図４】本発明に係る光起電力装置を示す構造断面図で
ある。FIG. 4 is a structural sectional view showing a photovoltaic device according to the present invention.
【図５】本発明に係る他の光起電力装置を示す構造断面
図である。FIG. 5 is a structural cross-sectional view showing another photovoltaic device according to the present invention.
【図６】従来の多結晶シリコン半導体を示す構造断面図
である。FIG. 6 is a structural cross-sectional view showing a conventional polycrystalline silicon semiconductor.
１ 酸化粒界（ＳｉＯ2 ） ２ 結晶粒 ３ 基板 ４ 粒界1 Oxidation grain boundary (SiO 2 ) 2 Crystal grain 3 Substrate 4 Grain boundary
Claims (5)
てが除去されていることを特徴とする多結晶シリコン半
導体。1. A polycrystalline silicon semiconductor in which part or all of the oxidized grain boundaries between crystal grains are removed.
光起電力材料として使用されていることを特徴とする光
起電力装置。2. A photovoltaic device, wherein the polycrystalline silicon semiconductor according to claim 1 is used as a photovoltaic material.
されており、該結晶粒間の基板上に酸化された粒界が一
部存在することを特徴とする光起電力装置。3. A photovoltaic device, wherein crystal grains of polycrystalline silicon are formed on a substrate, and oxidized grain boundaries partially exist on the substrate between the crystal grains.
形成方法であって、基板上に多結晶シリコン膜を形成す
る工程と、多結晶シリコン膜の粒界を酸化する工程と、
酸化された粒界をエッチングする工程とを含むことを特
徴とする多結晶シリコン半導体の形成方法。4. The method for forming a polycrystalline silicon semiconductor according to claim 1, comprising the steps of forming a polycrystalline silicon film on a substrate, and oxidizing the grain boundaries of the polycrystalline silicon film.
And a step of etching an oxidized grain boundary, the method for forming a polycrystalline silicon semiconductor.
形成方法であって、基板上に多結晶シリコン膜を形成す
る工程と、酸素と不純物供給ガスとの混合ガスを使用し
て多結晶シリコン膜の粒界を酸化し且つドーピングを行
う工程と、酸化された粒界をエッチングする工程とを含
むことを特徴とする多結晶シリコン半導体の形成方法。5. The method for forming a polycrystalline silicon semiconductor according to claim 1, wherein the step of forming a polycrystalline silicon film on a substrate and the mixed gas of oxygen and an impurity supply gas are used. A method for forming a polycrystalline silicon semiconductor, comprising: a step of oxidizing and doping a grain boundary of a film; and a step of etching the oxidized grain boundary.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7101268A JPH08293619A (en) | 1995-04-25 | 1995-04-25 | Method of forming polycrystalline silicon semiconductor, photovoltaic device and polycrystalline semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7101268A JPH08293619A (en) | 1995-04-25 | 1995-04-25 | Method of forming polycrystalline silicon semiconductor, photovoltaic device and polycrystalline semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293619A true JPH08293619A (en) | 1996-11-05 |
Family
ID=14296147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7101268A Pending JPH08293619A (en) | 1995-04-25 | 1995-04-25 | Method of forming polycrystalline silicon semiconductor, photovoltaic device and polycrystalline semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293619A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011104796A1 (en) * | 2010-02-25 | 2011-09-01 | 株式会社Sumco | Polycrystalline silicon for solar cell |
| WO2013018689A1 (en) * | 2011-07-29 | 2013-02-07 | 京セラ株式会社 | Photoelectric conversion device |
| KR20140077265A (en) * | 2012-12-13 | 2014-06-24 | 한국전자통신연구원 | Solar cell and method for forming the same |
| CN113196461A (en) * | 2018-12-21 | 2021-07-30 | 索泰克公司 | Semiconductor-on-insulator substrate for radio frequency applications |
-
1995
- 1995-04-25 JP JP7101268A patent/JPH08293619A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011104796A1 (en) * | 2010-02-25 | 2011-09-01 | 株式会社Sumco | Polycrystalline silicon for solar cell |
| WO2013018689A1 (en) * | 2011-07-29 | 2013-02-07 | 京セラ株式会社 | Photoelectric conversion device |
| KR20140077265A (en) * | 2012-12-13 | 2014-06-24 | 한국전자통신연구원 | Solar cell and method for forming the same |
| CN113196461A (en) * | 2018-12-21 | 2021-07-30 | 索泰克公司 | Semiconductor-on-insulator substrate for radio frequency applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110518088B (en) | Preparation method of SE solar cell | |
| TWI459577B (en) | Method of manufacturing crystalline silicon solar cells with improved surface passivation | |
| JP6352939B2 (en) | Solar cell emitter region with silicon oxynitride dielectric layer | |
| CN111146311B (en) | Boron diffusion method and N-type solar cell preparation method | |
| CN110610997A (en) | Preparation method of local passivation contact structure | |
| WO2024066207A1 (en) | New solar cell and fabrication method therefor | |
| TWI401810B (en) | Solar cell | |
| JP2004172271A (en) | Solar cell and method for manufacturing same | |
| CN116936687A (en) | Combined passivation back contact battery and post-texturing method for removing undercut residual mask layer | |
| CN111446331A (en) | Method for removing plating and method for preparing passivated contact solar cell | |
| JP2005183469A (en) | Solar cell | |
| JP4197193B2 (en) | Method for manufacturing photoelectric conversion device | |
| JP2005129714A (en) | Manufacturing method of solar cell | |
| AU2023343930A1 (en) | Solar cell and manufacturing method therefor | |
| JPH08293619A (en) | Method of forming polycrystalline silicon semiconductor, photovoltaic device and polycrystalline semiconductor | |
| CN114335237A (en) | Preparation method of crystalline silicon solar cell and crystalline silicon solar cell | |
| JP2003152205A (en) | Photoelectric conversion element and its manufacturing method | |
| CN114038941A (en) | Solar cell preparation method | |
| JP2003101055A (en) | Method for manufacturing solar battery | |
| CN115084285A (en) | Low-composite tunneling oxidation passivation layer structure and application | |
| JP2009290013A (en) | Method of manufacturing solar cell, and solar cell | |
| CN111180544B (en) | Passivated contact crystalline silicon solar cell and manufacturing method thereof | |
| JP3346907B2 (en) | Solar cell and method of manufacturing the same | |
| JP3281760B2 (en) | Method for manufacturing photovoltaic device | |
| CN114005907A (en) | Manufacturing method of Topcon battery |