JPH0828702B2 - クロック再生器 - Google Patents
クロック再生器Info
- Publication number
- JPH0828702B2 JPH0828702B2 JP31446992A JP31446992A JPH0828702B2 JP H0828702 B2 JPH0828702 B2 JP H0828702B2 JP 31446992 A JP31446992 A JP 31446992A JP 31446992 A JP31446992 A JP 31446992A JP H0828702 B2 JPH0828702 B2 JP H0828702B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- tap coefficient
- filter
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ受信信号のクロッ
ク再生器に関し、特に受信信号がこの受信信号のクロッ
クとは独立した非同期のクロックを用いてサンプリング
される系に関する。
ク再生器に関し、特に受信信号がこの受信信号のクロッ
クとは独立した非同期のクロックを用いてサンプリング
される系に関する。
【０００２】
【従来の技術】従来のクロック再生器は、図４に示した
ように受信信号よりクロック成分を抽出してサンプリン
グクロックの周波数に帰還をかけサンプリングクロック
を受信信号クロックに同期させるか（従来例１）、また
は図５に示したように受信信号に非同期にサンプリング
を行い、サンプリングした信号よりクロック成分を抽出
しサンプリングした信号より抽出されたクロックタイミ
ングにおける受信信号の値を内挿するという方法がとら
れていた（従来例２）。
ように受信信号よりクロック成分を抽出してサンプリン
グクロックの周波数に帰還をかけサンプリングクロック
を受信信号クロックに同期させるか（従来例１）、また
は図５に示したように受信信号に非同期にサンプリング
を行い、サンプリングした信号よりクロック成分を抽出
しサンプリングした信号より抽出されたクロックタイミ
ングにおける受信信号の値を内挿するという方法がとら
れていた（従来例２）。
【０００３】
【発明が解決しようとする課題】従来例１では、サンプ
ラとして一般にＡ／Ｄ変換器が用いられるが、低価格で
かつ高分解能のＡ／Ｄ変換器ではサンプリング周期の数
１００倍の高速クロックが必要で、しかもそのクロック
周波数を制御しなければならない。クロックの周波数制
御において、低速のクロックを制御するには例えばより
高速なクロックを分周してクロックを生成し、その分周
比を制御するような方法をとればデジタル化することが
でき、その結果低価格化を図ることができる。しかしな
がら、従来例１で必要となる高速のクロックの周波数を
制御するには、ＶＣＯ等を制御する必要がある為、単純
なデジタル回路のみで構成できず、低価格化が困難とな
るという問題がある。
ラとして一般にＡ／Ｄ変換器が用いられるが、低価格で
かつ高分解能のＡ／Ｄ変換器ではサンプリング周期の数
１００倍の高速クロックが必要で、しかもそのクロック
周波数を制御しなければならない。クロックの周波数制
御において、低速のクロックを制御するには例えばより
高速なクロックを分周してクロックを生成し、その分周
比を制御するような方法をとればデジタル化することが
でき、その結果低価格化を図ることができる。しかしな
がら、従来例１で必要となる高速のクロックの周波数を
制御するには、ＶＣＯ等を制御する必要がある為、単純
なデジタル回路のみで構成できず、低価格化が困難とな
るという問題がある。
【０００４】従来例２では、受信側ではクロックに対す
る制御を何ら行わない為、送信クロックに同期したクロ
ックを得ることができないという問題がある。
る制御を何ら行わない為、送信クロックに同期したクロ
ックを得ることができないという問題がある。
【０００５】したがって、本発明の目的は入力受信信号
のビットレートの数倍の比較的低速のクロックを用いて
非同期でサンプリングしながら、送信側クロックと同期
のとれたクロックで受信信号をサンプルしたのと同様な
サンプル値を得ることができるとともに、送信側クロッ
クと同期のとれたクロックも得ることができるクロック
再生器を提供することである。
のビットレートの数倍の比較的低速のクロックを用いて
非同期でサンプリングしながら、送信側クロックと同期
のとれたクロックで受信信号をサンプルしたのと同様な
サンプル値を得ることができるとともに、送信側クロッ
クと同期のとれたクロックも得ることができるクロック
再生器を提供することである。
【０００６】
【課題を解決するための手段】本発明のクロック再生器
は、送信側のクロックとは非同期に伝送速度の数倍の周
波数のクロックを出力する非同期の発振器と、伝送速度
程度の帯域幅に帯域制限された受信信号を前記非同期の
発振器出力クロックでサンプリングする第１のサンプラ
ーと、前記第１のサンプラー出力を後述のＶＣＯ出力ク
ロックでサンプリングする第２のサンプラーと、前記第
２のサンプラー出力を後述セレクタの出力のタップ係数
を用いてフィルタリングするトランスバーサルフィルタ
と、前記トランスバーサルフィルタ出力をよりクロック
位相誤差を求めるクロック位相誤差検出器と、前記クロ
ック位相誤差検出器出力をフィルタリングするループフ
ィルタと、前記ループフィルタ出力に比例した周波数の
クロックを出力するＶＣＯと、後述の高速発振器出力ク
ロックを前述非同期の発振器出力クロックで計数を開始
し前記ＶＣＯ出力のクロックで計数を完了することによ
り前述非同期発振器出力クロックと前記ＶＣＯ出力クロ
ックとの時間差を測定して出力するカウンタと、前述非
同期発振器出力クロックより高速のクロックを前記カウ
ンタに出力する高速発振器と、前記カウンタ出力値に従
って後述タップ係数レジスタの中からその値に対応した
タップ係数を選び出し、前述のトランスバーサルフィル
タに供給するセレクタと、前述カウンタ出力のとり得る
全ての値に対応したタップ係数を格納しておき前記セレ
クタに出力するタップ係数レジスタとを備える。
は、送信側のクロックとは非同期に伝送速度の数倍の周
波数のクロックを出力する非同期の発振器と、伝送速度
程度の帯域幅に帯域制限された受信信号を前記非同期の
発振器出力クロックでサンプリングする第１のサンプラ
ーと、前記第１のサンプラー出力を後述のＶＣＯ出力ク
ロックでサンプリングする第２のサンプラーと、前記第
２のサンプラー出力を後述セレクタの出力のタップ係数
を用いてフィルタリングするトランスバーサルフィルタ
と、前記トランスバーサルフィルタ出力をよりクロック
位相誤差を求めるクロック位相誤差検出器と、前記クロ
ック位相誤差検出器出力をフィルタリングするループフ
ィルタと、前記ループフィルタ出力に比例した周波数の
クロックを出力するＶＣＯと、後述の高速発振器出力ク
ロックを前述非同期の発振器出力クロックで計数を開始
し前記ＶＣＯ出力のクロックで計数を完了することによ
り前述非同期発振器出力クロックと前記ＶＣＯ出力クロ
ックとの時間差を測定して出力するカウンタと、前述非
同期発振器出力クロックより高速のクロックを前記カウ
ンタに出力する高速発振器と、前記カウンタ出力値に従
って後述タップ係数レジスタの中からその値に対応した
タップ係数を選び出し、前述のトランスバーサルフィル
タに供給するセレクタと、前述カウンタ出力のとり得る
全ての値に対応したタップ係数を格納しておき前記セレ
クタに出力するタップ係数レジスタとを備える。
【０００７】本発明のクロック再生器では、まず受信信
号を固定周波数ｆS でサンプリングする。このｆS は送
信側伝送速度周波数ｆT のｎ倍に設定するが両者は非同
期なので弱若の周波数誤差ΔｆS を含む。つまり（１）
式のようになる。
号を固定周波数ｆS でサンプリングする。このｆS は送
信側伝送速度周波数ｆT のｎ倍に設定するが両者は非同
期なので弱若の周波数誤差ΔｆS を含む。つまり（１）
式のようになる。
【０００８】ｆS ＝ｎｆT ＋ΔｆS …… （１） 次に、この一度サンプリングされた信号を再びサンプリ
ングするが、今度はクロック再生回路によって送信クロ
ックに同期をとられたサンプリングクロック（従って周
波数はｎｆT となる）でサンプリングを行う。以上の構
成により、一応目的は達成できるが、通常受信側サンプ
リングクロック周波数と送信伝送速度周波数の比である
ｎ（サンプル率と呼ばれる）に対してこのままではサン
プリングクロックの位相誤差θe が２π／ｎとなる。通
常ｎは４程度なので、θe は許容できない大きさとなり
このままでは使うことができない。そこで、一度サンプ
リングされたデータから、そのサンプル点の中間におけ
るサンプル値を推定する必要があるが、それはサンプリ
ング定理によれば受信信号がサンプリングの前にサンプ
リング周波数以下の帯域にフィルタリングされていれば
可能である。以下にその方法を述べる。
ングするが、今度はクロック再生回路によって送信クロ
ックに同期をとられたサンプリングクロック（従って周
波数はｎｆT となる）でサンプリングを行う。以上の構
成により、一応目的は達成できるが、通常受信側サンプ
リングクロック周波数と送信伝送速度周波数の比である
ｎ（サンプル率と呼ばれる）に対してこのままではサン
プリングクロックの位相誤差θe が２π／ｎとなる。通
常ｎは４程度なので、θe は許容できない大きさとなり
このままでは使うことができない。そこで、一度サンプ
リングされたデータから、そのサンプル点の中間におけ
るサンプル値を推定する必要があるが、それはサンプリ
ング定理によれば受信信号がサンプリングの前にサンプ
リング周波数以下の帯域にフィルタリングされていれば
可能である。以下にその方法を述べる。
【０００９】送信信号は通常、伝送速度周波数ｆT 程度
の帯域幅で帯域制限されている。受信側ではまずこれを
非同期に検波してベースバンド帯信号Ｒ（ｔ）に変換す
る。この時点での信号の周波数スペクトルは図２のよう
になる。次にこれをサンプル周波数ｆS ≒ｎｆT でサン
プリングすると離散値系となりそのスペクトルは図３の
ように周期的なものになる。サンプリングされた信号Ｒ
S （ｔ）はＲ（ｔ）を用いて次式ように表わされる。
の帯域幅で帯域制限されている。受信側ではまずこれを
非同期に検波してベースバンド帯信号Ｒ（ｔ）に変換す
る。この時点での信号の周波数スペクトルは図２のよう
になる。次にこれをサンプル周波数ｆS ≒ｎｆT でサン
プリングすると離散値系となりそのスペクトルは図３の
ように周期的なものになる。サンプリングされた信号Ｒ
S （ｔ）はＲ（ｔ）を用いて次式ように表わされる。
【００１０】 ＲS （ｔ）＝Ｒ（ｔ）δ（ｔ−ｋ／ｆS ）＝Ｒk δ（ｔ−ｋ／ｆS ）…（２） ここでδ（ｔ）はｔ＝０のときのみ１他は０となるデル
タ関数を表わしｋは任意の整数を示している。またＲk
＝Ｒ（ｋ／ｆS ）である。この信号ＲS （ｔ）をローパ
スフィルタ（ＬＰＦ）に通して折り返し成分を除去すれ
ば再びＲ（ｔ）を得ることができる。ＬＰＦのインパル
スレスポンスをｈ（ｔ）とすると、ＬＰＦ出力は
タ関数を表わしｋは任意の整数を示している。またＲk
＝Ｒ（ｋ／ｆS ）である。この信号ＲS （ｔ）をローパ
スフィルタ（ＬＰＦ）に通して折り返し成分を除去すれ
ば再びＲ（ｔ）を得ることができる。ＬＰＦのインパル
スレスポンスをｈ（ｔ）とすると、ＬＰＦ出力は
【００１１】
【００１２】ここでΔｔは時刻ｔとそれに最も近いサン
プル時刻との時間差である。ｈ（ｔ）はｔが大きくなる
に従って小さくなっていくので（３）式の積和は有限な
値±ｋ0 （ｋ0 は通常１０程度で十分である）の範囲で
行えばよく（４）式のようになる。
プル時刻との時間差である。ｈ（ｔ）はｔが大きくなる
に従って小さくなっていくので（３）式の積和は有限な
値±ｋ0 （ｋ0 は通常１０程度で十分である）の範囲で
行えばよく（４）式のようになる。
【００１３】
【００１４】ここでｈk （Δｔ）＝ｈ（ｋ／ｆS ＋Δ
ｔ）とおいた。
ｔ）とおいた。
【００１５】 これより、Δｔの値が分かればそれより
ｈk（Δｔ）を求めることができるので（４）式のよう
にして、つまり、トランスバーサル型のフィルタリング
を行うことで、ＲF（ｔ）を求めることができる。Δｔ
は非同期にサンプリングを行った時刻（ｋ／ｆｓ）と送
信側のクロックとの時間差であるが、送信側のクロック
は受信側でクロック再生を行うことにより得ることがで
きる。そこで非同期のサンプル時刻と、再生されたクロ
ックとの時間差をカウンタ等で測定し、それに応じてト
ランスバーサルフィルタのタップ係数ｈk（Δｔ）を変
化させてやるようにする。この結果、一度サンプリング
したデータからそのサンプル点の中間におけるサンプル
値を推定することが可能になる。実際のハードウェア構
成としては、トランスバーサルフィルタは受信信号のク
ロックに同期した信号で動作するため、非同期にサンプ
リングしたデータはトランスバーサルフィルタに入力す
る前に再度この同期したクロックでサンプリングする必
要がある。
ｈk（Δｔ）を求めることができるので（４）式のよう
にして、つまり、トランスバーサル型のフィルタリング
を行うことで、ＲF（ｔ）を求めることができる。Δｔ
は非同期にサンプリングを行った時刻（ｋ／ｆｓ）と送
信側のクロックとの時間差であるが、送信側のクロック
は受信側でクロック再生を行うことにより得ることがで
きる。そこで非同期のサンプル時刻と、再生されたクロ
ックとの時間差をカウンタ等で測定し、それに応じてト
ランスバーサルフィルタのタップ係数ｈk（Δｔ）を変
化させてやるようにする。この結果、一度サンプリング
したデータからそのサンプル点の中間におけるサンプル
値を推定することが可能になる。実際のハードウェア構
成としては、トランスバーサルフィルタは受信信号のク
ロックに同期した信号で動作するため、非同期にサンプ
リングしたデータはトランスバーサルフィルタに入力す
る前に再度この同期したクロックでサンプリングする必
要がある。
【００１６】
【実施例】次に発明について図面を参照して説明する。
図１は本発明の一実施例のブロック図である。ベースバ
ンド帯の受信信号Ｒ（ｔ）は、サンプラー２で送信側ク
ロックとは非同期の発振器１の出力クロックによりサン
プリングされる。このサンプリングされた信号Ｒ
S （ｔ）は後述の再生クロックによってサンプラー３で
再びサンプリングされた後、トランスバーサルフィルタ
４に入力される。このトランスバーサルフィルタ４のタ
ップ係数は後述する方法により制御される。
図１は本発明の一実施例のブロック図である。ベースバ
ンド帯の受信信号Ｒ（ｔ）は、サンプラー２で送信側ク
ロックとは非同期の発振器１の出力クロックによりサン
プリングされる。このサンプリングされた信号Ｒ
S （ｔ）は後述の再生クロックによってサンプラー３で
再びサンプリングされた後、トランスバーサルフィルタ
４に入力される。このトランスバーサルフィルタ４のタ
ップ係数は後述する方法により制御される。
【００１７】まず、送信側クロックに同期したクロック
を得る為クロック再生を行う。トランスバーサルフィル
タ４の出力は、まず、クロック位相誤差検出器５に入力
され、クロック位相誤差θe が求められる。次に、θe
はループフィルタ６に入力されてフィルタリングされた
後ＶＣＯ７に入力される。ＶＣＯ７はループフィルタ６
出力の大きさに比例した周波数のクロックを出力し、こ
れが再生クロックとなる。
を得る為クロック再生を行う。トランスバーサルフィル
タ４の出力は、まず、クロック位相誤差検出器５に入力
され、クロック位相誤差θe が求められる。次に、θe
はループフィルタ６に入力されてフィルタリングされた
後ＶＣＯ７に入力される。ＶＣＯ７はループフィルタ６
出力の大きさに比例した周波数のクロックを出力し、こ
れが再生クロックとなる。
【００１８】再生クロックは前述のサンプラー３のサン
プリングに用いられる一方、発振器１出力の非同期のサ
ンプリングクロックとの時間差Δｔを求めるためカウン
タ８に入力される。カウンタ８には高速発振器１１より
出力されるサンプリングクロック周波数ｆS のｍ倍のク
ロックｍｆS を入力し、発振器１出力でカウントを開始
し、再生クロックによりカウントをストップし、そのと
きのカウンタ値ｌを出力する。従ってΔｔはｌ／ｍｆS
と表わされる。このカウンタ８の出力ｌはセレクター９
に入力される。セレクター９では、Δｔに応じたｍ種数
のタップ係数の組み合わせｈk （ｌ／ｍｆS ）のうちか
らカウンタ８出力ｌに応じたタップ係数を選んでトラン
スバーサルフィルタ４に供給する。
プリングに用いられる一方、発振器１出力の非同期のサ
ンプリングクロックとの時間差Δｔを求めるためカウン
タ８に入力される。カウンタ８には高速発振器１１より
出力されるサンプリングクロック周波数ｆS のｍ倍のク
ロックｍｆS を入力し、発振器１出力でカウントを開始
し、再生クロックによりカウントをストップし、そのと
きのカウンタ値ｌを出力する。従ってΔｔはｌ／ｍｆS
と表わされる。このカウンタ８の出力ｌはセレクター９
に入力される。セレクター９では、Δｔに応じたｍ種数
のタップ係数の組み合わせｈk （ｌ／ｍｆS ）のうちか
らカウンタ８出力ｌに応じたタップ係数を選んでトラン
スバーサルフィルタ４に供給する。
【００１９】トランスバーサルフィルタ４の出力は、先
に述べたように、クロック再生されて送信側クロックに
同期をとられたサンプル時刻において受信信号をサンプ
リングしたのと同様な値となる。また、送信側クロック
に同期した再生クロックをも得ることができるので、当
初の目的は達成された。
に述べたように、クロック再生されて送信側クロックに
同期をとられたサンプル時刻において受信信号をサンプ
リングしたのと同様な値となる。また、送信側クロック
に同期した再生クロックをも得ることができるので、当
初の目的は達成された。
【００２０】
【発明の効果】以上説明したように本発明は、送信側と
非同期なサンプリングクロックと再生されたクロックと
の時間差に応じたフィルタリングを行った後クロック再
生回路に入力するようにしたので、受信信号を送信側ク
ロックと非同期に比較的低速のクロックパルスでサンプ
リングした場合でも、クロック再生されて送信側クロッ
クに同期をとられたクロックで受信信号をサンプリング
したのと同様なサンプル値を得ることができ、また、送
信側に同期したクロックをも得ることができるという効
果を有する。
非同期なサンプリングクロックと再生されたクロックと
の時間差に応じたフィルタリングを行った後クロック再
生回路に入力するようにしたので、受信信号を送信側ク
ロックと非同期に比較的低速のクロックパルスでサンプ
リングした場合でも、クロック再生されて送信側クロッ
クに同期をとられたクロックで受信信号をサンプリング
したのと同様なサンプル値を得ることができ、また、送
信側に同期したクロックをも得ることができるという効
果を有する。
【図１】本発明の一実施例を示すブロック図。
【図２】受信信号の周波数スペクトルを示す図。
【図３】サンプリングされた受信信号の周波数スペクト
ルを示す図。
ルを示す図。
【図４】第１の従来例を示すブロック図。
【図５】第２の従来例を示すブロック図。
１ 非同期の発振器 ２，３ サンプラー ４ トランスバーサルフィルタ ５ クロック位相誤差検出器 ６ ループフィルタ ７ ＶＣＯ ８ カウンタ ９ セレクタ １０ タップ係数レジスタ １１ 高速発振器 １２ 内挿フィルタ １３ クロック誤差推定器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｊ 3/06 Ｄ Ｈ０４Ｌ 7/00 Ｄ
Claims (2)
- 【請求項１】 送信側のクロックとは非同期に伝送速
度の数倍の周波数の第１のクロックを出力する非同期の
発振器と、伝送速度程度の帯域幅に帯域制限された受信
信号を前記第１のクロックでサンプリングする第１のサ
ンプラーと、前記第１のサンプラー出力を前記送信側の
クロックに同期した第２のクロックでサンプリングする
第２のサンプラーと、前記第２のサンプラー出力をフィ
ルタリングするトランスバーサルフィルタと、前記トラ
ンスバーサルフィルタ出力を受けクロック位相誤差を求
めるクロック位相誤差検出器と、前記クロック位相誤差
検出器出力をフィルタリングするループフィルタと、前
記ループフィルタ出力に応じた周波数の前記第２のクロ
ックを出力する電圧制御発振器（ＶＣＯ）と、前記第１
のクロックと前記第２のクロックとの位相差を測定する
測定手段と、前記測定手段の出力に応じて前記トランス
バーサルフィルタの特性を制御するフィルタ制御手段と
を具備することを特徴とするクロック再生器。 - 【請求項２】 前記フィルタ制御手段が、前記第１のク
ロックと第２のクロックとの位相差のとり得る値に対応
した前記トランスバーサルフィルタのタップ係数をあら
かじめ格納するタップ係数レジスタと、前記位相差に応
じて前記タップ係数レジスタに格納されたタップ係数を
選択して前記トランスバーサルフィルタに供給するセレ
クタとを備えることを特徴とする請求項１のクロック再
生器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31446992A JPH0828702B2 (ja) | 1992-11-25 | 1992-11-25 | クロック再生器 |
| US08/157,698 US5384552A (en) | 1992-11-25 | 1993-11-24 | Clock recovery circuit for extracting clock information from a received baseband signal |
| CA002109877A CA2109877C (en) | 1992-11-25 | 1993-11-24 | Clock recovery circuit |
| DE69325778T DE69325778T2 (de) | 1992-11-25 | 1993-11-25 | Taktrückgewinnungssystem |
| EP93119015A EP0599311B1 (en) | 1992-11-25 | 1993-11-25 | Clock recovery circuit |
| AU51961/93A AU672444B2 (en) | 1992-11-25 | 1993-11-25 | Clock recovery circuit |
| CN93121644A CN1070666C (zh) | 1992-11-25 | 1993-11-25 | 一种时钟恢复电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31446992A JPH0828702B2 (ja) | 1992-11-25 | 1992-11-25 | クロック再生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188870A JPH06188870A (ja) | 1994-07-08 |
| JPH0828702B2 true JPH0828702B2 (ja) | 1996-03-21 |
Family
ID=18053713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31446992A Expired - Fee Related JPH0828702B2 (ja) | 1992-11-25 | 1992-11-25 | クロック再生器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5384552A (ja) |
| EP (1) | EP0599311B1 (ja) |
| JP (1) | JPH0828702B2 (ja) |
| CN (1) | CN1070666C (ja) |
| AU (1) | AU672444B2 (ja) |
| CA (1) | CA2109877C (ja) |
| DE (1) | DE69325778T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696639A (en) * | 1995-05-12 | 1997-12-09 | Cirrus Logic, Inc. | Sampled amplitude read channel employing interpolated timing recovery |
| US5717619A (en) * | 1995-10-20 | 1998-02-10 | Cirrus Logic, Inc. | Cost reduced time varying fir filter |
| US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
| US5812336A (en) * | 1995-12-05 | 1998-09-22 | Cirrus Logic, Inc. | Fixed sample rate sampled amplitude read channel for zoned magnetic recording |
| US5726818A (en) * | 1995-12-05 | 1998-03-10 | Cirrus Logic, Inc. | Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data |
| US6819514B1 (en) | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
| US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
| US5966415A (en) * | 1997-06-13 | 1999-10-12 | Cirrus Logic, Inc. | Adaptive equalization in a sub-sampled read channel for a disk storage system |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| KR100406565B1 (ko) | 1998-12-30 | 2004-03-24 | 주식회사 하이닉스반도체 | 데이타전송장치 |
| US7933295B2 (en) | 1999-04-13 | 2011-04-26 | Broadcom Corporation | Cable modem with voice processing capability |
| EP1188285B1 (en) * | 1999-04-13 | 2012-06-13 | Broadcom Corporation | Gateway with voice |
| US6912209B1 (en) | 1999-04-13 | 2005-06-28 | Broadcom Corporation | Voice gateway with echo cancellation |
| US6765931B1 (en) | 1999-04-13 | 2004-07-20 | Broadcom Corporation | Gateway with voice |
| US6556933B1 (en) | 1999-10-28 | 2003-04-29 | Seagate Technology Llc | Transducer instability detection in a digital channel |
| ATE388542T1 (de) | 1999-12-13 | 2008-03-15 | Broadcom Corp | Sprach-durchgangsvorrichtung mit sprachsynchronisierung in abwärtsrichtung |
| US6748027B1 (en) * | 2000-08-10 | 2004-06-08 | Intel Corporation | CMI signal timing recovery |
| US7023941B1 (en) | 2003-03-11 | 2006-04-04 | Pmc-Sierra, Inc. | Joint equalization and timing acquisition for RZ signals |
| JP4335586B2 (ja) * | 2003-06-11 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | クロックアンドデータリカバリ回路 |
| US7102403B2 (en) * | 2005-02-03 | 2006-09-05 | Mediatek Incorporation | Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof |
| CN101431816B (zh) * | 2008-11-19 | 2010-07-28 | 华为终端有限公司 | 一种频率差的获取方法及终端 |
| US8258775B2 (en) * | 2009-04-15 | 2012-09-04 | Via Technologies, Inc. | Method and apparatus for determining phase error between clock signals |
| WO2011101025A1 (en) | 2010-02-17 | 2011-08-25 | Transmode Systems Ab | Digital clock regenerator |
| JP5560778B2 (ja) * | 2010-03-05 | 2014-07-30 | 日本電気株式会社 | クロック乗せ換え回路、及びクロック乗せ換え方法 |
| GB2483898B (en) * | 2010-09-24 | 2015-07-22 | Cambridge Silicon Radio Ltd | Injection-locked oscillator |
| US20130216003A1 (en) * | 2012-02-16 | 2013-08-22 | Qualcomm Incorporated | RESETTABLE VOLTAGE CONTROLLED OSCILLATORS (VCOs) FOR CLOCK AND DATA RECOVERY (CDR) CIRCUITS, AND RELATED SYSTEMS AND METHODS |
| CN103783597A (zh) * | 2013-09-27 | 2014-05-14 | 钟跃平 | 一种红枣醋酸饮料及其制备方法 |
| CN111323796B (zh) * | 2020-03-18 | 2021-11-09 | 中国科学院国家空间科学中心 | 一种gnss接收机高采样钟差解算方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453259A (en) * | 1982-04-20 | 1984-06-05 | Trw Inc. | Digital synchronization technique |
| US4595992A (en) * | 1982-06-07 | 1986-06-17 | Eaton Corporation | Encoding and decoding device for narrow bandwidth coherent signals |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| JP2689842B2 (ja) * | 1993-02-26 | 1997-12-10 | 日本電気株式会社 | π／４ＱＰＳＫクロック再生器 |
-
1992
- 1992-11-25 JP JP31446992A patent/JPH0828702B2/ja not_active Expired - Fee Related
-
1993
- 1993-11-24 US US08/157,698 patent/US5384552A/en not_active Expired - Lifetime
- 1993-11-24 CA CA002109877A patent/CA2109877C/en not_active Expired - Fee Related
- 1993-11-25 DE DE69325778T patent/DE69325778T2/de not_active Expired - Fee Related
- 1993-11-25 AU AU51961/93A patent/AU672444B2/en not_active Ceased
- 1993-11-25 EP EP93119015A patent/EP0599311B1/en not_active Expired - Lifetime
- 1993-11-25 CN CN93121644A patent/CN1070666C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69325778D1 (de) | 1999-09-02 |
| AU672444B2 (en) | 1996-10-03 |
| EP0599311A2 (en) | 1994-06-01 |
| CN1092577A (zh) | 1994-09-21 |
| EP0599311B1 (en) | 1999-07-28 |
| EP0599311A3 (en) | 1994-09-21 |
| US5384552A (en) | 1995-01-24 |
| JPH06188870A (ja) | 1994-07-08 |
| CN1070666C (zh) | 2001-09-05 |
| CA2109877A1 (en) | 1994-05-26 |
| AU5196193A (en) | 1994-06-09 |
| DE69325778T2 (de) | 2000-04-27 |
| CA2109877C (en) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828702B2 (ja) | クロック再生器 | |
| US4453259A (en) | Digital synchronization technique | |
| JP3811873B2 (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| EP0199448B1 (en) | Frequency and phase error determination apparatus | |
| EP0443945B1 (en) | Sampling rate converter | |
| JP2594484B2 (ja) | ディジタル信号受信装置及び方法 | |
| US8755760B2 (en) | Radio receiver, radio communication system, radio communication method, and program | |
| US5073904A (en) | Digital signal processing type demodulation method and demodulation circuit | |
| US5881110A (en) | Carrier phase synchronization by reverse playback | |
| CA1115777A (en) | Method and device for acquiring the initial phase of the clock in a synchronous data receiver | |
| JPH03171984A (ja) | 自走システムクロックでアナログビデオ信号を処理するデジタル回路装置 | |
| JP2001094531A (ja) | Ｏｆｄｍ信号におけるシンボル境界を表す同期パルスを生成する方法およびｏｆｄｍ信号の受信方法 | |
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| US5495204A (en) | Digital FM demodulator and method with enhanced resolution | |
| US6970111B1 (en) | Sample rate adjustment | |
| JP2000078218A (ja) | キャリア再生回路 | |
| JP2753485B2 (ja) | バーストモード復調装置 | |
| JPH06141048A (ja) | 信号検出方式及びバースト復調装置 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JPH04365245A (ja) | 蓄積一括復調装置 | |
| JPH05135510A (ja) | 情報処理システム | |
| JPS5811084Y2 (ja) | 多相位相復調器の最適しきい値設定装置 | |
| JP2002152296A (ja) | 位相検出装置とそれを用いた位相同期回路 | |
| KR20000057637A (ko) | 심볼 로크 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080321 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |