JPH04365245A - 蓄積一括復調装置 - Google Patents
蓄積一括復調装置Info
- Publication number
- JPH04365245A JPH04365245A JP16623791A JP16623791A JPH04365245A JP H04365245 A JPH04365245 A JP H04365245A JP 16623791 A JP16623791 A JP 16623791A JP 16623791 A JP16623791 A JP 16623791A JP H04365245 A JPH04365245 A JP H04365245A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- estimation
- bit timing
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 47
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 238000009825 accumulation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はディジタル無線通信に
おいて用いられる蓄積一括復調装置に関するものである
。
おいて用いられる蓄積一括復調装置に関するものである
。
【０００２】
【従来の技術】図４は例えば電子情報通信学会技術報告
の論文ＳＡＴ８８−２７「衛星通信用蓄積一括復調装置
」に示された従来の蓄積一括復調装置を示すブロック図
である。
の論文ＳＡＴ８８−２７「衛星通信用蓄積一括復調装置
」に示された従来の蓄積一括復調装置を示すブロック図
である。
【０００３】図において、１は入力信号の高周波雑音成
分を除去するローパスフィルタ（以下、ＬＰＦという）
であり、２はＬＰＦ１の出力をアナログ・ディジタル変
換（以下、Ａ／Ｄ変換という）するＡ／Ｄ変換器である
。
分を除去するローパスフィルタ（以下、ＬＰＦという）
であり、２はＬＰＦ１の出力をアナログ・ディジタル変
換（以下、Ａ／Ｄ変換という）するＡ／Ｄ変換器である
。
【０００４】３はＡ／Ｄ変換器２にてディジタル信号に
変換された信号からビットタイミングの推定を行って再
生クロックを出力するビットタイミング推定回路であり
、４はＡ／Ｄ変換器２の出力信号を遅延させる遅延回路
である。
変換された信号からビットタイミングの推定を行って再
生クロックを出力するビットタイミング推定回路であり
、４はＡ／Ｄ変換器２の出力信号を遅延させる遅延回路
である。
【０００５】５はこの遅延回路４の出力をビットタイミ
ング推定回路３から出力される再生クロックによってサ
ンプリングするサンプラであり、６はサンプラ５の出力
を低域ろ波するルートナイキストフィルタである。
ング推定回路３から出力される再生クロックによってサ
ンプリングするサンプラであり、６はサンプラ５の出力
を低域ろ波するルートナイキストフィルタである。
【０００６】７はこのルートナイキストフィルタ６の出
力より搬送波の周波数及び位相を推定して制御信号を出
力するキャリア周波数／位相推定回路であり、８はこの
キャリア周波数／位相推定回路７より出力される制御信
号によってその発振周波数及び位相を制御される数値制
御発振器である。
力より搬送波の周波数及び位相を推定して制御信号を出
力するキャリア周波数／位相推定回路であり、８はこの
キャリア周波数／位相推定回路７より出力される制御信
号によってその発振周波数及び位相を制御される数値制
御発振器である。
【０００７】９はルートナイキストフィルタ６の出力信
号を遅延させる遅延回路であり、１０はこの遅延回路９
の出力を数値制御発振器８出力信号によって位相回転さ
せるローテータである。
号を遅延させる遅延回路であり、１０はこの遅延回路９
の出力を数値制御発振器８出力信号によって位相回転さ
せるローテータである。
【０００８】次に動作について説明する。入力信号はバ
ースト状に受信される２相位相偏移変調（ＢＰＳＫ）や
４相位相偏移変調（ＱＰＳＫ）等のディジタル変調波を
準同期検波したベースバンド信号である。図５に時分割
多元接続（以下、ＴＤＭＡという）を行った場合の受信
ベースバンド信号の様子を示す。
ースト状に受信される２相位相偏移変調（ＢＰＳＫ）や
４相位相偏移変調（ＱＰＳＫ）等のディジタル変調波を
準同期検波したベースバンド信号である。図５に時分割
多元接続（以下、ＴＤＭＡという）を行った場合の受信
ベースバンド信号の様子を示す。
【０００９】入力されたベースバンド信号はＡ／Ｄに変
換器２によってＡ／Ｄ変換されるが、通常は高周波雑音
による折返し雑音を除去するために、アンチエリアスフ
ィルタとしてＬＰＦ１がＡ／Ｄ変換器２の前に置かれる
。
換器２によってＡ／Ｄ変換されるが、通常は高周波雑音
による折返し雑音を除去するために、アンチエリアスフ
ィルタとしてＬＰＦ１がＡ／Ｄ変換器２の前に置かれる
。
【００１０】Ａ／Ｄ変換器２によってＡ／Ｄ変換された
信号はビットタイミング推定回路３に入力され、ビット
タイミングの推定が行なわれる。一般に図５に示す受信
信号１，２，３…のビットタイミングは互いに無相関で
あるためビットタイミングの推定は各タイムスロット毎
に実行される。
信号はビットタイミング推定回路３に入力され、ビット
タイミングの推定が行なわれる。一般に図５に示す受信
信号１，２，３…のビットタイミングは互いに無相関で
あるためビットタイミングの推定は各タイムスロット毎
に実行される。
【００１１】なお、ビットタイミングの推定方法として
は種々の方式が提案されているが、いずれも１タイムス
ロット分のデータを取り込み、非線形操作を施してビッ
トタイミングの推定を行うものである。
は種々の方式が提案されているが、いずれも１タイムス
ロット分のデータを取り込み、非線形操作を施してビッ
トタイミングの推定を行うものである。
【００１２】一方、遅延回路４はビットタイミング推定
回路３がビットタイミングの推定を行っている時間だけ
受信信号データを蓄積しておくように動作する。このよ
うにして蓄積された受信データはサンプラ５に送られて
、ビットタイミング推定回路３より出力される再生クロ
ックによりサンプリングされる。
回路３がビットタイミングの推定を行っている時間だけ
受信信号データを蓄積しておくように動作する。このよ
うにして蓄積された受信データはサンプラ５に送られて
、ビットタイミング推定回路３より出力される再生クロ
ックによりサンプリングされる。
【００１３】サンプ３５にてサンプリングされた受信デ
ータは、ディジタルフィルタにて構成されたルートナイ
キストフィルタ６を通過してその雑音成分が除去された
後、キャリア周波数／位相推定回路７に入力される。
ータは、ディジタルフィルタにて構成されたルートナイ
キストフィルタ６を通過してその雑音成分が除去された
後、キャリア周波数／位相推定回路７に入力される。
【００１４】キャリア周波数／位相推定回路７は１タイ
ムスロット分の受信データを用いて準同期検波後の残留
周波数差及びキャリア位相差を推定して制御信号を発生
し、その制御信号によって数値制御発振器８の出力信号
の周波数及び位相を制御する。
ムスロット分の受信データを用いて準同期検波後の残留
周波数差及びキャリア位相差を推定して制御信号を発生
し、その制御信号によって数値制御発振器８の出力信号
の周波数及び位相を制御する。
【００１５】一方、遅延回路９はキャリア周波数／位相
推定回路７が推定を行っている時間だけ受信信号データ
を蓄積しておくように動作する。このようにして蓄積さ
れた受信データはローテータ１０に送られ、数値制御発
振器８より出力される制御信号に応じた位相回転が施さ
れて、再生データとして出力される。
推定回路７が推定を行っている時間だけ受信信号データ
を蓄積しておくように動作する。このようにして蓄積さ
れた受信データはローテータ１０に送られ、数値制御発
振器８より出力される制御信号に応じた位相回転が施さ
れて、再生データとして出力される。
【００１６】
【発明が解決しようとする課題】従来の蓄積一括復調装
置は以上のように構成されているの、ビットタイミング
推定回路３及びキャリア周波数／位相推定回路７は１タ
イムスロット分のデータを用いてそれぞれの推定を行っ
ており、各バーストの衝突をさけるために、バーストの
前後にガードタイムが設けられ、受信信号の存在する時
間がタイムスロット長よりも短いＴＤＭＡにおいては、
バーストの存在しない区間のデータも含めて前記各推定
が行われることになって、推定の精度が低下するばかり
か、ランダムアクセスシステムのようにタイムスロット
が存在しないシステムには適用できないなどの問題点が
あった。
置は以上のように構成されているの、ビットタイミング
推定回路３及びキャリア周波数／位相推定回路７は１タ
イムスロット分のデータを用いてそれぞれの推定を行っ
ており、各バーストの衝突をさけるために、バーストの
前後にガードタイムが設けられ、受信信号の存在する時
間がタイムスロット長よりも短いＴＤＭＡにおいては、
バーストの存在しない区間のデータも含めて前記各推定
が行われることになって、推定の精度が低下するばかり
か、ランダムアクセスシステムのようにタイムスロット
が存在しないシステムには適用できないなどの問題点が
あった。
【００１７】この発明は上記のような問題点を解消する
ためになされたもので、受信信号の存在する区間のみの
データを用いてビットタイミング及び搬送波の周波数及
び位相の推定を行う蓄積一括復調装置を得ることを目的
とする。
ためになされたもので、受信信号の存在する区間のみの
データを用いてビットタイミング及び搬送波の周波数及
び位相の推定を行う蓄積一括復調装置を得ることを目的
とする。
【００１８】
【課題を解決するための手段】請求項１に記載の発明に
係る蓄積一括副賞装置は、入力信号中で受信信号の存在
する区間を検出して検出信号をビットタイミング推定回
路に入力し、当該ビットタイミング推定回路に推定実施
期間を与える受信信号検出回路と、当該検出信号を遅延
させてキャリア周波数／位相推定回路に入力し、当該キ
ャリア周波数／位相推定回路に推定実施期間を与える遅
延回路とを設けたものである。
係る蓄積一括副賞装置は、入力信号中で受信信号の存在
する区間を検出して検出信号をビットタイミング推定回
路に入力し、当該ビットタイミング推定回路に推定実施
期間を与える受信信号検出回路と、当該検出信号を遅延
させてキャリア周波数／位相推定回路に入力し、当該キ
ャリア周波数／位相推定回路に推定実施期間を与える遅
延回路とを設けたものである。
【００１９】また、請求項２に記載の発明に係る蓄積一
括復調装置は、入力信号中で受信信号の存在する区間を
検出し、その検出信号に基づいて定められる期間だけビ
ットタイミングの推定演算を実行する機能をビットタイ
ミング推定回路に持たせ、その検出信号を遅延させてキ
ャリア周波数／位相推定回路に入力し、当該キャリア周
波数／位相推定回路に推定実施期間を与える遅延回路を
設けたものである。
括復調装置は、入力信号中で受信信号の存在する区間を
検出し、その検出信号に基づいて定められる期間だけビ
ットタイミングの推定演算を実行する機能をビットタイ
ミング推定回路に持たせ、その検出信号を遅延させてキ
ャリア周波数／位相推定回路に入力し、当該キャリア周
波数／位相推定回路に推定実施期間を与える遅延回路を
設けたものである。
【００２０】
【作用】請求項１に記載の発明における蓄積一括復調装
置は、受信信号検出回路が受信信号の有無に基づいて生
成した検出信号によって、ビットタイミング推定回路お
よびキャリア周波数／位相推定回路におけるそれぞれの
推定実施期間を決定することにより、入力信号中で受信
信号が存在する区間のみのデータを用いて、ビットタイ
ミングあるいは搬送波の周波数及び位相を推定すること
ができる蓄積一括復調装置を実現する。
置は、受信信号検出回路が受信信号の有無に基づいて生
成した検出信号によって、ビットタイミング推定回路お
よびキャリア周波数／位相推定回路におけるそれぞれの
推定実施期間を決定することにより、入力信号中で受信
信号が存在する区間のみのデータを用いて、ビットタイ
ミングあるいは搬送波の周波数及び位相を推定すること
ができる蓄積一括復調装置を実現する。
【００２１】また、請求項２に記載の発明における蓄積
一括復調装置は、ビットタイミング推定回路がビットタ
イミングの推定演算の過程で生成した検出信号によって
、ビットタイミング推定回路およびキャリア周波数／位
相推定回路におけるそれぞれの推定実施期間を決定する
ことにより、入力信号中で受信信号が存在する区間のみ
のデータを用いて、ビットタイミングあるいは搬送波の
周波数及び位相を推定することができる蓄積一括復調装
置を実現する。
一括復調装置は、ビットタイミング推定回路がビットタ
イミングの推定演算の過程で生成した検出信号によって
、ビットタイミング推定回路およびキャリア周波数／位
相推定回路におけるそれぞれの推定実施期間を決定する
ことにより、入力信号中で受信信号が存在する区間のみ
のデータを用いて、ビットタイミングあるいは搬送波の
周波数及び位相を推定することができる蓄積一括復調装
置を実現する。
【００２２】
実施例１．以下、この発明の実施例を図について説明す
る。図１は請求項１に記載の発明の一実施例を示すブロ
ック図である。図において、１はＬＰＦ、２はＡ／Ｄ変
換器、３はビットタイミング推定回路、４は遅延回路、
５はサンプラ、６はルートナイキストフィルタ、７はキ
ャリア周波数／位相推定回路、８は数値制御発振器、９
は遅延回路、１０はローテータであり、図４に同一符号
を付した従来のそれらと同一、あるいは相当部分である
ため詳細な説明は省略する。
る。図１は請求項１に記載の発明の一実施例を示すブロ
ック図である。図において、１はＬＰＦ、２はＡ／Ｄ変
換器、３はビットタイミング推定回路、４は遅延回路、
５はサンプラ、６はルートナイキストフィルタ、７はキ
ャリア周波数／位相推定回路、８は数値制御発振器、９
は遅延回路、１０はローテータであり、図４に同一符号
を付した従来のそれらと同一、あるいは相当部分である
ため詳細な説明は省略する。
【００２３】１１はＬＰＦ１の出力より受信信号の存在
する区間を検出し、それに基づいてビットタイミング推
定の実施期間を規定する検出信号を、ビットタイミング
推定回路３に供給する受信信号検出回路である。
する区間を検出し、それに基づいてビットタイミング推
定の実施期間を規定する検出信号を、ビットタイミング
推定回路３に供給する受信信号検出回路である。
【００２４】１２はこの受信信号検出回路１１の出力す
る検出信号を遅延させ、搬送波の周波数及び位相推定の
実施期間を規定する信号としてキャリア周波数／位相推
定回路７に供給する遅延回路である。
る検出信号を遅延させ、搬送波の周波数及び位相推定の
実施期間を規定する信号としてキャリア周波数／位相推
定回路７に供給する遅延回路である。
【００２５】図２は受信信号検出回路１１の構成を示す
ブロック図である。図において、１１ａは入力信号の包
絡線を検出する包絡線検波器であり、１１ｂは包絡線検
波器１１ａの出力に基づいて受信信号の有無を判定する
判定回路である。
ブロック図である。図において、１１ａは入力信号の包
絡線を検出する包絡線検波器であり、１１ｂは包絡線検
波器１１ａの出力に基づいて受信信号の有無を判定する
判定回路である。
【００２６】次に動作について説明する。ＬＰＦ１の出
力信号はＡ／Ｄ変換器２とともに受信信号検出回路１１
にも入力され、その包絡線検波器１１ａにおいて包絡線
検波される。包絡線検波された入力信号は判定回路１１
ｂに入力され、基準電圧と比較されて受信信号の有無が
判定される。
力信号はＡ／Ｄ変換器２とともに受信信号検出回路１１
にも入力され、その包絡線検波器１１ａにおいて包絡線
検波される。包絡線検波された入力信号は判定回路１１
ｂに入力され、基準電圧と比較されて受信信号の有無が
判定される。
【００２７】受信信号検出回路１１はその判定結果に基
づく検出信号を生成し、ビットタイミング推定回路３に
入力する。ビットタイミング推定回路３は、その検出信
号が受信信号無しを示すものである場合には、ビットタ
イミング推定のための処理を停止させる。
づく検出信号を生成し、ビットタイミング推定回路３に
入力する。ビットタイミング推定回路３は、その検出信
号が受信信号無しを示すものである場合には、ビットタ
イミング推定のための処理を停止させる。
【００２８】また、この受信信号検出回路１１の出力す
る検出信号は遅延回路１２にも送られ、そこでビットタ
イミング推定の実行に要する時間だけ遅延されてキャリ
ア周波数／位相推定回路７に入力される。キャリア周波
数／位相推定回路７も同様に、それが受信信号無しを示
すものである場合には、搬送波の周波数及び位相の推定
処理を停止する。
る検出信号は遅延回路１２にも送られ、そこでビットタ
イミング推定の実行に要する時間だけ遅延されてキャリ
ア周波数／位相推定回路７に入力される。キャリア周波
数／位相推定回路７も同様に、それが受信信号無しを示
すものである場合には、搬送波の周波数及び位相の推定
処理を停止する。
【００２９】これによって、入力信号中の受信信号が存
在する区間のデータのみを用いて、ビットタイミングの
推定及び搬送波の周波数と位相の推定を行うことが可能
となる。
在する区間のデータのみを用いて、ビットタイミングの
推定及び搬送波の周波数と位相の推定を行うことが可能
となる。
【００３０】実施例２．なお、上記実施例では、受信信
号検出回路１１を設けて入力信号中の受信信号の存在区
間を検出するものを示したが、受信信号の検出をビット
タイミング推定演算の過程で実施するようにしてもよい
。
号検出回路１１を設けて入力信号中の受信信号の存在区
間を検出するものを示したが、受信信号の検出をビット
タイミング推定演算の過程で実施するようにしてもよい
。
【００３１】図３は請求項２に記載のそのような発明の
一実施例を示すブロック図で、図１と同一の部分には同
一符号を付して説明の重複をさけている。
一実施例を示すブロック図で、図１と同一の部分には同
一符号を付して説明の重複をさけている。
【００３２】図において、１３はビットタイミング推定
演算の過程で入力信号中で受信信号の存在する区間を検
出して検出信号を生成し、その検出信号に基づいて定め
られる期間だけビットタイミングの推定を実施する機能
を備えている点で、図４で符号３を付したものとは異な
るビットタイミング推定回路である。
演算の過程で入力信号中で受信信号の存在する区間を検
出して検出信号を生成し、その検出信号に基づいて定め
られる期間だけビットタイミングの推定を実施する機能
を備えている点で、図４で符号３を付したものとは異な
るビットタイミング推定回路である。
【００３３】また、このビットタイミング推定回路１３
からは前記検出信号が出力されており、この検出信号は
遅延回路１２にて遅延されてキャリア周波数／位相推定
回路７に入力されている。
からは前記検出信号が出力されており、この検出信号は
遅延回路１２にて遅延されてキャリア周波数／位相推定
回路７に入力されている。
【００３４】次に動作について説明する。ビットタイミ
ング推定回路１３はＡ／Ｄ変換器２でディジタル信号に
変換された入力信号を、従来の場合と同様に１タイムス
ロットずつ取り込んでビットタイミングの推定のための
演算を実施する。
ング推定回路１３はＡ／Ｄ変換器２でディジタル信号に
変換された入力信号を、従来の場合と同様に１タイムス
ロットずつ取り込んでビットタイミングの推定のための
演算を実施する。
【００３５】通常、このビットタイミングの推定演算に
おいては、受信信号ｙ（ｎＴ）の包絡線Ｅｒ（ｎＴ）が
計算される。この受信信号ｙ（ｎＹ）と算出される包絡
線Ｅｒ（ｎＴ）を数１および数２に示す。
おいては、受信信号ｙ（ｎＴ）の包絡線Ｅｒ（ｎＴ）が
計算される。この受信信号ｙ（ｎＹ）と算出される包絡
線Ｅｒ（ｎＴ）を数１および数２に示す。
【００３６】
【数１】
【００３７】
【数２】
【００３８】この数１がＱＰＳＫにおける受信信号ｙ（
ｎＴ）を示す式であり、数２はその包絡線Ｅｒ（ｎＴ）
を算出するための式である。
ｎＴ）を示す式であり、数２はその包絡線Ｅｒ（ｎＴ）
を算出するための式である。
【００３９】このようにして算出した包絡線Ｅｒ（ｎＴ
）を基準値と比較することにより、入力信号中の受信信
号の有無を判定する。ただし、雑音による誤判定をさけ
るためには、数シンボル区間包絡線Ｅｒ（ｎＴ）を平均
化した値により前記判定を行う必要がある。
）を基準値と比較することにより、入力信号中の受信信
号の有無を判定する。ただし、雑音による誤判定をさけ
るためには、数シンボル区間包絡線Ｅｒ（ｎＴ）を平均
化した値により前記判定を行う必要がある。
【００４０】ビットタイミング推定回路１３はこの判定
結果に基づいて検出信号を生成し、当該検出信号が受信
信号有りを示している区間でのみ、ビットタイミングの
推定を実施する。
結果に基づいて検出信号を生成し、当該検出信号が受信
信号有りを示している区間でのみ、ビットタイミングの
推定を実施する。
【００４１】一方、この検出信号は遅延回路１２にて所
定の遅延が与えられた後、キャリア周波数／位相推定回
路７にも入力される。キャリア周波数／位相推定回路７
は、この検出信号が受信信号有りを示す区間でのみのキ
ャリア周波数と位相の推定の処理を実施する。
定の遅延が与えられた後、キャリア周波数／位相推定回
路７にも入力される。キャリア周波数／位相推定回路７
は、この検出信号が受信信号有りを示す区間でのみのキ
ャリア周波数と位相の推定の処理を実施する。
【００４２】実施例３．また、上記実施例ではＴＤＭＡ
のようにタイムスロットの存在するシステムでの適用に
ついて示したが、この発明においてはランダムアクセス
システムなどのタイムスロットの無いシステムに適用す
ることも可能である。
のようにタイムスロットの存在するシステムでの適用に
ついて示したが、この発明においてはランダムアクセス
システムなどのタイムスロットの無いシステムに適用す
ることも可能である。
【００４３】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、ビットタイミング推定回路およびキャリア周波
数／位相推定回路におけるそれぞれの推定実施期間を、
受信信号検出回路が受信信号の有無に基づいて生成した
検出信号によって決定するように構成したので、入力信
号中の受信信号が存在しない雑音区間のデータを除去す
ることができて精度のよい推定を行うことが可能となり
、さらに、ランダムアクセスシステムなどのタイムスロ
ットのないシステムにも適用できる蓄積一括復調装置が
得られる効果がある。
よれば、ビットタイミング推定回路およびキャリア周波
数／位相推定回路におけるそれぞれの推定実施期間を、
受信信号検出回路が受信信号の有無に基づいて生成した
検出信号によって決定するように構成したので、入力信
号中の受信信号が存在しない雑音区間のデータを除去す
ることができて精度のよい推定を行うことが可能となり
、さらに、ランダムアクセスシステムなどのタイムスロ
ットのないシステムにも適用できる蓄積一括復調装置が
得られる効果がある。
【００４４】また、請求項２に記載の発明によれば、ビ
ットタイミング推定回路およびキャリア周波数／位相推
定回路におけるそれぞれの推定実施期間を、ビットタイ
ミング推定回路がビットタイミングの推定演算の過程で
生成した検出信号によって決定するように構成したので
、入力信号中の受信信号が存在しない雑音区間のデータ
を除去することができて精度のよい推定を行うことが可
能となり、さらに、ランダムアクセスシステムなどのタ
イムスロットのないシステムにも適用できる蓄積一括復
調装置が得られる効果がある。
ットタイミング推定回路およびキャリア周波数／位相推
定回路におけるそれぞれの推定実施期間を、ビットタイ
ミング推定回路がビットタイミングの推定演算の過程で
生成した検出信号によって決定するように構成したので
、入力信号中の受信信号が存在しない雑音区間のデータ
を除去することができて精度のよい推定を行うことが可
能となり、さらに、ランダムアクセスシステムなどのタ
イムスロットのないシステムにも適用できる蓄積一括復
調装置が得られる効果がある。
【図１】請求項１に記載の発明の一実施例による蓄積一
括復調装置を示すブロック図である。
括復調装置を示すブロック図である。
【図２】その受信信号検出回路の構成を示すブロック図
である。
である。
【図３】請求項２に記載の発明の一実施例を示すブロッ
ク図である。
ク図である。
【図４】従来の蓄積一括復調装置を示すブロック図であ
る。
る。
【図５】ＴＤＭＡにおける入力信号の構成を示す説明図
である。
である。
３ ビットタイミング推定回路
５ サンプラ
７ キャリア周波数／位相推定回路
１０ ローテータ
１１ 受信信号検出回路
１２ 遅延回路
１３ ビットタイミング推定回路
Claims (2)
- 【請求項１】 入力信号のビットタイミングを推定し
て再生クロックを生成するビットタイミング推定回路と
、前記再生クロックを用いて前記入力信号のサンプリン
グを行うサンプラと、前記サンプリングされた入力信号
より搬送波の周波数及び位相を推定して制御信号を出力
するキャリア周波数／位相推定回路と、前記サンプリン
グされた入力信号の位相を前記制御信号に基づいて回転
させるローテータとを備えた蓄積一括復調装置において
、前記入力信号中で受信信号の存在する区間を検出して
検出信号を生成し、それを前記ビットタイミング推定回
路に入力して当該ビットタイミング推定回路にその実施
の期間を与える受信信号検出回路と、前記受信信号検出
回路の出力する前記検出信号を遅延させて前記キャリア
周波数／位相推定回路に入力し、当該キャリア周波数／
位相推定回路にその推定実施の期間を与える遅延回路と
を設けたことを特徴とする蓄積一括復調装置。 - 【請求項２】 入力信号のビットタイミングを推定し
て再生クロックを生成するビットタイミング推定回路と
、前記再生クロックを用いて前記入力信号のサンプリン
グを行うサンプラと、前記サンプリングされた入力信号
により搬送波の周波数及び位相を推定して制御信号を出
力するキャリア周波数／位相推定回路と、前記サンプリ
ングされた入力信号の位相を前記制御信号に基づいて回
転させるローテータとを備えた蓄積一括復調装置におい
て、前記ビットタイミング推定回路に、ビットタイミン
グ推定演算の過程で前記入力信号中で受信信号の存在す
る区間を検出して検出信号を生成し、その検出信号に基
づいて定まる期間だけビットタイミングの推定を実施す
る機能を持たせ、前記ビットタイミング推定回路の出力
する前記検出信号を遅延させて前記キャリア周波数／位
相推定回路に入力し、当該キャリア周波数／位相推定回
路にその推定実施の期間を与える遅延回路を設けたこと
を特徴とする蓄積一括復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16623791A JPH04365245A (ja) | 1991-06-12 | 1991-06-12 | 蓄積一括復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16623791A JPH04365245A (ja) | 1991-06-12 | 1991-06-12 | 蓄積一括復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365245A true JPH04365245A (ja) | 1992-12-17 |
Family
ID=15827654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16623791A Pending JPH04365245A (ja) | 1991-06-12 | 1991-06-12 | 蓄積一括復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202964A (ja) * | 1993-12-28 | 1995-08-04 | Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk | Ｋ相ｐｓｋ変調信号用蓄積一括復調装置 |
-
1991
- 1991-06-12 JP JP16623791A patent/JPH04365245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202964A (ja) * | 1993-12-28 | 1995-08-04 | Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk | Ｋ相ｐｓｋ変調信号用蓄積一括復調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828702B2 (ja) | クロック再生器 | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| KR101096635B1 (ko) | 주파수 오프셋 에러 보상 장치 및 이를 포함하는 수신기 | |
| US6175600B1 (en) | System for detecting the presence of a digital signal carrier wave, and a receiver including such a system | |
| EP0783206A2 (en) | Data synchronizer lock detector and method of operation thereof | |
| EP0763919A2 (en) | QPSK demodulator with frequency and phase tracking | |
| JP2773562B2 (ja) | 信号系列検出方法 | |
| EP1079579B1 (en) | OFDM frame synchronisation | |
| KR100554194B1 (ko) | 널-파일럿 심볼 이용 고속 자동 주파수 제어 | |
| US7289589B2 (en) | Maximum likelihood bit synchronizer and data detector | |
| US7298202B2 (en) | FSK demodulator | |
| US5774508A (en) | Data synchronizer phase detector and method of operation thereof | |
| JPH04365245A (ja) | 蓄積一括復調装置 | |
| US5541966A (en) | System and circuit for estimating the carrier frequency of a PSK numeric signal | |
| US6016328A (en) | Method and apparatus for the synchronization of a signal receiving station | |
| JP3086144B2 (ja) | バースト復調器 | |
| JP3064831B2 (ja) | シンボル識別点検出装置 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| JPH06141048A (ja) | 信号検出方式及びバースト復調装置 | |
| JPH0316452A (ja) | バースト信号復調装置 | |
| JPS58172559A (ja) | 信号電力対雑音電力比測定方式 | |
| KR100260056B1 (ko) | 파일롯 심벌 및 복조된 데이터 심벌을 이용한 위상 추정 장치및 그 방법 | |
| JPH03165152A (ja) | バースト信号復調装置 | |
| JPH0823361A (ja) | Ｔｄｍａデータ受信装置 | |
| JPH0535616B2 (ja) |