JPH0828676B2 - ディジタル通信装置 - Google Patents
ディジタル通信装置Info
- Publication number
- JPH0828676B2 JPH0828676B2 JP63269892A JP26989288A JPH0828676B2 JP H0828676 B2 JPH0828676 B2 JP H0828676B2 JP 63269892 A JP63269892 A JP 63269892A JP 26989288 A JP26989288 A JP 26989288A JP H0828676 B2 JPH0828676 B2 JP H0828676B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- equalizer
- memory
- tap coefficient
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタル自動車電話、ディジタル携帯電話
等に利用するディジタル通信装置に関する。
等に利用するディジタル通信装置に関する。
従来の技術 第３図は従来のディジタル通信装置における受信部の
構成を示す図、また、第４図は本システムに用いる信号
の形式を示す図である。
構成を示す図、また、第４図は本システムに用いる信号
の形式を示す図である。
第３図において、41は受信信号であり、42は受信信号
41をサンプリングA/D変換するA/D変換器である。43はA/
D変換器の出力を記憶するメモリであり、45は同期信号
を記憶したROM（リード・オンリー・メモリ）である。4
4は、メモリ43に蓄えられた受信信号とROM45に蓄えられ
た同期信号との相関演算を行い、後述の等化器47のタッ
プ係数の初期値を設定する初期設定器。46はスイッチ
で、メモリ43の内容を等化器47へわたすタイミングを制
御する。47は、伝送路の歪を等化するためのディジタル
等化器、48は復調信号、49は初期設定器によって定めら
れたタップ係数である。また、図４において、１は信号
（前半）、２は同期信号、３は信号（後半）であり、信
号１および信号３は未知、同期信号２は既知とする。
41をサンプリングA/D変換するA/D変換器である。43はA/
D変換器の出力を記憶するメモリであり、45は同期信号
を記憶したROM（リード・オンリー・メモリ）である。4
4は、メモリ43に蓄えられた受信信号とROM45に蓄えられ
た同期信号との相関演算を行い、後述の等化器47のタッ
プ係数の初期値を設定する初期設定器。46はスイッチ
で、メモリ43の内容を等化器47へわたすタイミングを制
御する。47は、伝送路の歪を等化するためのディジタル
等化器、48は復調信号、49は初期設定器によって定めら
れたタップ係数である。また、図４において、１は信号
（前半）、２は同期信号、３は信号（後半）であり、信
号１および信号３は未知、同期信号２は既知とする。
次に上記従来例の動作について説明する。第３図にお
いて、受信信号41はA/D変換器42によってサンプリング
され、ディジタル信号としてメモリ43に蓄えられる。受
信信号が第４図のようなバースト信号の場合、１バース
トの信号が全てメモリ43に蓄えられると、初期設定器44
はROM45に蓄えられている同期信号（既知）とこのメモ
リ43の内容との相関をとり、これをもとに正規方程式を
立て、これを解くことにより等化器47のタップ係数を求
め、49の経路で転送して等化器47を初期設定する。この
設定が終了するとスイッチ46が閉じ、メモリ43に蓄えら
れた受信信号は等化器47によって等化され、復調信号48
として出力される。
いて、受信信号41はA/D変換器42によってサンプリング
され、ディジタル信号としてメモリ43に蓄えられる。受
信信号が第４図のようなバースト信号の場合、１バース
トの信号が全てメモリ43に蓄えられると、初期設定器44
はROM45に蓄えられている同期信号（既知）とこのメモ
リ43の内容との相関をとり、これをもとに正規方程式を
立て、これを解くことにより等化器47のタップ係数を求
め、49の経路で転送して等化器47を初期設定する。この
設定が終了するとスイッチ46が閉じ、メモリ43に蓄えら
れた受信信号は等化器47によって等化され、復調信号48
として出力される。
このように上記従来のディジタル通信装置でも、同期
信号を用いて等化器のタップ係数を設定し、復調信号を
得ることができる。
信号を用いて等化器のタップ係数を設定し、復調信号を
得ることができる。
発明が解決しようとする課題 しかしながら、上記従来のディジタル通信装置では、
受信信号に雑音が含まれている上に同期信号が有限であ
るため、正規方程式に誤差を生じ、これを解いて求めた
タップ係数を用いると、誤り率の改善効果が小さいとい
う問題があった。
受信信号に雑音が含まれている上に同期信号が有限であ
るため、正規方程式に誤差を生じ、これを解いて求めた
タップ係数を用いると、誤り率の改善効果が小さいとい
う問題があった。
本発明はこのような従来の問題を解決するものであ
り、相関を用いてタップ係数を初期設定した場合よりも
誤り率を少くすることのできる優れたディジタル通信装
置を提供することを目的とするものである。
り、相関を用いてタップ係数を初期設定した場合よりも
誤り率を少くすることのできる優れたディジタル通信装
置を提供することを目的とするものである。
課題を解決するための手段 本発明は上記目的を達成するために、二つの等化器
と、それらの出力を記憶する二つのメモリを設け、各等
化器のタップ係数が初期設定器により設定された後に、
上記二つの等化器と上記二つのメモリとの間でトレーニ
ングを行い、タップ係数を更新するようにしたものであ
る。
と、それらの出力を記憶する二つのメモリを設け、各等
化器のタップ係数が初期設定器により設定された後に、
上記二つの等化器と上記二つのメモリとの間でトレーニ
ングを行い、タップ係数を更新するようにしたものであ
る。
作 用 したがって本発明によれば、相関を用いて二種類の等
化器のタップ係数を決めた後、お互いに他の等化器を出
力を用いてトレーニングをし、タップ係数を修正して最
適なタップ係数に近づけることができるので、誤り率を
大きく改善することができるという効果を有する。
化器のタップ係数を決めた後、お互いに他の等化器を出
力を用いてトレーニングをし、タップ係数を修正して最
適なタップ係数に近づけることができるので、誤り率を
大きく改善することができるという効果を有する。
実施例 第１図は本発明の一実施例の構成を示す図、第２図は
本システムの受信信号の形式および動作を説明する図で
ある。
本システムの受信信号の形式および動作を説明する図で
ある。
第１図において、11は受信信号であり、12は受信信号
11をサンプリングしA/D変換するA/D変換器である。13は
A/D変換器の出力を記憶するメモリであり、15は同期信
号を記憶したROM（リード・オンリー・メモリ）であ
る。14は、メモリ13の内容とROM15の内容との相関演算
を行い、後述の等化器（Ｉ）17および等化器（II）20の
タップ係数の初期値を設定する初期設定器。16はスイッ
チで、メモリ（Ｉ）13の内容を等化器（Ｉ）17、及び等
化器（II）20へわたすタイミングを制御する。17および
20はそれぞれ伝送路の歪を等化するためのディジタル等
化器。18はメモリ（II）で、等化器（Ｉ）17によって等
化された信号（後半）を蓄え、復調信号（Ｉ）19として
出力するとともにその出力を等化器（II）20の参照値と
する。また、21はメモリ（III）で、等化器（II）20に
よって等化された信号（前半）を蓄え、復調信号（II）
22として出力するとともにその出力を等化器（Ｉ）17の
参照値とする。23、24、は初期設定器14によって設定さ
れたタップ係数（Ｉ）及びタップ係数（II）で、それぞ
れ等化を始める前に等化器（Ｉ）17、等化器（II）20へ
渡される。
11をサンプリングしA/D変換するA/D変換器である。13は
A/D変換器の出力を記憶するメモリであり、15は同期信
号を記憶したROM（リード・オンリー・メモリ）であ
る。14は、メモリ13の内容とROM15の内容との相関演算
を行い、後述の等化器（Ｉ）17および等化器（II）20の
タップ係数の初期値を設定する初期設定器。16はスイッ
チで、メモリ（Ｉ）13の内容を等化器（Ｉ）17、及び等
化器（II）20へわたすタイミングを制御する。17および
20はそれぞれ伝送路の歪を等化するためのディジタル等
化器。18はメモリ（II）で、等化器（Ｉ）17によって等
化された信号（後半）を蓄え、復調信号（Ｉ）19として
出力するとともにその出力を等化器（II）20の参照値と
する。また、21はメモリ（III）で、等化器（II）20に
よって等化された信号（前半）を蓄え、復調信号（II）
22として出力するとともにその出力を等化器（Ｉ）17の
参照値とする。23、24、は初期設定器14によって設定さ
れたタップ係数（Ｉ）及びタップ係数（II）で、それぞ
れ等化を始める前に等化器（Ｉ）17、等化器（II）20へ
渡される。
第２図において、31は信号（前半）、32は同期信号、
33は信号（後半）であり、〜は処理の順番を示して
いる。
33は信号（後半）であり、〜は処理の順番を示して
いる。
次に上記実施例の動作について説明する。上記実施例
において、受信信号11はA/D変換器12によってサンプリ
ングされ、ディジタル信号としてメモリ（Ｉ）13に蓄え
られる。受信信号が第２図のようなバースト信号の場
合、１バーストの信号が全てメモリ（Ｉ）13に蓄えられ
ると、初期設定器14はROM15に蓄えられている同期信号
（既知）とこのメモリ（Ｉ）13の内容との相関をとり、
これをもとに正規方程式を立て、これを解くことにより
等化器（Ｉ）17と等化器（II）20のタップ係数を求め、
23、24の経路でこれらを転送する。この際、タップ係数
（Ｉ）23は受信した信号の先頭から最後部へ向かって等
化するように定め、タップ係数（II）24は受信した信号
の最後部から先頭へ向かって等化するように定める。こ
れらの設定が終了するとスイッチ16が閉じ、等化器
（Ｉ）および等化器（II）が等化を開始する。この後の
動作は第２図を用いて説明する。
において、受信信号11はA/D変換器12によってサンプリ
ングされ、ディジタル信号としてメモリ（Ｉ）13に蓄え
られる。受信信号が第２図のようなバースト信号の場
合、１バーストの信号が全てメモリ（Ｉ）13に蓄えられ
ると、初期設定器14はROM15に蓄えられている同期信号
（既知）とこのメモリ（Ｉ）13の内容との相関をとり、
これをもとに正規方程式を立て、これを解くことにより
等化器（Ｉ）17と等化器（II）20のタップ係数を求め、
23、24の経路でこれらを転送する。この際、タップ係数
（Ｉ）23は受信した信号の先頭から最後部へ向かって等
化するように定め、タップ係数（II）24は受信した信号
の最後部から先頭へ向かって等化するように定める。こ
れらの設定が終了するとスイッチ16が閉じ、等化器
（Ｉ）および等化器（II）が等化を開始する。この後の
動作は第２図を用いて説明する。
まず、で等化器（Ｉ）17はバースト信号の同期信号
32を参照値としてトレーニングを行ない、次にで信号
（後半）33の部分を等化し、メモリ（II）18に蓄える。
このあとへ移り、等化器（II）20はメモリ（II）18の
内容を参照値としてトレーニングを行ない、次に同期信
号32を参照値としてトレーニングを行なう。そしてで
信号（前半）31を受信した順番と逆向きに等化し、その
結果をメモリ（III）21へ蓄える。次にでは等化器
（Ｉ）17を用いて、メモリ（II）21の内容を参照値とし
てトレーニングを行ない、また、同期信号32を参照値と
してトレーニングを行ない、で信号（後半）33を等化
し、メモリ（II）18に蓄える。以下、〜を繰り返
す。そして等化器がある程度収束した後にメモリ（II）
18の内容とメモリ（III）21の内容を取り出し、それぞ
れ復調信号（Ｉ）19、復調信号（II）22とする。
32を参照値としてトレーニングを行ない、次にで信号
（後半）33の部分を等化し、メモリ（II）18に蓄える。
このあとへ移り、等化器（II）20はメモリ（II）18の
内容を参照値としてトレーニングを行ない、次に同期信
号32を参照値としてトレーニングを行なう。そしてで
信号（前半）31を受信した順番と逆向きに等化し、その
結果をメモリ（III）21へ蓄える。次にでは等化器
（Ｉ）17を用いて、メモリ（II）21の内容を参照値とし
てトレーニングを行ない、また、同期信号32を参照値と
してトレーニングを行ない、で信号（後半）33を等化
し、メモリ（II）18に蓄える。以下、〜を繰り返
す。そして等化器がある程度収束した後にメモリ（II）
18の内容とメモリ（III）21の内容を取り出し、それぞ
れ復調信号（Ｉ）19、復調信号（II）22とする。
このように、上記実施例によれば初期設定器14によっ
てタップ係数を定めた後にトレーニングを繰り返すた
め、相関値を計算する際に誤差（同期信号が有限である
ことや、受信信号に雑音が含まれていることにより生ず
る）を生じて初期設定されたタップ係数が最適でなくて
も、後半のトレーニングの過程でタップ係数が修正され
るので最適なタップ係数にすることができ、誤り率特性
を改善することができるという利点を有する。また、上
記実施例によれば、初期設定器14によって等化器のタッ
プ係数を収束点に近い値に設定できるため、トレーニン
グに要する回数が少なくて済むという効果を有する。
てタップ係数を定めた後にトレーニングを繰り返すた
め、相関値を計算する際に誤差（同期信号が有限である
ことや、受信信号に雑音が含まれていることにより生ず
る）を生じて初期設定されたタップ係数が最適でなくて
も、後半のトレーニングの過程でタップ係数が修正され
るので最適なタップ係数にすることができ、誤り率特性
を改善することができるという利点を有する。また、上
記実施例によれば、初期設定器14によって等化器のタッ
プ係数を収束点に近い値に設定できるため、トレーニン
グに要する回数が少なくて済むという効果を有する。
発明の効果 本発明は上記実施例より明らかなように以下に示す効
果を有する。
果を有する。
すなわち、受信信号に含まれる同期信号を利用した相
関を用いて、二つの等化器のタップ係数を初期設定した
後、各等化器のタップ係数を相互にトレーニングし最適
化しているので、装置の誤り率特性を改善することがで
きる。また初期設定により、等化器のタップ係数を決め
てからトレーニングを行なうため、トレーニング回数が
少なく、等化器の収束時間を短くする効果を有する。
関を用いて、二つの等化器のタップ係数を初期設定した
後、各等化器のタップ係数を相互にトレーニングし最適
化しているので、装置の誤り率特性を改善することがで
きる。また初期設定により、等化器のタップ係数を決め
てからトレーニングを行なうため、トレーニング回数が
少なく、等化器の収束時間を短くする効果を有する。
第１図は本発明の一実施例におけるディジタル通信装置
の受信部の概略ブロック図、第２図は本システムの受信
信号の形式および動作を説明するための図、第３図は従
来のディジタル送受信装置の受信部の概略ブロック図、
第４図は本システムに用いる信号の形式を示す図であ
る。 11……受信信号、12……A/D変換器、13……メモリ
（Ｉ）、14……初期設定器、15……ROM、16……スイッ
チ、17……等化器（Ｉ）、18……メモリ（II）、19……
復調信号（Ｉ）、20……等化器（II）、21……メモリ
（III）、22……復調信号（II）、23……タップ係数
（Ｉ）、24……タップ係数（II）、31……信号（前
半）、32……同期信号、33……信号（後半）。
の受信部の概略ブロック図、第２図は本システムの受信
信号の形式および動作を説明するための図、第３図は従
来のディジタル送受信装置の受信部の概略ブロック図、
第４図は本システムに用いる信号の形式を示す図であ
る。 11……受信信号、12……A/D変換器、13……メモリ
（Ｉ）、14……初期設定器、15……ROM、16……スイッ
チ、17……等化器（Ｉ）、18……メモリ（II）、19……
復調信号（Ｉ）、20……等化器（II）、21……メモリ
（III）、22……復調信号（II）、23……タップ係数
（Ｉ）、24……タップ係数（II）、31……信号（前
半）、32……同期信号、33……信号（後半）。
Claims (1)
- 【請求項１】同期信号を含むバースト信号を受信し記憶
する第一の記憶手段と、同期信号を記憶したROM（リー
ド・オンリー・メモリー）と、前記第一の記憶手段から
の出力を受けて、その伝送歪をディジタル的手段により
等化する第一および第二の等化器と、前記第一、第二の
特化器の出力をそれぞれ記憶する第二および第三の記憶
手段と、前記第一の記憶手段と前記ROMとに記憶された
内容の相関を計算し、それにより前記第一および第二の
等化器の特性を規定するタップ係数を設定する初期設定
器とを備え、前記タップ係数が初期設定器により設定さ
れた後、前記各等化器と前記第二、第三の記憶手段との
間で相互に前記タップ係数の更新を行うディジタル通信
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269892A JPH0828676B2 (ja) | 1988-10-26 | 1988-10-26 | ディジタル通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269892A JPH0828676B2 (ja) | 1988-10-26 | 1988-10-26 | ディジタル通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02116229A JPH02116229A (ja) | 1990-04-27 |
| JPH0828676B2 true JPH0828676B2 (ja) | 1996-03-21 |
Family
ID=17478671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269892A Expired - Fee Related JPH0828676B2 (ja) | 1988-10-26 | 1988-10-26 | ディジタル通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828676B2 (ja) |
-
1988
- 1988-10-26 JP JP63269892A patent/JPH0828676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02116229A (ja) | 1990-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3083539B2 (ja) | 時間的変動歪み信号用受信器 | |
| JP3147124B2 (ja) | ディジタル送信システム用受信機 | |
| EP1190542A1 (en) | Power efficient equalization | |
| JPH06197031A (ja) | 高速適応が可能なチャネルイコライザー | |
| JPH0262976B2 (ja) | ||
| JPH0828676B2 (ja) | ディジタル通信装置 | |
| JP2838101B2 (ja) | データ信号の等化方法及び信号等化回路配置 | |
| US5418816A (en) | Automatic equalizer | |
| JPS62502581A (ja) | 適応反響消去と同時に符号間干渉による雑音の適応消去を行うデジタル等化フイルタを調節する方法及び装置 | |
| JP2543215B2 (ja) | デ―タ受信装置 | |
| JPH0152944B2 (ja) | ||
| JP3444549B2 (ja) | サンプリング位相同期装置 | |
| JPH06120774A (ja) | データ受信装置 | |
| JP3149433B2 (ja) | データ伝送装置 | |
| JPH048019A (ja) | 復調装置 | |
| JPS5859643A (ja) | ２線式ワイヤ・ライン上で両方向のベ−スバンド・デイジタル送信方式 | |
| JPH0662068A (ja) | 復調方式選択ダイバーシチ回路 | |
| JPH06252698A (ja) | ディジタル適応等化器 | |
| KR960014680B1 (ko) | 신호 등화 장치 및 데이터 신호 등화 방법 | |
| JPH0374046B2 (ja) | ||
| JPS59105795A (ja) | キ−テレホン装置 | |
| JPS5921564Y2 (ja) | 選択形自動等化装置 | |
| JPH02277323A (ja) | 自動等化器の制御方式 | |
| JPH01126837A (ja) | 自動等化装置 | |
| JPH0267019A (ja) | 等化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |