JPS5921564Y2 - 選択形自動等化装置 - Google Patents

Description

【考案の詳細な説明】 この考案は例えばファクシミリ通信における回線歪の影
響を自動的に補償し、伝送品質を改善する選択形自動等
化装置に関するものである。

従来のこの種の自動等化装置には特願昭 ５２−０５４４３６に示された方式がある。

この方式はステップ信号を伝送した場合のオーバーシュ
ートとプリシュートとの各大きさを検出し、それ等が一
定の振幅範囲に入るように振幅等化器及び遅延等化器の
挿入量を制御するものである。

この考案はこの従来の選択形自動等化装置の具体的構成
を提案するもので、特にレベル変動の影響を受けにくい
簡易な回路で選択形等化器の挿入量を制御することを可
能としようとするものである。

第１図はこの考案による選択形自動等化装置の実施例を
示すブロック構成図である。

１は復調器の入力端子で受信信号が入力される。

２は振幅等化器、遅延等化器を内蔵する復調器、３は復
調出力端子である。

その復調出力は等化器制御回路４へ入力され、復調出力
の歪状態に応じて復調器２内の等化器を切換制御する。

制御回路４へはリセット信号が端子５より入力され、リ
セット動作が要求される場合には、等化器を初期状態に
リセットする。

またホールド信号が端子６より人力され、ホールド動作
が要求される場合には等花器の挿入量を保持する６ 第２図は第１図に示した等化装置の動作を説明するため
の図である。

Ａは端子５へ与えられるリセット信号を示し、通信開始
時点ｔ１の前にはバイレベルで等花器制御回路４をリセ
ットし、等花器挿入量をゼロとし、通信開始後にはロー
レベルで等花器制御回路４を動作させる。

Ｂは端子６のホールド信号を示し、通信開始後の位相整
合期間Ｔ１にはローレベルで等花器制御回路４を動作さ
せ、位相整合終了時点ｔ２の後はバイレベルとなって等
花器制御回路４をホールドし、等花器挿入量を固定する
。

Ｃは復調器２の出力信号形状を示し、位相整合期間Ｔ０
では位相信号区間で０、その他の区間で＋１．−１を交
互に繰返す信号となっている。

この信号を全波整流することにより、Ｄに示す波形が得
られる。

信号がローレベルよりバイレベルに変化する直前のプリ
シュー）Ｐ及びバイレベルからローレベルに変化した直
後のオーバーシュートＱに対し、しきい値Ｖ。

Ｈｌ 、 ＶＴＨ２と比較し、Ｐ、 Ｑの状態（Ｐｏ、
ｐｌ、 Ｐ２）、（Ｑｏ、Ｑｌ、Ｑ２）を発生させる
。

この状態（Ｐ、 Ｑ）の対が波形歪を代表していること
から、これが（ＰＩ 、 Ｑｌ ）領域に入るように等
花器挿入量を制御する。

第３図はこの考案の実施例を示す回路図である。

同図には第１図における等花器制御回路４を示している
。

また第２図Ｅ−Ｎには、復調器の出力信号を全波整流し
た信号Ｓｄに対し、第３図の回路の各部信号波形のよう
すを示している。

第２図、第３図を用いて、以下動作を説明する。

入力端子１０より人力された復調信号Ｓｃは絶対値回路
１１で全波整流され、非負の信号Ｓｄとなる。

絶対値回路１１の出力Ｓｄは振幅比較器１２．１３．１
４に入力される。

振幅比較器１２ではしきい値■□。と比較され、信号の
ローレベルとバイレベル間の変化が検出される。

従ってしきい値ｖ１Ｈｏは信号振幅の約２分の１とする
。

振幅比較器１２の出力Ｓｅ（第２図Ｅ）はモノマルチ回
路１５の反転入力端子に供給され、その反転出力からは
同図Ｆに示すごとく入力信号Ｓｅの立下りより一定時間
τ１だけローレートルが出力される。

この時間τ１はオーバーシュートの継続時間むより大き
い値に選ぶ。

モノマルチ回路１５の反転出力Ｓｆは等花器制御用カウ
ンタ２１のクロック入力端子ＣＫに与えられ、その立上
りでカウンタ２１を歩進させる。

一方、振幅比較器１３ではその入力はしきい値ＶＴＨ１
と比較され、オーバーシュート及びプリシュートが存在
することが検出される。

この信号を第２図Ｇに符号Ｓｇを付して示す。

従ってしきい値■□Ｈ１はオーバーシュートないしプリ
シュートの発生値の約２分の１である信号振幅の１５％
程度に選ぶ。

振幅比較器１３の出力Ｓｇはモノマルチ回路１６の反転
入力、モノマルチ回路１７の正転入力に供給される。

モノマルチ回路１６では入力信号Ｓｇの立下り、即ちし
きい値ＶＴＨ１以上のレベルからＶＴＨ１以下のレベル
に変化する時刻より一定時間ちだけ正転出力端子Ｑより
第２図Ｈに示すようにバイレベル信号ｓｈが出力される
。

この出力信号ｓｈはＤ型フリップフロップ１８のデータ
端子りへ入力され、振幅比較器１２の出力信号Ｓｅの立
上り点でそのフリップフロップ１８にクロックが入力さ
れ、その時の入力データが保持される。

この結果、フリップフロップ１８の出力信号Ｓｊ（第２
図Ｊ）はプリシュートが存在する場合に限ってバイレベ
ルとなる。

モノマルチ回路１７は第２図■に示すようにその入力信
号Ｓｇの立上り時刻より一定時間τ４だけバイレベルと
なる信号Ｓｉを出力する。

この信号Ｓｉはプリシュート及びオーバーシュートが存
在する場合バイレベルとなる。

たパシモノマルチ回路１７の出力はＡＮＤ回７路２３を
通じてカウンタ２２のイネーブル人力ＥＮに与えられて
いる。

カウンタ２２は信号Ｓｅの立下りの時刻から一定時間τ
１だけ遅れた時刻にクロックが入力され、そのクロック
が入力された一時刻におけるイネーブル人力ＥＮの状態
で歩進と非歩進動作が実行される。

よってモノマルチ回路１７からカウンタ２２に与えられ
る情報はオーバーシュートの有無を表わす情報である。

つまりモノマルチ回路１７の出力がバイレベルのときオ
ーバーシュート有を出力していることとなる。

尚この考案ではプリシュート有りのときはオーバーシュ
ート有りの情報をカウンタ２２に伝達しない構造として
いる。

その部分は振幅比較器１４と、モノマルチ回路１９と、
フリップフロップ２０と、ＡＮＤ回路２３とによって構
成される。

振幅比較器１４はしきい値ｖ１Ｈ２と信号Ｓｄとを比較
し、信号Ｓｄがしきい値ＶＴＨ２より大きくなるとバイ
レベルとなる信号Ｓｋ （第２図Ｋ）を出力する。

この信号Ｓｋの立下りによりモノマルチ回路１９がトリ
ガされる。

従ってモノマルチ回路、１９がら第２図りに示す信号Ｓ
１が出力される。

信号Ｓｌはフリップフロップ２０のデータ端子りに与え
られる。

フリップフロップ２０のクロック端子ＣＫには振幅比較
器１２から出力される信号Ｓｅが与えられ、その立上り
でフリップフロップ２０にモノマルチ回路１９の出力の
状態を読込む。

ＡＮＤ回路２３にはモノマルチ回路１７、の出力端子Ｑ
から出力される信号Ｓｉとフリップフロップ２０の出力
端子方から出力される信号Ｓｍを与える。

信号Ｓｍは信号Ｓｄがしきい値■１□２以上のプリシュ
ートを持つ場合に第２図Ｍに示すようにＬ論理となる。

従って信号ＳｄがｖＴＨ２以上のプリシュートを持つ場
合はＡＮＤ回路２３は閉じられる。

よって信号Ｓｄの立下り側においてオーバーシュートが
発生し、モノマルチ回路１７から信号Ｓｉが出力されて
いても信号Ｓｉはカウンタ２２のイネーブル人力ＥＮに
与えられることはない。

プリシュートが存在しない場合はフリップフロップ２０
の出力端子Ｑはバイレベルを出力し続ける。

この結果ＡＮＤ回路２３は開に制御され、モノマルチ回
路１７から出力される信号ＳｉはＡＮＤ回路２３からカ
ウンタ２２のイネーブル人力ＥＮｊ：与えられ、カウン
タ２２を歩進可能な状態に制御する。

以上の結果、フリップフロップ１８がらは第２図Ｊに示
すようにプリシュートがしきい値ＶＴＨ１以上である判
定信号Ｓｊが、モノマルチ回路１７からはオーバーシュ
ートがしきい値ｖ１Ｈ１以上である判定信号Ｓｉが、フ
リップフロップ２０からはプリシュートがしきい値ＶＴ
Ｈ２以下である判定信号Ｓｍが得られる。

モノマルチ回路１７及びフリップフロップ２０の出力信
号ＳｉとＳｍはＡＮＤ回路２３へ供給される。

ＡＮＤ回路２３の出力信号Ｓｎはオーバーシュートがし
きい値Ｖ１Ｈ１以上であり、かつプリシュートがしきい
値■□Ｈ２以下である判定結果が得られる。

等花器の制御方法として、プリシュートが小さくオーバ
ーシュートが大きい場合には遅延等花器を挿入し、プリ
シュートが大きくオーバーシュートが小さい場合には振
幅等化器を挿入する方法が特願昭５２−０５４４３６よ
り明らがである。

従って前記判定結果より、等化器制御カウンタ２１，２
２を次のように動作させる。

カウンタ２１はその計数内容に応じて振幅等化器の挿入
量を指定するもので、フリップフロップ１８が受信信号
の立上りの時刻においてプリシュート有りを記憶するご
とにイネーブル人力ＥＮがバイレベルとなる。

イネーブル人力ＥＮがバイレベルの状態でクロックが入
力されると１ステツプ増加し、プリシュートがしきい値
ＶＴＨ１以下となるとイネーブル人力ＥＮがローレベル
となり歩進は停止する。

カウンタ２２はその計数内容に応じて遅延等化器の挿入
量を指定するもので、オーバーシュートが存在し、プリ
シュートが存在しない場合にこれがＡＮＤ回路２３で゛
検出されてイネーブル人力ＥＮがバイレベルとなりクロ
ックが入力されると１ステツプ増加する。

この結果、プリシュート、オーバーシュートは所定値Ｖ
、Ｈ１以下になった状態で、等花器の挿入量は固定され
ることになる。

カウンタ２１，２２の出力は復調器内の等化器挿入量選
択信号として用いられる。

すなわち、カウンタ２１の出力は、第１図の等花器制御
回路４から復調器２へ送出される。

この時、カウンタ２１の出力値に１対１に対応する、あ
らかじめ決められた等化量を有する復調器２に内蔵され
る振幅等化器が選択され挿入される。

これにより、復調器２の出力値は等化修正され、修正波
形が再び等花器制御回路４に入力される。

等花器制御回路４では、該修正波形について、前記と同
様にしてプリシュート、オーバーシュートの有無を検出
し、カウンタ２１を歩進し、その出力を復調器２に与え
る。

復調器２では上記と同様にして振幅等化器を選択し、そ
れにより与えられる振幅等化量（但しこの時の等化量は
歩進前のカウンタ２１の内容に対応する等化量より大き
くなっている。

）を挿入してその人力（第１図の端子１から入力される
原入力）を修正する。

以上の動作は、復調器２の出力波形について、等花器制
御回路４でプリシュート無しが検出されるまで繰り返え
される。

すなわち、復調器２の出力波形のプリシュートが、あら
かじめ定められたしきい値以下になり、等花器制御回路
４でプリシュート無しが検出されると、カウンタ２１の
内容が固定され目標とする振幅歪の補償が完了するので
ある。

遅延歪についても同様に、カウンタ２２の出力が復調器
２に送出され、該出力値に１対１に対応する。

あらかじめ決められた等化量を有する復調器２に内蔵さ
れる遅延等花器が選択され挿入される。

これにより、復調器２の出力値は等化修正され、修正波
形が再び等化制御回路４に入力される。

等化器制御回路４では、該修正波形について、前記と同
様にしてプリシュート、オーバーシュートの有無を検出
しカウンタ２２を歩進し、その出力を復調器２に与える
。

復調器２では上記と同様にして遅延等化器を選択し、そ
れにより与えられる遅延等化量（但しこの時の等化量は
、歩進前のカウンタ２２の内容に対応する等化量より大
きさなっている。

）を挿入して、その入力（第１図の端子１から入力され
る原入力）を修正する。

以上の動作は、復調器２の出力波形について、等化器制
御回路４でプリシュート無しでオーバーシュート無しが
検出されるまで繰り返えされる。

すなわち、復調器２の出力波形にプリシュートが無く、
オーバーシュートがあらかじめ定められたしきい値以下
になり、等化器制御回路４でオーバーシュート無しが検
出されると、カウンタ２２の内容が固定され目標とする
遅延歪の補償が完了するのである。

カウンタ２１，２２のリセット端子Ｒには端子５よりリ
セット信号が入力され、リセット要求の場合にはカウン
タ２１．２２の値をリセットする。

またモノマルチ回路１５のリセット端子には端子６より
ホールド信号が入力され、ホールド要求の場合にはカウ
ンタ２１，２２に対するクロックの発生を押さえ、カウ
ンタ出力をホールドする。

振幅等化器は例えば第４図に示すように利得が１、 ２
． ４のように互に重み付けされた利得を持つ３つの増
幅器を有し、この３つの増幅器の直列接続の組合せによ
り８ステツプの利得切換を行なうことができる。

この利得切換□を等化器制御用カウンタ２１の計数出力
によって行なうものである。

つまりカウンタ２１から例えば３ビツトのディジタル信
号で与えられたとすると、３ビツトのディジタル信号の
計数値に応じてアナログスイッチを制御し、アナログス
イッチの切換制御により３つの増幅器の直列接続の組合
せを切換えて所望の利得に設定し振幅等化器の挿入量を
制御するように構成することができる。

遅延等化器は例えば第５図に示すように遅延特性が１．
２． ４のような重み付けを持つ特性の３つのフィル
タを有し、この３つのフィルタの直列接続の組合せをカ
ウンタ２２から出力される３ビツトの計数出力によって
切換制御し、８ステツプの遅延量を得ることができるよ
うにして構成することができる。

これら振幅等化器及び遅延等化器の構成は従来からよく
知られているからこ・ではこれ以上の詳細説明は省略す
る。

以上説明したように波形応答のオーバーシュート及びプ
リシュートから等化器制御を行なうから簡易な回路で１
動等化装置が実現でき、また全波整流した復調信号の零
レベル付近の歪量を検出するから信号レベル変動の影響
を受けにくい利点がある。

従ってファクシミリ端末装置内へ適用することにより、
簡単な回路追加で伝送品質を向上させることができる。

なおこの実施例では振幅等化器と遅延等化器との挿入を
増加する方法で制御を行なったが、増減する方法へも容
易に拡張できる。

また用意できる遅延等化器が制限されている場合、遅延
等化器の挿入量が限界に達した場合に振幅等化器の挿入
を行う制御方法を用いることもできる。

またプリシュートが所定値より大で、オーバーシュート
が所定値より小さい時は遅延等化器を挿入するカウンタ
２２を減算すればよい。

【図面の簡単な説明】

第１図はこの考案により自動等化装置の概略を示すブロ
ック図、第２図はこの考案による装置の各部の信号波形
図、第３図はこの考案による自動等化装置の要部である
等化器制御回路の実施例を示す回路図、第４図及び第５
図は振幅及び遅延等化器の動作を説明干るためのグラフ
である。 １：信号入力端子、２：復調器、３：出力端子、４：等
化器制御回路、５：リセット信号入力端子、６：ホール
ド信号入力端子、１０：復調信号入力端子、１１：絶対
値回路、１２．１３．１４：振幅比較器、１５、１６．
１７．１９：モノマルチ回路、１８，２０：フリツブフ
ロツブ、２１．２２ ：カウンタ、２３：ＡＮＤ回路。

Claims (1)

【実用新案登録請求の範囲】
1. 伝送路で発生する典型的な振幅歪を１つのパラメタを指
   定することにより補償する振幅等化器と、伝送路で発生
   する典型的な遅延歪を１つのパラメタを指定することに
   より補償する遅延等化器と、上記振幅等化器及び遅延等
   化器を含む復調器の復調出力を全波整流する手段と、そ
   の全波整流出力を信号振幅の約２分の１のレベルのしき
   い、値で２値化する手段と、その２値化出力が高レベル
   から低レベルに変化した直後にオーバーシュートの有無
   を検出するオーバーシュート検出手段と、上記２値化出
   力が低レベルがら高レベルに変化する直前にプリシュー
   トの有無を検出するプリシュート検出手段と、プリシュ
   ート有りが検出さ１れた場合に上記振幅等化器の補償量
   指定パラメタを１ステツプ増加させる手段と、上記オー
   バーシュート検出手段においてオーバーシュート有りが
   検出され、上記プリシュート検出手段においてプリシュ
   ート無しが検出された場合に上記遅延等化器の補償量指
   定パラメタを１ステツプ増加させる手段と、リセット信
   号により上記２つのパラメタをゼロにリセットする手段
   と、位相整合期間において上記のパラメタを更新する機
   構を動作させる手段と、上記位相整合期間が経過した後
   では上記のパラメタを固定保持する手段とを有する選択
   形自動等化装置。