DE10355296B3 - Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen - Google Patents
Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen Download PDFInfo
- Publication number
- DE10355296B3 DE10355296B3 DE10355296A DE10355296A DE10355296B3 DE 10355296 B3 DE10355296 B3 DE 10355296B3 DE 10355296 A DE10355296 A DE 10355296A DE 10355296 A DE10355296 A DE 10355296A DE 10355296 B3 DE10355296 B3 DE 10355296B3
- Authority
- DE
- Germany
- Prior art keywords
- signal
- test
- wafer
- test device
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Die Erfindung betrifft eine Testeinrichtung zum Test von digitalen Halbleiterschaltungen auf Waferebene mit einer digitale Testsignale von/zu einem Testkopf (4) empfangenden/sendenden Sondenkarte (3), die Testsignale führende Signalkanäle zum jeweiligen Ort auf dem Wafer (1) über einen eine Leiterplatte (101) mit beidseitigen Kontaktpins (13) aufweisenden Interposer (10) und eine Nadel- oder Kontaktzungenkarte (2) verteilt, wobei in allen oder in zeitkritische Testsignale führenden Signalkanälen der Testeinrichtung jeweils ein Signalverstärker (11, 111, 112) vorgesehen ist, wobei die Signalverstärker bevorzugt Digitalsignalverstärker (11, 111, 112) sind, die auf der Leiterplatte (101) des Interposers (10) montiert sind.
Description
- Die Erfindung betrifft eine Testeinrichtung zum Test von digitalen Halbleiterschaltungen auf Waferebene mit einer digitale Testsignale von/zu einem Testkopf empfangenden/sendenden Sondenkarte, die Testsignale führende Signalkanäle zum jeweiligen Ort auf dem Wafer über einen eine Leiterplatte mit beidseitigen Kontaktpins aufweisenden Interposer und eine Nadel- oder Kontaktzungenkarte verteilt.
- Mit steigender Leistungsfähigkeit von integrierten Schaltungen, insbesondere auch Speicherbausteinen steigen auch die Anforderungen an den Test. Bei Betriebsfrequenzen im Bereich 500 MHz bis 1 GHz treten Effekte in den Vordergrund, die bei Niederfrequenzsignalen vernachlässigbar waren. Besonders beim so genannten Wafertest, bei dem mittels einer Testeinrichtung Signale direkt von Bausteinen auf dem Wafer getestet werden, sind aufgrund der relativ langen Signalwege im Vergleich zum Testgehäuse der Bausteine durch parasitäre Effekte verursachte Schwierigkeiten zu überwinden.
- Durch den Einsatz von Nadeln oder andern federnden Sondenkontakten treten, bedingt durch den gegenseitigen sehr geringen Abstand im Bereich der Nadelanordnung starke Wechselwirkungen auf, die die Signale beeinflussen oder stören können. Insbesondere bei Signalen mit geringer Spannungsamplitude begrenzt die auch Übersprechen genannte Signalbeeinflussung die maximal einsetzbare Signalfrequenz und das Eingabe- als auch Ausgabedatenfenster im Falle digitaler Signale. Bei analogen Signalen vermindert sich der Signal-/Rauschabstand und damit die Messauflösung und Empfindlichkeit des Systems.
- Erhöhte Kopplungen kapazitiver aber auch induktiver Art vermindern die Ausbeute beim Wafertest und beschränken die Überprüfbarkeit kritischer Parameter.
- Durch die üblicherweise eingesetzte Kontakttechnologie wird frequenzabhängig die Amplitude des Signals gedämpft. Reflexionen verursachen Welligkeiten im Signalverlauf, die zu einer falschen Auswertung führen können.
- Bislang hat man, um die parasitären Effekte zu verringern, vom Standard abweichende Materialien und Entwurfsregeln bei der Herstellung der Sondenkarten verwendet. Dies führte zu einem drastischen Preisanstieg. Hochleistungssondenkarten werden damit um einen Faktor 1,5 bis 3 mal teurer als entsprechende Karten für Standardanwendungen.
- WO 2003/065064 A2 schlägt eine adaptive Spannungsversorgung für eine Testvorrichtung vor. Die Testvorrichtung ist für den Test von integrierten Schaltungen auf Waferebene vorgesehen und weist zur Kontaktierung des Prüflings (d. h. des Wafers). an dem Tester ein Substrat, einen Interposer und einen Sondenkopf auf, dessen Sondenelemente den Kontakt zum Prüfling herstellen. Um Störungen an dem Versorgungsspannungsanschluss des Prüflings zu begrenzen, wird in dieser Druckschrift vorgeschlagen, den Versorgungsstrom mittels eines Sensors am Prüfling zu messen. Sollte unter bestimmten Voraussetzungen der Strombedarf am Versorgungsspannungsanschluss des Prüflings ansteigen, so treibt ein von der Zusatzspannungsversorgung versorgter Verstärker eine weitere Stromspitze über einen Trennkondensator auf die Versorgungsspannungsleitung.
-
US 5,974,662 A schlägt eine Anordnung zur Kontaktierung eines Wafers an einem Testrechner vor, mit einer Sondenkarte, einem Interposer und einem "Space-Transformer". In Spalte 23, Zeilen 44 bis 46, regt diese Druckschrift an, dass auf der Sondenkarte weitere Bauteile, z. B. aktive elektronische Elemente montiert sein können. - Die Erfindung hat sich somit zur Aufgabe gestellt, eine preiswerte und leistungsfähige Lösung der obigen Schwierigkeiten zu ermöglichen und stellt eine Testeinrichtung zur Verfügung, die die bislang im Signalweg auftretenden Störungen und Signalverzerrungen unterdrückt.
- Gemäß einem wesentlichen Aspekt gibt die Erfindung eine Testeinrichtung zum Test von digitalen Halbleiterschaltungen auf Waferebene an, mit einer digitale Testsignale von/zu einem Testkopf empfangenden/sendenden Sondenkarte, die Testsignale führende Signalkanäle zum jeweiligen Ort auf dem Wafer über einen eine Leiterplatte mit beidseitigen Kontaktpins aufweisenden Interposer und eine Nadel- oder Kontaktzungenkarte verteilt. Diese Testeinrichtung ist dadurch gekennzeichnet, dass in allen oder in zeitkritische Testsignale führenden Signalkanälen der Testeinrichtung jeweils ein Signalverstärker vorgesehen ist.
- In digitalen Systemen besteht die Möglichkeit, die auf der Sondenkarte ankommenden und abgehenden Signale mit recht einfachen Bausteinen nachzuverstärken. Hierzu wird für jedes Signal ein digitaler Verstärker in den Signalweg geschaltet. Geschieht dies, wie bevorzugt, so nahe wie möglich an der Nadel oder Kontaktzunge, lassen sich damit viele auftretende Signalverzerrungen und Störungen eliminieren und dem Bausteinpin auf dem Wafer bzw. dem Testgerät an der Sondenschnittstelle weitgehend störungsfreie Signale zur Verfügung stellen.
- Da die meisten aktuell eingesetzten Sondenkarten einen so genannten Interposer beinhalten, der die Sondenkarte mit der Schnittstelle zum Testgerät und die auf einer Keramik montierten Nadeln mechanisch und thermisch entkoppelt, werden die erfindungsgemäßen Signalverstärker bevorzugt auf der Leiterplatte des Interposers montiert. Somit wird der bestehende Interposer durch eine aktive Schaltungsanordnung ersetzt, die eine Verstärkungsschaltung wenigstens für jeden zeitkritischen Signalkanal oder für alle Signalkanäle enthält. Das empfangene bzw. ausgesendete Signal wird somit nach dem Durchlauf der Sondenkarte nachverstärkt und von störenden Signaleinflüssen bereinigt. Ein Vorteil besteht in der leichten Implementierung in bestehende Testsysteme, ohne dass die prinzipielle Konstruktion des Kontaktsystems geändert werden muss. Ein weiterer Vorteil ist die deutliche Kostenverringerung, da durch den Einsatz der aktiven Elemente der Rest des Systems in einer kostengünstigen Ausführung produziert werden kann.
- Für die Implementierung der Signalverstärkung gibt es mehrere Möglichkeiten: ist man an einer rein digitalen Umsetzung der Eingangs-/Ausgangssignale interessiert, kann ein zweifaches logisches Invertierglied (Buffer) die Signalverstärkung übernehmen. Ist dagegen für den Test ein bestimmter Signalpegel erforderlich, der z.B. abweichend von der Versorgungsspannung VDD für den hohen Pegel und Masse für den tiefen Pegel ist, sieht die Erfindung eine Verstärkerschaltung mit einstellba rem hohen und/oder tiefen Pegel vor. Dabei ist zu erwähnen, dass nicht unbedingt alle Signalverstärkungen mit variablem hohen und/oder tiefen Signalpegel realisiert werden müssen.
- Nachstehend werden anhand der Zeichnung eine Prinzipanordnung und Ausführungsbeispiele einer erfindungsgemäßen Testeinrichtung beschrieben. Die Zeichnungsfiguren zeigen im einzelnen:
-
1 schematisch eine prinzipielle Anordnung einer Testeinrichtung, bei der die Erfindung Anwendung findet; -
2 schematisch einen mit den erfindungsgemäßen Signalverstärkern ausgerüsteten Interposer als ein bevorzugtes Ausführungsbeispiel der Erfindung; -
3 eine erste Ausführungsform eines bei der Erfindung verwendbaren Signalverstärkers mit festem hohen und tiefen Pegel und -
4 eine weitere Ausführungsform eines bei der Erfindung verwendbaren Signalverstärkers mit einstellbarem hohen und tiefen Signalpegel. - In
1 ist in schematischer Darstellung das Prinzip einer Wafertesteinrichtung gezeigt, bei der die Erfindung verwendbar ist. Durch diese Testeinrichtung werden Bausteine auf einem Wafer1 mittels diesen Bausteinen zugeführten und von ihnen abgeleiteten Testsignalen getestet. Um diese Signale räumlich auf eine Anzahl von Bausteinen auf dem Wafer1 zu verteilen, ist eine Adaptereinrichtung ("Space Transformer")2 vorgesehen, die eine Nadel- oder Kontaktzungenkarte bildet. Im Testkopf4 findet sich eine Sondenkarte3 , die zum Testgerät hin eine Sondenschnittstelle hat und Treiber- und Empfängerbausteine5 ;6 können zur Signalverstärkung an der Sondenschnittstelle zum Testgerät vorgesehen sein. - Es ist hier zu erwähnten, dass bei Hochleistungstesteinrichtungen vom (nicht gezeigten) Testgerät auch so genannte "Fly-By"-Signale zu Fly-By-Verbindungspunkten
9 geführt werden, die keine eigentlichen Testsignale zum Test der Bausteine auf dem Wafer1 sind, sondern zur Signalaufbereitung und zeitlichen Kalibrierung der Testsignale im Testgerät dienen. Die diese Fly-By-Signale führenden Leitungen sind in1 mit8 bezeichnet. - Weiterhin enthält die Testeinrichtung zwischen der Nadel- oder Kontaktzungenkarte
2 und der Sondenkarte3 einen so genannten Interposer10 , der die Sondenkarte3 mit ihrer Schnittstelle zum Testgerät und die auf einer Keramik montierten Nadeln bzw. Kontaktzungen der Nadel- oder Kontaktzungenkarte2 mechanisch und thermisch entkoppelt. Dieser Interposer10 besteht aus einer Leiterplatte, Durchkontaktierungen und beidseitigen Kontaktpins. - Bei dem bevorzugten Ausführungsbeispiel werden nun die durch die Erfindung vorgeschlagenen Signalverstärker auf diesem Interposer
10 platziert, so dass sie sich damit in unmittelbarer Nähe zu den Nadeln befinden. -
2 zeigt schematisch ein bevorzugtes Ausführungsbeispiel eines einen aktiven Teil bildenden Interposers10 , der die erfindungsgemäßen Signalverstärker11 enthält. Wie erwähnt, enthält der Interposer10 eine Leiterplatte101 und beidseitige Kontaktpins13 ,14 ,15 , die auf der einen Seite Kontakt zur Sondenkarte3 und auf der anderen Seite zur Nadel- oder Kontaktzungenkarte2 herstellen. - Gemäß einer Ausführungsform ist wenigstens ein Signalverstärker
11 so eingerichtet, dass er das jeweils vom Wafer1 empfangene bzw. an den Wafer (1 ) ausgesendete Signal mit festgelegtem hohen und tiefen Pegel verstärkt. -
2 zeigt dagegen eine andere Ausführungsform, bei der die Signalverstärker11 so eingerichtet sind, dass sie das jeweilige vom Wafer1 empfangene bzw. an den Wafer1 ausgesendete Signal mit variablem hohen und/oder tiefen Signalpegel verstärken. Dazu weist der Interposer10 zusätzliche Pins14 und15 auf, über die von außen, d.h. vom Testgerät jeweils ein hoher und tiefer Signalpegel zuführbar ist. Selbstverständlich kann auch nur ein Teil der Signalverstärker zu einer Einstellung des hohen und tiefen Signalpegels eingerichtet sein. Außerdem können in Abweichung von2 den Signalverstärkern11 auch jeweils unterschiedliche Signalpegel zugeführt werden, was jedoch mehr zusätzliche Pins14 ,15 erfordert. - Wie schon erwähnt, bilden die Signalverstärker
11 auf dem Interposer10 bevorzugt digitale Signalverstärker in Form eines Buffers. - In
3 ist ein Schaltbild eines üblichen aus zwei hintereinander geschalteten C-MOS-Invertern111a und111b gebildeten digitalen Signalverstärkers111 dargestellt. Das diesem digitalen Signalverstärker111 zugeführte Eingangssignal EIN wird mit festem hohen und tiefen Pegel verstärkt und als Ausgangssignal AUS ausgegeben. -
4 zeigt eine zweite Ausführungsform eines digitalen Signalverstärkers112 , der aus zwei zueinander parallel geschalteten MOS-Transfergates112a und112b besteht. Dem in4 oben liegenden Transfergate112a wird der jeweils gewünschte hohe Pegel und dem unten gezeigten Transfergate112b der jeweils gewünschte tiefe Pegel zugeführt, während die Eingänge beider Transfergates jeweils mit dem wahren und dem komplementären Eingangssignal ϕ, ϕ - beaufschlagt sind. - Die oben beschriebene und in den Figuren dargestellte Schaltung ermöglicht es bisherige passive Schnittstellen von Testeinrichtungen mit einer aktiven, bevorzugt digitalen Signalverstärkung auszurüsten. Dies ermöglicht es, im Signalweg aufgetretene Störungen und Signalverzerrungen zu unterdrücken. Eine kostenintensive Optimierung der Hardware der Testeinrichtung kann somit durch die durch die Erfindung vorgeschlagene preisgünstige Alternative vermieden werden.
-
- 1
- Wafer
- 2
- Nadel- oder Kontaktzungenkarte
- 3
- Sondenkarte
- 4
- Testkopf
- 5, 6
- Receiver und Treiber in der Sondenschnittstelle
- 8
- Fly-By-Signale
- 9
- Fly-By-Verbindungspunkte
- 10
- Interposer
- 11
- Signalverstärker
- 13
- Kontaktpins
- 14
- Hochpegel- und Tiefpegelkontaktpins
- 111
- erste Ausführungsform des digitalen Signalver
- stärkers
- 111a
- erster Inverter
- 111b
- zweiter Inverter
- 112
- zweite Ausführungsform des digitalen Signalver
- stärkers
- 112a
- erstes Transfergate
- 112b
- zweites Transfergate
- ϕ, ϕ -
- wahres und komplementäres Eingangssignal
Claims (7)
- Testeinrichtung zum Test von digitalen Halbleiterschaltungen auf Waferebene mit einer digitale Testsignale von/zu einem Testkopf (
4 ) empfangenden/sendenden Sondenkarte (3 ), die Testsignale führende Signalkanäle zum jeweiligen Ort auf dem Wafer (1 ) über einen eine Leiterplatte (101 ) mit beidseitigen Kontaktpins (13 ) aufweisenden Interposer (10 ) und eine Nadel- oder Kontaktzungenkarte (2 ) verteilt, dadurch gekennzeichnet, dass in allen oder in zeitkritische Testsignale führenden Signalkanälen der Testeinrichtung jeweils ein Signalverstärker (11 ,111 ,112 ) vorgesehen ist. - Testeinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Signalverstärker (
11 ,111 ,112 ) digitale Signalverstärker sind. - Testeinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Signalverstärker (
11 ,111 ,112 ) im Signalkanal in räumlicher Nähe zur Nadel- oder Kontaktzungenkarte (2 ) eingekoppelt sind. - Testeinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Signalverstärker (
11 ,111 ,112 ) auf der Leiterplatte (102 ) des Interposers (10 ) montiert sind. - Testeinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens einer der Signalverstärker (
11 ,111 ) so eingerichtet ist, dass er das jeweilige vom Wafer (1 ) empfangene bzw. an den Wafer (1 ) ausgesendete Signal mit festgelegtem hohen und tiefen Pegel verstärkt. - Testeinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass wenigstens einer der Signalverstärker so eingerichtet ist, dass er das jeweils vom Wafer empfangene bzw. an den Wafer (
1 ) ausgesendete Signal mit variablem hohen und/oder tiefen Signalpegel verstärkt. - Testeinrichtung nach Anspruch 6, dadurch gekennzeichnet, dass diese variablen Signalpegel jeweils von außerhalb des Interposers (
10 ) einstellbar oder regelbar sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10355296A DE10355296B3 (de) | 2003-11-27 | 2003-11-27 | Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen |
US10/995,111 US7180313B2 (en) | 2003-11-27 | 2004-11-24 | Test device for wafer testing digital semiconductor circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10355296A DE10355296B3 (de) | 2003-11-27 | 2003-11-27 | Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10355296B3 true DE10355296B3 (de) | 2005-06-09 |
Family
ID=34559738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10355296A Expired - Fee Related DE10355296B3 (de) | 2003-11-27 | 2003-11-27 | Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen |
Country Status (2)
Country | Link |
---|---|
US (1) | US7180313B2 (de) |
DE (1) | DE10355296B3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004057772B3 (de) * | 2004-11-30 | 2006-05-24 | Infineon Technologies Ag | Einsetzbare Kalibriervorrichtung |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262624B2 (en) * | 2004-12-21 | 2007-08-28 | Formfactor, Inc. | Bi-directional buffer for interfacing test system channel |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
WO2010138493A1 (en) | 2009-05-28 | 2010-12-02 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2011153298A1 (en) | 2010-06-03 | 2011-12-08 | Hsio Technologies, Llc | Electrical connector insulator housing |
WO2014011232A1 (en) | 2012-07-12 | 2014-01-16 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9054097B2 (en) | 2009-06-02 | 2015-06-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US9277654B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
US9603249B2 (en) | 2009-06-02 | 2017-03-21 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
WO2010147934A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor die terminal |
US8912812B2 (en) * | 2009-06-02 | 2014-12-16 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US9231328B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
WO2010141297A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
WO2012061008A1 (en) | 2010-10-25 | 2012-05-10 | Hsio Technologies, Llc | High performance electrical circuit structure |
WO2010141295A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
US9184145B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
WO2010141296A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
WO2014011226A1 (en) | 2012-07-10 | 2014-01-16 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US9093767B2 (en) | 2009-06-02 | 2015-07-28 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2010141313A1 (en) * | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
US9320144B2 (en) | 2009-06-17 | 2016-04-19 | Hsio Technologies, Llc | Method of forming a semiconductor socket |
US8984748B2 (en) | 2009-06-29 | 2015-03-24 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
US8981809B2 (en) | 2009-06-29 | 2015-03-17 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US8952713B1 (en) * | 2012-02-08 | 2015-02-10 | Altera Corporation | Method and apparatus for die testing |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
CN104808029A (zh) * | 2014-01-24 | 2015-07-29 | 矽创电子股份有限公司 | 主动式探针装置 |
US9559447B2 (en) | 2015-03-18 | 2017-01-31 | Hsio Technologies, Llc | Mechanical contact retention within an electrical connector |
US10267845B2 (en) * | 2017-05-12 | 2019-04-23 | Delta V Instruments, Inc. | Wafer level burn-in system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974662A (en) * | 1993-11-16 | 1999-11-02 | Formfactor, Inc. | Method of planarizing tips of probe elements of a probe card assembly |
WO2003065064A2 (en) * | 2002-01-30 | 2003-08-07 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
US5512838A (en) * | 1992-09-03 | 1996-04-30 | Hewlett-Packard Company | Probe with reduced input capacitance |
WO1994024575A1 (en) * | 1993-04-13 | 1994-10-27 | Teratec Corporation | Electrooptic instrument |
JP3469351B2 (ja) * | 1995-04-17 | 2003-11-25 | 三菱電機株式会社 | リンギング防止回路、デバイスアンダーテストボード、ピンエレクトロニクスカード及び半導体装置 |
US6483328B1 (en) * | 1995-11-09 | 2002-11-19 | Formfactor, Inc. | Probe card for probing wafers with raised contact elements |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
US6392296B1 (en) * | 1998-08-31 | 2002-05-21 | Micron Technology, Inc. | Silicon interposer with optical connections |
US6462528B1 (en) * | 2000-05-23 | 2002-10-08 | Tektronix, Inc. | Method and apparatus for probing a conductor of an array of closely-spaced conductors |
JP4841737B2 (ja) * | 2000-08-21 | 2011-12-21 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
JP2004519684A (ja) * | 2001-04-09 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電源試験インタフェースを備えた集積回路 |
US6924653B2 (en) * | 2002-08-26 | 2005-08-02 | Micron Technology, Inc. | Selectively configurable microelectronic probes |
-
2003
- 2003-11-27 DE DE10355296A patent/DE10355296B3/de not_active Expired - Fee Related
-
2004
- 2004-11-24 US US10/995,111 patent/US7180313B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974662A (en) * | 1993-11-16 | 1999-11-02 | Formfactor, Inc. | Method of planarizing tips of probe elements of a probe card assembly |
WO2003065064A2 (en) * | 2002-01-30 | 2003-08-07 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004057772B3 (de) * | 2004-11-30 | 2006-05-24 | Infineon Technologies Ag | Einsetzbare Kalibriervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US7180313B2 (en) | 2007-02-20 |
US20050162176A1 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10355296B3 (de) | Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen | |
DE69534036T2 (de) | Architektur für automatische RF-Signal Testanordnung | |
DE10302128B3 (de) | Pufferverstärkeranordnung | |
DE102005008370B4 (de) | Prüfschaltungsschaltkreis für ein Hochgeschwindigkeitsdaten-Interface | |
DE10153657A1 (de) | Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür | |
DE102007005708A1 (de) | Takt- und Datenrückgewinnungsschaltung, die erste und zweite Stufen umfasst | |
WO2008012029A1 (de) | Unabhängige referenzpulserzeugung in einem füllstandsradar | |
DE19743709B4 (de) | IC-Testgerät | |
DE102004034606B4 (de) | Schaltungsanordnung aus einer elektronischen Testschaltung für einen zu testenden Transceiver und aus dem zu testenden Transceiver sowie Verfahren zum Prüfen eines Transceivers | |
DE112012002969T5 (de) | Messsystem zur Charakterisierung einer testenden Vorrichtung | |
DE112007001595T5 (de) | Kalibrierungsvorrichtung | |
DE112006003065T5 (de) | Prüfvorrichtung, Befestigungsplatte und Stiftelektronikkarte | |
EP1872090A1 (de) | Messsystem zur zylinderdruckmessung an brennkraftmaschine | |
DE112013006318T5 (de) | Integration von Signalabtastung innerhalb einer Transistorverstärkerstufe | |
DE102008048294A1 (de) | Verfahren und Vorrichtung für die analoge Validierung von Hochgeschwindigkeitsbussen, wobei elektromagnetische Koppler verwendet werden | |
DE10121309B4 (de) | Testschaltung zum Testen einer zu testenden Schaltung | |
EP1233527A1 (de) | Sende/Empfangssystem einer aktiven Antenne | |
DE102007045756B4 (de) | Elektronische Leiterplatte und Verfahren für das automatische Prüfen | |
DE10341836B4 (de) | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen | |
DE112022000158T5 (de) | System und verfahren zum kompensieren des leistungsverlusts aufgrund einer hochfrequenz-signalsondenfehlanpassung (hf-signalsondenfehlanpassung) beim testen des leitfähigen signals | |
DE3801223C2 (de) | Gerät zum automatischen Prüfen von elektronischen Schaltungen und zum Durchführen von Zeitmessungen | |
EP3701276B1 (de) | Integrierte schaltung und asic | |
DE102007015643B4 (de) | Verfahren und Vorrichtung zum Übertragen von ausgehenden Nutzsignalen und eines ausgehenden Taktsignals | |
DE102019213830A1 (de) | Sensoranordnung und LIDAR-System mit Sensoranordnung | |
DE10327234A1 (de) | Integrierte Halbleiterschaltung und Testsystem zum Testen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |