JPH0828447B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0828447B2 JPH0828447B2 JP58186142A JP18614283A JPH0828447B2 JP H0828447 B2 JPH0828447 B2 JP H0828447B2 JP 58186142 A JP58186142 A JP 58186142A JP 18614283 A JP18614283 A JP 18614283A JP H0828447 B2 JPH0828447 B2 JP H0828447B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- die stage
- lead
- lead frame
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000004033 plastic Substances 0.000 description 50
- 229920003023 plastic Polymers 0.000 description 50
- 239000004642 Polyimide Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （ａ）発明の技術分野 本発明は、半導体装置の製造方法に係り、特に、プラ
スチックモールドICの製造方法に関する。Description: (a) Technical Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a plastic mold IC.
（ｂ）技術の背景 半導体装置は、その便宜さの故に用途が拡大され、こ
れと相俟って、多機能化、低価格化が進んできている。(B) Background of Technology Semiconductor devices have been expanded in their applications due to their convenience, and in combination with this, multifunctionalization and cost reduction have been advanced.
多機能化は集積回路（IC）により、また低価格化はパ
ッケージ材をプラスチックスにすることによって実現さ
れ、集積回路が形成された半導体素子をプラスチックス
で封止した半導体装置は、一般にプラスチックモールド
ICと呼称されて多用されている。Multi-functionalization is realized by integrated circuits (ICs), and cost reduction is realized by using plastics as the packaging material. Semiconductor devices in which semiconductor elements with integrated circuits are sealed with plastics are generally plastic molded.
It is often called IC.
そして、それは“より小型に、より多機能に”と要望
されている。And it is required to be "smaller and more multifunctional".
（ｃ）従来技術と問題点 従来のプラスチックモールドICの典型的な一実施例の
断面を示した第１図において、１はプラスチックモール
ドIC、11はプラスチックモールド、12はリード、13は半
導体素子、14は半導体素子13の電極、15は電極14とリー
ド12の内側先端部とを電気的に接続するワイヤ（例えば
金の細線）、16は半導体素子13を搭載するダイステージ
を示す。(C) Prior Art and Problems In FIG. 1 showing a cross section of a typical example of a conventional plastic mold IC, 1 is a plastic mold IC, 11 is a plastic mold, 12 is a lead, 13 is a semiconductor element, Reference numeral 14 is an electrode of the semiconductor element 13, 15 is a wire (for example, a thin wire of gold) that electrically connects the electrode 14 and the inner tip of the lead 12, and 16 is a die stage on which the semiconductor element 13 is mounted.
このプラスチックモールドIC1の製造方法は、通常次
の如くである。The manufacturing method of this plastic mold IC1 is usually as follows.
即ち、複数のリード12とダイステージ16とを一枚の金
属板に配置した第２図（平面図）に示す構成が例えば10
個並んで形成されるリードフレーム10を作成し、リード
フレーム10の形態のままで、半導体素子14をダイ付けに
よってダイステージ16に搭載し、ワイヤ15をワイヤボン
ディングによって接続した後、図示破線部分をプラスチ
ックスで封止してプラスチックモールド11を形成し、続
いて、リードフレーム10の不要部切断、リード12の曲げ
（第１図のように）、その他を行って完成させる。That is, the configuration shown in FIG. 2 (plan view) in which a plurality of leads 12 and the die stage 16 are arranged on one metal plate is, for example, 10
The lead frame 10 formed in line is created, the semiconductor element 14 is mounted on the die stage 16 by die attachment in the form of the lead frame 10, and the wires 15 are connected by wire bonding. A plastic mold 11 is formed by sealing with plastics, and subsequently, unnecessary portions of the lead frame 10 are cut, leads 12 are bent (as shown in FIG. 1), etc. to complete the process.
この場合、リードフレーム10におけるダイステージ16
は、クレードル17から導出したピンチバー18に支持され
ている。In this case, the die stage 16 in the lead frame 10
Is supported by a pinch bar 18 derived from a cradle 17.
第１図に示すリード12のプラスチックモールド11によ
って封止される部分の長さａは、リード12に対する所定
の引抜き強度を確保するために必要な長さであり、ま
た、リード12とダイステージ16との間の長さｂは、リー
ドフレーム10の製造方法がスタンピング（打抜き）また
はエッチングであるために必要な長さであって、ダイス
テージ16の大きさには一定の制約がある。The length a of the portion of the lead 12 sealed by the plastic mold 11 shown in FIG. 1 is a length necessary to secure a predetermined pull-out strength with respect to the lead 12, and the lead 12 and the die stage 16 The length b between and is a length required because the lead frame 10 is manufactured by stamping or etching, and the size of the die stage 16 has certain restrictions.
従って、上述した従来の製造方法によるプラスチック
モールドICにおいては、プラスチックモールドの大きさ
に対して半導体素子の大きさが比較的小さく制限される
ため、前述の“より小型に、より多機能に”の要望に対
して、多機能化のため半導体素子を大きくする対処がと
れない欠点がある。Therefore, in the plastic mold IC manufactured by the conventional manufacturing method described above, the size of the semiconductor element is limited to a relatively small size relative to the size of the plastic mold. There is a drawback in that it is not possible to cope with the demand by enlarging the semiconductor element for the purpose of increasing the number of functions.
この欠点を解決するため、発明者等は先に特願昭57-1
77353で特許出願し、半導体素子を大きく出来るプラス
チックモールドICを提案した。In order to solve this drawback, the inventors of the present invention have previously proposed Japanese Patent Application No. 57-1.
We filed a patent application for 77353 and proposed a plastic mold IC that can make semiconductor elements larger.
その一実施例の断面を示した第３図において、２はプ
ラスチックモールドIC、21はプラスチックモールド、22
はリード、23は半導体素子、24は電極、25はワイヤ、26
はダイステージを示し、第１図の１、11、12、13、14、
15、16にそれぞれ対応している。In FIG. 3 showing a cross section of the embodiment, 2 is a plastic mold IC, 21 is a plastic mold, and 22 is a plastic mold IC.
Is a lead, 23 is a semiconductor element, 24 is an electrode, 25 is a wire, 26
Indicates the die stage, which is 1, 11, 12, 13, 14, in FIG.
It corresponds to 15 and 16, respectively.
プラスチックモールドIC2の特徴は、リード22の内側
先端が半導体素子23の表面にオーバラップしていること
で、第１図における長さａ・ｂに関係なく半導体素子23
を大きくすることが可能になっている。なお、半導体素
子23の表面には、リード22との電気的絶縁を保ち、併せ
てワイヤボンディング時の機械的ストレスを緩和するた
めの、例えばポリイミドなどでなる絶縁層29が形成され
ている。The plastic molded IC 2 is characterized in that the inner tip of the lead 22 overlaps the surface of the semiconductor element 23, so that the semiconductor element 23 is independent of the lengths a and b in FIG.
It is possible to increase. An insulating layer 29 made of, for example, polyimide is formed on the surface of the semiconductor element 23 to maintain electrical insulation with the leads 22 and to alleviate mechanical stress during wire bonding.
プラスチックモールドIC2の製造は、１の製造で示し
たリードフレーム10を第４図の図（ａ）、図（ｂ）（共
に平面図）に示すように、複数のリードを配置したリー
ドフレーム20とダイステージ26を配置したダイステージ
フレーム20aとに分割してダイステージ26を16より大き
くし、それに13より大きな半導体素子23をダイ付けし、
絶縁層29を形成した後、ダイステージフレーム20aにリ
ードフレーム20を重ね一体化して、従来の製造における
リードフレーム10のダイステージ16に半導体素子13をダ
イ付けした状態に対応したものを形成する。その後は、
従来と同様な工程を経て完成に至る。この場合、クレー
ドル27は17に対応し、クレードル27aは例えばクレード
ル27に寸法を合わせてある。なお、ピンチバー28は18に
対応するものである。The plastic mold IC 2 is manufactured by using the lead frame 10 shown in FIG. 1 as a lead frame 20 in which a plurality of leads are arranged as shown in FIGS. 4 (a) and 4 (b) (both plan views). Dividing into a die stage frame 20a in which the die stage 26 is arranged, the die stage 26 is made larger than 16, and a semiconductor element 23 larger than 13 is attached to the die,
After forming the insulating layer 29, the lead frame 20 is overlaid on and integrated with the die stage frame 20a to form a die stage 16 of the lead frame 10 in the conventional manufacturing, which corresponds to the state where the semiconductor element 13 is die-attached. After that,
The process is completed in the same way as before. In this case, the cradle 27 corresponds to 17, and the cradle 27a is dimensioned to the cradle 27, for example. The pinch bar 28 corresponds to 18.
この製造においては、リードフレーム20とダイステー
ジフレーム20aとが重ね合わされるため、プラスチック
モールド21を形成するプラスチック封止工程以降におい
て、同一工程でありながら、製造設備がプラスチックモ
ールドIC1を製造する場合と共通に出来ない部分が生ず
る問題がある。具体的には、クレードル部分は27と27a
が重なって厚くなり、リード22とピンチバー28のレベル
が異なるため、例えば、プラスチック封止工程に使用す
るモールド型においては、その分割面におけるリードフ
レーム20およびダイステージフレーム20aの嵌合部形状
が従来と異なり、別のモールド型を用意する必要があ
る、などの如くである。In this manufacturing, since the lead frame 20 and the die stage frame 20a are overlapped with each other, after the plastic sealing step of forming the plastic mold 21, it is the same step, but the manufacturing equipment manufactures the plastic molded IC1. There is a problem that some parts cannot be shared. Specifically, the cradle part is 27 and 27a
Since the lead 22 and the pinch bar 28 have different levels due to overlapping, the shape of the lead frame 20 and the die stage frame 20a on the split surface is not the same as that of the conventional mold. Unlike the above, it is necessary to prepare another mold, and so on.
（ｄ）発明の目的 本発明の目的は上記従来の問題に鑑み、第３図に一実
施例を示すものと同等な、半導体素子の表面にリードの
内側先端がオーバラップしているプラスチックモールド
ICについて、プラスチック封止工程以降において従来の
製造設備が共通に使用出来る半導体装置の製造方法を提
供するにある。(D) Object of the invention In view of the above-mentioned conventional problems, the object of the present invention is a plastic mold in which the inner ends of the leads overlap the surface of the semiconductor element, which is equivalent to the one shown in FIG.
Regarding an IC, it is to provide a method of manufacturing a semiconductor device in which conventional manufacturing equipment can be commonly used after the plastic sealing step.
（ｅ）発明の構成 上記目的は、本半導体装置完成時点で複数なるリード
の少なくとも一部数の内側先端が、半導体素子表面にオ
ーバラップする該半導体素子を使用し、該半導体素子を
搭載するダイステージと、該ダイステージを支持するピ
ンチバーと前記複数なるリードとを有するリードフレー
ムとを別部材にして、前記半導体素子を前記ダイステー
ジに搭載する工程と、前記リードと前記半導体素子とが
前記オーバラップにより対向する面の間の絶縁層を形成
する工程と、前記ダイステージを前記ピンチバーに接合
する工程と、前記リードと前記半導体素子の電極とを電
気的に接続する工程とを含んで、前記リードフレームと
前記ダイステージと前記半導体素子とを結合した構造体
を形成し、しかる後、少なくとも、前記半導体素子と前
記リードの該半導体素子周辺部とをプラスチック封止す
る工程を有することを特徴とする半導体装置の製造方法
によって達成される。(E) Configuration of the Invention The above-mentioned object is to use a semiconductor element in which at least a part of a plurality of leads have inner tips overlapping the surface of the semiconductor element when the semiconductor device is completed, and a die stage on which the semiconductor element is mounted is used. And a step of mounting the semiconductor element on the die stage by using a pinch bar supporting the die stage and a lead frame having the plurality of leads as separate members, and the lead and the semiconductor element overlapping with each other. The step of forming an insulating layer between the surfaces facing each other by, the step of joining the die stage to the pinch bar, and the step of electrically connecting the lead and the electrode of the semiconductor element, A structure is formed by combining the frame, the die stage, and the semiconductor element, and thereafter, at least the semiconductor element and the semiconductor element are formed. This is achieved by a method for manufacturing a semiconductor device, which comprises a step of plastic-sealing the lead and the peripheral portion of the semiconductor element.
本発明によれば、前記ダイステージは、金属板であっ
て、該ダイステージを前記ピンチバーに接合するのは、
該ダイステージから外側に導出したバーを前記リードフ
レームのクレードルから内側に導出した該ピンチバーに
接合することによって行うのがよい。According to the present invention, the die stage is a metal plate, and joining the die stage to the pinch bar is
It is preferable to join the bar led out from the die stage to the pinch bar led inward from the cradle of the lead frame.
この製造方法により、前記リードの内側先端が前記半
導体素子の表面にオーバラップしているプラスチックモ
ールドICを製造することが可能であり、然も、前記構造
体において、プラスチック封止以降の工程における加工
に影響するリードフレームの部分を従来のリードフレー
ムの場合と同じにすることが可能になるため、従来の製
造設備を共通に使用することが可能になる。With this manufacturing method, it is possible to manufacture a plastic mold IC in which the inner ends of the leads overlap the surface of the semiconductor element, and still, in the structure, processing in the process after plastic sealing. Since it is possible to make the portion of the lead frame that affects the same as that of the conventional lead frame, it is possible to commonly use the conventional manufacturing equipment.
更に本発明によれば、前記ダイステージを平板状のチ
ップ形コンデンサにして、該ダイステージを前記ピンチ
バーに接合するのは、該ダイステージなるチップ形コン
デンサの端子を前記リードフレームのクレードルから内
側に導出した該ピンチバーに接合することにより、公知
であるコンデンサ内臓化についても、リードの内側先端
が半導体素子の表面にオーバラップしている前記プラス
チックモールドICにおいて、上記と同様に従来の製造設
備を共通に使用して製造することが可能になる。Further, according to the present invention, the die stage is formed into a flat chip capacitor, and the die stage is joined to the pinch bar by connecting the terminals of the chip capacitor serving as the die stage to the inside from the cradle of the lead frame. By joining to the pinch bar that has been led out, even in the known incorporation of a capacitor, in the plastic mold IC in which the inner tip of the lead overlaps the surface of the semiconductor element, the same conventional manufacturing equipment as the above is used. Can be used for manufacturing.
（ｆ）発明の実施例 以下本発明の実施例を図により説明する。全図を通じ
同一符号は同一対象物を示す。(F) Embodiments of the Invention Embodiments of the present invention will be described below with reference to the drawings. The same reference numerals denote the same objects throughout the drawings.
本発明による一実施例で第３図に対応するプラスチッ
クモールドIC3の断面を示す第５図において、第３図の
場合と異なるのは、基本的にはダイステージ36と図示は
ないがピンチバーのみであり、これに伴ってプラスチッ
クモールド31も21と異なってくるがその外形寸法は21と
同じである。In FIG. 5 showing a cross section of the plastic molded IC 3 corresponding to FIG. 3 in one embodiment according to the present invention, basically, only the die stage 36 and the pinch bar (not shown) are different from the case of FIG. However, the plastic mold 31 also differs from 21 in accordance with this, but the external dimensions thereof are the same as 21.
プラスチックモールドIC3の製造は、２の製造で示し
たリードフレーム20にピンチバー38を付加した姿、言い
替えれば、１の製造で示したリードフレーム10のピンチ
バー18を途中で切断してダイステージ16を除去したよう
な姿である第６図（平面図）に示したリードフレーム30
と、２の製造で示したダイステージ26にバー38aを付加
した姿である第７図〔平面図（ａ）、側面図（ｂ）〕に
示した金属板でなるダイステージ36とを作成して組立を
行う。The plastic mold IC3 is manufactured by removing the die stage 16 by cutting the pinch bar 18 of the lead frame 10 shown in the manufacturing of 1 in a state where the pinch bar 38 is added to the lead frame 20 shown in the manufacturing of 2. The lead frame 30 shown in FIG. 6 (plan view) that looks like
And a die stage 36 made of a metal plate shown in FIG. 7 [plan view (a), side view (b)] in which the bar 38a is added to the die stage 26 shown in the manufacturing process of 2. And assemble.
最初にダイステージ36に半導体素子23をダイ付けし、
半導体素子23の表面に、その電極24部分を除いて例えば
ポリイミドテープを接着（接着剤には例えばポリイミド
またはシリコンを使用）して絶縁層29を形成し、次に、
ダイステージ36のバー38aをリードフレーム30のピンチ
バー38に接合して、第８図（平面図）に示すような、プ
ラスチックモールドIC1の製造におけるリードフレーム1
0のダイステージ16に半導体素子13をダイ付けした状態
に対応したものを形成する。そしてこの時点でリード22
の内側先端が半導体素子23の表面にオーバラップしたも
のになる。更に電極24とリード22の内側先端部とをワイ
ヤ25で接続するワイヤボンディングを行って、第８図に
示す、リードフレーム30とダイステージ36と半導体素子
23とを結合した構造体を形成する。続いて、プラスチッ
クモールドIC1の場合と同様にして、プラスチックモー
ルド31を形成するプラスチック封止を行い、更に、リー
ドフレーム30の不要部切断、リード22の曲げ、その他を
行って完成させる。First, die attach the semiconductor element 23 to the die stage 36,
On the surface of the semiconductor element 23, for example, a polyimide tape is adhered (for example, polyimide or silicon is used for the adhesive) except the electrode 24 portion thereof to form an insulating layer 29, and then,
The bar 38a of the die stage 36 is joined to the pinch bar 38 of the lead frame 30 to form the lead frame 1 in the manufacture of the plastic molded IC 1 as shown in FIG. 8 (plan view).
The one corresponding to the state where the semiconductor element 13 is die-attached to the die stage 16 of 0 is formed. And at this point lead 22
The inner tip of the device overlaps the surface of the semiconductor element 23. Further, wire bonding is performed to connect the electrode 24 and the inner tip of the lead 22 with the wire 25, and the lead frame 30, die stage 36, and semiconductor element shown in FIG.
23 and 23 are combined to form a structure. Then, in the same manner as in the case of the plastic mold IC1, the plastic molding for forming the plastic mold 31 is performed, and further, unnecessary portions of the lead frame 30 are cut, the leads 22 are bent, and the like to complete the process.
なお、ダイステージ36を作成する際、第４図（ｂ）の
ダイステージフレーム20aに形を似せてフレーム部分を
付加しておき、前記ダイ付け、絶縁層29形成の後バー38
a先端位置で切断して、バー38aをピンチバー38に接合し
てもよい。When the die stage 36 is formed, a frame portion having a shape similar to that of the die stage frame 20a shown in FIG. 4B is added, and the bar 38 is formed after the die attachment and the formation of the insulating layer 29.
The bar 38a may be joined to the pinch bar 38 by cutting at the a-tip position.
また、図示はないが、前述した半導体素子23の表面に
絶縁層29を形成する代わりに、リード22の半導体素子23
と対向する面に同様な絶縁層を形成してもよい。この絶
縁層によっても、半導体素子23とリード22との電気的絶
縁を保ち、併せてワイヤボンディング時の機械的ストレ
スを緩和することが出来る。Although not shown, instead of forming the insulating layer 29 on the surface of the semiconductor element 23 described above, the semiconductor element 23 of the lead 22 is formed.
A similar insulating layer may be formed on the surface opposite to. This insulating layer can also maintain the electrical insulation between the semiconductor element 23 and the leads 22, and also reduce the mechanical stress during wire bonding.
これらの場合、前記構造体は、プラスチックモールド
31の中に入らない部分がプラスチックモールドIC1の場
合と全く同じになるので、プラスチック封止工程以降の
工程は、従来の製造設備を共通に使用することが可能で
ある。In these cases, the structure is a plastic mold
Since the part that does not enter into 31 is exactly the same as in the case of the plastic mold IC1, it is possible to commonly use the conventional manufacturing equipment in the processes after the plastic sealing process.
なお、前記構造体を形成するための組立用製造設備の
中で主体をなす、ダイ付け、ワイヤボンディング用設備
に従来のものを利用出来ることは、改めて説明するまで
もない。Needless to say, it is possible to use the conventional equipment for die attachment and wire bonding, which is the main assembly equipment for forming the structure.
本発明による他の実施例でコンデンサを内臓したプラ
スチックモールドIC4の断面を示す第９図において、プ
ラスチックモールドIC3との相違点は、ダイステージ36
が平板状のチップ形コンデンサ46に置換され、これに伴
ってピンチバー38（図には表れない）の形状とプラスチ
ックモールド31の内部形状が変わってそれぞれピンチバ
ー48とプラスチックモールド41になった点のみである。In FIG. 9 showing a cross section of a plastic molded IC 4 incorporating a capacitor in another embodiment according to the present invention, the difference from the plastic molded IC 3 is that the die stage 36
Is replaced by a flat chip capacitor 46, and the shape of the pinch bar 38 (not shown in the figure) and the internal shape of the plastic mold 31 are changed accordingly, resulting in a pinch bar 48 and a plastic mold 41, respectively. is there.
プラスチックモールドIC4の製造は、３と変わるとこ
ろはない。チップ形コンデンサ46をダイステージにして
工程を進め、ダイステージとピンチバーとの接合は、チ
ップ形コンデンサ46の両端にある端子を第10図（平面
図）に示すリードフレーム40のピンチバー48内側先端に
接合すればよい。このため、ピンチバー48の内側先端の
形状は該接合に適した形状にしてある。The manufacture of plastic mold IC4 is no different from 3. The chip capacitor 46 is used as a die stage to proceed the process, and the die stage and the pinch bar are joined by connecting the terminals at both ends of the chip capacitor 46 to the inner end of the pinch bar 48 of the lead frame 40 shown in FIG. 10 (plan view). Just join them. Therefore, the inner tip of the pinch bar 48 has a shape suitable for the joining.
なお、チップ形コンデンサ46の端子を導出する手段と
して、図示のように、ピンチバー48をリード22に予め接
続しておいてもよい。As a means for deriving the terminal of the chip type capacitor 46, the pinch bar 48 may be connected to the lead 22 in advance as shown in the figure.
（ｇ）発明の効果 以上に説明したように、本発明による構成によれば、
従来の改善案であるものと同等な、半導体素子の表面に
リードの内側先端がオーバラップしているプラスチック
モールドICについて、更には、同じ構成のうえにコンデ
ンサを内臓させたプラスチックモールドICについても、
プラスチック封止工程以降において従来の製造設備が共
通に使用出来る半導体装置の製造方法を提供することが
出来、製造設備の経済化を可能にさせる効果がある。(G) Effect of the Invention As described above, according to the configuration of the present invention,
Regarding the plastic mold IC in which the inner tip of the lead overlaps the surface of the semiconductor element, which is equivalent to the conventional improvement plan, and also for the plastic mold IC with the same configuration and built-in capacitor,
It is possible to provide a method for manufacturing a semiconductor device that can be commonly used by conventional manufacturing equipment after the plastic sealing step, and it is possible to make the manufacturing equipment economical.
第１図は従来のプラスチックモールドICの一実施例の断
面図、第２図はその製造におけるリードフレームの平面
図、第３図は改良されたプラスチックモールドICの一実
施例の断面図、第４図はその製造におけるリードフレー
ムの平面図（ａ）とダイステージフレームの平面図
（ｂ）、第５図は本発明による一実施例で第３図に対応
するプラスチックモールドICの断面図、第６図はその製
造におけるリードフレームの平面図、第７図は同じくダ
イステージの平面図（ａ）と側面図（ｂ）、第８図は同
じくリードフレームとダイステージと半導体素子とを結
合した構造体の平面図、第９図は本発明による他の実施
例でコンデンサを内臓したプラスチックモールドICの断
面図、第10図はその製造におけるリードフレームの平面
図である。 図面において、１・２・３・４はプラスチックモールド
IC、10・20・30・40はリードフレーム、20aはダイステ
ージフレーム、11・21・31・41はプラスチックモール
ド、12・22はリード、13・23は半導体素子、14・24は電
極、15・25はワイヤ、16・26・36はダイステージ、46は
チップ形コンデンサ、17・27・27aはクレードル、18・2
8・38・48はピンチバー、38aはバー、29は絶縁層をそれ
ぞれ示す。FIG. 1 is a sectional view of an embodiment of a conventional plastic mold IC, FIG. 2 is a plan view of a lead frame in its manufacture, FIG. 3 is a sectional view of an embodiment of an improved plastic mold IC, and FIG. FIG. 5 is a plan view (a) of a lead frame and a plan view (b) of a die stage frame in the manufacturing thereof, and FIG. 5 is a sectional view of a plastic mold IC corresponding to FIG. 3 in an embodiment according to the present invention. FIG. 7 is a plan view of the lead frame in the manufacturing, FIG. 7 is a plan view (a) and side view (b) of the die stage, and FIG. 8 is a structure body in which the lead frame, the die stage and the semiconductor element are similarly coupled. FIG. 9 is a cross-sectional view of a plastic mold IC incorporating a capacitor in another embodiment according to the present invention, and FIG. 10 is a plan view of a lead frame in its manufacture. In the drawing, 1, 2, 3 and 4 are plastic molds
IC, 10.20.30.40 are lead frames, 20a is die stage frame, 11.21.31.41 are plastic molds, 12.22 are leads, 13.23 are semiconductor elements, 14.24 are electrodes, 15・ 25 is a wire, 16 ・ 26 ・ 36 is a die stage, 46 is a chip type capacitor, 17 ・ 27 ・ 27a is a cradle, 18 ・ 2
8.38.48 indicates a pinch bar, 38a indicates a bar, and 29 indicates an insulating layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河西 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小野 道夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭52−127756（ＪＰ，Ａ) 特開 昭57−126157（ＪＰ，Ａ) 特開 昭58−124259（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Junichi Kasai 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Michio Ono 1015, Kamedotachu, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited ( 56) References JP-A-52-127756 (JP, A) JP-A-57-126157 (JP, A) JP-A-58-124259 (JP, A)
Claims (2)
端が、半導体素子表面にオーバラップする半導体装置の
製造方法において、前記ダイステージは少なくとも２箇
所突出したバーを持ち、該バーは半導体素子搭載面と同
一面を有する第１の部分と、該第１の部分から屈曲され
た第２の部分と、該第２の部分から該ダイステージとほ
ぼ平行になるように屈曲された第３の部分を有し該半導
体素子を搭載するダイステージと、該ダイステージを支
持するピンチバーと前記複数のリードとを有するリード
フレームとを別部材にして、前記半導体素子を前記ダイ
ステージに搭載する工程と、前記リードと前記半導体素
子とが前記オーバラップにより対向する面の間の絶縁層
を形成する工程と、前記ダイステージを前記バーの第３
の部分により前記ピンチバーに接合する工程と、前記リ
ードと前記半導体素子の電極とを電気的に接続する工程
とを含んで、前記リードフレームと前記ダイステージと
前記半導体素子とを結合した構造体を形成し、しかる
後、少なくとも、前記半導体素子と前記リードの該半導
体素子周辺部とをプラスチック封止する工程を有するこ
とを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, wherein at least a part of inner ends of a plurality of leads overlaps a surface of a semiconductor element, wherein the die stage has at least two protruding bars, and the bars have semiconductor elements mounted thereon. A first part having the same surface as the surface, a second part bent from the first part, and a third part bent from the second part so as to be substantially parallel to the die stage. A step of mounting the semiconductor element on the die stage, and a die stage having the semiconductor element mounted thereon, and a lead frame having the pinch bar supporting the die stage and the plurality of leads as separate members, Forming an insulating layer between the surfaces of the lead and the semiconductor element facing each other due to the overlap;
And a step of electrically connecting the lead and the electrode of the semiconductor element to each other, and a structure in which the lead frame, the die stage, and the semiconductor element are coupled to each other. A method of manufacturing a semiconductor device, which comprises a step of forming and thereafter, at least, plastic-sealing the semiconductor element and the peripheral portion of the semiconductor element of the lead.
あって、該ダイステージを前記ピンチバーに接合するの
は、該ダイステージなるチップ形コンデンサの端子を、
前記リードフレームのクレードルから内側に導出した該
ピンチバーに接合することによって行うことを特徴とす
る、特許請求の範囲第（１）項記載の半導体装置の製造
方法。2. The die stage is a chip type capacitor, and the die stage is joined to the pinch bar by connecting the terminals of the chip type capacitor serving as the die stage,
The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed by joining the pinch bar led out inward from a cradle of the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186142A JPH0828447B2 (en) | 1983-10-05 | 1983-10-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186142A JPH0828447B2 (en) | 1983-10-05 | 1983-10-05 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6077432A JPS6077432A (en) | 1985-05-02 |
| JPH0828447B2 true JPH0828447B2 (en) | 1996-03-21 |
Family
ID=16183110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186142A Expired - Lifetime JPH0828447B2 (en) | 1983-10-05 | 1983-10-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828447B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2706077B2 (en) * | 1988-02-12 | 1998-01-28 | 株式会社日立製作所 | Resin-sealed semiconductor device and method of manufacturing the same |
| JPH0225057A (en) * | 1988-07-13 | 1990-01-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127756A (en) * | 1976-04-19 | 1977-10-26 | Nec Corp | Semiconductor unit |
| US4454529A (en) * | 1981-01-12 | 1984-06-12 | Avx Corporation | Integrated circuit device having internal dampening for a plurality of power supplies |
| GB2091035B (en) * | 1981-01-12 | 1985-01-09 | Avx Corp | Integrated circuit device and sub-assembly |
-
1983
- 1983-10-05 JP JP58186142A patent/JPH0828447B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6077432A (en) | 1985-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH041503B2 (en) | ||
| JPH05226564A (en) | Semiconductor device | |
| JP3535328B2 (en) | Lead frame and semiconductor device using the same | |
| US20080179723A1 (en) | Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section | |
| JPH0828447B2 (en) | Method for manufacturing semiconductor device | |
| JPH07307409A (en) | Semiconductor device and its production method | |
| CN107342276B (en) | Semiconductor device and corresponding method | |
| JP2634249B2 (en) | Semiconductor integrated circuit module | |
| JP3036339B2 (en) | Semiconductor device | |
| JP2678696B2 (en) | Method for manufacturing semiconductor device | |
| JP2795069B2 (en) | Semiconductor device | |
| CN215377403U (en) | Semiconductor device and lead frame | |
| JPH0228966A (en) | Semiconductor device | |
| JP3028153B2 (en) | Lead frame manufacturing method | |
| KR20030083561A (en) | Resin-sealed semiconductor device | |
| JP2555522Y2 (en) | Resin-sealed semiconductor device | |
| JPH0394435A (en) | Semiconductor device | |
| JP2596399B2 (en) | Semiconductor device | |
| JPH03175658A (en) | Resin sealed semiconductor device and manufacture thereof | |
| JP3891772B2 (en) | Semiconductor device | |
| JP2000294707A (en) | Semiconductor device | |
| JPH0389539A (en) | Lead frame and semiconductor device using thereof and manufacture of semiconductor device | |
| JP3249990B2 (en) | Method for manufacturing semiconductor device | |
| CN115732452A (en) | Semiconductor device, method of manufacturing the same, and lead frame | |
| JPH0750384A (en) | Multichip semiconductor device and manufacture thereof |