JPH08274637A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH08274637A JPH08274637A JP7072567A JP7256795A JPH08274637A JP H08274637 A JPH08274637 A JP H08274637A JP 7072567 A JP7072567 A JP 7072567A JP 7256795 A JP7256795 A JP 7256795A JP H08274637 A JPH08274637 A JP H08274637A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- divider
- signal
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相同期方式の周波数シンセサイザにおいて
出力周波数帯を広げるとともに低周波数帯を出力すると
きに周波数間隔を基準信号周波数以下の細かいステップ
で出力することを可能にすることを目的とする。 【構成】 位相同期方式の周波数シンセサイザにおいて
電力分配器と可変N分周器の間に半波整流作用を利用し
て偶数次の高調波が高く出力されるダイオードにより構
成された逓倍器と外部より入力される選択信号に応じた
バイアス電流を発生する制御回路とそのバイアス電流に
より中心周波数が決定されるYIGフィルタと電力増幅
器を接続した。
出力周波数帯を広げるとともに低周波数帯を出力すると
きに周波数間隔を基準信号周波数以下の細かいステップ
で出力することを可能にすることを目的とする。 【構成】 位相同期方式の周波数シンセサイザにおいて
電力分配器と可変N分周器の間に半波整流作用を利用し
て偶数次の高調波が高く出力されるダイオードにより構
成された逓倍器と外部より入力される選択信号に応じた
バイアス電流を発生する制御回路とそのバイアス電流に
より中心周波数が決定されるYIGフィルタと電力増幅
器を接続した。
Description
【0001】
【産業上の利用分野】この発明は、ディジタル通信やレ
ーダ装置等に使用される周波数シンセサイザに関するも
のである。
ーダ装置等に使用される周波数シンセサイザに関するも
のである。
【0002】
【従来の技術】図8は従来の位相同期型周波数シンセサ
イザのブロック図である。図8において1は電圧制御発
振器、2は電力分配器、3は周波数シンセサイザ出力端
子、4は可変分周器、5は基準信号源、6は位相比較
器、7はループフィルタ、8は第1の設定信号入力端子
9より入力する可変分周器4の分周数設定信号と電圧制
御発振器1のプリセット電圧を発生する第1の制御回路
である。
イザのブロック図である。図8において1は電圧制御発
振器、2は電力分配器、3は周波数シンセサイザ出力端
子、4は可変分周器、5は基準信号源、6は位相比較
器、7はループフィルタ、8は第1の設定信号入力端子
9より入力する可変分周器4の分周数設定信号と電圧制
御発振器1のプリセット電圧を発生する第1の制御回路
である。
【0003】次に図8に示す従来の構成による周波数シ
ンセサイザの動作について説明する。可変分周器4の分
周数をN分周に設定したときの電圧制御発振器1の出力
信号の周波数をfN とする。まず、可変分周器4の分周
数Nを決定する制御信号を入力すると第1の制御回路8
より可変分周器4に設定信号が印加され、同時に電圧制
御発振器1に出力信号をfN に近づけるプリセット電圧
が印加され、位相同期可能な状態にプリセットされる。
次に電圧制御発振器1の出力信号は電力分配器2で分配
されて一方は周波数シンセサイザの出力端子3に出力さ
れ、他方は可変分周器4に入力されて分周数Nで分周さ
れることにより周波数はfN /Nとなる。その可変分周
器4の出力信号は位相比較器6で基準信号源5の出力信
号(周波数fr )と位相比較される。この位相比較器6
より出力される誤差電圧をループフィルタ7を介して電
圧制御発振器1に周波数制御電圧としてフィードバック
することにより、fN /Nとfr が一致するように位相
同期ループが動作する。この位相同期ループの動作によ
り出力周波数fN は分周数Nに応じて”数1”で示され
る周波数に収束する。
ンセサイザの動作について説明する。可変分周器4の分
周数をN分周に設定したときの電圧制御発振器1の出力
信号の周波数をfN とする。まず、可変分周器4の分周
数Nを決定する制御信号を入力すると第1の制御回路8
より可変分周器4に設定信号が印加され、同時に電圧制
御発振器1に出力信号をfN に近づけるプリセット電圧
が印加され、位相同期可能な状態にプリセットされる。
次に電圧制御発振器1の出力信号は電力分配器2で分配
されて一方は周波数シンセサイザの出力端子3に出力さ
れ、他方は可変分周器4に入力されて分周数Nで分周さ
れることにより周波数はfN /Nとなる。その可変分周
器4の出力信号は位相比較器6で基準信号源5の出力信
号(周波数fr )と位相比較される。この位相比較器6
より出力される誤差電圧をループフィルタ7を介して電
圧制御発振器1に周波数制御電圧としてフィードバック
することにより、fN /Nとfr が一致するように位相
同期ループが動作する。この位相同期ループの動作によ
り出力周波数fN は分周数Nに応じて”数1”で示され
る周波数に収束する。
【0004】
【数1】
【0005】また、この時の取り得る周波数チャンネル
の数は可変分周器4の取りうる可変数と同一であり、隣
接周波数チャンネルの間隔Δfoiは、”数2”で示さ
れ、基準信号源の出力周波数fr と等しくなる。
の数は可変分周器4の取りうる可変数と同一であり、隣
接周波数チャンネルの間隔Δfoiは、”数2”で示さ
れ、基準信号源の出力周波数fr と等しくなる。
【0006】
【数2】
【0007】
【発明が解決しようとする課題】上記のように構成され
た位相同期型周波数シンセサイザにおいて周波数の可変
帯域は単一であり、周波数間隔Δfoiも基準信号源5の
周波数fr により規定されて、周波数間隔を基準信号源
5の周波数以下に小さくできないため、周波数帯の変更
や低周波数帯出力時に周波数分解能を上げられないとい
う課題があった。
た位相同期型周波数シンセサイザにおいて周波数の可変
帯域は単一であり、周波数間隔Δfoiも基準信号源5の
周波数fr により規定されて、周波数間隔を基準信号源
5の周波数以下に小さくできないため、周波数帯の変更
や低周波数帯出力時に周波数分解能を上げられないとい
う課題があった。
【0008】この発明は係る課題を解決するためになさ
れたものであり、周波数シンセサイザの出力周波数帯を
広げるとともに低い周波数帯を出力するときに周波数間
隔を基準信号周波数以下に小さくして出力することを可
能にすることを目的とする。
れたものであり、周波数シンセサイザの出力周波数帯を
広げるとともに低い周波数帯を出力するときに周波数間
隔を基準信号周波数以下に小さくして出力することを可
能にすることを目的とする。
【0009】
【課題を解決するための手段】実施例1における周波数
シンセサイザは、従来の位相同期型周波数シンセサイザ
の電力分配器と可変分周器の間に入力信号に対して半波
整流を行うことにより偶数倍の周波数波を出力するダイ
オードにより構成される逓倍回路と、中心周波数を変化
可能なYIGフィルタと、逓倍数の電力を増幅する電力
増幅器と、上記YIGフィルタの中心周波数を設定する
制御回路を具備したものである。
シンセサイザは、従来の位相同期型周波数シンセサイザ
の電力分配器と可変分周器の間に入力信号に対して半波
整流を行うことにより偶数倍の周波数波を出力するダイ
オードにより構成される逓倍回路と、中心周波数を変化
可能なYIGフィルタと、逓倍数の電力を増幅する電力
増幅器と、上記YIGフィルタの中心周波数を設定する
制御回路を具備したものである。
【0010】また、実施例2における周波数シンセサイ
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間に入力信号に対して全波整流を行う
ことにより偶数倍の周波数波を出力するダイオードブリ
ッジにより構成される逓倍回路と、中心周波数を変化可
能なYIGフィルタと、逓倍数の電力を増幅する電力増
幅器と、上記YIGフィルタの中心周波数を設定する制
御回路を具備したものである。
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間に入力信号に対して全波整流を行う
ことにより偶数倍の周波数波を出力するダイオードブリ
ッジにより構成される逓倍回路と、中心周波数を変化可
能なYIGフィルタと、逓倍数の電力を増幅する電力増
幅器と、上記YIGフィルタの中心周波数を設定する制
御回路を具備したものである。
【0011】また、実施例3における周波数シンセサイ
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間に入力信号に対してインパルス波を
発製することにより整数倍の周波数波を出力するSRD
(STEP RECOVERY DIODE)により構
成される逓倍回路と、中心周波数を変化可能なYIGフ
ィルタと、逓倍数の電力を増幅する電力増幅器と、上記
YIGフィルタの中心周波数を設定する制御回路を具備
したものである。
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間に入力信号に対してインパルス波を
発製することにより整数倍の周波数波を出力するSRD
(STEP RECOVERY DIODE)により構
成される逓倍回路と、中心周波数を変化可能なYIGフ
ィルタと、逓倍数の電力を増幅する電力増幅器と、上記
YIGフィルタの中心周波数を設定する制御回路を具備
したものである。
【0012】また、実施例4における周波数シンセサイ
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間にバイポーラトランジスタにより構
成された飽和増幅器型逓倍回路と、中心周波数を変化可
能なYIGフィルタと、逓倍数の電力を増幅する電力増
幅器と、上記YIGフィルタの中心周波数を設定する制
御回路を具備したものである。
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間にバイポーラトランジスタにより構
成された飽和増幅器型逓倍回路と、中心周波数を変化可
能なYIGフィルタと、逓倍数の電力を増幅する電力増
幅器と、上記YIGフィルタの中心周波数を設定する制
御回路を具備したものである。
【0013】また、実施例5における周波数シンセサイ
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間に高周波の入力信号に対応可能なF
ETにより構成された飽和増幅器型逓倍回路と、中心周
波数を変化可能なYIGフィルタと、逓倍数の電力を増
幅する電力増幅器と、上記YIGフィルタの中心周波数
を設定する制御回路を具備したものである。
ザは、従来の位相同期型周波数シンセサイザの電力分配
器と可変分周器の間に高周波の入力信号に対応可能なF
ETにより構成された飽和増幅器型逓倍回路と、中心周
波数を変化可能なYIGフィルタと、逓倍数の電力を増
幅する電力増幅器と、上記YIGフィルタの中心周波数
を設定する制御回路を具備したものである。
【0014】
【作用】実施例1における周波数シンセサイザにおい
て、半波整流作用を利用して偶数次の高調波が出力され
るダイオード逓倍器と、外部より入力される選択信号に
応じたバイアス電流を発生する制御回路とそのバイアス
電流により中心周波数が決定されるYIGフィルタによ
り任意の偶数次数の逓倍が可能となり、上記の任意逓倍
次数回路が位相同期ループ内に挿入されることにより、
逓倍次数をM、その取りうる逓倍次数の数をAとすると
A個の帯域が選択可能となり、且つ隣接チャンネル間の
間隔は基準信号周波数fr に対して周波数帯域に応じて
fr /Mまで小さくできる。
て、半波整流作用を利用して偶数次の高調波が出力され
るダイオード逓倍器と、外部より入力される選択信号に
応じたバイアス電流を発生する制御回路とそのバイアス
電流により中心周波数が決定されるYIGフィルタによ
り任意の偶数次数の逓倍が可能となり、上記の任意逓倍
次数回路が位相同期ループ内に挿入されることにより、
逓倍次数をM、その取りうる逓倍次数の数をAとすると
A個の帯域が選択可能となり、且つ隣接チャンネル間の
間隔は基準信号周波数fr に対して周波数帯域に応じて
fr /Mまで小さくできる。
【0015】また、実施例2における周波数シンセサイ
ザにおいて、全波整流作用を利用して偶数次の高調波が
出力されるダイオードブリッジ逓倍器と、外部より入力
される選択信号に応じたバイアス電流を発生する制御回
路とそのバイアス電流により中心周波数が決定されるY
IGフィルタにより任意の偶数次数の逓倍が可能とな
り、上記の任意逓倍次数回路が位相同期ループ内に挿入
されることにより、逓倍次数をM、その取りうる逓倍次
数の数をAとするとA個の帯域が選択可能となり、且つ
隣接チャンネル間の間隔は基準信号周波数fr に対して
周波数帯域に応じてfr /Mまで小さくできる。
ザにおいて、全波整流作用を利用して偶数次の高調波が
出力されるダイオードブリッジ逓倍器と、外部より入力
される選択信号に応じたバイアス電流を発生する制御回
路とそのバイアス電流により中心周波数が決定されるY
IGフィルタにより任意の偶数次数の逓倍が可能とな
り、上記の任意逓倍次数回路が位相同期ループ内に挿入
されることにより、逓倍次数をM、その取りうる逓倍次
数の数をAとするとA個の帯域が選択可能となり、且つ
隣接チャンネル間の間隔は基準信号周波数fr に対して
周波数帯域に応じてfr /Mまで小さくできる。
【0016】また、実施例3における周波数シンセサイ
ザにおいて、インパルス波発生作用を利用して整数次の
高調波が出力されるSRD逓倍器と、外部より入力され
る選択信号に応じたバイアス電流を発生する制御回路と
そのバイアス電流により中心周波数が決定されるYIG
フィルタにより任意の整数次数の逓倍が可能となり、上
記の任意逓倍次数回路が位相同期ループ内に挿入される
ことにより、逓倍次数をM、その取りうる逓倍次数の数
をAとするとA個の帯域が選択可能となり、且つ隣接チ
ャンネル間の間隔は基準信号周波数fr に対して周波数
帯域に応じてfr /Mまで小さくできる。
ザにおいて、インパルス波発生作用を利用して整数次の
高調波が出力されるSRD逓倍器と、外部より入力され
る選択信号に応じたバイアス電流を発生する制御回路と
そのバイアス電流により中心周波数が決定されるYIG
フィルタにより任意の整数次数の逓倍が可能となり、上
記の任意逓倍次数回路が位相同期ループ内に挿入される
ことにより、逓倍次数をM、その取りうる逓倍次数の数
をAとするとA個の帯域が選択可能となり、且つ隣接チ
ャンネル間の間隔は基準信号周波数fr に対して周波数
帯域に応じてfr /Mまで小さくできる。
【0017】また、実施例4における構成された周波数
シンセサイザにおいて、アンプの飽和作用を利用して整
数次の高調波が出力されるバイポーラトランシラスタア
ンプ逓倍器と、外部より入力される選択信号に応じたバ
イアス電流を発生する制御回路とそのバイアス電流によ
り中心周波数が決定されるYIGフィルタにより任意の
整数次数の逓倍が可能となり、上記の任意逓倍次数回路
が位相同期ループ内に挿入されることにより、逓倍次数
をM、その取りうる逓倍次数の数をAとするとA個の帯
域が選択可能となり、且つ隣接チャンネル間の間隔は基
準信号周波数fr に対して周波数帯域に応じてfr /M
まで小さくできる。
シンセサイザにおいて、アンプの飽和作用を利用して整
数次の高調波が出力されるバイポーラトランシラスタア
ンプ逓倍器と、外部より入力される選択信号に応じたバ
イアス電流を発生する制御回路とそのバイアス電流によ
り中心周波数が決定されるYIGフィルタにより任意の
整数次数の逓倍が可能となり、上記の任意逓倍次数回路
が位相同期ループ内に挿入されることにより、逓倍次数
をM、その取りうる逓倍次数の数をAとするとA個の帯
域が選択可能となり、且つ隣接チャンネル間の間隔は基
準信号周波数fr に対して周波数帯域に応じてfr /M
まで小さくできる。
【0018】また、実施例5における構成された周波数
シンセサイザにおいて、アンプの飽和作用を利用して整
数次の高調波が出力されるFETアンプ逓倍器と、外部
より入力される選択信号に応じたバイアス電流を発生す
る制御回路とそのバイアス電流により中心周波数が決定
されるYIGフィルタにより任意の整数次数の逓倍が可
能となり、上記の任意逓倍次数回路が位相同期ループ内
に挿入されることにより、逓倍次数をM、その取りうる
逓倍次数の数をAとするとA個の帯域が選択可能とな
り、且つ隣接チャンネル間の間隔は基準信号周波数fr
に対して周波数帯域に応じてfr /Mまで小さくでき
る。
シンセサイザにおいて、アンプの飽和作用を利用して整
数次の高調波が出力されるFETアンプ逓倍器と、外部
より入力される選択信号に応じたバイアス電流を発生す
る制御回路とそのバイアス電流により中心周波数が決定
されるYIGフィルタにより任意の整数次数の逓倍が可
能となり、上記の任意逓倍次数回路が位相同期ループ内
に挿入されることにより、逓倍次数をM、その取りうる
逓倍次数の数をAとするとA個の帯域が選択可能とな
り、且つ隣接チャンネル間の間隔は基準信号周波数fr
に対して周波数帯域に応じてfr /Mまで小さくでき
る。
【0019】
実施例1.図1はこの発明の一実施例を示すブロック図
である。図6は半波整流作用を利用したダイオード逓倍
器10の出力スペクトラムとYIGフィルタ11の通過
帯域の設定状態を示す図である。図1において1〜8は
従来部分と同様の部分であり、10はダイオードにより
構成された逓倍回路、1はYIGフィルタ、12は電力
増幅器、13はYIGフィルタを制御する第2の制御回
路、14は第2の制御回路への制御信号を入力する端子
である。
である。図6は半波整流作用を利用したダイオード逓倍
器10の出力スペクトラムとYIGフィルタ11の通過
帯域の設定状態を示す図である。図1において1〜8は
従来部分と同様の部分であり、10はダイオードにより
構成された逓倍回路、1はYIGフィルタ、12は電力
増幅器、13はYIGフィルタを制御する第2の制御回
路、14は第2の制御回路への制御信号を入力する端子
である。
【0020】上記のように構成された周波数シンセサイ
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、ダイオード逓倍器10の逓倍数をM
逓倍(Mは偶数)にそれぞれ設定した時の電圧制御発振
器1の出力信号周波数をfNMとする。
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、ダイオード逓倍器10の逓倍数をM
逓倍(Mは偶数)にそれぞれ設定した時の電圧制御発振
器1の出力信号周波数をfNMとする。
【0021】まず、上記の2つの設定信号を入力すると
可変N分周器4の分周数とダイオード逓倍器を設定する
と共に第1の制御回路8より電圧制御発振器1の出力周
波数をfNMに近づけるプリセット電圧が印加されて位相
同期が可能な状態にプリセットされる。
可変N分周器4の分周数とダイオード逓倍器を設定する
と共に第1の制御回路8より電圧制御発振器1の出力周
波数をfNMに近づけるプリセット電圧が印加されて位相
同期が可能な状態にプリセットされる。
【0022】次に、プリセットされた電圧制御発振器1
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は半波整流作
用を利用したダイオード逓倍器10に入力され、その出
力信号のスペクトラムは図6に示すように偶数次の高調
波が高く出力される。外部より設定信号入力に応じたバ
イアス電流を第2の制御回路13で発生してYIGフィ
ルタ11に入力することにより図6に示すように上記の
複数の偶数次の周波数成分のうち一つだけを通過させて
電力増幅器12を介して可変分周器4に入力され、分周
数Nで分周されてその出力周波数(周波数fD )は”数
3”で示される周波数となる。
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は半波整流作
用を利用したダイオード逓倍器10に入力され、その出
力信号のスペクトラムは図6に示すように偶数次の高調
波が高く出力される。外部より設定信号入力に応じたバ
イアス電流を第2の制御回路13で発生してYIGフィ
ルタ11に入力することにより図6に示すように上記の
複数の偶数次の周波数成分のうち一つだけを通過させて
電力増幅器12を介して可変分周器4に入力され、分周
数Nで分周されてその出力周波数(周波数fD )は”数
3”で示される周波数となる。
【0023】
【数3】
【0024】上記可変分周器4の出力信号は位相比較器
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
【0025】
【数4】
【0026】また、この時の取り得る周波数チャンネル
の数は可変分周器4の取り得る分周数AN とダイオード
逓倍器10の取り得る逓倍数AM より”数5”で示す数
値となる。
の数は可変分周器4の取り得る分周数AN とダイオード
逓倍器10の取り得る逓倍数AM より”数5”で示す数
値となる。
【0027】
【数5】
【0028】また、隣接チャンネルの間隔Δfoiは”数
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
【0029】
【数6】
【0030】実施例2.図2はこの発明の一実施例を示
すブロック図である。図6は全波整流作用を利用したダ
イオードブリッジ逓倍器15の出力スペクトラムとYI
Gフィルタ11の通過帯域の設定状態を示す図である。
図2において1〜8は従来部分と同様の部分であり、1
1〜14は実施例1と同様の部分であり、15はダイオ
ードブリッジにより構成された逓倍回路である。
すブロック図である。図6は全波整流作用を利用したダ
イオードブリッジ逓倍器15の出力スペクトラムとYI
Gフィルタ11の通過帯域の設定状態を示す図である。
図2において1〜8は従来部分と同様の部分であり、1
1〜14は実施例1と同様の部分であり、15はダイオ
ードブリッジにより構成された逓倍回路である。
【0031】上記のように構成された周波数シンセサイ
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、ダイオードブリッジ逓倍器15の逓
倍数をM逓倍(Mは偶数)にそれぞれ設定した時の電圧
制御発振器1の出力信号周波数をfNMとする。
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、ダイオードブリッジ逓倍器15の逓
倍数をM逓倍(Mは偶数)にそれぞれ設定した時の電圧
制御発振器1の出力信号周波数をfNMとする。
【0032】まず、上記の2つの設定信号を入力すると
可変分周器4の分周数とダイオードブリッジ逓倍器15
の逓倍数を設定すると共に第1の制御回路8より電圧制
御発振器1の出力周波数をfNMに近づけるプリセット電
圧が印加されて位相同期が可能な状態にプリセットされ
る。
可変分周器4の分周数とダイオードブリッジ逓倍器15
の逓倍数を設定すると共に第1の制御回路8より電圧制
御発振器1の出力周波数をfNMに近づけるプリセット電
圧が印加されて位相同期が可能な状態にプリセットされ
る。
【0033】次に、プリセットされた電圧制御発振器1
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は全波整流作
用を利用したダイオードブリッジ逓倍器15に入力さ
れ、その出力信号のスペクトラムは図6に示すように偶
数次の高調波が高く出力される。外部より設定信号入力
に応じたバイアス電流を第2の制御回路13で発生して
YIGフィルタ11に入力することにより図6に示すよ
うに上記の複数の偶数次の周波数成分のうち一つだけを
通過させて電力増幅器12を介して可変分周器4に入力
され、分周数Nで分周されてその出力周波数(周波数f
D )は”数3”で示される周波数となる。
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は全波整流作
用を利用したダイオードブリッジ逓倍器15に入力さ
れ、その出力信号のスペクトラムは図6に示すように偶
数次の高調波が高く出力される。外部より設定信号入力
に応じたバイアス電流を第2の制御回路13で発生して
YIGフィルタ11に入力することにより図6に示すよ
うに上記の複数の偶数次の周波数成分のうち一つだけを
通過させて電力増幅器12を介して可変分周器4に入力
され、分周数Nで分周されてその出力周波数(周波数f
D )は”数3”で示される周波数となる。
【0034】上記可変分周器4の出力信号は位相比較器
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
【0035】また、この時の取り得る周波数チャンネル
の数は可変分周器4の取り得る分周数AN とダイオード
ブリッジ逓倍器15の取り得る逓倍数AM より”数5”
で示す数値となる。
の数は可変分周器4の取り得る分周数AN とダイオード
ブリッジ逓倍器15の取り得る逓倍数AM より”数5”
で示す数値となる。
【0036】また、隣接チャンネルの間隔Δfoiは”数
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
【0037】実施例3.図3はこの発明の一実施例を示
すブロック図である。図7はインパルス波発生作用を利
用したSRD逓倍器16の出力スペクトラムとYIGフ
ィルタ11の通過帯域の設定状態を示す図である。図3
において1〜8は従来部分と同様の部分であり、11〜
14は実施例1と同様の部分であり、16はSRDによ
り構成された逓倍回路である。
すブロック図である。図7はインパルス波発生作用を利
用したSRD逓倍器16の出力スペクトラムとYIGフ
ィルタ11の通過帯域の設定状態を示す図である。図3
において1〜8は従来部分と同様の部分であり、11〜
14は実施例1と同様の部分であり、16はSRDによ
り構成された逓倍回路である。
【0038】上記のように構成された周波数シンセサイ
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、SRD逓倍器16の逓倍数をM逓倍
(Mは偶数)にそれぞれ設定した時の電圧制御発振器1
の出力信号周波数をfNMとする。
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、SRD逓倍器16の逓倍数をM逓倍
(Mは偶数)にそれぞれ設定した時の電圧制御発振器1
の出力信号周波数をfNMとする。
【0039】まず、上記の2つの設定信号を入力すると
可変分周器4の分周数とSRD逓倍器16の逓倍数を設
定すると共に第1の制御回路8より電圧制御発振器1の
出力周波数をfNMに近づけるプリセット電圧が印加され
て位相同期が可能な状態にプリセットされる。
可変分周器4の分周数とSRD逓倍器16の逓倍数を設
定すると共に第1の制御回路8より電圧制御発振器1の
出力周波数をfNMに近づけるプリセット電圧が印加され
て位相同期が可能な状態にプリセットされる。
【0040】次に、プリセットされた電圧制御発振器1
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方はインパルス
波発生作用を利用したSRD逓倍器16に入力され、そ
の出力信号のスペクトラムは図7に示すように整数次の
高調波が高く出力される。外部より設定信号入力に応じ
たバイアス電流を第2の制御回路13で発生してYIG
フィルタ11に入力することにより図6に示すように上
記の複数の偶数次の周波数成分のうち一つだけを通過さ
せて電力増幅器12を介して可変分周器4に入力され、
分周数Nで分周されてその出力周波数(周波数fD )
は”数3”で示される周波数となる。
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方はインパルス
波発生作用を利用したSRD逓倍器16に入力され、そ
の出力信号のスペクトラムは図7に示すように整数次の
高調波が高く出力される。外部より設定信号入力に応じ
たバイアス電流を第2の制御回路13で発生してYIG
フィルタ11に入力することにより図6に示すように上
記の複数の偶数次の周波数成分のうち一つだけを通過さ
せて電力増幅器12を介して可変分周器4に入力され、
分周数Nで分周されてその出力周波数(周波数fD )
は”数3”で示される周波数となる。
【0041】上記可変分周器4の出力信号は位相比較器
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
【0042】また、この時の取り得る周波数チャンネル
の数は可変分周器4の取り得る分周数AN とSRD逓倍
器16の取り得る逓倍数AM より”数5”で示す数値と
なる。
の数は可変分周器4の取り得る分周数AN とSRD逓倍
器16の取り得る逓倍数AM より”数5”で示す数値と
なる。
【0043】また、隣接チャンネルの間隔Δfoiは”数
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
【0044】実施例4.図4はこの発明の一実施例を示
すブロック図である。図7は増幅器の飽和特性を利用し
たバイポーラトランジスタアンプ逓倍器17の出力スペ
クトラムとYIGフィルタ11の通過帯域の設定状態を
示す図である。図4において1〜8は従来部分と同様の
部分であり、11,13,14は実施例1と同様の部分
であり、17はバイポーラトランジスタアンプにより構
成された逓倍回路である。
すブロック図である。図7は増幅器の飽和特性を利用し
たバイポーラトランジスタアンプ逓倍器17の出力スペ
クトラムとYIGフィルタ11の通過帯域の設定状態を
示す図である。図4において1〜8は従来部分と同様の
部分であり、11,13,14は実施例1と同様の部分
であり、17はバイポーラトランジスタアンプにより構
成された逓倍回路である。
【0045】上記のように構成された周波数シンセサイ
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、バイポーラトランジスタアンプ逓倍
器17の逓倍数をM逓倍(Mは偶数)にそれぞれ設定し
た時の電圧制御発振器1の出力信号周波数をfNMとす
る。
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、バイポーラトランジスタアンプ逓倍
器17の逓倍数をM逓倍(Mは偶数)にそれぞれ設定し
た時の電圧制御発振器1の出力信号周波数をfNMとす
る。
【0046】まず、上記の2つの設定信号を入力すると
可変分周器4の分周数とバイポーラトランジスタアンプ
逓倍器17の逓倍数を設定すると共に第1の制御回路8
より電圧制御発振器1の出力周波数をfNMに近づけるプ
リセット電圧が印加されて位相同期が可能な状態にプリ
セットされる。
可変分周器4の分周数とバイポーラトランジスタアンプ
逓倍器17の逓倍数を設定すると共に第1の制御回路8
より電圧制御発振器1の出力周波数をfNMに近づけるプ
リセット電圧が印加されて位相同期が可能な状態にプリ
セットされる。
【0047】次に、プリセットされた電圧制御発振器1
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は増幅器の飽
和特性を利用したバイポーラトランジスタアンプ逓倍器
17に入力され、その出力信号のスペクトラムは図7に
示すように整数次の高調波が高く出力される。外部より
設定信号入力に応じたバイアス電流を第2の制御回路1
3で発生してYIGフィルタ11に入力することにより
図6に示すように上記の複数の整数次の周波数成分のう
ち一つだけを通過させて電力増幅器12を介して可変分
周器4に入力され、分周数Nで分周されてその出力周波
数(周波数fD )は”数3”で示される周波数となる。
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は増幅器の飽
和特性を利用したバイポーラトランジスタアンプ逓倍器
17に入力され、その出力信号のスペクトラムは図7に
示すように整数次の高調波が高く出力される。外部より
設定信号入力に応じたバイアス電流を第2の制御回路1
3で発生してYIGフィルタ11に入力することにより
図6に示すように上記の複数の整数次の周波数成分のう
ち一つだけを通過させて電力増幅器12を介して可変分
周器4に入力され、分周数Nで分周されてその出力周波
数(周波数fD )は”数3”で示される周波数となる。
【0048】上記可変分周器4の出力信号は位相比較器
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
信号としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
【0049】また、この時の取り得る周波数チャンネル
の数は可変分周器4の取り得る分周数AN とバイポーラ
トランジスタアンプ逓倍器17の取り得る逓倍数AM よ
り”数5”で示す数値となる。
の数は可変分周器4の取り得る分周数AN とバイポーラ
トランジスタアンプ逓倍器17の取り得る逓倍数AM よ
り”数5”で示す数値となる。
【0050】また、隣接チャンネルの間隔Δfoiは”数
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
【0051】実施例5.図5はこの発明の一実施例を示
すブロック図である。図7は増幅器の飽和特性を利用し
且つ高周波信号に対応可能なFETアンプ逓倍器18の
出力スペクトラムとYIGフィルタ11の通過帯域の設
定状態を示す図である。図5において1〜8は従来部分
と同様の部分であり、11,13,14は実施例1と同
様の部分であり、18はFETアンプにより構成された
逓倍回路である。
すブロック図である。図7は増幅器の飽和特性を利用し
且つ高周波信号に対応可能なFETアンプ逓倍器18の
出力スペクトラムとYIGフィルタ11の通過帯域の設
定状態を示す図である。図5において1〜8は従来部分
と同様の部分であり、11,13,14は実施例1と同
様の部分であり、18はFETアンプにより構成された
逓倍回路である。
【0052】上記のように構成された周波数シンセサイ
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、FETアンプ逓倍器18の逓倍数を
M逓倍(Mは偶数)にそれぞれ設定した時の電圧制御発
振器1の出力信号周波数をfNMとする。
ザの動作について説明する。可変分周器4の分周数をN
分周(Nは整数)、FETアンプ逓倍器18の逓倍数を
M逓倍(Mは偶数)にそれぞれ設定した時の電圧制御発
振器1の出力信号周波数をfNMとする。
【0053】まず、上記の2つの設定信号を入力すると
可変分周器4の分周数とFETアンプ逓倍器18の逓倍
数を設定すると共に第1の制御回路8より電圧制御発振
器1の出力周波数をfNMに近づけるプリセット電圧が印
加されて位相同期が可能な状態にプリセットされる。
可変分周器4の分周数とFETアンプ逓倍器18の逓倍
数を設定すると共に第1の制御回路8より電圧制御発振
器1の出力周波数をfNMに近づけるプリセット電圧が印
加されて位相同期が可能な状態にプリセットされる。
【0054】次に、プリセットされた電圧制御発振器1
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は増幅器の飽
和特性を利用しかつ高周波信号に対応可能なFETアン
プ逓倍器18に入力され、その出力信号のスペクトラム
は図7に示すように整数次の高調波が高く出力される。
外部より設定信号入力に応じたバイアス電流を第2の制
御回路13で発生してYIGフィルタ11に入力するこ
とにより図6に示すように上記の複数の整数次の周波数
成分のうち一つだけを通過させて電力増幅器12を介し
て可変分周器4に入力され、分周数Nで分周されてその
出力周波数(周波数fD )は”数3”で示される周波数
となる。
の出力信号は電力分配器2で分配され、一方は周波数シ
ンセサイザの出力端子3に出力され、他方は増幅器の飽
和特性を利用しかつ高周波信号に対応可能なFETアン
プ逓倍器18に入力され、その出力信号のスペクトラム
は図7に示すように整数次の高調波が高く出力される。
外部より設定信号入力に応じたバイアス電流を第2の制
御回路13で発生してYIGフィルタ11に入力するこ
とにより図6に示すように上記の複数の整数次の周波数
成分のうち一つだけを通過させて電力増幅器12を介し
て可変分周器4に入力され、分周数Nで分周されてその
出力周波数(周波数fD )は”数3”で示される周波数
となる。
【0055】上記可変分周器4の出力信号は位相比較器
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
電圧としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
6で基準信号源5の出力信号(周波数fr )と位相比較
される。この位相比較器6より出力される誤差電圧をル
ープフィルタ7を介して電圧制御発振器1に周波数制御
電圧としてフィードバックすることにより、fD とfr
が一致するように位相同期ループが動作する。この位相
同期ループの動作により出力端子3より出力される周波
数fNMは分周数N、逓倍数Mに応じて”数4”で示され
る周波数に収束する。
【0056】また、この時の取り得る周波数チャンネル
の数は可変分周器4の取り得る分周数AN とFETアン
プ逓倍器18の取り得る逓倍数AM より”数5”で示す
数値となる。
の数は可変分周器4の取り得る分周数AN とFETアン
プ逓倍器18の取り得る逓倍数AM より”数5”で示す
数値となる。
【0057】また、隣接チャンネルの間隔Δfoiは”数
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
6”で示され、基準信号源5の出力周波数fr の1/M
倍となる。
【0058】
【発明の効果】この発明の実施例1によれば、電力分配
器と可変分周器の間に配置したダイオード逓倍器とYI
Gフィルタの設定の組合せにより半波整流作用により任
意の偶数次数の逓倍波を取出すことが可能となり、それ
により選択可能な逓倍数の数と分周波の数の積だけ周波
数が設定可能となる。また、周波数間隔は逓倍数に応じ
て基準信号周波数を逓倍数で除した数値とすることがで
きる。
器と可変分周器の間に配置したダイオード逓倍器とYI
Gフィルタの設定の組合せにより半波整流作用により任
意の偶数次数の逓倍波を取出すことが可能となり、それ
により選択可能な逓倍数の数と分周波の数の積だけ周波
数が設定可能となる。また、周波数間隔は逓倍数に応じ
て基準信号周波数を逓倍数で除した数値とすることがで
きる。
【0059】この発明の実施例2によれば、電力分配器
と可変分周器の間に配置したダイオードブリッジ逓倍器
とYIGフィルタの設定の組合せにより全波整流作用に
より実施例1より効率よく任意の偶数次数の逓倍波を取
出すことが可能となり、それにより実施例1と同様の効
果を実現できる。
と可変分周器の間に配置したダイオードブリッジ逓倍器
とYIGフィルタの設定の組合せにより全波整流作用に
より実施例1より効率よく任意の偶数次数の逓倍波を取
出すことが可能となり、それにより実施例1と同様の効
果を実現できる。
【0060】この発明の実施例3によれば、電力分配器
と可変分周器の間に配置したSRD逓倍器とYIGフィ
ルタの設定の組合せによりインパルス波発生作用により
任意の整数次数の逓倍波を取出すことが可能となり、実
施例1、2より設定可能な周波数を増やし且つ周波数間
隔の種類を増やすことができる。
と可変分周器の間に配置したSRD逓倍器とYIGフィ
ルタの設定の組合せによりインパルス波発生作用により
任意の整数次数の逓倍波を取出すことが可能となり、実
施例1、2より設定可能な周波数を増やし且つ周波数間
隔の種類を増やすことができる。
【0061】この発明の実施例4によれば、電力分配器
と可変分周器の間に配置したバイポーラトランジスタア
ンプ逓倍器とYIGフィルタの設定の組合せにより飽和
増幅器の非線形性により任意の整数次数の逓倍波を高い
電力で取出すことが可能となり、実施例1、2、3で必
要であった電力増幅器を省略した構成で実施例3と同様
の効果を実現できる。
と可変分周器の間に配置したバイポーラトランジスタア
ンプ逓倍器とYIGフィルタの設定の組合せにより飽和
増幅器の非線形性により任意の整数次数の逓倍波を高い
電力で取出すことが可能となり、実施例1、2、3で必
要であった電力増幅器を省略した構成で実施例3と同様
の効果を実現できる。
【0062】この発明の実施例5によれば、電力分配器
と可変分周器の間に配置したFETアンプ逓倍器とYI
Gフィルタの設定の組合せにより飽和増幅器の非線形性
により任意の整数次数の逓倍波を高い電力で取出すこと
が可能となり、実施例4よりより高い周波数に対して実
施例4と同様の効果を実現できる。
と可変分周器の間に配置したFETアンプ逓倍器とYI
Gフィルタの設定の組合せにより飽和増幅器の非線形性
により任意の整数次数の逓倍波を高い電力で取出すこと
が可能となり、実施例4よりより高い周波数に対して実
施例4と同様の効果を実現できる。
【図1】 この発明による実施例1の周波数シンセサイ
ザの構成ブロック図である。
ザの構成ブロック図である。
【図2】 この発明による実施例2の周波数シンセサイ
ザの構成ブロック図である。
ザの構成ブロック図である。
【図3】 この発明による実施例3の周波数シンセサイ
ザの構成ブロック図である。
ザの構成ブロック図である。
【図4】 この発明による実施例4の周波数シンセサイ
ザの構成ブロック図である。
ザの構成ブロック図である。
【図5】 この発明による実施例5の周波数シンセサイ
ザの構成ブロック図である。
ザの構成ブロック図である。
【図6】 実施例1、実施例2における逓倍器の出力ス
ペクトラムとYIGフィルタの通過帯域の設定状態を示
す図である。
ペクトラムとYIGフィルタの通過帯域の設定状態を示
す図である。
【図7】 実施例3、実施例4、実施例5における逓倍
器の出力スペクトラムとYIGフィルタの通過帯域の設
定状態を示す図である。
器の出力スペクトラムとYIGフィルタの通過帯域の設
定状態を示す図である。
【図8】 この種の従来の周波数シンセサイザの構成ブ
ロック図である。
ロック図である。
1 電圧制御発振器、2 電力分配器、3 周波数シン
セサイザ出力端子、4可変N分周器、5 基準信号源、
6 位相比較器、7 ループフィルタ、8第1の制御回
路、9 第1の設定信号入力端子、10 ダイオード逓
倍器、11YIGフィルタ、12 電力増幅器、13
第2の制御回路、14 第2の設定信号入力端子、15
ダイオードブリッジ逓倍器、16 SRD逓倍器、1
7バイポーラトランジスタアンプ逓倍器、18 FET
アンプ逓倍器。
セサイザ出力端子、4可変N分周器、5 基準信号源、
6 位相比較器、7 ループフィルタ、8第1の制御回
路、9 第1の設定信号入力端子、10 ダイオード逓
倍器、11YIGフィルタ、12 電力増幅器、13
第2の制御回路、14 第2の設定信号入力端子、15
ダイオードブリッジ逓倍器、16 SRD逓倍器、1
7バイポーラトランジスタアンプ逓倍器、18 FET
アンプ逓倍器。
Claims (5)
- 【請求項1】 電圧制御発振器と、その出力信号2分配
する電力分配器と、上記電力分配器の一方の出力端に接
続され、その出力端より出力される信号に対して半波整
流を行うことにより偶数倍の周波数波を出力するダイオ
ードにより構成された逓倍回路と、この逓倍回路に接続
され、中心周波数を変化可能なYIG(イットリウム鉄
ガーネット)フィルタと、このフィルタの出力である逓
倍波の電力を増幅する電力増幅器と、この電力増幅器の
出力信号の周波数を分周する可変分周器と、基準信号源
と、上記可変分周器の出力信号と上記基準信号源の出力
信号の位相検波を行って誤差電圧を発生する位相検波器
と、その誤差電圧を入力して電圧増幅及び周波数帯域制
限を行うループフィルタと、上記可変分周器に分周数設
定信号を供給し、且つ上記ループフィルタに設定周波数
に応じて上記電圧制御発振器をプリセットする電圧を供
給する第1の制御回路と、上記YIGフィルタの中心周
波数を設定する第2の制御回路とにより構成したことを
特徴とする周波数シンセサイザ。 - 【請求項2】 上記逓倍回路は電力分配器の一方の出力
端より出力される信号に対して全波整流を行うことによ
り偶数倍の周波数波を出力するダイオードブリッジによ
り構成された逓倍回路であることを特徴とする請求項1
記載の周波数シンセサイザ。 - 【請求項3】 上記逓倍回路は電力分配器の一方の出力
端より出力される信号に対してインパルス波を発生する
ことにより整数倍の周波数波を出力するSRD(STE
P RECOVERY DIODE)により構成された
逓倍回路であることを特徴とする請求項1記載の周波数
シンセサイザ。 - 【請求項4】 電圧制御発振器と、その出力信号を2分
配する電力分配器と、上記電力分配器の一方の出力端に
接続され、その出力端より出力される信号に対して飽和
増幅器の非線形性を利用して整数倍の周波数波を出力す
るバイポーラトランジスタにより構成された飽和増幅器
型逓倍回路と、この逓倍回路に接続され、中心周波数を
変化可能なYIG(イットリウム鉄ガーネット)フィル
タと、このフィルタの出力周波数を分周する可変分周器
と、基準信号源と、上記可変分周器の出力信号と上記基
準信号源の出力信号の位相検波を行って誤差電圧を発生
する位相検波器と、その誤差電圧を入力して電圧増幅及
び周波数帯域制限を行うループフィルタと、上記可変分
周器に分周数設定信号を供給し、且つ上記ループフィル
タに設定周波数に応じて上記電圧制御発振器をプリセッ
トする電圧を供給する第1の制御回路と、上記YIGフ
ィルタの中心周波数を設定する第2の制御回路とにより
構成したことを特徴とする周波数シンセサイザ。 - 【請求項5】 上記逓倍回路は電力分配器の一方の出力
端より出力される信号に対して飽和増幅器の非線形性を
利用して整数倍の周波数波を出力する高周波信号に対応
可能なFETにより構成された飽和増幅器型逓倍回路で
あることを特徴とする請求項4記載の周波数シンセサイ
ザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7072567A JPH08274637A (ja) | 1995-03-30 | 1995-03-30 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7072567A JPH08274637A (ja) | 1995-03-30 | 1995-03-30 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08274637A true JPH08274637A (ja) | 1996-10-18 |
Family
ID=13493085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7072567A Pending JPH08274637A (ja) | 1995-03-30 | 1995-03-30 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08274637A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010243412A (ja) * | 2009-04-08 | 2010-10-28 | Mitsubishi Electric Corp | 高周波モジュール |
JP2011196900A (ja) * | 2010-03-23 | 2011-10-06 | Fujitsu Ltd | 送受信装置およびイメージング装置 |
-
1995
- 1995-03-30 JP JP7072567A patent/JPH08274637A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010243412A (ja) * | 2009-04-08 | 2010-10-28 | Mitsubishi Electric Corp | 高周波モジュール |
JP2011196900A (ja) * | 2010-03-23 | 2011-10-06 | Fujitsu Ltd | 送受信装置およびイメージング装置 |
US8723716B2 (en) | 2010-03-23 | 2014-05-13 | Fujitsu Limited | Communication device and imaging apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5259007A (en) | Phase locked loop frequency synthesizer | |
EP0172560B1 (en) | Variable frequency synthesizer | |
US4451930A (en) | Phase-locked receiver with derived reference frequency | |
Ramirez et al. | Nonlinear analysis tools for the optimized design of harmonic-injection dividers | |
US6441692B1 (en) | PLL frequency synthesizer | |
JPS61245629A (ja) | N分数型周波数シンセサイザ | |
EP2559165B1 (en) | Frequency synthesizer with reduced noise and spurious spectral components | |
US7088155B2 (en) | Clock generating circuit | |
US5517685A (en) | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same | |
US4670888A (en) | Frequency modulated modem transmitter | |
US7579916B1 (en) | Low noise frequency synthesizer | |
JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
JPH0340333A (ja) | チューナ選局装置 | |
US5945881A (en) | PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise | |
JPH08274637A (ja) | 周波数シンセサイザ | |
US3710276A (en) | Digital variable quadrature sine wave voltage controlled oscillator | |
US6448909B1 (en) | Analog continuous wavelet transform circuit | |
US4320356A (en) | High speed frequency acquisition apparatus for microwave synthesizers | |
US2868981A (en) | Signal processing arrangement | |
US2511137A (en) | Frequency control | |
US3826995A (en) | Frequency generators | |
US2602159A (en) | Frequency modulation generator | |
JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
Kim et al. | Parametric Frequency Multiplication and Level Control in Broadband Microwave Signal Source |