JPH08274250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08274250A JPH08274250A JP9970795A JP9970795A JPH08274250A JP H08274250 A JPH08274250 A JP H08274250A JP 9970795 A JP9970795 A JP 9970795A JP 9970795 A JP9970795 A JP 9970795A JP H08274250 A JPH08274250 A JP H08274250A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- hard substrate
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板の下部に設けられた半田ボールを一定の
押圧力で下部の電子回路基板上に搭載でき、更には半導
体装置の高密度化にも対応可能な半導体装置を提供す
る。 【構成】 硬質基板１１の裏面側に、第１の半導体素子
１２を搭載すると共に、第１の半導体素子１２にそれぞ
れ接続される所定数の半田ボール端子２０を備え、硬質
基板１１の表面側には、第２の半導体素子１３を搭載す
ると共に、第２の半導体素子１３に一端部がそれぞれ接
続され、硬質基板１１の周囲からその裏面側下部方向に
折り曲げられた所定数のリードフレーム１５を配置し、
しかも、リードフレーム１５の他端側の接続端子は、半
田ボール端子２０の接合レベルと同一レベルにある。
押圧力で下部の電子回路基板上に搭載でき、更には半導
体装置の高密度化にも対応可能な半導体装置を提供す
る。 【構成】 硬質基板１１の裏面側に、第１の半導体素子
１２を搭載すると共に、第１の半導体素子１２にそれぞ
れ接続される所定数の半田ボール端子２０を備え、硬質
基板１１の表面側には、第２の半導体素子１３を搭載す
ると共に、第２の半導体素子１３に一端部がそれぞれ接
続され、硬質基板１１の周囲からその裏面側下部方向に
折り曲げられた所定数のリードフレーム１５を配置し、
しかも、リードフレーム１５の他端側の接続端子は、半
田ボール端子２０の接合レベルと同一レベルにある。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
基板の表裏両面に複数の半導体素子を搭載した半導体装
置に関する。
基板の表裏両面に複数の半導体素子を搭載した半導体装
置に関する。
【０００２】
【従来の技術】通常、半導体装置はリードフレーム中央
の素子搭載部に半導体素子を搭載し、この半導体素子と
リードフレームのインナーリードをボンディングワイヤ
によって連結し、更にこれを樹脂やセラミックスで固め
ているが、半導体素子の接続端子（パッド）が多い場合
には、多数本のインナーリード及びこれに接続されるア
ウターリードを必要とするので、搭載された半導体素子
に比較して半導体装置全体が大型化するという欠点があ
る。そこで、近年においては半導体素子を、該半導体素
子の接続端子にその一端が接合される多数のリードがエ
ッチングされたテープ上に搭載し、該テープの裏面側に
前記それぞれのリードの他端に接続される半田ボールを
格子状に配置したＴ・ＢＧＡ（Ｔａｐｅ Ｂａｌｌ Ｇ
ｒｉｄ Ａｌｌｙ）や、前記テープの代わりにプラスチ
ック又はガラスクロスを用いたＰ・ＢＧＡ（Ｐｌａｓｔ
ｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｌｌｙ）が使用され、こ
れによって半導体装置の多ピン化と小型化に対応してい
る。
の素子搭載部に半導体素子を搭載し、この半導体素子と
リードフレームのインナーリードをボンディングワイヤ
によって連結し、更にこれを樹脂やセラミックスで固め
ているが、半導体素子の接続端子（パッド）が多い場合
には、多数本のインナーリード及びこれに接続されるア
ウターリードを必要とするので、搭載された半導体素子
に比較して半導体装置全体が大型化するという欠点があ
る。そこで、近年においては半導体素子を、該半導体素
子の接続端子にその一端が接合される多数のリードがエ
ッチングされたテープ上に搭載し、該テープの裏面側に
前記それぞれのリードの他端に接続される半田ボールを
格子状に配置したＴ・ＢＧＡ（Ｔａｐｅ Ｂａｌｌ Ｇ
ｒｉｄ Ａｌｌｙ）や、前記テープの代わりにプラスチ
ック又はガラスクロスを用いたＰ・ＢＧＡ（Ｐｌａｓｔ
ｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｌｌｙ）が使用され、こ
れによって半導体装置の多ピン化と小型化に対応してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、前記Ｔ
・ＢＧＡやＰ・ＢＧＡを電子回路基板（例えば、プリン
ト基板）上に搭載する場合、電子回路基板上に形成され
た各端子にＴ・ＢＧＡやＰ・ＢＧＡの裏面に設けられた
半田ボールを一定の押圧力で当接し、リフロー炉に入れ
て加熱し、半田ボールを溶融させて電子回路基板の各端
子に接続する必要があるが、Ｔ・ＢＧＡやＰ・ＢＧＡが
反っている場合には、全部の半田ボールが接合していな
い場合があるという問題がある。このため、確実を期す
るためには半導体装置を搭載した後、Ｘ線検査を行っ
て、半田ボールが確実に下部の端子に接合しているか否
かを検査する必要があり、極めて手間であるという問題
がある。更には、Ｔ・ＢＧＡやＰ・ＢＧＡにおいては、
平面的に半導体素子を並べるので、多数の半導体素子が
ある場合には、結果として広い面積が必要であるという
問題がある。本発明はかかる事情に鑑みてなされたもの
で、基板の下部に設けられた半田ボールを一定の押圧力
で下部の電子回路基板上に搭載でき、更には半導体装置
の高密度化にも対応可能な半導体装置を提供することを
目的とする。
・ＢＧＡやＰ・ＢＧＡを電子回路基板（例えば、プリン
ト基板）上に搭載する場合、電子回路基板上に形成され
た各端子にＴ・ＢＧＡやＰ・ＢＧＡの裏面に設けられた
半田ボールを一定の押圧力で当接し、リフロー炉に入れ
て加熱し、半田ボールを溶融させて電子回路基板の各端
子に接続する必要があるが、Ｔ・ＢＧＡやＰ・ＢＧＡが
反っている場合には、全部の半田ボールが接合していな
い場合があるという問題がある。このため、確実を期す
るためには半導体装置を搭載した後、Ｘ線検査を行っ
て、半田ボールが確実に下部の端子に接合しているか否
かを検査する必要があり、極めて手間であるという問題
がある。更には、Ｔ・ＢＧＡやＰ・ＢＧＡにおいては、
平面的に半導体素子を並べるので、多数の半導体素子が
ある場合には、結果として広い面積が必要であるという
問題がある。本発明はかかる事情に鑑みてなされたもの
で、基板の下部に設けられた半田ボールを一定の押圧力
で下部の電子回路基板上に搭載でき、更には半導体装置
の高密度化にも対応可能な半導体装置を提供することを
目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置は、硬質基板の裏面側に、第１の半導
体素子を搭載すると共に、該第１の半導体素子にそれぞ
れ接続される所定数の半田ボール端子を備え、前記硬質
基板の表面側には、第２の半導体素子を搭載すると共
に、該第２の半導体素子に一端部がそれぞれ接続され、
前記硬質基板の周囲からその裏面側下部方向に折り曲げ
られた所定数のリードフレームを配置し、しかも、前記
リードフレームの他端側の接続端子は、前記半田ボール
端子の接合レベルと同一レベルにある。また、請求項２
記載の半導体装置は、請求項１記載の半導体装置におい
て、前記硬質基板は良導体金属からなり、該硬質基板の
上部にある前記リードフレームは、下部に配置された絶
縁性接着剤層と上部に配置された絶縁性硬質支持枠によ
って、前記硬質基板に固定されている。請求項３記載の
半導体装置は、請求項１記載の半導体装置において、前
記硬質基板は良導体金属からなり、該硬質基板の上部に
ある前記リードフレームは、上下に配置された絶縁性硬
質支持枠によって、前記硬質基板に固定されている。請
求項４記載の半導体装置は、請求項３記載の半導体装置
において、上部に配置された絶縁性硬質支持枠は、前記
第２の半導体素子のパッド及びインナーリードのワイヤ
ボンディング部を除いて、該第２の半導体素子の上部を
覆っている。そして、請求項５記載の半導体装置は、請
求項１〜４のいずれか１項に記載の半導体装置におい
て、前記第１及び第２の半導体素子及び、これらに接続
されるボンディングワイヤは、ポッティング樹脂によっ
て樹脂封止されている。
記載の半導体装置は、硬質基板の裏面側に、第１の半導
体素子を搭載すると共に、該第１の半導体素子にそれぞ
れ接続される所定数の半田ボール端子を備え、前記硬質
基板の表面側には、第２の半導体素子を搭載すると共
に、該第２の半導体素子に一端部がそれぞれ接続され、
前記硬質基板の周囲からその裏面側下部方向に折り曲げ
られた所定数のリードフレームを配置し、しかも、前記
リードフレームの他端側の接続端子は、前記半田ボール
端子の接合レベルと同一レベルにある。また、請求項２
記載の半導体装置は、請求項１記載の半導体装置におい
て、前記硬質基板は良導体金属からなり、該硬質基板の
上部にある前記リードフレームは、下部に配置された絶
縁性接着剤層と上部に配置された絶縁性硬質支持枠によ
って、前記硬質基板に固定されている。請求項３記載の
半導体装置は、請求項１記載の半導体装置において、前
記硬質基板は良導体金属からなり、該硬質基板の上部に
ある前記リードフレームは、上下に配置された絶縁性硬
質支持枠によって、前記硬質基板に固定されている。請
求項４記載の半導体装置は、請求項３記載の半導体装置
において、上部に配置された絶縁性硬質支持枠は、前記
第２の半導体素子のパッド及びインナーリードのワイヤ
ボンディング部を除いて、該第２の半導体素子の上部を
覆っている。そして、請求項５記載の半導体装置は、請
求項１〜４のいずれか１項に記載の半導体装置におい
て、前記第１及び第２の半導体素子及び、これらに接続
されるボンディングワイヤは、ポッティング樹脂によっ
て樹脂封止されている。
【０００５】
【作用】請求項１〜５記載の半導体装置は、硬質基板の
裏面側に、第１の半導体素子を搭載すると共に、表面側
には、第２の半導体素子を搭載しているので、同一の基
板に複数の半導体素子を上下に配置することができ、こ
れによって、半導体装置の高密度化が図れる。そして、
硬質基板の裏面側には、前記第１の半導体素子の接続端
子となる半田ボールを備えているので、電子回路基板上
に該半田ボールを載せてリフローすることによって接続
できる。この場合、表面側に搭載されている第２の半導
体素子の接続リードは前記硬質基板の周囲から裏面側下
部方向に折り曲げられたリードフレームによって構成さ
れ、該リードフレームの他端側の接続端子は、前記半田
ボールの接合レベルと同一レベルにあるので、該半導体
装置を接合しようとする電子回路基板の所定の位置に載
せることによって、リードフレームによって高さ調整が
でき、半田ボールは電子回路基板の所定のレベルに当接
する。特に、請求項２、３記載の半導体装置において
は、前記硬質基板が良導体金属からなっているので、第
１、第２の半導体素子から発生する熱の拡散が行われ
る。そして、請求項２記載の半導体装置においては、硬
質基板の上部に配置されたリードフレームは、下部に配
置された絶縁性接着剤層と上部に配置された絶縁性支持
枠によって、請求項３記載の半導体装置においては、リ
ードフレームの上下に配置された絶縁性硬質支持枠によ
って、リードフレーム相互の絶縁及び下部の硬質基板と
の絶縁が図れる。請求項４記載の半導体装置において
は、リードフレームの上部に配置された絶縁性硬質支持
枠は、第２の半導体素子のパッド及びインナーリードの
ワイヤボンディング部を除いて、第２の半導体素子を覆
っているので、ワイヤボンディングが上部から支障なく
行えると共に、パッド及びインナーリードを被覆する樹
脂の節約を図ることができる。請求項５記載の半導体装
置においては、第１、第２の半導体素子及びこれに接続
されるのボンディングワイヤはポッティング樹脂によっ
て樹脂封止されているので、特別な金型等を必要とせ
ず、簡便に樹脂封止ができる。
裏面側に、第１の半導体素子を搭載すると共に、表面側
には、第２の半導体素子を搭載しているので、同一の基
板に複数の半導体素子を上下に配置することができ、こ
れによって、半導体装置の高密度化が図れる。そして、
硬質基板の裏面側には、前記第１の半導体素子の接続端
子となる半田ボールを備えているので、電子回路基板上
に該半田ボールを載せてリフローすることによって接続
できる。この場合、表面側に搭載されている第２の半導
体素子の接続リードは前記硬質基板の周囲から裏面側下
部方向に折り曲げられたリードフレームによって構成さ
れ、該リードフレームの他端側の接続端子は、前記半田
ボールの接合レベルと同一レベルにあるので、該半導体
装置を接合しようとする電子回路基板の所定の位置に載
せることによって、リードフレームによって高さ調整が
でき、半田ボールは電子回路基板の所定のレベルに当接
する。特に、請求項２、３記載の半導体装置において
は、前記硬質基板が良導体金属からなっているので、第
１、第２の半導体素子から発生する熱の拡散が行われ
る。そして、請求項２記載の半導体装置においては、硬
質基板の上部に配置されたリードフレームは、下部に配
置された絶縁性接着剤層と上部に配置された絶縁性支持
枠によって、請求項３記載の半導体装置においては、リ
ードフレームの上下に配置された絶縁性硬質支持枠によ
って、リードフレーム相互の絶縁及び下部の硬質基板と
の絶縁が図れる。請求項４記載の半導体装置において
は、リードフレームの上部に配置された絶縁性硬質支持
枠は、第２の半導体素子のパッド及びインナーリードの
ワイヤボンディング部を除いて、第２の半導体素子を覆
っているので、ワイヤボンディングが上部から支障なく
行えると共に、パッド及びインナーリードを被覆する樹
脂の節約を図ることができる。請求項５記載の半導体装
置においては、第１、第２の半導体素子及びこれに接続
されるのボンディングワイヤはポッティング樹脂によっ
て樹脂封止されているので、特別な金型等を必要とせ
ず、簡便に樹脂封止ができる。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の第１の実施例に係る半導体
装置の断面図、図２は本発明の第２の実施例に係る半導
体装置の断面図、図３は本発明の第３の実施例に係る半
導体装置の断面図である。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の第１の実施例に係る半導体
装置の断面図、図２は本発明の第２の実施例に係る半導
体装置の断面図、図３は本発明の第３の実施例に係る半
導体装置の断面図である。
【０００７】図１に示すように、本発明の第１の実施例
に係る半導体装置１０は、中央の硬質基板の一例である
金属基板１１と、金属基板１１の裏面側及び表面側にそ
れぞれ配置された第１、第２の半導体素子１２、１３
と、第１の半導体素子１２の周囲に配置された半田ボー
ル用基板１４と、第２の半導体素子１３の周囲に配置さ
れたリードフレーム１５とを有している。以下、これら
について詳しく説明する。
に係る半導体装置１０は、中央の硬質基板の一例である
金属基板１１と、金属基板１１の裏面側及び表面側にそ
れぞれ配置された第１、第２の半導体素子１２、１３
と、第１の半導体素子１２の周囲に配置された半田ボー
ル用基板１４と、第２の半導体素子１３の周囲に配置さ
れたリードフレーム１５とを有している。以下、これら
について詳しく説明する。
【０００８】前記金属基板１１は、熱伝導度が比較的良
い銅系の基板に下地ニッケルめっきと金めっきがなさ
れ、厚みは０．１〜０．５ｍｍ程度、広さは上部に搭載
される第２の半導体素子１３よりやや広い程度となって
いる。金属基板１１の裏面側中央に搭載される第１の半
導体素子１２は、熱伝導性のよい銀ペースト１６を介し
て金属基板１１に接合され、発生する熱が効率的に金属
基板１１に拡散するようになっている。
い銅系の基板に下地ニッケルめっきと金めっきがなさ
れ、厚みは０．１〜０．５ｍｍ程度、広さは上部に搭載
される第２の半導体素子１３よりやや広い程度となって
いる。金属基板１１の裏面側中央に搭載される第１の半
導体素子１２は、熱伝導性のよい銀ペースト１６を介し
て金属基板１１に接合され、発生する熱が効率的に金属
基板１１に拡散するようになっている。
【０００９】前記半田ボール用基板１４は、片面（即
ち、裏面）に銅フィルムが接着剤層１７ａを介して接合
された（又は銅が蒸着された）ポリイミド樹脂テープ
（又はプラスチック板）１７にエッチング加工によって
所定のリードパターン１８を形成し、不要露出部分にソ
ルダーレジスト膜１９を形成すると共に、前記リードパ
ターン１８の各リードの一端には半田ボール端子となる
半田ボール２０を接合して構成され、接着剤（又はプリ
プレグ層）２１を介して金属基板１１の裏面側で、第１
の半導体素子１２の周囲に接合されている。そして、前
記リードパターン１８の各リードの他端側は、第１の半
導体素子１２を囲んで露出し、ボンディングワイヤ２２
によって、各リードの他端と対応する第１の半導体素子
１２のパッド（接続端子）を接続し、この状態（即ち、
第１の半導体素子１２を上側に向けた状態）で、上部か
らポッティング樹脂２３を流し込み、この部分を樹脂封
止している。
ち、裏面）に銅フィルムが接着剤層１７ａを介して接合
された（又は銅が蒸着された）ポリイミド樹脂テープ
（又はプラスチック板）１７にエッチング加工によって
所定のリードパターン１８を形成し、不要露出部分にソ
ルダーレジスト膜１９を形成すると共に、前記リードパ
ターン１８の各リードの一端には半田ボール端子となる
半田ボール２０を接合して構成され、接着剤（又はプリ
プレグ層）２１を介して金属基板１１の裏面側で、第１
の半導体素子１２の周囲に接合されている。そして、前
記リードパターン１８の各リードの他端側は、第１の半
導体素子１２を囲んで露出し、ボンディングワイヤ２２
によって、各リードの他端と対応する第１の半導体素子
１２のパッド（接続端子）を接続し、この状態（即ち、
第１の半導体素子１２を上側に向けた状態）で、上部か
らポッティング樹脂２３を流し込み、この部分を樹脂封
止している。
【００１０】前記第２の半導体素子１３は銀ペースト２
４によって、金属基板１１の表面側の中央に接合される
と共に、前記リードフレーム１５は、予めプレス成形又
はエッチング成形によって所定のパターンが形成され、
絶縁性接着剤の一例である接着剤層又はプリプレグ層２
４ａを介して、金属基板１１に接合されている。そし
て、リードフレーム１５には、インナーリードの先部の
ワイヤボンディング部を除いて上部からセラミック等か
らなる支持枠２５（絶縁性硬質支持枠の一例）が接合さ
れ、リードフレーム１５の各リードの間隔を保持すると
共に、金属基板１１に強固に接合している。
４によって、金属基板１１の表面側の中央に接合される
と共に、前記リードフレーム１５は、予めプレス成形又
はエッチング成形によって所定のパターンが形成され、
絶縁性接着剤の一例である接着剤層又はプリプレグ層２
４ａを介して、金属基板１１に接合されている。そし
て、リードフレーム１５には、インナーリードの先部の
ワイヤボンディング部を除いて上部からセラミック等か
らなる支持枠２５（絶縁性硬質支持枠の一例）が接合さ
れ、リードフレーム１５の各リードの間隔を保持すると
共に、金属基板１１に強固に接合している。
【００１１】前記リードフレーム１５の各ワイヤボンデ
ィング部と、第２の半導体素子１３のパッド（接続端
子）は、ボンディングワイヤ２６によって接合され、そ
の上からポッティング樹脂２３ａを流して、これらの樹
脂封止を行っている。前記リードフレーム１５のアウタ
ーリード部分は、外側に下方に直角に曲げられ、更に半
田ボール２０の略下部位置（即ち、接合レベル）で外側
に直角方向に曲げられている。なお、リードフレーム１
５の下端と、半田ボール２０の下端との距離ｈは、７５
μｍ程度となって、リードフレーム１５の下端の方が高
くなっている。
ィング部と、第２の半導体素子１３のパッド（接続端
子）は、ボンディングワイヤ２６によって接合され、そ
の上からポッティング樹脂２３ａを流して、これらの樹
脂封止を行っている。前記リードフレーム１５のアウタ
ーリード部分は、外側に下方に直角に曲げられ、更に半
田ボール２０の略下部位置（即ち、接合レベル）で外側
に直角方向に曲げられている。なお、リードフレーム１
５の下端と、半田ボール２０の下端との距離ｈは、７５
μｍ程度となって、リードフレーム１５の下端の方が高
くなっている。
【００１２】従って、この半導体装置１０を電子回路基
板（例えば、プリント基板）に搭載する場合には所定の
位置に半導体装置１０を載せた後、必要に応じて少し押
さえてリフロー炉に入れて加熱すると、半田ボール２０
が溶融して下部の電子回路基板の各端子に接合される。
この場合、半導体装置１０と電子回路基板との間隔は外
側のリードフレーム１５によって確保しているので、均
一に半田ボール２０が接合される。なお、リードフレー
ム１５も半田等によって電子回路基板に形成された所定
の端子に接合されることになる。
板（例えば、プリント基板）に搭載する場合には所定の
位置に半導体装置１０を載せた後、必要に応じて少し押
さえてリフロー炉に入れて加熱すると、半田ボール２０
が溶融して下部の電子回路基板の各端子に接合される。
この場合、半導体装置１０と電子回路基板との間隔は外
側のリードフレーム１５によって確保しているので、均
一に半田ボール２０が接合される。なお、リードフレー
ム１５も半田等によって電子回路基板に形成された所定
の端子に接合されることになる。
【００１３】続いて、第２及び第３の実施例に係る半導
体装置２８、２９について説明するが、前記第１の実施
例と同一の構成要素については同一の番号を付してその
詳しい説明を省略する。図２に示す、第２の実施例に係
る半導体装置２８においては、外側のリードフレーム１
５が比較的厚いセラミック等の支持枠（絶縁性硬質支持
枠の一例）３０、３１及び接着剤を介して接合されてい
る。なお、３２はボンディングワイヤを、３３はポッテ
ィング樹脂を示す。また、図３に示す第３の実施例に係
る半導体素子２９においては、インナーリードを長くし
たリードフレーム３４の上部に配置されたセラミック製
の支持枠３５が、第２の半導体素子１３の上部に被さっ
ている。これによってポッティング樹脂３６の量を減ら
すことができる他、第２の半導体素子１３の保護を図っ
ている。なお、３７はボンディングワイヤを示す。
体装置２８、２９について説明するが、前記第１の実施
例と同一の構成要素については同一の番号を付してその
詳しい説明を省略する。図２に示す、第２の実施例に係
る半導体装置２８においては、外側のリードフレーム１
５が比較的厚いセラミック等の支持枠（絶縁性硬質支持
枠の一例）３０、３１及び接着剤を介して接合されてい
る。なお、３２はボンディングワイヤを、３３はポッテ
ィング樹脂を示す。また、図３に示す第３の実施例に係
る半導体素子２９においては、インナーリードを長くし
たリードフレーム３４の上部に配置されたセラミック製
の支持枠３５が、第２の半導体素子１３の上部に被さっ
ている。これによってポッティング樹脂３６の量を減ら
すことができる他、第２の半導体素子１３の保護を図っ
ている。なお、３７はボンディングワイヤを示す。
【００１４】前記実施例においては、金属基板の上下に
それぞれ一つの半導体素子を搭載したが、それぞれに２
以上の半導体素子を並列に搭載することも可能である。
また、前記実施例においては、アウターリードをガルウ
イング型としたが、Ｊ型又はＵ型（ストレート）のアウ
ターリードを使用する場合も本発明は適用される。
それぞれ一つの半導体素子を搭載したが、それぞれに２
以上の半導体素子を並列に搭載することも可能である。
また、前記実施例においては、アウターリードをガルウ
イング型としたが、Ｊ型又はＵ型（ストレート）のアウ
ターリードを使用する場合も本発明は適用される。
【００１５】
【発明の効果】請求項１〜５記載の半導体装置は以上の
説明からも明らかなように、硬質基板の裏面側及び表面
側に第１、第２の半導体素子を搭載しているので、半導
体装置の高密度化を図ることができる。また、硬質基板
の上側に配置された第２の半導体素子の接続端子となる
リードフレームによって、該半導体装置の脚として底部
に配置された半田ボールの取付け位置を制御するように
したので、裏面に配置された半田ボールの接合性を向上
することができる。特に、請求項２〜４記載の半導体装
置においては、中央部の硬質基板が金属基板からなるの
で、搭載される半導体素子からの熱拡散を向上させるこ
とができる。また、請求項４記載の半導体装置において
は、上部に配置された絶縁性硬質支持枠が第２の半導体
素子の周囲を覆っているので、最後に行う封止樹脂を節
約できると共に、第２の半導体素子の保護を図れる。そ
して、請求項５記載の半導体装置においては、ポッティ
ング樹脂によって樹脂封止を行っているので、簡単に樹
脂封止が行える。
説明からも明らかなように、硬質基板の裏面側及び表面
側に第１、第２の半導体素子を搭載しているので、半導
体装置の高密度化を図ることができる。また、硬質基板
の上側に配置された第２の半導体素子の接続端子となる
リードフレームによって、該半導体装置の脚として底部
に配置された半田ボールの取付け位置を制御するように
したので、裏面に配置された半田ボールの接合性を向上
することができる。特に、請求項２〜４記載の半導体装
置においては、中央部の硬質基板が金属基板からなるの
で、搭載される半導体素子からの熱拡散を向上させるこ
とができる。また、請求項４記載の半導体装置において
は、上部に配置された絶縁性硬質支持枠が第２の半導体
素子の周囲を覆っているので、最後に行う封止樹脂を節
約できると共に、第２の半導体素子の保護を図れる。そ
して、請求項５記載の半導体装置においては、ポッティ
ング樹脂によって樹脂封止を行っているので、簡単に樹
脂封止が行える。
【図１】本発明の第１の実施例に係る半導体装置の断面
図である。
図である。
【図２】本発明の第２の実施例に係る半導体装置の断面
図である。
図である。
【図３】本発明の第３の実施例に係る半導体装置の断面
図である。
図である。
１０ 半導体装置 １１ 金属基板（硬質基板） １２ 第１の半導体素子 １３ 第２の半導体素子 １４ 半田ボール用基板 １５ リードフレーム １６ 銀ペースト １７ ポリイミド樹脂テープ １７ａ 接着剤層 １８ リードパターン １９ ソルダーレジスト膜 ２０ 半田ボール（半田ボール端子） ２１ 接着剤 ２２ ボンディングワイヤ ２３ ポッティング樹脂 ２４ 銀ペースト ２４ａ 接着剤層 ２５ 支持枠 ２６ ボンディングワイヤ ２８ 半導体装置 ２９ 半導体装置 ３０ 支持枠 ３１ 支持枠 ３２ ボンディングワイヤ ３３ ポッティング樹脂 ３４ リードフレーム ３５ 支持枠 ３６ ポッティング樹脂 ３７ ボンディングワイヤ
Claims (5)
- 【請求項１】 硬質基板の裏面側に、第１の半導体素子
を搭載すると共に、該第１の半導体素子にそれぞれ接続
される所定数の半田ボール端子を備え、 前記硬質基板の表面側には、第２の半導体素子を搭載す
ると共に、該第２の半導体素子に一端部がそれぞれ接続
され、前記硬質基板の周囲からその裏面側下部方向に折
り曲げられた所定数のリードフレームを配置し、 しかも、前記リードフレームの他端側の接続端子は、前
記半田ボール端子の接合レベルと同一レベルにあること
を特徴とする半導体装置。 - 【請求項２】 前記硬質基板は良導体金属からなり、該
硬質基板の上部にある前記リードフレームは、下部に配
置された絶縁性接着剤層と上部に配置された絶縁性硬質
支持枠によって、前記硬質基板に固定されている請求項
１記載の半導体装置。 - 【請求項３】 前記硬質基板は良導体金属からなり、該
硬質基板の上部にある前記リードフレームは、上下に配
置された絶縁性硬質支持枠によって、前記硬質基板に固
定されている請求項１記載の半導体装置。 - 【請求項４】 上部に配置された絶縁性硬質支持枠は、
前記第２の半導体素子のパッド及びインナーリードのワ
イヤボンディング部を除いて、該第２の半導体素子の上
部を覆っている請求項３記載の半導体装置。 - 【請求項５】 前記第１及び第２の半導体素子、及びこ
れらに接続されるボンディングワイヤは、ポッティング
樹脂によって樹脂封止されている請求項１〜４のいずれ
か１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9970795A JPH08274250A (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9970795A JPH08274250A (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274250A true JPH08274250A (ja) | 1996-10-18 |
Family
ID=14254546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9970795A Pending JPH08274250A (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274250A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326822B1 (ko) * | 1998-04-30 | 2002-03-04 | 가네꼬 히사시 | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 |
| JP2002246536A (ja) * | 2001-02-14 | 2002-08-30 | Ibiden Co Ltd | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール |
| KR100393101B1 (ko) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
-
1995
- 1995-03-30 JP JP9970795A patent/JPH08274250A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326822B1 (ko) * | 1998-04-30 | 2002-03-04 | 가네꼬 히사시 | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 |
| KR100393101B1 (ko) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| JP2002246536A (ja) * | 2001-02-14 | 2002-08-30 | Ibiden Co Ltd | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール |
| JP4694007B2 (ja) * | 2001-02-14 | 2011-06-01 | イビデン株式会社 | 三次元実装パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH08274250A (ja) | 半導体装置 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JPH1032300A (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000286378A (ja) | 樹脂封止型半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0888295A (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP4260766B2 (ja) | 半導体装置 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP2001319943A (ja) | 半導体装置 | |
| JP3052044B2 (ja) | 半導体装置 | |
| KR100760953B1 (ko) | 방열판을 구비한 비지에이 반도체 패키지 |