JPH0827312B2 - デュ−ティ判別装置 - Google Patents
デュ−ティ判別装置Info
- Publication number
- JPH0827312B2 JPH0827312B2 JP62070615A JP7061587A JPH0827312B2 JP H0827312 B2 JPH0827312 B2 JP H0827312B2 JP 62070615 A JP62070615 A JP 62070615A JP 7061587 A JP7061587 A JP 7061587A JP H0827312 B2 JPH0827312 B2 JP H0827312B2
- Authority
- JP
- Japan
- Prior art keywords
- input pulse
- duty
- counting
- output
- rising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は入力パルスのパルス幅のデューティを判別す
るデューティ判別装置に関するものである。
るデューティ判別装置に関するものである。
従来の技術 第３図は従来のデューティ判別装置を示すものであ
る。
る。
第３図において、７は入力パルスＰの電圧ハイレベル
の時間幅を計数する計数回路である。８は入力パルスＰ
の電圧ロウレベルの時間幅を計数する計数回路である。
９は前記計数回路７の計数出力Ｑと前記計数回路８の計
数出力Ｒを比較する時間軸幅比較回路である。
の時間幅を計数する計数回路である。８は入力パルスＰ
の電圧ロウレベルの時間幅を計数する計数回路である。
９は前記計数回路７の計数出力Ｑと前記計数回路８の計
数出力Ｒを比較する時間軸幅比較回路である。
以上のように構成された従来のデューティ判別装置に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
まず計数回路７で入力パルスＰの電圧ハイレベル時間
幅を計数し、計数回路８で入力パルスＰの電圧ロウレベ
ル時間幅を計数する。そして計数回路7,8のそれぞれの
出力Q,Rの大小を時間幅比較回路９で比較し、その結果
を出力Ｓとして出力する。ここでＱ＞Ｒのとき出力Ｓの
電圧がロウレベルになり、Ｑ＞Ｒのとき出力Ｓの電圧が
ハイレベルになるとすれば、入力パルスＰの電圧ハイレ
ベル時間幅が電圧ロウレベル時間幅より大きいとき、出
力Ｓはロウレベルとなる。逆に入力パルスＰの電圧ハイ
レベル時間幅が電圧ロウレベル時間幅より小さいとき、
出力Ｓはハイレベルとなる。したがって、出力Ｓの電圧
がロウレベルかハイレベルかによって、入力パルスＰの
電圧ハイレベル時間幅と電圧ロウレベル時間幅の大小関
係を判別することができる。
幅を計数し、計数回路８で入力パルスＰの電圧ロウレベ
ル時間幅を計数する。そして計数回路7,8のそれぞれの
出力Q,Rの大小を時間幅比較回路９で比較し、その結果
を出力Ｓとして出力する。ここでＱ＞Ｒのとき出力Ｓの
電圧がロウレベルになり、Ｑ＞Ｒのとき出力Ｓの電圧が
ハイレベルになるとすれば、入力パルスＰの電圧ハイレ
ベル時間幅が電圧ロウレベル時間幅より大きいとき、出
力Ｓはロウレベルとなる。逆に入力パルスＰの電圧ハイ
レベル時間幅が電圧ロウレベル時間幅より小さいとき、
出力Ｓはハイレベルとなる。したがって、出力Ｓの電圧
がロウレベルかハイレベルかによって、入力パルスＰの
電圧ハイレベル時間幅と電圧ロウレベル時間幅の大小関
係を判別することができる。
発明が解決しようとする問題点 しかしながら上記の従来の構成では、入力パルスＰの
電圧ハイレベル時間幅と電圧ロウレベル時間幅の比較し
かできないので、ハイレベルおよびロウレベルのパルス
のパルス幅が1:1の状態、すなわちデューティ50の状態
をしきい値として、入力パルスのデューティがこのしき
い値より大きいか小さいかを判別することしかできない
という欠点を有していた。
電圧ハイレベル時間幅と電圧ロウレベル時間幅の比較し
かできないので、ハイレベルおよびロウレベルのパルス
のパルス幅が1:1の状態、すなわちデューティ50の状態
をしきい値として、入力パルスのデューティがこのしき
い値より大きいか小さいかを判別することしかできない
という欠点を有していた。
本発明は、上記従来の問題点を解決するもので、任意
のデューティをしきい値とし、入力パルスのデューティ
がこのしきい値より大きいか小さいかを判別することの
できるデューティ判別装置を提供することを目的とす
る。
のデューティをしきい値とし、入力パルスのデューティ
がこのしきい値より大きいか小さいかを判別することの
できるデューティ判別装置を提供することを目的とす
る。
問題点を解決するための手段 この目的を達成するために本発明のデューティ判別装
置は、入力パルスの立ち上り、立ち下り、あるいは立ち
下り、立ち上りに同期してアップカウント、ダウンカウ
ントが交互に切換わるアップダウンカウンタと、互いに
異なる周波数の第１、第２のクロックを上記入力パルス
の立ち上り、立ち下りに同期して切換え、かつアップダ
ウンカウンタに加えるクロック切換回路と、アップダウ
ンカウンタのカウント値が予め定められた所定値になっ
たことを検出する所定値検出回路と、入力パルスの１周
期単位で出力値を保持し、入力パルスの１周期の間に所
定値検出回路から所定値が検出された場合と検出されな
い場合とで異なる出力を発生する出力回路とを備えたも
のである。
置は、入力パルスの立ち上り、立ち下り、あるいは立ち
下り、立ち上りに同期してアップカウント、ダウンカウ
ントが交互に切換わるアップダウンカウンタと、互いに
異なる周波数の第１、第２のクロックを上記入力パルス
の立ち上り、立ち下りに同期して切換え、かつアップダ
ウンカウンタに加えるクロック切換回路と、アップダウ
ンカウンタのカウント値が予め定められた所定値になっ
たことを検出する所定値検出回路と、入力パルスの１周
期単位で出力値を保持し、入力パルスの１周期の間に所
定値検出回路から所定値が検出された場合と検出されな
い場合とで異なる出力を発生する出力回路とを備えたも
のである。
作用 このようにすれば、第1,第２の周波数比を変えること
によって任意のデューティを設定することができ、また
所定値検出回路の所定値を変更することによってさらに
細かい間隔でデューティを設定することができる。そし
て、この設定されたデューティをしきい値として、入力
パルスのデューティがそれより大きいか小さいかを判別
することができる 実施例 以下本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例におけるデューテ
ィ判別装置のブロック図、第２図はその動作波形図であ
る。第１図において、１は入力パルスＡによりアップカ
ウントおよびダウンカウントが切換えられるアップダウ
ンカウンタ、２はアップダウカウンタ１の値がゼロにな
ったことを検出するゼロ値検出回路、３はアップダウン
カウンタ１に加えられる第1,第２のクロックを切換える
クロック切換回路、４は入力パルスＡの立ち上り，立ち
下りエッジを検出する立ち上り，立ち下りエッジ検出回
路、５は上記立ち上り，立ち下りエッジ検出回路４の出
力によりセットリセットされるRSフリップフロップ（以
下RS−FFと呼ぶ）、６はRSフリップフロップ５の出力を
記憶するＤタイプのフリップフロップ（以下Ｄ−FFと呼
ぶ）である。
によって任意のデューティを設定することができ、また
所定値検出回路の所定値を変更することによってさらに
細かい間隔でデューティを設定することができる。そし
て、この設定されたデューティをしきい値として、入力
パルスのデューティがそれより大きいか小さいかを判別
することができる 実施例 以下本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例におけるデューテ
ィ判別装置のブロック図、第２図はその動作波形図であ
る。第１図において、１は入力パルスＡによりアップカ
ウントおよびダウンカウントが切換えられるアップダウ
ンカウンタ、２はアップダウカウンタ１の値がゼロにな
ったことを検出するゼロ値検出回路、３はアップダウン
カウンタ１に加えられる第1,第２のクロックを切換える
クロック切換回路、４は入力パルスＡの立ち上り，立ち
下りエッジを検出する立ち上り，立ち下りエッジ検出回
路、５は上記立ち上り，立ち下りエッジ検出回路４の出
力によりセットリセットされるRSフリップフロップ（以
下RS−FFと呼ぶ）、６はRSフリップフロップ５の出力を
記憶するＤタイプのフリップフロップ（以下Ｄ−FFと呼
ぶ）である。
以上のように構成されたデューティ判別装置につい
て、以下その動作を説明する。
て、以下その動作を説明する。
まず、入力パルスＡの１発目の周期の立ち上りエッジ
Ｂを立ち上り，立ち下りエッジ検出回路４で検出し、そ
の出力でアップダウンカウンタ１の値をリセットすると
ともにクロク切換回路３を切換え、入力パルスＡの電圧
がハイレベルの期間、第１のクラックをアップダウンカ
ウンタ１に加えてアップカウントする。次に入力パルス
Ａの立ち下りエッジＣを立ち上り，立ち下りエッジ検出
回路４で検出し、その出力でRS−FF5をリセットする。
また入力パルスＡの立ち下りによりクロック切替回路３
が切換えられ、第２のクロックがアップダウンカウンタ
１に加えられるとともに、アップダウンカウンタ１もダ
ウンカウントモードに切り換えられる。その結果、アッ
プダウンカウンタ１は入力パルスＡの電圧がロウレルの
期間、第２のクロックでダウンカウントする。ダウンカ
ウントの途中で入力パルスＡの次の（２発目の）立ち上
りエッジが発生すると、アップダウンカウンタ１はダウ
ンカウントからアップダウンカウントモードに切換わ
り、かつ切換回路３により第１のクロックが加えられる
ため、アップダウンカウンタ１は再び第１のクロックで
アップカウントを開始する。また２発目の立ち上りエッ
ジを立ち上り，立ち下りエッジ検出回路４で検出するこ
とにより、その出力ＢをＤ−FF6にクロックとして加
え、このときのRS−FF5の出力Ｅ（すなわちロウレベル
“0"）を記憶する。その結果、出力Ｆは“0"となる（第
２図E,F参照）。
Ｂを立ち上り，立ち下りエッジ検出回路４で検出し、そ
の出力でアップダウンカウンタ１の値をリセットすると
ともにクロク切換回路３を切換え、入力パルスＡの電圧
がハイレベルの期間、第１のクラックをアップダウンカ
ウンタ１に加えてアップカウントする。次に入力パルス
Ａの立ち下りエッジＣを立ち上り，立ち下りエッジ検出
回路４で検出し、その出力でRS−FF5をリセットする。
また入力パルスＡの立ち下りによりクロック切替回路３
が切換えられ、第２のクロックがアップダウンカウンタ
１に加えられるとともに、アップダウンカウンタ１もダ
ウンカウントモードに切り換えられる。その結果、アッ
プダウンカウンタ１は入力パルスＡの電圧がロウレルの
期間、第２のクロックでダウンカウントする。ダウンカ
ウントの途中で入力パルスＡの次の（２発目の）立ち上
りエッジが発生すると、アップダウンカウンタ１はダウ
ンカウントからアップダウンカウントモードに切換わ
り、かつ切換回路３により第１のクロックが加えられる
ため、アップダウンカウンタ１は再び第１のクロックで
アップカウントを開始する。また２発目の立ち上りエッ
ジを立ち上り，立ち下りエッジ検出回路４で検出するこ
とにより、その出力ＢをＤ−FF6にクロックとして加
え、このときのRS−FF5の出力Ｅ（すなわちロウレベル
“0"）を記憶する。その結果、出力Ｆは“0"となる（第
２図E,F参照）。
入力パルスＡの２発目の期間も同様に動作するが、こ
のときはダウンンカウントの途中でアップダウンカウン
タ１の値がゼロになる。このためゼロ値検出回路２の出
力ＤによってRS−FF5がセットされる。そして入力パル
スＡの３発目の立ち上りエッジによって再びアップダウ
ンカウンタ１の値がリセットされる。これと同時に、Ｄ
−FF6にクロックが加えられ、このときのRS−FF5の出力
Ｅ（すなわちハイレベル“1"）を記憶する。その結果、
出力Ｆは“1"となる（第２図E,Fを参照）。
のときはダウンンカウントの途中でアップダウンカウン
タ１の値がゼロになる。このためゼロ値検出回路２の出
力ＤによってRS−FF5がセットされる。そして入力パル
スＡの３発目の立ち上りエッジによって再びアップダウ
ンカウンタ１の値がリセットされる。これと同時に、Ｄ
−FF6にクロックが加えられ、このときのRS−FF5の出力
Ｅ（すなわちハイレベル“1"）を記憶する。その結果、
出力Ｆは“1"となる（第２図E,Fを参照）。
入力パルスＡの３発目の期間は、１発目の期間と同様
に動作し、Ｄ−FF6の出力はロウレベル“0"となる。
に動作し、Ｄ−FF6の出力はロウレベル“0"となる。
以上のように本実施例によれば、例えばクロックと第
２のクロックの周波数比を3:2に設定すれば、入力パル
スＡのデューティ比が、上記第1,第２のクロックの周波
数比で決まるデューティ40をしきい値として、これより
大きいか小さいかを判別することができる。すなわち、
入力パルスＡのデューティをτとすれば、判別出力（第
２図Ｆ）は、 τ＜40のとき Ｆ＝電圧ハイレベル（“1"レベル） τ≧40のとき Ｆ＝電圧ロウレベル（“0"レベル） となる。
２のクロックの周波数比を3:2に設定すれば、入力パル
スＡのデューティ比が、上記第1,第２のクロックの周波
数比で決まるデューティ40をしきい値として、これより
大きいか小さいかを判別することができる。すなわち、
入力パルスＡのデューティをτとすれば、判別出力（第
２図Ｆ）は、 τ＜40のとき Ｆ＝電圧ハイレベル（“1"レベル） τ≧40のとき Ｆ＝電圧ロウレベル（“0"レベル） となる。
第２図ではデューティ40をしきい値とする例を説明し
たが、第1,第２のクロックの周波数比を変えることによ
って任意のデューティを設定し、入力パルスＡのデュー
ティが、第1,第２のクロックの周波数比によって設定さ
れたデューティより大きいか小さいかを判別することが
できる。
たが、第1,第２のクロックの周波数比を変えることによ
って任意のデューティを設定し、入力パルスＡのデュー
ティが、第1,第２のクロックの周波数比によって設定さ
れたデューティより大きいか小さいかを判別することが
できる。
なお、上記実施例では入力パルスの立ち上りエッジで
アップダウンカウンタをアップカウントに切換え、立ち
下りエッジでダウンカウントに切換えたが、全く逆の切
換えを行うようにしてもよい。また入力パルスの各周期
の始めにダウンカウントを行い、その後アップカウント
するようにしてもよい。このときはゼロ値を検出するか
わりに、アップダウンカウンタのカウント値がアップカ
ウントの途中で予め定められた値になるタイミングを検
出すればよい。さらに、上記実施例では、出力回路とし
てRS−FF5およびＤ−FF6を用いたが、これに限定される
ものではなく、要はアップダウンカウンタのカウントの
途中で立ち上り（又は立ち下り）エッジが発生したとき
と、カウント値が予め設定された値になったときとで、
互に異なる出力を発生するものではあればよい。
アップダウンカウンタをアップカウントに切換え、立ち
下りエッジでダウンカウントに切換えたが、全く逆の切
換えを行うようにしてもよい。また入力パルスの各周期
の始めにダウンカウントを行い、その後アップカウント
するようにしてもよい。このときはゼロ値を検出するか
わりに、アップダウンカウンタのカウント値がアップカ
ウントの途中で予め定められた値になるタイミングを検
出すればよい。さらに、上記実施例では、出力回路とし
てRS−FF5およびＤ−FF6を用いたが、これに限定される
ものではなく、要はアップダウンカウンタのカウントの
途中で立ち上り（又は立ち下り）エッジが発生したとき
と、カウント値が予め設定された値になったときとで、
互に異なる出力を発生するものではあればよい。
発明の効果 本発明は入力パルスの、立ち上り，立ち下りに同期し
てアップダウンカウンタのアップカウントとダウンカウ
ントを切換えるとともに、アップおよびダウンの各カウ
ント動作時に互に周波数の異なる第1,第２のクロックを
加え、カウント動作中に入力パルスの立ち上り（又は立
ち下り）エッジが発生したときとカウント値が予め定め
られた所定の値になったときとで互いに異なる出力を発
生させるようにしたものであるから、第1,第２のクロッ
クの周波数比を変え、また所定値（ゼロ値）検出回路の
設定を変えることによって任意のデューティを設定する
ことができ、かつこの設定されたデューティをしきい値
として入力パルスのデューティがそれより大きいか小さ
いかを判別することができる。このためデューティ50の
状態をしきい値とすることしかできなかった従来のデュ
ーティ判別装置に比べ、その応用範囲を広めることがで
きる。
てアップダウンカウンタのアップカウントとダウンカウ
ントを切換えるとともに、アップおよびダウンの各カウ
ント動作時に互に周波数の異なる第1,第２のクロックを
加え、カウント動作中に入力パルスの立ち上り（又は立
ち下り）エッジが発生したときとカウント値が予め定め
られた所定の値になったときとで互いに異なる出力を発
生させるようにしたものであるから、第1,第２のクロッ
クの周波数比を変え、また所定値（ゼロ値）検出回路の
設定を変えることによって任意のデューティを設定する
ことができ、かつこの設定されたデューティをしきい値
として入力パルスのデューティがそれより大きいか小さ
いかを判別することができる。このためデューティ50の
状態をしきい値とすることしかできなかった従来のデュ
ーティ判別装置に比べ、その応用範囲を広めることがで
きる。
しかも本発明は、周知のアップダウンカウンタと比較
点簡単な周辺回路とで実現できるから、集積回路化も容
易で、コスト的にも有利である。
点簡単な周辺回路とで実現できるから、集積回路化も容
易で、コスト的にも有利である。
第１図は本発明の一実施例におけるデューティ判別装置
のブロック図、第２図は本発明の一実施例におけるデュ
ーティ判別装置のタイミングチャートを示す図、第３図
は従来のデューティ判別装置のブロック図である。 １……アップダウンカウンタ、２……ゼロ値検出回路、
３……クロック切換回路、４……立ち上り，立ち下りエ
ッジ検出回路、５……RSフリップフロップ、６……Ｄタ
イプのフリップフロップ、７……電圧ハイレベル時間幅
計数回路、８……電圧ロウレベル時間幅計数回路、９…
…時間幅比較回路。
のブロック図、第２図は本発明の一実施例におけるデュ
ーティ判別装置のタイミングチャートを示す図、第３図
は従来のデューティ判別装置のブロック図である。 １……アップダウンカウンタ、２……ゼロ値検出回路、
３……クロック切換回路、４……立ち上り，立ち下りエ
ッジ検出回路、５……RSフリップフロップ、６……Ｄタ
イプのフリップフロップ、７……電圧ハイレベル時間幅
計数回路、８……電圧ロウレベル時間幅計数回路、９…
…時間幅比較回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−46872（ＪＰ，Ａ) 特開 昭63−113366（ＪＰ，Ａ) 実開 昭57−142367（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】入力パルスの立ち上り、立ち下り、あるい
は立ち下り、立ち上りに同期してアップカウント、ダウ
ンカウントが交互に切換わるアップダウンカウンタと、
互いに異なる周波数の第１、第２のクロックを上記入力
パルスの立ち上り、立ち下りに同期して切換え、かつ上
記アップダウンカウンタに加えるクロック切換回路と、
上記アップダウンカウンタのカウンタ値が予め定められ
た所定の値になったことを検出する所定値検出回路と、
上記入力パルスの１周期単位で出力値を保持し、上記入
力パルスの１周期の間に上記所定値検出回路から所定値
が検出された場合と検出されない場合とで異なる出力を
発生する出力回路とを備えたデューティ判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070615A JPH0827312B2 (ja) | 1987-03-25 | 1987-03-25 | デュ−ティ判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070615A JPH0827312B2 (ja) | 1987-03-25 | 1987-03-25 | デュ−ティ判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236990A JPS63236990A (ja) | 1988-10-03 |
| JPH0827312B2 true JPH0827312B2 (ja) | 1996-03-21 |
Family
ID=13436684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070615A Expired - Fee Related JPH0827312B2 (ja) | 1987-03-25 | 1987-03-25 | デュ−ティ判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827312B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7190300B2 (ja) * | 2017-11-29 | 2022-12-15 | キヤノン株式会社 | データキャリア装置、画像形成装置の交換ユニット及び通信システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3980960A (en) * | 1975-10-09 | 1976-09-14 | Computer Identics Corporation | Signal width and width ratio determining apparatus |
| JPH0827311B2 (ja) * | 1986-10-30 | 1996-03-21 | ロ−ム株式会社 | デユ−テイ判別装置 |
-
1987
- 1987-03-25 JP JP62070615A patent/JPH0827312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63236990A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3958133A (en) | Digital noise discriminator | |
| JPH0827312B2 (ja) | デュ−ティ判別装置 | |
| JPH073440B2 (ja) | 信号検出装置 | |
| JPH0338774B2 (ja) | ||
| US7068087B2 (en) | Method and apparatus for an improved timer circuit and pulse width detection | |
| JPS62251674A (ja) | 周波数異常検出回路 | |
| JP2723835B2 (ja) | 同期信号の極性判別回路 | |
| EP0246355A2 (en) | Error and calibration pulse generator | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPS6213016Y2 (ja) | ||
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| US6072338A (en) | Method of and device for determining pulse width | |
| JP3132611B2 (ja) | トリガ回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| SU1305626A1 (ru) | Дискриминатор совпадений нониусного измерител временных интервалов | |
| JPH04274613A (ja) | チャタリング除去回路 | |
| JPS61181217A (ja) | 信号遅延装置 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| SU1198448A1 (ru) | Устройство для измерения нестабильности временных интервалов | |
| JPH0256853B2 (ja) | ||
| SU1160587A1 (ru) | Устройство дл логического детектировани радиоимпульсов | |
| KR100396788B1 (ko) | 주파수 검출회로 | |
| JPH02222321A (ja) | パルス列検出回路 | |
| JPH0222567A (ja) | デューティ検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |