JPH08271869A - Production of liquid crystal display panel - Google Patents
Production of liquid crystal display panelInfo
- Publication number
- JPH08271869A JPH08271869A JP7327295A JP7327295A JPH08271869A JP H08271869 A JPH08271869 A JP H08271869A JP 7327295 A JP7327295 A JP 7327295A JP 7327295 A JP7327295 A JP 7327295A JP H08271869 A JPH08271869 A JP H08271869A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- transparent substrate
- display region
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はガラス基板や有機フィル
ム等の上に形成した透明導電層上に更に無電解めっきに
よりめっき層を被覆した液晶表示パネルの製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a liquid crystal display panel in which a transparent conductive layer formed on a glass substrate, an organic film or the like is further coated with a plating layer by electroless plating.
【０００２】[0002]
【従来の技術】近年、ガラス基板の上に駆動用半導体素
子を搭載したＣＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ、チッ
プ・オン・グラス）方式の液晶モジュールが提案され、
すでに実用化されている。2. Description of the Related Art Recently, a COG (Chip On Glass) type liquid crystal module in which a driving semiconductor element is mounted on a glass substrate has been proposed.
It has already been put to practical use.
【０００３】ＣＯＧ方式の液晶モジュールによれば、イ
ンジウム・スズ・オキサイド（略してＩＴＯと称する）
を透明導電材として用いて、透明導電層を形成している
が、そのＩＴＯ自体の抵抗値が大きくなるために（シー
ト抵抗：１０〜２００Ω／□）、駆動用半導体素子を駆
動させるだけの十分なる電流量を確保することができな
かった。According to the COG type liquid crystal module, indium tin oxide (abbreviated as ITO) is used.
Is used as a transparent conductive material to form a transparent conductive layer, but since the resistance value of ITO itself becomes large (sheet resistance: 10 to 200 Ω / □), it is sufficient to drive the driving semiconductor element. Could not be secured.
【０００４】そこで、ＩＴＯ透明導電層の上にＮｉ−Ｐ
系もしくはＮｉ−Ｂ系等のめっき膜およびそれらを組み
合わせた膜の上にＡｕ等の貴金属を蒸着法やスパッタ法
もしくは無電解めっき法等により形成する構造が提案さ
れ、これによって配線抵抗を下げることがおこなわれて
いる（特公平３−６４８６９号、特開昭６３−２５５３
７７号参照）。そして、上記成膜法のうち、選択的に成
膜でき、かつ製造コストが低減できる無電解めっき法を
採用する傾向にある。Therefore, Ni-P is formed on the ITO transparent conductive layer.
A structure has been proposed in which a precious metal such as Au is formed by a vapor deposition method, a sputtering method, an electroless plating method, or the like on a plated film of Ni-based or Ni-B-based and a combination thereof, thereby reducing wiring resistance. (Japanese Patent Publication No. 3-64869, Japanese Patent Laid-Open No. 63-2553).
77). Among the above film forming methods, there is a tendency to adopt an electroless plating method which can selectively form a film and can reduce the manufacturing cost.
【０００５】また、ＣＯＧ方式液晶モジュールにおい
て、上記無電解めっき法をおこなう場合には、（１）２
枚のガラス基板の貼り合わせ前の段階の各ガラス基板
（ウェハー）に対してめっきする方法、あるいは（２）
２枚のガラス基板を貼り合わせした後（液晶セル）にめ
っきする方法、とがあるが、生産効率や工程内不良損失
を低減するために、後者（２）の方法を採用する傾向に
ある。Further, in the COG type liquid crystal module, when the above electroless plating method is performed, (1) 2
A method of plating each glass substrate (wafer) before the bonding of the two glass substrates, or (2)
There is a method of plating after bonding two glass substrates (liquid crystal cell), but the latter method (2) tends to be adopted in order to reduce production efficiency and loss of in-process defects.
【０００６】[0006]
【発明が解決しようとする問題点】しかしながら、上記
（２）の方法にしたがって、無電解めっきをおこなった
場合には、ブリッジショートが生じるという問題点があ
る。以下、この問題点を図４により説明する。同図のＡ
とＢはそれぞれ液晶表示パネル１の要部拡大断面図およ
び要部拡大平面図である。２は走査側ガラス基板、３は
信号側ガラス基板であり、両ガラス基板２、３の間にシ
ール部４を介して液晶材５を封入して表示領域６を成し
ている。また、両ガラス基板２、３の各内面には透明電
極パターン７、８を形成し、透明電極パターン８を信号
側ガラス基板３の非表示領域９にまで延在させ、この延
在された透明電極パターン１０上に無電解めっきにより
金属層１１を積層する。金属層１１はたとえばＮｉ−Ｐ
系層とＡｕ層との積層構造である。However, when electroless plating is performed according to the method (2), there is a problem that a bridge short circuit occurs. Hereinafter, this problem will be described with reference to FIG. A in the figure
3A and 3B are an enlarged sectional view and an enlarged plan view of an essential part of the liquid crystal display panel 1, respectively. Reference numeral 2 is a scanning side glass substrate, 3 is a signal side glass substrate, and a liquid crystal material 5 is sealed between both glass substrates 2 and 3 via a seal portion 4 to form a display area 6. Further, transparent electrode patterns 7 and 8 are formed on the inner surfaces of both glass substrates 2 and 3, and the transparent electrode pattern 8 is extended to the non-display area 9 of the signal side glass substrate 3, and the extended transparent pattern is formed. A metal layer 11 is laminated on the electrode pattern 10 by electroless plating. The metal layer 11 is, for example, Ni-P.
This is a laminated structure of a system layer and an Au layer.
【０００７】しかしながら、上記構成の液晶表示パネル
１によれば、走査側ガラス基板２と信号側ガラス基板３
との隙間ｓにめっき液が侵入して、滞留し、同図Ｂに示
すように各金属層１１間にコロイド状のＡｕが発生し、
その後、これが乾燥されることによって粉状のＡｕから
成る金属層１１ａができ、そして、各金属層１１が金属
層１１ａでもって接続された状態となり、これによっ
て、所謂、ブリッジショートが生じるという問題点があ
る。However, according to the liquid crystal display panel 1 having the above configuration, the scanning side glass substrate 2 and the signal side glass substrate 3 are provided.
The plating solution invades and stays in the gap s between and, colloidal Au is generated between the metal layers 11 as shown in FIG.
After that, by drying this, a metal layer 11a made of powdered Au is formed, and each metal layer 11 is connected by the metal layer 11a, which causes so-called bridge short circuit. There is.
【０００８】上記問題点を解決するため、隙間ｓに樹脂
やレジストを塗布して、めっき液が侵入しないようにし
たマスキング技術が提案されているが、このマスキング
技術によれば、塗布工程およびその樹脂等の除去工程が
付加され、更に設備が増すことで、製造コストが高くな
るという問題点があった。In order to solve the above problems, a masking technique has been proposed in which a resin or a resist is applied to the gap s to prevent the plating solution from entering. According to this masking technique, the applying process and its There is a problem that the manufacturing cost is increased due to the addition of a resin removing step and the increase in equipment.
【０００９】したがって、本発明は上記事情に鑑みて完
成されたものであって、その目的は液晶セルに樹脂やレ
ジストを塗布するマスキング技術を用いることなく、ブ
リッジショートを生じなくして、無電解めっきにおける
製造歩留りを改善し、これによって製造コストを低減さ
せることにある。Therefore, the present invention has been completed in view of the above circumstances, and an object thereof is to use electroless plating without using a masking technique for applying a resin or a resist to a liquid crystal cell without causing a bridge short. To improve the manufacturing yield and thereby reduce the manufacturing cost.
【００１０】[0010]
【問題点を解決するための手段】本発明の液晶表示パネ
ルの製造方法は、順次下記Ａ工程〜Ｇ工程から成ること
を特徴とする。A method of manufacturing a liquid crystal display panel according to the present invention is characterized by comprising the following steps A to G in sequence.
【００１１】Ａ工程：一方の透明基板上と他方の透明基
板上に透明電極パターンを形成して正方形もしくは矩形
状の表示領域を設けるとともに、一方の透明基板の非表
示領域の透明電極パターン上に無電解めっきによりＮｉ
めっき層を設ける。Step A: A transparent electrode pattern is formed on one transparent substrate and the other transparent substrate to provide a square or rectangular display region, and on the transparent electrode pattern in the non-display region of one transparent substrate. Ni by electroless plating
Provide a plating layer.
【００１２】Ｂ工程：一方の透明基板の表示領域の透明
電極パターン上および非表示領域のＮｉめっき層上の一
部にまで延在するように配向膜を形成し、他方の透明基
板の表示領域の透明電極パターン上に配向膜を形成す
る。Step B: An alignment film is formed so as to extend on the transparent electrode pattern in the display area of one transparent substrate and a part of the Ni plating layer in the non-display area, and the display area of the other transparent substrate. An alignment film is formed on the transparent electrode pattern.
【００１３】Ｃ工程：一方の透明基板と他方の透明基板
との各表示領域上にある配向膜の表面をラビング処理す
る。Step C: The surface of the alignment film on each display area of one transparent substrate and the other transparent substrate is rubbed.
【００１４】Ｄ工程：一方の透明基板と他方の透明基板
とを表示領域の周囲にそって配した接着用樹脂から成る
シール部材を介して貼り合わせて空セルを形成する。Ｅ
工程：空セルにおける２枚の透明基板間の表示領域内に
液晶材を注入して液晶セルを形成する。Step D: One transparent substrate and the other transparent substrate are bonded together via a sealing member made of an adhesive resin arranged along the periphery of the display area to form an empty cell. E
Step: A liquid crystal material is injected into a display region between two transparent substrates in an empty cell to form a liquid crystal cell.
【００１５】Ｆ工程：液晶セルにおける一方の透明基板
上の非表示領域にて露出されたＮｉめっき層上に無電解
めっきによりＡｕめっき層を設ける。Step F: An Au plating layer is provided by electroless plating on the Ni plating layer exposed in the non-display area on one transparent substrate in the liquid crystal cell.
【００１６】Ｇ工程：一方の透明基板のＡｕめっき層上
に駆動用半導体素子を搭載し、該駆動用半導体素子の端
子とＡｕめっき層との間を電気的に接続する。Step G: A driving semiconductor element is mounted on the Au plating layer of one transparent substrate, and the terminals of the driving semiconductor element and the Au plating layer are electrically connected.
【００１７】[0017]
【実施例】以下、本発明を図１〜図３により詳述する。
図１と図２はＣＯＧ方式の液晶表示パネルの駆動用半導
体素子を搭載する前の構成を示し、これを液晶セルを称
する。図１はこの液晶セル１２の正面図であり、図２は
図１に示す切断面線Ｘ−Ｘによる断面図である。図３は
この液晶セル１２の要部拡大断面図である。The present invention will be described in detail below with reference to FIGS.
1 and 2 show a configuration before mounting a driving semiconductor element of a COG type liquid crystal display panel, which is referred to as a liquid crystal cell. FIG. 1 is a front view of the liquid crystal cell 12, and FIG. 2 is a cross-sectional view taken along the section line XX shown in FIG. FIG. 3 is an enlarged cross-sectional view of the main part of the liquid crystal cell 12.
【００１８】まず、図１と図２の液晶セル１２によれ
ば、前記一方の透明基板としての（信号側）ガラス基板
１３と前記他方の透明基板としての（走査側）ガラス基
板１４とをシール部１５でもって貼り合わせた構造であ
り、そのシール部１５によって囲まれた内部領域に液晶
材Ｌが封入され、表示領域１６をなす。各ガラス基板１
３、１４のそれぞれの内主面に前記透明電極パターンと
してのＩＴＯ透明電極１７、１８（膜厚：２０００Å、
シート抵抗：３０Ω／□）が配列されている。これらＩ
ＴＯ透明電極１７、１８は相互に直交するように配列
し、その上に配向膜（図示せず）を形成し、更にこの配
向膜の表面をラビング処理して液晶分子の向きを所定の
方向に設定する。First, according to the liquid crystal cell 12 of FIGS. 1 and 2, the (signal side) glass substrate 13 as the one transparent substrate and the (scanning side) glass substrate 14 as the other transparent substrate are sealed. The display portion 16 has a structure in which the liquid crystal material L is sealed in the inner region surrounded by the seal portion 15 by the portion 15 bonded together. Each glass substrate 1
The ITO transparent electrodes 17 and 18 (film thickness: 2000Å, as the transparent electrode pattern) are formed on the inner main surfaces of 3 and 14, respectively.
Sheet resistance: 30Ω / □) is arranged. These I
The TO transparent electrodes 17 and 18 are arranged so as to be orthogonal to each other, an alignment film (not shown) is formed thereon, and the surface of the alignment film is rubbed to direct the liquid crystal molecules in a predetermined direction. Set.
【００１９】また、図３によれば、ガラス基板１３の非
表示領域１９のＩＴＯ透明電極１７上にはＮｉ−Ｐ層２
０（膜厚：０．５〜１．０μｍ）とＡｕ層２１（膜厚：
０．２〜１．５μｍ）とが順次積層され、このＮｉ−Ｐ
層２０上のＡｕ層２１が積層されていない領域上にま
で、上記配向膜２２を延在させる。この延在した配向膜
２２は走査側ガラス基板１４２と信号側ガラス基板１３
との隙間ｓよりも更に外側にまで延在させる。Further, according to FIG. 3, the Ni-P layer 2 is formed on the ITO transparent electrode 17 in the non-display area 19 of the glass substrate 13.
0 (film thickness: 0.5 to 1.0 μm) and Au layer 21 (film thickness:
0.2-1.5 μm) are sequentially laminated, and the Ni-P
The alignment film 22 is extended to a region on the layer 20 where the Au layer 21 is not laminated. The extended alignment film 22 is formed on the scanning side glass substrate 142 and the signal side glass substrate 13.
It is made to extend further outside than the gap s between and.
【００２０】次に液晶セル１２を作製する工程を詳述す
る。Ａ工程 ：ガラス基板１４の一主面上にスパッタリングも
しくは蒸着によりＩＴＯ膜（厚み５００〜３，０００
Å）を形成し、フォトエッチングにより正方形もしくは
矩形状の表示領域１６に複数のＩＴＯ透明電極１８をラ
イン状に配列する。なお、図示しないが、ガラス基板１
４のＩＴＯ透明電極１８をガラス基板１３上に導電する
ための銀ペーストを塗布する。Next, the process of producing the liquid crystal cell 12 will be described in detail. Step A : An ITO film (thickness 500 to 3,000) is formed on one main surface of the glass substrate 14 by sputtering or vapor deposition.
Å) is formed and a plurality of ITO transparent electrodes 18 are linearly arranged in the square or rectangular display region 16 by photoetching. Although not shown, the glass substrate 1
A silver paste for conducting the ITO transparent electrode 18 of No. 4 on the glass substrate 13 is applied.
【００２１】他方、ガラス基板１３の一主面上にもＩＴ
Ｏ膜を形成し、フォトエッチングにより表示領域１６に
複数のＩＴＯ透明電極１７をライン状に配列するととも
に、このＩＴＯ透明電極１７をガラス基板１３の非表示
領域にまで延在させる。その後にＩＴＯ透明電極１７の
全体にわたって無電解めっきによりＮｉ−Ｐ層（厚み
０．３〜１．０μｍ）を設け、次いで表示領域１６上の
Ｎｉ−Ｐ層をエッチングにより除去し、図３に示す通
り、非表示領域１９のＩＴＯ透明電極１７上にＮｉ−Ｐ
層２０を設ける。On the other hand, the IT is also formed on one main surface of the glass substrate 13.
An O film is formed and a plurality of ITO transparent electrodes 17 are linearly arranged in the display region 16 by photoetching, and the ITO transparent electrodes 17 are extended to the non-display region of the glass substrate 13. Thereafter, a Ni-P layer (thickness: 0.3 to 1.0 μm) is provided by electroless plating over the entire ITO transparent electrode 17, and then the Ni-P layer on the display region 16 is removed by etching, as shown in FIG. , The Ni-P on the ITO transparent electrode 17 in the non-display area 19
The layer 20 is provided.
【００２２】その後、オーブンを用いて１７０〜２５０
℃の温度でもって約１時間加熱することで、Ｎｉ−Ｐ層
の密着力を高める。なお、この加熱は後工程において配
向膜を固化する際の加熱処理と兼ねてもよい。Then, using an oven, 170 to 250
By heating at a temperature of ℃ for about 1 hour, the adhesion of the Ni-P layer is enhanced. Note that this heating may also serve as a heat treatment when the alignment film is solidified in a later step.
【００２３】Ｂ工程：ガラス基板１３、１４の各表示領
域１６の透明電極パターン１７、１８上に配向膜を形成
し、更にガラス基板１３上の非表示領域１９のＮｉ−Ｐ
層２０上の一部にまで延在するように配向膜２２を塗布
し、そして加熱固化する。 Step B : An alignment film is formed on the transparent electrode patterns 17 and 18 in each display region 16 of the glass substrates 13 and 14, and Ni-P in the non-display region 19 on the glass substrate 13 is further formed.
The alignment film 22 is applied so as to extend to a part of the layer 20, and is heated and solidified.
【００２４】Ｃ工程：ガラス基板１３、１４の各表示領
域１６上にある配向膜の表面をラビング処理する。 Step C : The surface of the alignment film on each display region 16 of the glass substrates 13 and 14 is rubbed.
【００２５】Ｄ工程：各ガラス基板１３、１４を各ＩＴ
Ｏ透明電極ライン１７、１８が交差するように、かつ対
向するように配置し、次いで表示領域１６の周囲をシー
ル部１５を介して貼り合わせて空セルを形成する。 Process D : Each glass substrate 13 and 14 is connected to each IT
The O transparent electrode lines 17 and 18 are arranged so as to cross each other and face each other, and then the periphery of the display region 16 is pasted through the seal portion 15 to form an empty cell.
【００２６】Ｅ工程：この空セルにおいて、表示領域１
６内に液晶材Ｌを注入して液晶セルを形成する。なお、
本工程後に点灯検査をおこなって不良品を除くことがで
きる。 Process E : In this empty cell, display area 1
A liquid crystal material L is injected into 6 to form a liquid crystal cell. In addition,
A lighting inspection can be performed after this process to remove defective products.
【００２７】Ｆ工程：液晶セルにおけるガラス基板１３
上の非表示領域１９にて露出されたＮｉ−Ｐ層２０上に
無電解めっきによりＡｕ層２１を設ける。 Step F : the glass substrate 13 in the liquid crystal cell
An Au layer 21 is provided by electroless plating on the Ni-P layer 20 exposed in the upper non-display area 19.
【００２８】ただし、上記Ａｕ層２１が置換Ａｕめっき
層と厚付けＡｕめっき層とを順次積層した構成である場
合には、置換Ａｕめっき層は、その下地にあるＮｉ−Ｐ
層２０との置換反応によりＡｕが析出することで形成さ
れるものであって、通常、膜厚０．１μｍ以下である。
また、厚付けＡｕめっき層は自己触媒タイプであって、
置換Ａｕめっき層の上に自己触媒作用によりＡｕが析出
することで形成されるものであり、これによって、その
膜厚を大きくすることができるとともに、配線抵抗が小
さくできる。However, when the Au layer 21 has a structure in which a replacement Au plating layer and a thickening Au plating layer are sequentially laminated, the replacement Au plating layer is a Ni-P underlying layer.
It is formed by depositing Au by a substitution reaction with the layer 20, and usually has a film thickness of 0.1 μm or less.
In addition, the thick Au plating layer is an autocatalytic type,
It is formed by depositing Au on the substitutional Au plating layer by an autocatalytic action, whereby the film thickness can be increased and the wiring resistance can be reduced.
【００２９】Ｇ工程：ガラス基板１３上のＡｕ層２１上
に駆動用半導体素子（図示せず）を搭載し、更にこの駆
動用半導体素子の端子をＡｕ層２１の電極部とワイヤボ
ンディングする。 Step G : A driving semiconductor element (not shown) is mounted on the Au layer 21 on the glass substrate 13, and the terminal of this driving semiconductor element is wire-bonded to the electrode portion of the Au layer 21.
【００３０】かくして、上記一連の工程により液晶セル
１２に駆動用半導体素子を搭載したＣＯＧ方式の液晶表
示パネルが形成でき、このような液晶表示パネルの製造
方法によれば、液晶セル１２に樹脂やレジストを塗布す
るマスキング技術を用いることなく、ブリッジショート
を生じなくして、無電解めっきにおける製造歩留りを改
善し、これによって製造コストを低減できた。Thus, a COG type liquid crystal display panel in which a driving semiconductor element is mounted on the liquid crystal cell 12 can be formed by the above series of steps. According to such a liquid crystal display panel manufacturing method, resin or Without using a masking technique for applying a resist, a bridge short circuit did not occur, and the production yield in electroless plating was improved, which reduced the production cost.
【００３１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。The present invention is not limited to the above embodiments, and various modifications and improvements may be made without departing from the scope of the present invention.
【００３２】たとえば、上記実施例のＡ工程によれば、
ガラス基板１３にエッチングによりＩＴＯ透明電極１７
をライン状配列した後に、そのＩＴＯ透明電極１７の全
体にわたってＮｉ−Ｐ層を設け、その後に表示領域１６
上のＮｉ−Ｐ層をエッチングにより除去したが、その他
にガラス基板１３上にＩＴＯ層とＮｉ−Ｐ層とを全面に
わたって形成した後に、エッチングによりパターニング
してもよい。あるいは上記実施例によれば、Ｎｉ−Ｐ層
１９に代えてＮｉ−Ｂ層、Ｎｉ−Ｃｏ−Ｐ層、Ｎｉ−Ｃ
ｕ−Ｐ層、Ｎｉ−Ｃｒ−Ｐ層、Ｎｉ−Ｆｅ−Ｐ層、Ｎｉ
−Ｃｏ−Ｃｒ−Ｐ層等を形成してもよい。For example, according to the step A of the above embodiment,
The ITO transparent electrode 17 is formed on the glass substrate 13 by etching.
Are arranged in a line, a Ni-P layer is provided over the entire ITO transparent electrode 17, and then the display area 16 is formed.
Although the upper Ni-P layer is removed by etching, the ITO layer and the Ni-P layer may be formed over the entire surface of the glass substrate 13 and then patterned by etching. Alternatively, according to the above embodiment, instead of the Ni-P layer 19, a Ni-B layer, a Ni-Co-P layer, a Ni-C layer is used.
u-P layer, Ni-Cr-P layer, Ni-Fe-P layer, Ni
A -Co-Cr-P layer or the like may be formed.
【００３３】[0033]
【発明の効果】以上のように、本発明によれば、Ｂ工程
において、一方の透明基板の非表示領域のＮｉめっき層
上の一部にまで延在するように配向膜を形成し、これに
よってブリッジショートの要因が除かれる。したがっ
て、液晶セルに樹脂やレジストを塗布するマスキング技
術を用いなくとも、無電解めっきにおける製造歩留りが
改善され、これによって製造コストが低減できた。As described above, according to the present invention, in the step B, the alignment film is formed so as to extend to a part of the Ni plating layer in the non-display area of one of the transparent substrates. This eliminates the cause of bridge short. Therefore, the production yield in electroless plating was improved without using a masking technique for applying a resin or a resist to the liquid crystal cell, and thus the production cost could be reduced.
【図１】実施例の液晶セルの正面図である。FIG. 1 is a front view of a liquid crystal cell of an example.
【図２】図１の液晶セルにおける切断面線Ｘ−Ｘによる
断面図である。2 is a cross-sectional view taken along a section line XX in the liquid crystal cell of FIG.
【図３】実施例の液晶セルの要部拡大図である。FIG. 3 is an enlarged view of a main part of the liquid crystal cell of the example.
【図４】Ａは従来の液晶表示パネルの要部拡大断面図で
あり、Ｂはその要部拡大平面図である。FIG. 4A is an enlarged cross-sectional view of a main part of a conventional liquid crystal display panel, and B is an enlarged plan view of the main part.
１２ 液晶セル １３、１４ ガラス基板 １５ シール部 １６ 表示領域 １７、１８ ＩＴＯ透明電極 ２０ Ｎｉ−Ｐ層 ２１ Ａｕ層 ２２ 配向膜 12 Liquid crystal cell 13, 14 Glass substrate 15 Seal part 16 Display area 17, 18 ITO transparent electrode 20 Ni-P layer 21 Au layer 22 Alignment film
Claims (1)
示パネルの製造方法。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設けるとともに、一方の透明基板の非表示領域の透明
電極パターン上に無電解めっきによりＮｉめっき層を設
ける。 Ｂ工程：一方の透明基板の表示領域の透明電極パターン
上および非表示領域のＮｉめっき層上の一部にまで延在
するように配向膜を形成し、他方の透明基板の表示領域
の透明電極パターン上に配向膜を形成する。 Ｃ工程：一方の透明基板と他方の透明基板との各表示領
域上にある配向膜の表面をラビング処理する。 Ｄ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｅ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｆ工程：液晶セルにおける一方の透明基板上の非表示領
域にて露出されたＮｉめっき層上に無電解めっきにより
Ａｕめっき層を設ける。 Ｇ工程：一方の透明基板のＡｕめっき層上に駆動用半導
体素子を搭載し、該駆動用半導体素子の端子とＡｕめっ
き層との間を電気的に接続する。1. A method of manufacturing a liquid crystal display panel, which comprises the following steps A to G in sequence. Step A: A transparent electrode pattern is formed on one transparent substrate and the other transparent substrate to provide a square or rectangular display region, and electroless plating is performed on the transparent electrode pattern in the non-display region of one transparent substrate. To provide a Ni plating layer. Step B: An alignment film is formed so as to extend to a part of the transparent electrode pattern in the display area of one transparent substrate and the Ni plating layer in the non-display area, and the transparent electrode in the display area of the other transparent substrate. An alignment film is formed on the pattern. Step C: The surface of the alignment film on each display area of the one transparent substrate and the other transparent substrate is rubbed. Step D: One transparent substrate and the other transparent substrate are bonded together via a sealing member made of an adhesive resin arranged along the periphery of the display area to form an empty cell. Step E: A liquid crystal material is injected into a display region between two transparent substrates in an empty cell to form a liquid crystal cell. Step F: An Au plating layer is provided by electroless plating on the Ni plating layer exposed in the non-display area on one transparent substrate in the liquid crystal cell. Step G: A driving semiconductor element is mounted on the Au plating layer of one transparent substrate, and the terminals of the driving semiconductor element and the Au plating layer are electrically connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7327295A JPH08271869A (en) | 1995-03-30 | 1995-03-30 | Production of liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7327295A JPH08271869A (en) | 1995-03-30 | 1995-03-30 | Production of liquid crystal display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08271869A true JPH08271869A (en) | 1996-10-18 |
Family
ID=13513366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7327295A Pending JPH08271869A (en) | 1995-03-30 | 1995-03-30 | Production of liquid crystal display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08271869A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838980A2 (en) * | 1996-10-25 | 1998-04-29 | Canon Kabushiki Kaisha | Glass circuit substrate and fabrication method thereof |
| EP0884934A2 (en) * | 1997-06-10 | 1998-12-16 | Canon Kabushiki Kaisha | Substrate and method for producing it |
| JPH11330652A (en) * | 1997-06-10 | 1999-11-30 | Canon Inc | Board and manufacture thereof |
-
1995
- 1995-03-30 JP JP7327295A patent/JPH08271869A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838980A2 (en) * | 1996-10-25 | 1998-04-29 | Canon Kabushiki Kaisha | Glass circuit substrate and fabrication method thereof |
| EP0838980A3 (en) * | 1996-10-25 | 1999-04-28 | Canon Kabushiki Kaisha | Glass circuit substrate and fabrication method thereof |
| US6156413A (en) * | 1996-10-25 | 2000-12-05 | Canon Kabushiki Kaisha | Glass circuit substrate and fabrication method thereof |
| EP0884934A2 (en) * | 1997-06-10 | 1998-12-16 | Canon Kabushiki Kaisha | Substrate and method for producing it |
| JPH11330652A (en) * | 1997-06-10 | 1999-11-30 | Canon Inc | Board and manufacture thereof |
| EP0884934A3 (en) * | 1997-06-10 | 2000-03-15 | Canon Kabushiki Kaisha | Substrate and method for producing it |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06118441A (en) | Display cell | |
| JPH08250745A (en) | Display device | |
| JP2000221515A (en) | Liquid crystal display element | |
| JP3480697B2 (en) | Method of manufacturing COG type liquid crystal display device | |
| JPH08271869A (en) | Production of liquid crystal display panel | |
| JP3445402B2 (en) | Thin film transistor, method of manufacturing the same, active matrix substrate and method of manufacturing the same | |
| JP3006985B2 (en) | Display substrate and its mounting structure | |
| JPH08320501A (en) | Production of liquid crystal display panel | |
| JPH08201831A (en) | Manufacture of liquid crystal display element | |
| JPH08234152A (en) | Production of liquid crystal display panel | |
| JP2001264794A (en) | Method for manufacturing liquid crystal display device | |
| JPH0862591A (en) | Film liquid crystal panel and base substrate used for production thereof, active matrix substrate and production of film liquid crystal panel | |
| JPH1115009A (en) | Manufacture of display device | |
| JPH1115008A (en) | Method for plating display panel | |
| JPH02287433A (en) | Liquid crystal display device | |
| JPH08179338A (en) | Method for plating liquid crystal display panel | |
| JPH08144062A (en) | Plating of transparent conductive film | |
| JPH11249124A (en) | Production of liquid crystal display panel | |
| JP3016888B2 (en) | Liquid crystal display | |
| JPH02259728A (en) | Liquid crystal display device | |
| JP2001109392A (en) | Production method of device | |
| JPH0611723A (en) | Method for forming conductor in terminal part of liquid crystal display element | |
| JPH11337979A (en) | Manufacture of liquid crystal display device | |
| JPH0611722A (en) | Method for forming conductor in terminal part of liquid crystal display element | |
| JPH0398082A (en) | Liquid crystal display panel |