JPH08201831A - Manufacture of liquid crystal display element - Google Patents

Manufacture of liquid crystal display element

Info

Publication number
JPH08201831A
JPH08201831A JP1256195A JP1256195A JPH08201831A JP H08201831 A JPH08201831 A JP H08201831A JP 1256195 A JP1256195 A JP 1256195A JP 1256195 A JP1256195 A JP 1256195A JP H08201831 A JPH08201831 A JP H08201831A
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
display area
plating
transparent electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1256195A
Other languages
Japanese (ja)
Inventor
Hidetaka Sonohata
秀隆 園畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1256195A priority Critical patent/JPH08201831A/en
Publication of JPH08201831A publication Critical patent/JPH08201831A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE: To prevent damage to a liquid crystal cell and improve the adhesion of a plating layer. CONSTITUTION: The manufacture of a liquid crystal panel consists of the following steps A through G in sequence: the step A is to provide a display area by forming an ITO transparent electrode 7 on a glass substrate 3, the step B is to provide a display area by forming an ITO transparent electrode 6 on a glass substrate 2 and provide a Ni-P layer 8 by applying electroless plating to a transparent electrode pattern in a non-display area, the step C is to heat the Ni-P layer 8 of the glass substrate 2 at 170-250 deg.C, the step D is to form orientation films in the respective display areas on the glass substrates 2, 3 and give rubbing treatment to the surfaces of the orientation films, the step E is to paste the glass substrates 2, 3 together via sealing member 4 along the periphery of the display area, the step F is to fill liquid crystal material into the display area and the step G is to form an Au layer 9 on the Ni-P layer 8 of the ITO transparent electrode 6 in the non-display area on the glass substrate 2 with electroless plating.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はガラス基板や有機フィル
ム等の上に形成した透明導電膜上に更に無電解めっきに
よりめっき層を被覆した液晶表示素子の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a liquid crystal display element in which a transparent conductive film formed on a glass substrate, an organic film or the like is further coated with a plating layer by electroless plating.

【0002】[0002]

【従来の技術】近年、ガラス基板の上に駆動用半導体素
子を搭載したCOG(Chip OnGlass、チッ
プ・オン・グラス)方式の液晶モジュールが提案され、
すでに実用化されている。
2. Description of the Related Art Recently, a COG (Chip On Glass) type liquid crystal module in which a driving semiconductor element is mounted on a glass substrate has been proposed.
It has already been put to practical use.

【0003】COG方式の液晶モジュールによれば、イ
ンジウム・スズ・オキサイド(略してITOと称する)
を透明導電材として用いて、透明電極や透明配線を形成
しているが、そのITO自体の抵抗値が大きくなるため
に(シート抵抗:10〜200Ω/□)、駆動用半導体
素子を駆動させるだけの十分なる電流量を確保すること
ができなかった。
According to the COG type liquid crystal module, indium tin oxide (abbreviated as ITO) is used.
Is used as a transparent conductive material to form a transparent electrode or a transparent wiring, but since the resistance value of ITO itself becomes large (sheet resistance: 10 to 200 Ω / □), only the driving semiconductor element is driven. It was not possible to secure a sufficient amount of current.

【0004】そこで、上記ITO透明導電層の上にCr
層とAl層との積層、Cr層やAu層との積層あるいは
Ni層やAu層との積層を蒸着法やスパッタ法もしくは
無電解めっき法等により形成して、その配線抵抗を下げ
ることが行われている。就中、選択的に成膜でき、かつ
製造コストが低減できる無電解めっき法を採用する傾向
にある。
Therefore, Cr is formed on the ITO transparent conductive layer.
Layer and Al layer, Cr layer or Au layer, or Ni layer or Au layer is formed by a vapor deposition method, a sputtering method, an electroless plating method or the like to reduce the wiring resistance. It is being appreciated. Above all, there is a tendency to adopt an electroless plating method capable of selectively forming a film and reducing the manufacturing cost.

【0005】また、上記めっき積層構造としては、Ni
−P系もしくはNi−B系等のめっき膜およびそれらを
組み合わせた膜の上にAu等の貴金属を形成する構造も
提案されている(特公平3−64869号、特開昭63
−255377号参照)。
Further, as the plating laminated structure, Ni is used.
A structure in which a noble metal such as Au is formed on a -P-based or Ni-B-based plating film and a combination thereof is also proposed (Japanese Patent Publication No. 3-64869, JP-A-63-63869).
-255377).

【0006】ところで、COG方式液晶モジュールにお
いて、上記無電解めっき法を行う場合には、(1)2枚
のガラス基板の貼り合わせ前の段階の各ガラス基板(ウ
ェハー)に対してめっきする方法、あるいは(2)2枚
のガラス基板を貼り合わせした後(液晶セル)にめっき
する方法、とがあるが、生産効率や工程内不良損失を低
減するために、後者(2)の方法が望ましい。
In the COG type liquid crystal module, when the above electroless plating method is carried out, (1) a method of plating each glass substrate (wafer) before the bonding of two glass substrates, Alternatively, there is (2) a method of plating after bonding two glass substrates (liquid crystal cell), but the latter method (2) is preferable in order to reduce production efficiency and in-process defect loss.

【0007】また、(1)および(2)のいずれの方法
にせよ、めっき層の密着性を高めるためには、170〜
250℃にまで高温加熱処理する必要がある。すなわ
ち、特公平3−64869号等により提案されているめ
っき積層構造である場合には、前処理、触媒付与、Ni
めっき、Auめっきという各工程を経ることで、めっき
が行われるが、そのNiめっき工程と、Auめっき工程
との間に、オーブン等により170〜250℃で加熱す
ることで、めっき層のITO透明導電層に対する密着性
を高めることができる。
In order to improve the adhesion of the plating layer, 170 to 70% by any of the methods (1) and (2)
It is necessary to perform high-temperature heat treatment up to 250 ° C. That is, in the case of the plating laminated structure proposed by Japanese Patent Publication No. 3-64869, pretreatment, catalyst addition, Ni
The plating is performed by passing through the steps of plating and Au plating, and the ITO of the plating layer is transparent by heating at 170 to 250 ° C. in an oven or the like between the Ni plating step and the Au plating step. Adhesion to the conductive layer can be improved.

【0008】[0008]

【発明が解決しようとする問題点】しかしながら、上記
めっき法によれば、170〜250℃という加熱温度で
は、液晶セルにダメージを与えるという問題点がある。
However, the above-mentioned plating method has a problem that the liquid crystal cell is damaged at a heating temperature of 170 to 250 ° C.

【0009】したがって、本発明の目的はめっき層の密
着性を高めるための加熱処理に伴うダメージをなくし、
これによって高性能かつ高信頼性の液晶表示素子の製造
方法を提供することにある。
Therefore, an object of the present invention is to eliminate damage caused by heat treatment for improving the adhesion of the plating layer,
Accordingly, it is to provide a method of manufacturing a liquid crystal display device having high performance and high reliability.

【0010】[0010]

【問題点を解決するための手段】本発明の液晶表示素子
の製造方法は、下記A工程〜G工程を含むことを特徴と
する。 A工程:一方の透明基板上に透明電極パターンを形成す
ることで正方形もしくは矩形状の表示領域を設ける。 B工程:他方の透明基板上に透明電極パターンを形成す
ることで正方形もしくは矩形状の表示領域を設け、かつ
非表示領域の透明電極パターン上に無電解めっきにより
第1のめっき層を設ける。 C工程:前記他方の透明基板における第1のめっき層に
対して170〜250℃の温度でもって加熱する。 D工程:前記一方の透明基板および他方の透明基板の各
表示領域上に配向膜を形成し、該配向膜の表面をラビン
グ処理する。 E工程:前記一方の透明基板と他方の透明基板とを表示
領域の周囲にそって配した接着用樹脂から成るシール部
材を介して貼り合わせる。 F工程:前記2枚の透明基板間の表示領域内に液晶材を
注入する。 G工程:前記他方の透明基板の非表示領域における透明
電極パターン上第1のめっき層上に第2のめっき層を無
電解めっきによって形成する。
A method of manufacturing a liquid crystal display device according to the present invention is characterized by including the following steps A to G. Step A: A transparent electrode pattern is formed on one transparent substrate to provide a square or rectangular display area. Step B: A square or rectangular display region is provided by forming a transparent electrode pattern on the other transparent substrate, and a first plating layer is provided by electroless plating on the transparent electrode pattern in the non-display region. Step C: The first plated layer on the other transparent substrate is heated at a temperature of 170 to 250 ° C. Step D: An alignment film is formed on each display area of the one transparent substrate and the other transparent substrate, and the surface of the alignment film is rubbed. Step E: The one transparent substrate and the other transparent substrate are attached to each other via a sealing member made of an adhesive resin arranged along the periphery of the display area. Step F: A liquid crystal material is injected into the display area between the two transparent substrates. Step G: A second plating layer is formed by electroless plating on the first plating layer on the transparent electrode pattern in the non-display area of the other transparent substrate.

【0011】[0011]

【実施例】以下、本発明をCOG方式液晶モジュールを
例にとって詳細に説明する。図1と図2は、このCOG
方式液晶モジュールの駆動用半導体素子を搭載する前の
構成であって、通常、これを液晶セルを称する。図1は
液晶セル1の正面図であり、図2は図1に示す切断面線
X−Xによる断面図である。
The present invention will be described in detail below by taking a COG type liquid crystal module as an example. 1 and 2 show this COG
This is a configuration before mounting a driving semiconductor element of a system liquid crystal module, which is generally referred to as a liquid crystal cell. FIG. 1 is a front view of the liquid crystal cell 1, and FIG. 2 is a sectional view taken along the section line XX shown in FIG.

【0012】液晶セル1は、2枚のソーダライムガラス
から成るガラス基板2、3をシール部4でもって貼り合
わせた構造であり、そのシール部4によって囲まれた内
部領域に液晶が封入され、表示領域5をなす。各ガラス
基板2、3のそれぞれの内主面にITO透明電極6、7
(シート抵抗:10Ω/□)が配列されている。これら
ITO透明電極6、7は相互に直交するように配列さ
れ、その上に配向膜(図示せず)を形成し、更にこの配
向膜の表面をラビング処理して液晶分子の向きを所定の
方向に設定する。
The liquid crystal cell 1 has a structure in which two glass substrates 2 and 3 made of soda lime glass are bonded together by a seal portion 4, and liquid crystal is sealed in an inner region surrounded by the seal portion 4. It forms the display area 5. The ITO transparent electrodes 6 and 7 are formed on the inner main surfaces of the glass substrates 2 and 3, respectively.
(Sheet resistance: 10Ω / □) are arranged. The ITO transparent electrodes 6 and 7 are arranged so as to be orthogonal to each other, an alignment film (not shown) is formed on the ITO transparent electrodes 6, and the surface of the alignment film is subjected to a rubbing treatment so that the liquid crystal molecules are oriented in a predetermined direction. Set to.

【0013】また、図3はガラス基板3上の非表示領域
に積層しためっき層であって、8は第1のめっき層であ
るNi−P層であり、9は第2のめっき層であるAu層
である。
Further, FIG. 3 shows a plating layer laminated on the non-display area on the glass substrate 3, 8 is a Ni-P layer which is a first plating layer, and 9 is a second plating layer. It is an Au layer.

【0014】次に上記構成の液晶セル1を作製する工程
を詳述する。A工程はガラス基板3(走査側電極基板)
に関し、B工程とC工程はガラス基板2(信号側電極基
板)に関する。なお、B工程〜C工程とA工程の順序は
入れ替えてもよい。
Next, the process of producing the liquid crystal cell 1 having the above-mentioned structure will be described in detail. Glass substrate 3 (scanning side electrode substrate) in step A
2, the steps B and C relate to the glass substrate 2 (signal side electrode substrate). The order of the steps B to C and the step A may be exchanged.

【0015】A工程:ガラス基板3において、一方主面
上にスパッタリングもしくは蒸着によりITO膜(厚み
500〜3,000Å)を形成し、フォトエッチングに
より正方形もしくは矩形状の表示領域5に複数のITO
透明電極7をライン状に配列する。なお、図示しない
が、ガラス基板3のITO透明電極7をガラス基板2上
に導電するための銀ペーストを塗布する。
Step A: On the glass substrate 3, an ITO film (thickness 500 to 3,000Å) is formed on one main surface by sputtering or vapor deposition, and a plurality of ITO are formed in the square or rectangular display region 5 by photoetching.
The transparent electrodes 7 are arranged in a line. Although not shown, a silver paste for conducting the ITO transparent electrode 7 of the glass substrate 3 on the glass substrate 2 is applied.

【0016】B工程:ガラス基板2の一主面にスパッタ
リングもしくは蒸着によりITO膜(厚み500〜3,
000Å)を形成する。次いでフォトエッチングにより
表示領域5に複数のITO透明電極6をライン状に配列
するとともに、このITO透明電極6をガラス基板2の
非表示領域にまで延在させる。その後にITO透明電極
6の全体にわたって無電解めっきによりNi−P層(厚
み0.3〜1.0μm)を設け、然る後に表示領域5上
のNi−P層をエッチングにより除去する。
Step B: An ITO film (thickness 500 to 3, is formed on one main surface of the glass substrate 2 by sputtering or vapor deposition.
000Å) is formed. Next, a plurality of ITO transparent electrodes 6 are linearly arranged in the display area 5 by photoetching, and the ITO transparent electrodes 6 are extended to the non-display area of the glass substrate 2. After that, a Ni-P layer (thickness: 0.3 to 1.0 μm) is provided by electroless plating over the entire ITO transparent electrode 6, and then the Ni-P layer on the display region 5 is removed by etching.

【0017】C工程:ガラス基板2におけるNi−P層
8に対してオーブンを用いて170〜250℃の温度で
もって約1時間加熱する。
Step C: The Ni-P layer 8 on the glass substrate 2 is heated in an oven at a temperature of 170 to 250 ° C. for about 1 hour.

【0018】D工程:ガラス基板2、3の各表示領域5
上に配向膜(図示せず)を形成し、この配向膜の表面を
ラビング処理する。なお、配向膜を塗布した後に焼成す
るので、この焼成をC工程のオーブン加熱と兼ねてもよ
い。
Step D: each display area 5 on the glass substrates 2 and 3
An alignment film (not shown) is formed on the top, and the surface of this alignment film is rubbed. Since the baking is performed after applying the alignment film, this baking may be combined with the oven heating in the step C.

【0019】E工程:各ガラス基板2、3を各ITO透
明電極ライン6、7が交差するように、かつ対向するよ
うに配置し、次いで表示領域5の周囲をシール部4でも
って封止する。
Step E: The glass substrates 2 and 3 are arranged so that the ITO transparent electrode lines 6 and 7 intersect and face each other, and then the periphery of the display area 5 is sealed with a seal portion 4. .

【0020】F工程:表示領域5内に液晶材を注入す
る。そして、本工程後に点灯検査をおこなって不良品を
除くことができる。
Step F: A liquid crystal material is injected into the display area 5. Then, after this step, a lighting inspection can be performed to remove defective products.

【0021】G工程:ガラス基板2上Ni−P層8上に
無電解めっきによりAu層9を形成する。具体的には、
Ni−P層8の上に無電解めっきによりAu層9(厚み
0.2〜1.5μm)を形成する場合、Au層9は置換
Auめっき層と厚付けAuめっき層とを順次積層したも
のである。置換Auめっき層は、その下地にあるNi−
P層8との置換反応によりAuが析出することで形成さ
れるものであって、通常、膜厚0.1μm以下である。
また、厚付けAuめっき層は自己触媒タイプであって、
置換Auめっき層の上に自己触媒作用によりAuが析出
することで形成されるものであり、これによって、その
膜厚を大きくすることができるとともに、配線抵抗が小
さくできる。
Step G: An Au layer 9 is formed on the Ni-P layer 8 on the glass substrate 2 by electroless plating. In particular,
When the Au layer 9 (thickness 0.2 to 1.5 μm) is formed on the Ni—P layer 8 by electroless plating, the Au layer 9 is formed by sequentially stacking a substitution Au plating layer and a thick Au plating layer. Is. The substitution Au plating layer has a Ni-
It is formed by the precipitation of Au by the substitution reaction with the P layer 8 and usually has a film thickness of 0.1 μm or less.
In addition, the thick Au plating layer is an autocatalytic type,
It is formed by depositing Au on the substitutional Au plating layer by an autocatalytic action, whereby the film thickness can be increased and the wiring resistance can be reduced.

【0022】然る後にガラス基板2上に駆動用半導体素
子を搭載し、更にこの駆動用半導体素子の端子を上記A
u層9の電極部とワイヤボンディングする。かくして、
上記一連の工程によりCOG方式液晶モジュールを作製
することができた。
After that, a driving semiconductor element is mounted on the glass substrate 2, and the terminal of the driving semiconductor element is connected to the above A.
Wire bonding is performed with the electrode portion of the u layer 9. Thus,
A COG type liquid crystal module could be manufactured by the above series of steps.

【0023】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。たとえば、上記実施
例のB工程によれば、ガラス基板2にエッチングにより
ITO透明電極6をライン状配列した後に、そのITO
透明電極6の全体にわたってNi−P層を設け、その後
に表示領域5上のNi−P層をエッチングにより除去し
たが、その他にガラス基板2上にITO層とNi−P層
とを全面にわたって形成した後に、エッチングによりパ
ターニングしてもよい。
The present invention is not limited to the above embodiments, and various modifications and improvements may be made without departing from the scope of the present invention. For example, according to the process B of the above-described embodiment, the ITO transparent electrodes 6 are arranged in a line on the glass substrate 2 by etching, and then the ITO transparent electrodes 6 are formed.
A Ni-P layer was provided on the entire transparent electrode 6, and then the Ni-P layer on the display region 5 was removed by etching. In addition, an ITO layer and a Ni-P layer were formed on the entire surface of the glass substrate 2. After that, patterning may be performed by etching.

【0024】あるいは上記実施例によれば、第1のめっ
き層としてNi−P層を、第2のめっき層としてAu層
を形成したが、それ以外に第1のめっき層としてNi−
B層、Ni−Co−P層、Ni−Cu−P層、Ni−C
r−P層、Ni−Fe−P層、Ni−Co−Cr−P層
等を、第2のめっき層としてAg、Pd、Pt、Rh、
Ru等を形成してもよい。
Alternatively, according to the above-mentioned embodiment, the Ni-P layer is formed as the first plating layer and the Au layer is formed as the second plating layer, but in addition to that, the Ni-P layer is formed as the first plating layer.
B layer, Ni-Co-P layer, Ni-Cu-P layer, Ni-C
The r-P layer, the Ni-Fe-P layer, the Ni-Co-Cr-P layer, etc. are used as the second plating layer for Ag, Pd, Pt, Rh,
Ru or the like may be formed.

【0025】[0025]

【発明の効果】以上のように、本発明によれば、B工程
において、他方の透明基板上に透明電極パターンを形成
することで正方形もしくは矩形状の表示領域を設け、か
つ非表示領域の透明電極パターン上に無電解めっきによ
り第1のめっき層を設け、次いでC工程において、他方
の透明基板における第1のめっき層に対して170〜2
50℃の温度でもって加熱し、これによってめっき層の
透明電極パターンに対する密着性を高めることができ、
これにより、加熱処理に伴う液晶セルのダメージをなく
し、その結果、高性能かつ高信頼性の液晶表示素子が提
供できる。
As described above, according to the present invention, in the step B, a transparent electrode pattern is formed on the other transparent substrate to provide a square or rectangular display region, and a non-display region is transparent. A first plating layer is provided on the electrode pattern by electroless plating, and then in step C, 170 to 2 is applied to the first plating layer on the other transparent substrate.
By heating at a temperature of 50 ° C., the adhesion of the plating layer to the transparent electrode pattern can be increased,
This eliminates damage to the liquid crystal cell due to the heat treatment, and as a result, a high-performance and highly reliable liquid crystal display element can be provided.

【0026】しかも、液晶セルにめっきができるように
なった場合には、液晶セルの組立前にガラス基板上にめ
っきする方法に比べて、良品のみにめっきをすればよ
く、工程内不良損失が抑えられ、これにより、製造効率
が高められ、製造コストが低減できる。
In addition, when the liquid crystal cell can be plated, it suffices to plate only the non-defective product as compared with the method of plating on the glass substrate before assembling the liquid crystal cell, resulting in in-process defect loss. It is suppressed, and thereby, the manufacturing efficiency is increased and the manufacturing cost can be reduced.

【0027】その上、COG方式液晶モジュールのよう
に、ガラス基板上に駆動用半導体素子を搭載し、ワイヤ
ーボンデイングした場合においては、このワイヤーボン
デイングが十分に行われるとともに、たとえば1.5μ
mの厚みのAuめっき層を形成することで、シート抵抗
を0.03〜0.02Ω/□にまで下げ、配線抵抗が顕
著に低下できる。
Moreover, in the case where a driving semiconductor element is mounted on a glass substrate and wire bonding is performed as in a COG type liquid crystal module, this wire bonding is sufficiently performed and, for example, 1.5 μm.
By forming the Au plating layer having a thickness of m, the sheet resistance can be lowered to 0.03 to 0.02 Ω / □, and the wiring resistance can be remarkably reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の液晶セルの正面図である。FIG. 1 is a front view of a liquid crystal cell of an example.

【図2】図1の液晶セルにおける切断面線X−Xによる
断面図である。
2 is a cross-sectional view taken along a section line XX in the liquid crystal cell of FIG.

【図3】実施例の液晶セルの要部拡大図である。FIG. 3 is an enlarged view of a main part of the liquid crystal cell of the example.

【符号の説明】[Explanation of symbols]

1 液晶セル 2、3 ガラス基板 6、7 ITO透明電極 8 Ni−P層 9 Au層 1 Liquid crystal cell 2, 3 Glass substrate 6, 7 ITO transparent electrode 8 Ni-P layer 9 Au layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 下記A工程〜G工程を含む液晶表示素子
の製造方法。 A工程:一方の透明基板上に透明電極パターンを形成す
ることで正方形もしくは矩形状の表示領域を設ける。 B工程:他方の透明基板上に透明電極パターンを形成す
ることで正方形もしくは矩形状の表示領域を設け、かつ
非表示領域の透明電極パターン上に無電解めっきにより
第1のめっき層を設ける。 C工程:前記他方の透明基板における第1のめっき層に
対して170〜250℃の温度でもって加熱する。 D工程:前記一方の透明基板および他方の透明基板の各
表示領域上に配向膜を形成し、該配向膜の表面をラビン
グ処理する。 E工程:前記一方の透明基板と他方の透明基板とを表示
領域の周囲にそって配した接着用樹脂から成るシール部
材を介して貼り合わせる。 F工程:前記2枚の透明基板間の表示領域内に液晶材を
注入する。 G工程:前記他方の透明基板の非表示領域における透明
電極パターン上第1のめっき層上に第2のめっき層を無
電解めっきによって形成する。
1. A method for manufacturing a liquid crystal display device, which includes the following steps A to G: Step A: A transparent electrode pattern is formed on one transparent substrate to provide a square or rectangular display area. Step B: A square or rectangular display region is provided by forming a transparent electrode pattern on the other transparent substrate, and a first plating layer is provided by electroless plating on the transparent electrode pattern in the non-display region. Step C: The first plated layer on the other transparent substrate is heated at a temperature of 170 to 250 ° C. Step D: An alignment film is formed on each display area of the one transparent substrate and the other transparent substrate, and the surface of the alignment film is rubbed. Step E: The one transparent substrate and the other transparent substrate are attached to each other via a sealing member made of an adhesive resin arranged along the periphery of the display area. Step F: A liquid crystal material is injected into the display area between the two transparent substrates. Step G: A second plating layer is formed by electroless plating on the first plating layer on the transparent electrode pattern in the non-display area of the other transparent substrate.
JP1256195A 1995-01-30 1995-01-30 Manufacture of liquid crystal display element Pending JPH08201831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1256195A JPH08201831A (en) 1995-01-30 1995-01-30 Manufacture of liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1256195A JPH08201831A (en) 1995-01-30 1995-01-30 Manufacture of liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH08201831A true JPH08201831A (en) 1996-08-09

Family

ID=11808768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1256195A Pending JPH08201831A (en) 1995-01-30 1995-01-30 Manufacture of liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH08201831A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330652A (en) * 1997-06-10 1999-11-30 Canon Inc Board and manufacture thereof
JP2013136810A (en) * 2011-12-28 2013-07-11 Tekurabo:Kk Method for manufacturing semiconductor component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330652A (en) * 1997-06-10 1999-11-30 Canon Inc Board and manufacture thereof
JP2013136810A (en) * 2011-12-28 2013-07-11 Tekurabo:Kk Method for manufacturing semiconductor component

Similar Documents

Publication Publication Date Title
JPH075479A (en) Production of ferromagnetic liquid crystal element
JPH08250745A (en) Display device
KR100377440B1 (en) Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device
JP2849008B2 (en) Color liquid crystal display
JPH08201831A (en) Manufacture of liquid crystal display element
JPS617624A (en) Formation of amorphous semiconductor layer
JPH08271869A (en) Production of liquid crystal display panel
JPH08240814A (en) Thin-film transistor and its production and active matrix substrate and its production
JPH0862591A (en) Film liquid crystal panel and base substrate used for production thereof, active matrix substrate and production of film liquid crystal panel
JPH08320501A (en) Production of liquid crystal display panel
US20030173106A1 (en) Method for manufacturing transparent conductive panels with a low contact surface impedance
JPH08234152A (en) Production of liquid crystal display panel
JPH1115009A (en) Manufacture of display device
JPH08144062A (en) Plating of transparent conductive film
JPH1115008A (en) Method for plating display panel
JP2000284260A (en) Production of liquid crystal device
JPH08179338A (en) Method for plating liquid crystal display panel
JPH0256943A (en) Connection of electronic circuit element to circuit board, connecting structure and display using it
JPH09146080A (en) Liquid crystal display device and its production
JPH0765650A (en) Metal electrode layer on transparent conductive film and manufacture thereof
JPH0755538Y2 (en) Liquid crystal device
JPH04115228A (en) Liquid crystal display device
JP2001109392A (en) Production method of device
JP3733340B2 (en) Liquid crystal display element, method for manufacturing liquid crystal display element, and electronic apparatus equipped with the liquid crystal display element
JPH03290982A (en) Manufacture of led display element