JPH08251812A - ファースト・トランジェントノイズ抑制回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、通信装置やコンピュータ等、直流
給電を受ける装置であって、ファースト・トランジェン
トノイズの抑制が必要な装置の直流給電ラインに設けら
れるファースト・トランジェントノイズ抑制回路に関
し、簡素な回路構成のものを使用するだけで、ファース
ト・トランジェントノイズを十分に抑制できるようにす
ることを目的とする。 【構成】 ファースト・トランジェントノイズの立ち上
がり時間を遅らせる第１フィルタ１と、第１フィルタ１
の出力側に接続されるとともにサージ耐量が大きく応答
時間の遅い第１サージ吸収素子２とからなる初段回路１
００と、初段回路１００の第１サージ吸収素子２によっ
てクランプされたファースト・トランジェントノイズの
立ち上がり時間を遅らせる第２フィルタ３と、第２フィ
ルタ３の出力側に接続されるとともにクランプ電圧のバ
ラツキが少なく応答時間の速い第２サージ吸収素子４と
からなる次段回路２００とをそなえるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信装置やコンピュー
タ等、直流給電を受ける装置であって、ファースト・ト
ランジェントノイズの抑制が必要な装置の直流給電ライ
ンに設けられるファースト・トランジェントノイズ抑制
回路に関する。

【０００２】

【従来の技術】従来より、通信装置やコンピュータ等の
電子機器については、装置の直流給電ラインに、バリス
タやアレスタ等を取り付けて、雷サージ対策を施してい
る。そして、かかる雷サージ対策を確認するために、バ
リスタやアレスタを介して被試験装置に、例えば立ち上
がり時間が数１０μ秒のサージ電圧を１回印加すること
により、雷サージ試験を実施している。

【０００３】ところで、最近は、例えば立ち上がり時間
が５ｎ秒で２ｋＶ程度のファースト・トランジェントノ
イズ（このファースト・トランジェントノイズはバリス
タやアレスタ等のサージ吸収素子の応答時間の遅れによ
り吸収しきれずに残ったサージノイズのことをいい、例
えば電子機器をビル等の設置した場合、ビル付設の動力
用モータから出されるノイズがこのファースト・トラン
ジェントノイズとなることが多く、その波形は例えば図
３のようになる）に対しても、これを抑制したいとの要
請があり、このためファースト・トランジェントノイズ
試験を義務づける場合もある。ここで、ファースト・ト
ランジェントノイズ試験は、図３に示すようなパルス状
のファースト・トランジェントノイズを、図４，図５に
示すように、時間ｔ１間隔で合計ｔ２時間だけバースト
状に供給し、このバースト状信号を時間ｔ３間隔で所要
時間供給することにより行なう。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
電子機器は、上記のように雷サージに対しては、装置の
直流給電ラインに、バリスタやアレスタ等を取り付ける
ことにより、雷サージを抑制しているが、装置の直流給
電ラインに、バリスタやアレスタ等を取り付けるだけで
は、バリスタやアレスタ等の応答時間が遅い（数１０μ
秒〜数μ秒）ため、上記のファースト・トランジェント
ノイズの抑制に対しては無力である。

【０００５】本発明は、このような課題に鑑み創案され
たもので、近年新規に試験要求項目として着目されてい
るファースト・トランジェントノイズについても、簡素
な回路構成のものを使用するだけで、十分に抑制できる
ようにした、ファースト・トランジェントノイズ抑制回
路を提供することを目的とする。

【０００６】

【課題を解決するための手段】図１は本発明の原理を説
明するための電気回路図で、この図１において、１００
は初段回路、２００は次段回路であり、初段回路１００
は、ファースト・トランジェントノイズの立ち上がり時
間を遅らせる第１フィルタ１と、この第１フィルタ１の
出力側に接続されるとともにサージ耐量が大きく応答時
間の遅い第１サージ吸収素子２とからなる。

【０００７】また、次段回路２００は、初段回路１００
の第１サージ吸収素子２によってクランプされたファー
スト・トランジェントノイズの立ち上がり時間を遅らせ
る第２フィルタ３と、この第２フィルタ３の出力側に接
続されるとともにクランプ電圧のバラツキが少なく応答
時間の速い第２サージ吸収素子４とからなる。なお、初
段回路１００を、第１フィルタ１としてのローパスフィ
ルタと、第１サージ吸収素子２としてのバリスタとで構
成するともに、次段回路２００を、第２フィルタ３とし
てのローパスフィルタと、第２サージ吸収素子４として
のツェナーダイオードとで構成することもでき、更に初
段回路１００の入力側に、サージ耐量が大きいが応答時
間の遅いサージ吸収素子を接続してもよい。

【０００８】この図１において、次段回路２００を省略
したものを使用することができる。そして、この場合に
おいても、フィルタ１としてローパスフィルタを使用
し、サージ吸収素子として、バリスタを使用するとも
に、更にフィルタ１の入力側に、サージ耐量が大きいが
応答時間の遅いサージ吸収素子を接続することができ
る。

【０００９】

【作用】上述の図１に示す本発明のファースト・トラン
ジェントノイズ抑制回路では、まず、初段回路１００に
おいて、その第１フィルタ（ローパスフィルタ）１で、
ファースト・トランジェントノイズの立ち上がり時間を
遅らせたあと、その第１サージ吸収素子（バリスタ）２
で、クランプする。

【００１０】ついで、次段回路２００において、その第
２フィルタ（ローパスフィルタ）３で、初段回路１００
の第１サージ吸収素子（バリスタ）２によって低圧にク
ランプされたファースト・トランジェントの立ち上がり
時間を遅らせ、更にその第２サージ吸収素子４で、クラ
ンプ電圧のバラツキを少なくして、回路の直流電源電圧
に対しノイズ電圧（リップル）を抑制する。

【００１１】なお、初段回路１００の入力側に、サージ
耐量が大きいが応答時間の遅いサージ吸収素子を接続し
た場合は、このサージ吸収素子でクランプされた信号
が、初段回路１００に入力される。ところで、図１にお
いて、次段回路２００を省略したものを使用した場合
は、まず、フィルタ（ローパスフィルタ）１で、ファー
スト・トランジェントノイズの立ち上がり時間を遅らせ
たあと、サージ吸収素子（バリスタ）２で、クランプす
る。なお、フィルタ（ローパスフィルタ）１の入力側
に、サージ耐量が大きいが応答時間の遅いサージ吸収素
子を接続した場合は、このサージ吸収素子でクランプさ
れた信号が、フィルタ（ローパスフィルタ）１に入力さ
れる。

【００１２】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例を示す電気回路図である
が、この図２において、１００は初段回路、２００は次
段回路、３００は電子機器等のディジタル回路、４００
は直流電源（ＤＣ電源）であり、ディジタル回路３００
のＤＣ電源４００につながる直流給電線（例えばディジ
タル回路３００が通信装置である場合は４８Ｖ給電線）
に、初段回路１００と次段回路２００とからなるファー
スト・トランジェントノイズ抑制回路が接続される。

【００１３】そして、この初段回路１００は、第１ロー
パスフィルタ（第１フィルタ）１と、この第１ローパス
フィルタ１の出力側に並列に接続された第１サージ吸収
素子（サージ吸収非線形素子）２とからなり、次段回路
２００は、第２ローパスフィルタ（第２フィルタ）３
と、この第２ローパスフィルタ３の出力側に並列に接続
された第２サージ吸収素子（サージ吸収非線形素子）４
とからなる。

【００１４】ここで、第１ローパスフィルタ１は、ファ
ースト・トランジェントノイズの立ち上がり時間を遅ら
せるためのもので、このために、コイル等のリアクタン
ス成分（Ｌ成分）とコンデンサ等のコンダクタンス成分
（Ｃ成分）とからなるＬＣフィルタが使用される。ま
た、第１サージ吸収素子２は、サージ耐量が大きく応答
時間の遅い素子が使用され、例えばこの要求に合う素子
として、バリスタを挙げることができる。なお、第１サ
ージ吸収素子２として例えばツェナーダイオードを使用
しようとしても、このツェナーダイオードは応答時間が
速いがサージ耐量が小さいため、燃損をおこすおそれが
あり、この第１サージ吸収素子２として使用することは
できない。

【００１５】さらに、第２ローパスフィルタ３は、初段
回路１００の第１サージ吸収素子２によって低圧にクラ
ンプされた信号の立ち上がり時間を遅らせるためのもの
で、このために、やはり第１ローパスフィルタ１と同様
に、コイル等のリアクタンス成分（Ｌ成分）とコンデン
サ等のコンダクタンス成分（Ｃ成分）とからなるＬＣフ
ィルタが使用されるが、周波数帯域が第１ローパスフィ
ルタ１より高い方にシフトしているため、そのＬ成分は
第２ローパスフィルタ３のＬ成分よりも小さくなるよう
に設定されている。

【００１６】また、第２サージ吸収素子４としては、ク
ランプ電圧のバラツキが少なく応答時間の速い素子が使
用され、例えばこの要求に合う素子としてツェナーダイ
オードを挙げることができる。なお、この第２サージ吸
収素子４として例えばバリスタを使用しようとしても、
このバリスタはクランプ電圧のバラツキが大きいため、
所望のクランプ電圧（例えば５．５Ｖ）のものを選んで
も、実際には、クランプ電圧が２倍程度（例えば１０Ｖ
程度）にもなることがあり、従って、電源電位の安定と
いう目的には使えない。

【００１７】なお、初段回路１００の入力側には、サー
ジ耐量が大きいが応答時間の遅いサージ吸収素子（例え
ばバリスタ）５が並列に接続されており、このサージ吸
収素子５によって、初段回路１００へ入力されてくるサ
ージノイズのうち立ち上がり時間の遅い部分を抑制す
る。もちろん、このサージ吸収素子５として、例えばツ
ェナーダイオードのような応答時間が速いがサージ耐量
が小さい素子を使用としても、燃損をおこすおそれがあ
り、使用できないことはいうまでもない。

【００１８】上述の構成により、まず、ＤＣ電源４００
にのったサージノイズは、サージ吸収素子５により、立
ち上がり時間の遅い部分が吸収される。すなわち、この
サージ吸収素子５は、サージ耐量は大きいが応答時間が
遅い故に、立ち上がり時間が速いノイズ（ファースト・
トランジェントノイズ）を吸収することができず、これ
により、図３中に符号Ａで示すようなファースト・トラ
ンジェントノイズが残ってしまう。

【００１９】次に、初段回路１００で、サージ吸収素子
５で吸収できなかったファースト・トランジェントノイ
ズを吸収する。すなわち、第１ローパスフィルタ１に
て、図３中に符号Ｂで示すように、ファースト・トラン
ジェントノイズの立ち上がり時間を遅らせることによ
り、後段の第１サージ吸収素子２の応答開始時まで、フ
ァースト・トランジェントノイズを遅らせることができ
る。このようにして遅らせた状態で、更に第１サージ吸
収素子２で、図３中に符号Ｃで示すように、電圧クラン
プを行なう。これにより、ファースト・トランジェント
ノイズ電圧をカットして吸収する。

【００２０】その後は、次段回路２００で、ディジタル
回路３００の直流電源電圧（例えば５Ｖ）の変動を数１
００ｍＶ以下に抑える。すなわち、次段回路２００の第
２ローパスフィルタ３で、図３中に符号Ｄで示すよう
に、初段回路１００の第１サージ吸収素子２によって低
圧にクランプされたファースト・トランジェントノイズ
を遅らせ、更に第２サージ吸収素子４で、図３中に符号
Ｅで示すように、バラツキの少ない状態でクランプする
のである。これにより、クランプ電圧のバラツキを少な
くして、回路の直流電源電圧に対しノイズ電圧（リップ
ル）が数１００ｍＶ以下に抑制される。このとき、第２
サージ吸収素子４として、クランプ電圧のバラツキが少
なく応答時間の速い素子（ツェナーダイオード）を使用
しているが、この第２サージ吸収素子４のクランプ電圧
はディジタル回路３００の直流電源電圧（例えば５Ｖ）
の少し上（例えば５．５Ｖ）に設定される。

【００２１】このようにして、例えば２ｋＶのファース
ト・トランジェントノイズを０．２Ｖにまで、抑制する
とともに、回路の直流電源電圧に対しノイズ電圧（リッ
プル）を数１００ｍＶ以下にまで抑制することができ
る。なお、上記の実施例におけるファースト・トランジ
ェントノイズ抑圧回路において、次段回路２００を省略
して、初段回路１００のみ（但し、初段回路１００の前
段には、サージ耐量が大きいが応答時間の遅いサージ吸
収素子（例えばバリスタ）５を並列に接続してもよい）
で、ファースト・トランジェントノイズ抑制回路を構成
することもできる。このようにしても、ファースト・ト
ランジェントノイズを十分に抑制することができる。

【００２２】

【発明の効果】以上詳述したように、本発明のファース
ト・トランジェントノイズ抑制回路によれば、ファース
ト・トランジェントノイズの立ち上がり時間を遅らせる
フィルタと、このフィルタの出力側に接続されるととも
にサージ耐量が大きく応答時間の遅いサージ吸収素子と
をそなえて構成されるという簡素な構成により、ファー
スト・トランジェントノイズを効果的に吸収抑制できる
利点がある。

【００２３】また、フィルタをローパスフィルタとして
構成するとともに、サージ吸収素子をバリスタで構成す
ることもでき、このようにすれば、実用的なファースト
・トランジェントノイズ抑制回路を簡素な構成でしかも
安価に構成できる利点がある。さらに、フィルタの入力
側に、サージ耐量が大きいが応答時間の遅いサージ吸収
素子を接続することもでき、このようにすれば、直流電
源にのったサージノイズのうち立ち上がり時間の遅い部
分を効果的に吸収し、更に高いサージ抑制効果が得られ
る。

【００２４】また、本発明のファースト・トランジェン
トノイズ抑制回路によれば、ファースト・トランジェン
トノイズの立ち上がり時間を遅らせる第１フィルタと、
この第１フィルタの出力側に接続されるとともにサージ
耐量が大きく応答時間の遅い第１サージ吸収素子とから
なる初段回路と、この初段回路の第１サージ吸収素子に
よってクランプされたファースト・トランジェントノイ
ズの立ち上がり時間を遅らせる第２フィルタと、この第
２フィルタの出力側に接続されるとともにクランプ電圧
のバラツキが少なく応答時間の速い第２サージ吸収素子
とからなる次段回路とで構成されるという簡素な構成に
より、ファースト・トランジェントノイズを効果的に吸
収抑制しながら、電源電圧の変動も十分に抑制できる利
点がある。

【００２５】さらに、初段回路を、第１フィルタとして
のローパスフィルタと、第１サージ吸収素子としてのバ
リスタとで構成するとともに、次段回路を、第２フィル
タとしてのローパスフィルタと、第２サージ吸収素子と
してのツェナーダイオードとで構成することにより、実
用的なファースト・トランジェントノイズ抑制回路を簡
素な構成でしかも安価に構成できる利点がある。

【００２６】また、初段回路の入力側に、サージ耐量が
大きいが応答時間の遅いサージ吸収素子を接続すること
により、直流電源にのったサージノイズのうち立ち上が
り時間の遅い部分を効果的に吸収し、更に高いサージ抑
制効果が得られる。

【図面の簡単な説明】

【図１】本発明の原理を説明するための電気回路図であ
る。

【図２】本発明の一実施例を示す電気回路図である。

【図３】ファースト・トランジェントノイズの波形図で
ある。

【図４】ファースト・トランジェントノイズ試験を説明
する図である。

【図５】ファースト・トランジェントノイズ試験を説明
する図である。

【符号の説明】

１ 第１フィルタ（フィルタ）としての第１ローパスフ
ィルタ（ローパスフィルタ） ２ 第１サージ吸収素子（サージ吸収素子） ３ 第２ローパスフィルタ（第２フィルタ） ４ 第２サージ吸収素子 ５ サージ吸収素子 １００ 初段回路 ２００ 次段回路 ３００ 電子機器等のディジタル回路 ４００ 直流電源

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ファースト・トランジェントノイズの立
   ち上がり時間を遅らせるフィルタと、該フィルタの出力
   側に接続されるとともにサージ耐量が大きく応答時間の
   遅いサージ吸収素子とをそなえて構成されたことを特徴
   とする、ファースト・トランジェントノイズ抑制回路。
2. 【請求項２】 該フィルタがローパスフィルタとして構
   成されるとともに、該サージ吸収素子がバリスタで構成
   されたことを特徴とする請求項１記載のファースト・ト
   ランジェントノイズ抑制回路。
3. 【請求項３】 該フィルタの入力側に、サージ耐量が大
   きいが応答時間の遅いサージ吸収素子が接続されている
   ことを特徴とする請求項１又は請求項２に記載のファー
   スト・トランジェントノイズ抑制回路。
4. 【請求項４】 ファースト・トランジェントノイズの立
   ち上がり時間を遅らせる第１フィルタと、該第１フィル
   タの出力側に接続されるとともにサージ耐量が大きく応
   答時間の遅い第１サージ吸収素子とからなる初段回路
   と、 該初段回路の該第１サージ吸収素子によってクランプさ
   れた該ファースト・トランジェントノイズの立ち上がり
   時間を遅らせる第２フィルタと、該第２フィルタの出力
   側に接続されるとともにクランプ電圧のバラツキが少な
   く応答時間の速い第２サージ吸収素子とからなる次段回
   路とで構成されたことを特徴とする、ファースト・トラ
   ンジェントノイズ抑制回路。
5. 【請求項５】 該初段回路が、該第１フィルタとしての
   ローパスフィルタと、該第１サージ吸収素子としてのバ
   リスタとで構成されるとともに、 該次段回路が、該第２フィルタとしてのローパスフィル
   タと、該第２サージ吸収素子としてのツェナーダイオー
   ドとで構成されたことを特徴とする請求項４記載のファ
   ースト・トランジェントノイズ抑制回路。
6. 【請求項６】 該初段回路の入力側に、サージ耐量が大
   きいが応答時間の遅いサージ吸収素子が接続されている
   ことを特徴とする請求項４又は請求項５に記載のファー
   スト・トランジェントノイズ抑制回路。