JPH08251812A - ファースト・トランジェントノイズ抑制回路 - Google Patents
ファースト・トランジェントノイズ抑制回路Info
- Publication number
- JPH08251812A JPH08251812A JP7056217A JP5621795A JPH08251812A JP H08251812 A JPH08251812 A JP H08251812A JP 7056217 A JP7056217 A JP 7056217A JP 5621795 A JP5621795 A JP 5621795A JP H08251812 A JPH08251812 A JP H08251812A
- Authority
- JP
- Japan
- Prior art keywords
- surge
- filter
- transient noise
- fast transient
- absorbing element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 本発明は、通信装置やコンピュータ等、直流
給電を受ける装置であって、ファースト・トランジェン
トノイズの抑制が必要な装置の直流給電ラインに設けら
れるファースト・トランジェントノイズ抑制回路に関
し、簡素な回路構成のものを使用するだけで、ファース
ト・トランジェントノイズを十分に抑制できるようにす
ることを目的とする。 【構成】 ファースト・トランジェントノイズの立ち上
がり時間を遅らせる第1フィルタ1と、第1フィルタ1
の出力側に接続されるとともにサージ耐量が大きく応答
時間の遅い第1サージ吸収素子2とからなる初段回路1
00と、初段回路100の第1サージ吸収素子2によっ
てクランプされたファースト・トランジェントノイズの
立ち上がり時間を遅らせる第2フィルタ3と、第2フィ
ルタ3の出力側に接続されるとともにクランプ電圧のバ
ラツキが少なく応答時間の速い第2サージ吸収素子4と
からなる次段回路200とをそなえるように構成する。
給電を受ける装置であって、ファースト・トランジェン
トノイズの抑制が必要な装置の直流給電ラインに設けら
れるファースト・トランジェントノイズ抑制回路に関
し、簡素な回路構成のものを使用するだけで、ファース
ト・トランジェントノイズを十分に抑制できるようにす
ることを目的とする。 【構成】 ファースト・トランジェントノイズの立ち上
がり時間を遅らせる第1フィルタ1と、第1フィルタ1
の出力側に接続されるとともにサージ耐量が大きく応答
時間の遅い第1サージ吸収素子2とからなる初段回路1
00と、初段回路100の第1サージ吸収素子2によっ
てクランプされたファースト・トランジェントノイズの
立ち上がり時間を遅らせる第2フィルタ3と、第2フィ
ルタ3の出力側に接続されるとともにクランプ電圧のバ
ラツキが少なく応答時間の速い第2サージ吸収素子4と
からなる次段回路200とをそなえるように構成する。
Description
【0001】
【産業上の利用分野】本発明は、通信装置やコンピュー
タ等、直流給電を受ける装置であって、ファースト・ト
ランジェントノイズの抑制が必要な装置の直流給電ライ
ンに設けられるファースト・トランジェントノイズ抑制
回路に関する。
タ等、直流給電を受ける装置であって、ファースト・ト
ランジェントノイズの抑制が必要な装置の直流給電ライ
ンに設けられるファースト・トランジェントノイズ抑制
回路に関する。
【0002】
【従来の技術】従来より、通信装置やコンピュータ等の
電子機器については、装置の直流給電ラインに、バリス
タやアレスタ等を取り付けて、雷サージ対策を施してい
る。そして、かかる雷サージ対策を確認するために、バ
リスタやアレスタを介して被試験装置に、例えば立ち上
がり時間が数10μ秒のサージ電圧を1回印加すること
により、雷サージ試験を実施している。
電子機器については、装置の直流給電ラインに、バリス
タやアレスタ等を取り付けて、雷サージ対策を施してい
る。そして、かかる雷サージ対策を確認するために、バ
リスタやアレスタを介して被試験装置に、例えば立ち上
がり時間が数10μ秒のサージ電圧を1回印加すること
により、雷サージ試験を実施している。
【0003】ところで、最近は、例えば立ち上がり時間
が5n秒で2kV程度のファースト・トランジェントノ
イズ(このファースト・トランジェントノイズはバリス
タやアレスタ等のサージ吸収素子の応答時間の遅れによ
り吸収しきれずに残ったサージノイズのことをいい、例
えば電子機器をビル等の設置した場合、ビル付設の動力
用モータから出されるノイズがこのファースト・トラン
ジェントノイズとなることが多く、その波形は例えば図
3のようになる)に対しても、これを抑制したいとの要
請があり、このためファースト・トランジェントノイズ
試験を義務づける場合もある。ここで、ファースト・ト
ランジェントノイズ試験は、図3に示すようなパルス状
のファースト・トランジェントノイズを、図4,図5に
示すように、時間t1間隔で合計t2時間だけバースト
状に供給し、このバースト状信号を時間t3間隔で所要
時間供給することにより行なう。
が5n秒で2kV程度のファースト・トランジェントノ
イズ(このファースト・トランジェントノイズはバリス
タやアレスタ等のサージ吸収素子の応答時間の遅れによ
り吸収しきれずに残ったサージノイズのことをいい、例
えば電子機器をビル等の設置した場合、ビル付設の動力
用モータから出されるノイズがこのファースト・トラン
ジェントノイズとなることが多く、その波形は例えば図
3のようになる)に対しても、これを抑制したいとの要
請があり、このためファースト・トランジェントノイズ
試験を義務づける場合もある。ここで、ファースト・ト
ランジェントノイズ試験は、図3に示すようなパルス状
のファースト・トランジェントノイズを、図4,図5に
示すように、時間t1間隔で合計t2時間だけバースト
状に供給し、このバースト状信号を時間t3間隔で所要
時間供給することにより行なう。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
電子機器は、上記のように雷サージに対しては、装置の
直流給電ラインに、バリスタやアレスタ等を取り付ける
ことにより、雷サージを抑制しているが、装置の直流給
電ラインに、バリスタやアレスタ等を取り付けるだけで
は、バリスタやアレスタ等の応答時間が遅い(数10μ
秒〜数μ秒)ため、上記のファースト・トランジェント
ノイズの抑制に対しては無力である。
電子機器は、上記のように雷サージに対しては、装置の
直流給電ラインに、バリスタやアレスタ等を取り付ける
ことにより、雷サージを抑制しているが、装置の直流給
電ラインに、バリスタやアレスタ等を取り付けるだけで
は、バリスタやアレスタ等の応答時間が遅い(数10μ
秒〜数μ秒)ため、上記のファースト・トランジェント
ノイズの抑制に対しては無力である。
【0005】本発明は、このような課題に鑑み創案され
たもので、近年新規に試験要求項目として着目されてい
るファースト・トランジェントノイズについても、簡素
な回路構成のものを使用するだけで、十分に抑制できる
ようにした、ファースト・トランジェントノイズ抑制回
路を提供することを目的とする。
たもので、近年新規に試験要求項目として着目されてい
るファースト・トランジェントノイズについても、簡素
な回路構成のものを使用するだけで、十分に抑制できる
ようにした、ファースト・トランジェントノイズ抑制回
路を提供することを目的とする。
【0006】
【課題を解決するための手段】図1は本発明の原理を説
明するための電気回路図で、この図1において、100
は初段回路、200は次段回路であり、初段回路100
は、ファースト・トランジェントノイズの立ち上がり時
間を遅らせる第1フィルタ1と、この第1フィルタ1の
出力側に接続されるとともにサージ耐量が大きく応答時
間の遅い第1サージ吸収素子2とからなる。
明するための電気回路図で、この図1において、100
は初段回路、200は次段回路であり、初段回路100
は、ファースト・トランジェントノイズの立ち上がり時
間を遅らせる第1フィルタ1と、この第1フィルタ1の
出力側に接続されるとともにサージ耐量が大きく応答時
間の遅い第1サージ吸収素子2とからなる。
【0007】また、次段回路200は、初段回路100
の第1サージ吸収素子2によってクランプされたファー
スト・トランジェントノイズの立ち上がり時間を遅らせ
る第2フィルタ3と、この第2フィルタ3の出力側に接
続されるとともにクランプ電圧のバラツキが少なく応答
時間の速い第2サージ吸収素子4とからなる。なお、初
段回路100を、第1フィルタ1としてのローパスフィ
ルタと、第1サージ吸収素子2としてのバリスタとで構
成するともに、次段回路200を、第2フィルタ3とし
てのローパスフィルタと、第2サージ吸収素子4として
のツェナーダイオードとで構成することもでき、更に初
段回路100の入力側に、サージ耐量が大きいが応答時
間の遅いサージ吸収素子を接続してもよい。
の第1サージ吸収素子2によってクランプされたファー
スト・トランジェントノイズの立ち上がり時間を遅らせ
る第2フィルタ3と、この第2フィルタ3の出力側に接
続されるとともにクランプ電圧のバラツキが少なく応答
時間の速い第2サージ吸収素子4とからなる。なお、初
段回路100を、第1フィルタ1としてのローパスフィ
ルタと、第1サージ吸収素子2としてのバリスタとで構
成するともに、次段回路200を、第2フィルタ3とし
てのローパスフィルタと、第2サージ吸収素子4として
のツェナーダイオードとで構成することもでき、更に初
段回路100の入力側に、サージ耐量が大きいが応答時
間の遅いサージ吸収素子を接続してもよい。
【0008】この図1において、次段回路200を省略
したものを使用することができる。そして、この場合に
おいても、フィルタ1としてローパスフィルタを使用
し、サージ吸収素子として、バリスタを使用するとも
に、更にフィルタ1の入力側に、サージ耐量が大きいが
応答時間の遅いサージ吸収素子を接続することができ
る。
したものを使用することができる。そして、この場合に
おいても、フィルタ1としてローパスフィルタを使用
し、サージ吸収素子として、バリスタを使用するとも
に、更にフィルタ1の入力側に、サージ耐量が大きいが
応答時間の遅いサージ吸収素子を接続することができ
る。
【0009】
【作用】上述の図1に示す本発明のファースト・トラン
ジェントノイズ抑制回路では、まず、初段回路100に
おいて、その第1フィルタ(ローパスフィルタ)1で、
ファースト・トランジェントノイズの立ち上がり時間を
遅らせたあと、その第1サージ吸収素子(バリスタ)2
で、クランプする。
ジェントノイズ抑制回路では、まず、初段回路100に
おいて、その第1フィルタ(ローパスフィルタ)1で、
ファースト・トランジェントノイズの立ち上がり時間を
遅らせたあと、その第1サージ吸収素子(バリスタ)2
で、クランプする。
【0010】ついで、次段回路200において、その第
2フィルタ(ローパスフィルタ)3で、初段回路100
の第1サージ吸収素子(バリスタ)2によって低圧にク
ランプされたファースト・トランジェントの立ち上がり
時間を遅らせ、更にその第2サージ吸収素子4で、クラ
ンプ電圧のバラツキを少なくして、回路の直流電源電圧
に対しノイズ電圧(リップル)を抑制する。
2フィルタ(ローパスフィルタ)3で、初段回路100
の第1サージ吸収素子(バリスタ)2によって低圧にク
ランプされたファースト・トランジェントの立ち上がり
時間を遅らせ、更にその第2サージ吸収素子4で、クラ
ンプ電圧のバラツキを少なくして、回路の直流電源電圧
に対しノイズ電圧(リップル)を抑制する。
【0011】なお、初段回路100の入力側に、サージ
耐量が大きいが応答時間の遅いサージ吸収素子を接続し
た場合は、このサージ吸収素子でクランプされた信号
が、初段回路100に入力される。ところで、図1にお
いて、次段回路200を省略したものを使用した場合
は、まず、フィルタ(ローパスフィルタ)1で、ファー
スト・トランジェントノイズの立ち上がり時間を遅らせ
たあと、サージ吸収素子(バリスタ)2で、クランプす
る。なお、フィルタ(ローパスフィルタ)1の入力側
に、サージ耐量が大きいが応答時間の遅いサージ吸収素
子を接続した場合は、このサージ吸収素子でクランプさ
れた信号が、フィルタ(ローパスフィルタ)1に入力さ
れる。
耐量が大きいが応答時間の遅いサージ吸収素子を接続し
た場合は、このサージ吸収素子でクランプされた信号
が、初段回路100に入力される。ところで、図1にお
いて、次段回路200を省略したものを使用した場合
は、まず、フィルタ(ローパスフィルタ)1で、ファー
スト・トランジェントノイズの立ち上がり時間を遅らせ
たあと、サージ吸収素子(バリスタ)2で、クランプす
る。なお、フィルタ(ローパスフィルタ)1の入力側
に、サージ耐量が大きいが応答時間の遅いサージ吸収素
子を接続した場合は、このサージ吸収素子でクランプさ
れた信号が、フィルタ(ローパスフィルタ)1に入力さ
れる。
【0012】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図2は本発明の一実施例を示す電気回路図である
が、この図2において、100は初段回路、200は次
段回路、300は電子機器等のディジタル回路、400
は直流電源(DC電源)であり、ディジタル回路300
のDC電源400につながる直流給電線(例えばディジ
タル回路300が通信装置である場合は48V給電線)
に、初段回路100と次段回路200とからなるファー
スト・トランジェントノイズ抑制回路が接続される。
する。図2は本発明の一実施例を示す電気回路図である
が、この図2において、100は初段回路、200は次
段回路、300は電子機器等のディジタル回路、400
は直流電源(DC電源)であり、ディジタル回路300
のDC電源400につながる直流給電線(例えばディジ
タル回路300が通信装置である場合は48V給電線)
に、初段回路100と次段回路200とからなるファー
スト・トランジェントノイズ抑制回路が接続される。
【0013】そして、この初段回路100は、第1ロー
パスフィルタ(第1フィルタ)1と、この第1ローパス
フィルタ1の出力側に並列に接続された第1サージ吸収
素子(サージ吸収非線形素子)2とからなり、次段回路
200は、第2ローパスフィルタ(第2フィルタ)3
と、この第2ローパスフィルタ3の出力側に並列に接続
された第2サージ吸収素子(サージ吸収非線形素子)4
とからなる。
パスフィルタ(第1フィルタ)1と、この第1ローパス
フィルタ1の出力側に並列に接続された第1サージ吸収
素子(サージ吸収非線形素子)2とからなり、次段回路
200は、第2ローパスフィルタ(第2フィルタ)3
と、この第2ローパスフィルタ3の出力側に並列に接続
された第2サージ吸収素子(サージ吸収非線形素子)4
とからなる。
【0014】ここで、第1ローパスフィルタ1は、ファ
ースト・トランジェントノイズの立ち上がり時間を遅ら
せるためのもので、このために、コイル等のリアクタン
ス成分(L成分)とコンデンサ等のコンダクタンス成分
(C成分)とからなるLCフィルタが使用される。ま
た、第1サージ吸収素子2は、サージ耐量が大きく応答
時間の遅い素子が使用され、例えばこの要求に合う素子
として、バリスタを挙げることができる。なお、第1サ
ージ吸収素子2として例えばツェナーダイオードを使用
しようとしても、このツェナーダイオードは応答時間が
速いがサージ耐量が小さいため、燃損をおこすおそれが
あり、この第1サージ吸収素子2として使用することは
できない。
ースト・トランジェントノイズの立ち上がり時間を遅ら
せるためのもので、このために、コイル等のリアクタン
ス成分(L成分)とコンデンサ等のコンダクタンス成分
(C成分)とからなるLCフィルタが使用される。ま
た、第1サージ吸収素子2は、サージ耐量が大きく応答
時間の遅い素子が使用され、例えばこの要求に合う素子
として、バリスタを挙げることができる。なお、第1サ
ージ吸収素子2として例えばツェナーダイオードを使用
しようとしても、このツェナーダイオードは応答時間が
速いがサージ耐量が小さいため、燃損をおこすおそれが
あり、この第1サージ吸収素子2として使用することは
できない。
【0015】さらに、第2ローパスフィルタ3は、初段
回路100の第1サージ吸収素子2によって低圧にクラ
ンプされた信号の立ち上がり時間を遅らせるためのもの
で、このために、やはり第1ローパスフィルタ1と同様
に、コイル等のリアクタンス成分(L成分)とコンデン
サ等のコンダクタンス成分(C成分)とからなるLCフ
ィルタが使用されるが、周波数帯域が第1ローパスフィ
ルタ1より高い方にシフトしているため、そのL成分は
第2ローパスフィルタ3のL成分よりも小さくなるよう
に設定されている。
回路100の第1サージ吸収素子2によって低圧にクラ
ンプされた信号の立ち上がり時間を遅らせるためのもの
で、このために、やはり第1ローパスフィルタ1と同様
に、コイル等のリアクタンス成分(L成分)とコンデン
サ等のコンダクタンス成分(C成分)とからなるLCフ
ィルタが使用されるが、周波数帯域が第1ローパスフィ
ルタ1より高い方にシフトしているため、そのL成分は
第2ローパスフィルタ3のL成分よりも小さくなるよう
に設定されている。
【0016】また、第2サージ吸収素子4としては、ク
ランプ電圧のバラツキが少なく応答時間の速い素子が使
用され、例えばこの要求に合う素子としてツェナーダイ
オードを挙げることができる。なお、この第2サージ吸
収素子4として例えばバリスタを使用しようとしても、
このバリスタはクランプ電圧のバラツキが大きいため、
所望のクランプ電圧(例えば5.5V)のものを選んで
も、実際には、クランプ電圧が2倍程度(例えば10V
程度)にもなることがあり、従って、電源電位の安定と
いう目的には使えない。
ランプ電圧のバラツキが少なく応答時間の速い素子が使
用され、例えばこの要求に合う素子としてツェナーダイ
オードを挙げることができる。なお、この第2サージ吸
収素子4として例えばバリスタを使用しようとしても、
このバリスタはクランプ電圧のバラツキが大きいため、
所望のクランプ電圧(例えば5.5V)のものを選んで
も、実際には、クランプ電圧が2倍程度(例えば10V
程度)にもなることがあり、従って、電源電位の安定と
いう目的には使えない。
【0017】なお、初段回路100の入力側には、サー
ジ耐量が大きいが応答時間の遅いサージ吸収素子(例え
ばバリスタ)5が並列に接続されており、このサージ吸
収素子5によって、初段回路100へ入力されてくるサ
ージノイズのうち立ち上がり時間の遅い部分を抑制す
る。もちろん、このサージ吸収素子5として、例えばツ
ェナーダイオードのような応答時間が速いがサージ耐量
が小さい素子を使用としても、燃損をおこすおそれがあ
り、使用できないことはいうまでもない。
ジ耐量が大きいが応答時間の遅いサージ吸収素子(例え
ばバリスタ)5が並列に接続されており、このサージ吸
収素子5によって、初段回路100へ入力されてくるサ
ージノイズのうち立ち上がり時間の遅い部分を抑制す
る。もちろん、このサージ吸収素子5として、例えばツ
ェナーダイオードのような応答時間が速いがサージ耐量
が小さい素子を使用としても、燃損をおこすおそれがあ
り、使用できないことはいうまでもない。
【0018】上述の構成により、まず、DC電源400
にのったサージノイズは、サージ吸収素子5により、立
ち上がり時間の遅い部分が吸収される。すなわち、この
サージ吸収素子5は、サージ耐量は大きいが応答時間が
遅い故に、立ち上がり時間が速いノイズ(ファースト・
トランジェントノイズ)を吸収することができず、これ
により、図3中に符号Aで示すようなファースト・トラ
ンジェントノイズが残ってしまう。
にのったサージノイズは、サージ吸収素子5により、立
ち上がり時間の遅い部分が吸収される。すなわち、この
サージ吸収素子5は、サージ耐量は大きいが応答時間が
遅い故に、立ち上がり時間が速いノイズ(ファースト・
トランジェントノイズ)を吸収することができず、これ
により、図3中に符号Aで示すようなファースト・トラ
ンジェントノイズが残ってしまう。
【0019】次に、初段回路100で、サージ吸収素子
5で吸収できなかったファースト・トランジェントノイ
ズを吸収する。すなわち、第1ローパスフィルタ1に
て、図3中に符号Bで示すように、ファースト・トラン
ジェントノイズの立ち上がり時間を遅らせることによ
り、後段の第1サージ吸収素子2の応答開始時まで、フ
ァースト・トランジェントノイズを遅らせることができ
る。このようにして遅らせた状態で、更に第1サージ吸
収素子2で、図3中に符号Cで示すように、電圧クラン
プを行なう。これにより、ファースト・トランジェント
ノイズ電圧をカットして吸収する。
5で吸収できなかったファースト・トランジェントノイ
ズを吸収する。すなわち、第1ローパスフィルタ1に
て、図3中に符号Bで示すように、ファースト・トラン
ジェントノイズの立ち上がり時間を遅らせることによ
り、後段の第1サージ吸収素子2の応答開始時まで、フ
ァースト・トランジェントノイズを遅らせることができ
る。このようにして遅らせた状態で、更に第1サージ吸
収素子2で、図3中に符号Cで示すように、電圧クラン
プを行なう。これにより、ファースト・トランジェント
ノイズ電圧をカットして吸収する。
【0020】その後は、次段回路200で、ディジタル
回路300の直流電源電圧(例えば5V)の変動を数1
00mV以下に抑える。すなわち、次段回路200の第
2ローパスフィルタ3で、図3中に符号Dで示すよう
に、初段回路100の第1サージ吸収素子2によって低
圧にクランプされたファースト・トランジェントノイズ
を遅らせ、更に第2サージ吸収素子4で、図3中に符号
Eで示すように、バラツキの少ない状態でクランプする
のである。これにより、クランプ電圧のバラツキを少な
くして、回路の直流電源電圧に対しノイズ電圧(リップ
ル)が数100mV以下に抑制される。このとき、第2
サージ吸収素子4として、クランプ電圧のバラツキが少
なく応答時間の速い素子(ツェナーダイオード)を使用
しているが、この第2サージ吸収素子4のクランプ電圧
はディジタル回路300の直流電源電圧(例えば5V)
の少し上(例えば5.5V)に設定される。
回路300の直流電源電圧(例えば5V)の変動を数1
00mV以下に抑える。すなわち、次段回路200の第
2ローパスフィルタ3で、図3中に符号Dで示すよう
に、初段回路100の第1サージ吸収素子2によって低
圧にクランプされたファースト・トランジェントノイズ
を遅らせ、更に第2サージ吸収素子4で、図3中に符号
Eで示すように、バラツキの少ない状態でクランプする
のである。これにより、クランプ電圧のバラツキを少な
くして、回路の直流電源電圧に対しノイズ電圧(リップ
ル)が数100mV以下に抑制される。このとき、第2
サージ吸収素子4として、クランプ電圧のバラツキが少
なく応答時間の速い素子(ツェナーダイオード)を使用
しているが、この第2サージ吸収素子4のクランプ電圧
はディジタル回路300の直流電源電圧(例えば5V)
の少し上(例えば5.5V)に設定される。
【0021】このようにして、例えば2kVのファース
ト・トランジェントノイズを0.2Vにまで、抑制する
とともに、回路の直流電源電圧に対しノイズ電圧(リッ
プル)を数100mV以下にまで抑制することができ
る。なお、上記の実施例におけるファースト・トランジ
ェントノイズ抑圧回路において、次段回路200を省略
して、初段回路100のみ(但し、初段回路100の前
段には、サージ耐量が大きいが応答時間の遅いサージ吸
収素子(例えばバリスタ)5を並列に接続してもよい)
で、ファースト・トランジェントノイズ抑制回路を構成
することもできる。このようにしても、ファースト・ト
ランジェントノイズを十分に抑制することができる。
ト・トランジェントノイズを0.2Vにまで、抑制する
とともに、回路の直流電源電圧に対しノイズ電圧(リッ
プル)を数100mV以下にまで抑制することができ
る。なお、上記の実施例におけるファースト・トランジ
ェントノイズ抑圧回路において、次段回路200を省略
して、初段回路100のみ(但し、初段回路100の前
段には、サージ耐量が大きいが応答時間の遅いサージ吸
収素子(例えばバリスタ)5を並列に接続してもよい)
で、ファースト・トランジェントノイズ抑制回路を構成
することもできる。このようにしても、ファースト・ト
ランジェントノイズを十分に抑制することができる。
【0022】
【発明の効果】以上詳述したように、本発明のファース
ト・トランジェントノイズ抑制回路によれば、ファース
ト・トランジェントノイズの立ち上がり時間を遅らせる
フィルタと、このフィルタの出力側に接続されるととも
にサージ耐量が大きく応答時間の遅いサージ吸収素子と
をそなえて構成されるという簡素な構成により、ファー
スト・トランジェントノイズを効果的に吸収抑制できる
利点がある。
ト・トランジェントノイズ抑制回路によれば、ファース
ト・トランジェントノイズの立ち上がり時間を遅らせる
フィルタと、このフィルタの出力側に接続されるととも
にサージ耐量が大きく応答時間の遅いサージ吸収素子と
をそなえて構成されるという簡素な構成により、ファー
スト・トランジェントノイズを効果的に吸収抑制できる
利点がある。
【0023】また、フィルタをローパスフィルタとして
構成するとともに、サージ吸収素子をバリスタで構成す
ることもでき、このようにすれば、実用的なファースト
・トランジェントノイズ抑制回路を簡素な構成でしかも
安価に構成できる利点がある。さらに、フィルタの入力
側に、サージ耐量が大きいが応答時間の遅いサージ吸収
素子を接続することもでき、このようにすれば、直流電
源にのったサージノイズのうち立ち上がり時間の遅い部
分を効果的に吸収し、更に高いサージ抑制効果が得られ
る。
構成するとともに、サージ吸収素子をバリスタで構成す
ることもでき、このようにすれば、実用的なファースト
・トランジェントノイズ抑制回路を簡素な構成でしかも
安価に構成できる利点がある。さらに、フィルタの入力
側に、サージ耐量が大きいが応答時間の遅いサージ吸収
素子を接続することもでき、このようにすれば、直流電
源にのったサージノイズのうち立ち上がり時間の遅い部
分を効果的に吸収し、更に高いサージ抑制効果が得られ
る。
【0024】また、本発明のファースト・トランジェン
トノイズ抑制回路によれば、ファースト・トランジェン
トノイズの立ち上がり時間を遅らせる第1フィルタと、
この第1フィルタの出力側に接続されるとともにサージ
耐量が大きく応答時間の遅い第1サージ吸収素子とから
なる初段回路と、この初段回路の第1サージ吸収素子に
よってクランプされたファースト・トランジェントノイ
ズの立ち上がり時間を遅らせる第2フィルタと、この第
2フィルタの出力側に接続されるとともにクランプ電圧
のバラツキが少なく応答時間の速い第2サージ吸収素子
とからなる次段回路とで構成されるという簡素な構成に
より、ファースト・トランジェントノイズを効果的に吸
収抑制しながら、電源電圧の変動も十分に抑制できる利
点がある。
トノイズ抑制回路によれば、ファースト・トランジェン
トノイズの立ち上がり時間を遅らせる第1フィルタと、
この第1フィルタの出力側に接続されるとともにサージ
耐量が大きく応答時間の遅い第1サージ吸収素子とから
なる初段回路と、この初段回路の第1サージ吸収素子に
よってクランプされたファースト・トランジェントノイ
ズの立ち上がり時間を遅らせる第2フィルタと、この第
2フィルタの出力側に接続されるとともにクランプ電圧
のバラツキが少なく応答時間の速い第2サージ吸収素子
とからなる次段回路とで構成されるという簡素な構成に
より、ファースト・トランジェントノイズを効果的に吸
収抑制しながら、電源電圧の変動も十分に抑制できる利
点がある。
【0025】さらに、初段回路を、第1フィルタとして
のローパスフィルタと、第1サージ吸収素子としてのバ
リスタとで構成するとともに、次段回路を、第2フィル
タとしてのローパスフィルタと、第2サージ吸収素子と
してのツェナーダイオードとで構成することにより、実
用的なファースト・トランジェントノイズ抑制回路を簡
素な構成でしかも安価に構成できる利点がある。
のローパスフィルタと、第1サージ吸収素子としてのバ
リスタとで構成するとともに、次段回路を、第2フィル
タとしてのローパスフィルタと、第2サージ吸収素子と
してのツェナーダイオードとで構成することにより、実
用的なファースト・トランジェントノイズ抑制回路を簡
素な構成でしかも安価に構成できる利点がある。
【0026】また、初段回路の入力側に、サージ耐量が
大きいが応答時間の遅いサージ吸収素子を接続すること
により、直流電源にのったサージノイズのうち立ち上が
り時間の遅い部分を効果的に吸収し、更に高いサージ抑
制効果が得られる。
大きいが応答時間の遅いサージ吸収素子を接続すること
により、直流電源にのったサージノイズのうち立ち上が
り時間の遅い部分を効果的に吸収し、更に高いサージ抑
制効果が得られる。
【図1】本発明の原理を説明するための電気回路図であ
る。
る。
【図2】本発明の一実施例を示す電気回路図である。
【図3】ファースト・トランジェントノイズの波形図で
ある。
ある。
【図4】ファースト・トランジェントノイズ試験を説明
する図である。
する図である。
【図5】ファースト・トランジェントノイズ試験を説明
する図である。
する図である。
1 第1フィルタ(フィルタ)としての第1ローパスフ
ィルタ(ローパスフィルタ) 2 第1サージ吸収素子(サージ吸収素子) 3 第2ローパスフィルタ(第2フィルタ) 4 第2サージ吸収素子 5 サージ吸収素子 100 初段回路 200 次段回路 300 電子機器等のディジタル回路 400 直流電源
ィルタ(ローパスフィルタ) 2 第1サージ吸収素子(サージ吸収素子) 3 第2ローパスフィルタ(第2フィルタ) 4 第2サージ吸収素子 5 サージ吸収素子 100 初段回路 200 次段回路 300 電子機器等のディジタル回路 400 直流電源
Claims (6)
- 【請求項1】 ファースト・トランジェントノイズの立
ち上がり時間を遅らせるフィルタと、該フィルタの出力
側に接続されるとともにサージ耐量が大きく応答時間の
遅いサージ吸収素子とをそなえて構成されたことを特徴
とする、ファースト・トランジェントノイズ抑制回路。 - 【請求項2】 該フィルタがローパスフィルタとして構
成されるとともに、該サージ吸収素子がバリスタで構成
されたことを特徴とする請求項1記載のファースト・ト
ランジェントノイズ抑制回路。 - 【請求項3】 該フィルタの入力側に、サージ耐量が大
きいが応答時間の遅いサージ吸収素子が接続されている
ことを特徴とする請求項1又は請求項2に記載のファー
スト・トランジェントノイズ抑制回路。 - 【請求項4】 ファースト・トランジェントノイズの立
ち上がり時間を遅らせる第1フィルタと、該第1フィル
タの出力側に接続されるとともにサージ耐量が大きく応
答時間の遅い第1サージ吸収素子とからなる初段回路
と、 該初段回路の該第1サージ吸収素子によってクランプさ
れた該ファースト・トランジェントノイズの立ち上がり
時間を遅らせる第2フィルタと、該第2フィルタの出力
側に接続されるとともにクランプ電圧のバラツキが少な
く応答時間の速い第2サージ吸収素子とからなる次段回
路とで構成されたことを特徴とする、ファースト・トラ
ンジェントノイズ抑制回路。 - 【請求項5】 該初段回路が、該第1フィルタとしての
ローパスフィルタと、該第1サージ吸収素子としてのバ
リスタとで構成されるとともに、 該次段回路が、該第2フィルタとしてのローパスフィル
タと、該第2サージ吸収素子としてのツェナーダイオー
ドとで構成されたことを特徴とする請求項4記載のファ
ースト・トランジェントノイズ抑制回路。 - 【請求項6】 該初段回路の入力側に、サージ耐量が大
きいが応答時間の遅いサージ吸収素子が接続されている
ことを特徴とする請求項4又は請求項5に記載のファー
スト・トランジェントノイズ抑制回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7056217A JPH08251812A (ja) | 1995-03-15 | 1995-03-15 | ファースト・トランジェントノイズ抑制回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7056217A JPH08251812A (ja) | 1995-03-15 | 1995-03-15 | ファースト・トランジェントノイズ抑制回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08251812A true JPH08251812A (ja) | 1996-09-27 |
Family
ID=13020946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7056217A Withdrawn JPH08251812A (ja) | 1995-03-15 | 1995-03-15 | ファースト・トランジェントノイズ抑制回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08251812A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010213487A (ja) * | 2009-03-11 | 2010-09-24 | Kyosan Electric Mfg Co Ltd | 雷サージ保護装置 |
JP2012529646A (ja) * | 2009-06-12 | 2012-11-22 | アクティエボラゲット・エスコーエッフ | 回転検出手段を備えた転がりベアリングアセンブリ、そうしたアセンブリを備えた電気機械、ならびにそうした電気機械を具備したフォークリフトトラック |
-
1995
- 1995-03-15 JP JP7056217A patent/JPH08251812A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010213487A (ja) * | 2009-03-11 | 2010-09-24 | Kyosan Electric Mfg Co Ltd | 雷サージ保護装置 |
JP2012529646A (ja) * | 2009-06-12 | 2012-11-22 | アクティエボラゲット・エスコーエッフ | 回転検出手段を備えた転がりベアリングアセンブリ、そうしたアセンブリを備えた電気機械、ならびにそうした電気機械を具備したフォークリフトトラック |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4816830A (en) | Waveform shaping apparatus and method | |
US6023191A (en) | Method and apparatus for detecting an input signal | |
GB2168207A (en) | Wide frequency band ripple and noise filter | |
US4204170A (en) | Impulse noise limiter circuit | |
US6255904B1 (en) | Anti-pop circuit for AC amplifiers | |
JPH08251812A (ja) | ファースト・トランジェントノイズ抑制回路 | |
US10320352B1 (en) | Class-D amplifier with duty cycle control | |
JP3329987B2 (ja) | ファースト・トランジェントノイズ抑制機能付き通信装置用電力供給装置 | |
US5350956A (en) | Deviation limiting transmission circuit | |
DE4340769A1 (de) | Verfahren und Vorrichtung zur Steuerung elektrischer Geräte mittels einer Pulsweitenmodulations-Einrichtung | |
US11394329B2 (en) | Damper for power train | |
JPH08265085A (ja) | 高調波電流抑制フィルタ | |
US10833666B1 (en) | PWM controlled analog signal | |
JPH1080058A (ja) | 電子機器用のサージアブソーバユニット | |
JPH0353873B2 (ja) | ||
JPH1127856A (ja) | 電源保護装置 | |
JPH0993803A (ja) | 電源のサージ抑制回路 | |
JPH05292668A (ja) | ノイズフィルター | |
JPS61189601A (ja) | サ−ジ・ノイズ吸収器 | |
KR100235677B1 (ko) | 노이즈 감쇄 슬라이서 회로 | |
JP2723029B2 (ja) | 自動しきい値制御回路 | |
JPH04196797A (ja) | Dtmfレシーバ | |
JPH0462604B2 (ja) | ||
JP2785512B2 (ja) | ロータリトランスのクロストーク防止装置 | |
JPS5937844B2 (ja) | 変圧器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |