JPH1080058A - 電子機器用のサージアブソーバユニット - Google Patents
電子機器用のサージアブソーバユニットInfo
- Publication number
- JPH1080058A JPH1080058A JP23238296A JP23238296A JPH1080058A JP H1080058 A JPH1080058 A JP H1080058A JP 23238296 A JP23238296 A JP 23238296A JP 23238296 A JP23238296 A JP 23238296A JP H1080058 A JPH1080058 A JP H1080058A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- side terminals
- arrester
- interposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 電子機器を雷電圧から有効に保護する。
【解決手段】 各ライン側端子Ｌ1 、Ｌ2 とアース端子
Ｅとの間、ライン側端子Ｌ1 、Ｌ2 の間にアレスタＡi
（ｉ＝１、２…）を介装し、対応する各ライン側端子Ｌ
1 、Ｌ2 と機器側端子Ｔ1 、Ｔ2 との間にパルス抵抗素
子ＰＲ1 、ＰＲ2 を介装する。パルス抵抗素子ＰＲ1 、
ＰＲ2 は、アレスタＡi の放電遅れ時間に起因して生じ
る急峻なパルス性の初期サージ電圧を鉄損による抵抗損
失として吸収し、全体として十分な雷電圧抑制性能を実
現する。
Ｅとの間、ライン側端子Ｌ1 、Ｌ2 の間にアレスタＡi
（ｉ＝１、２…）を介装し、対応する各ライン側端子Ｌ
1 、Ｌ2 と機器側端子Ｔ1 、Ｔ2 との間にパルス抵抗素
子ＰＲ1 、ＰＲ2 を介装する。パルス抵抗素子ＰＲ1 、
ＰＲ2 は、アレスタＡi の放電遅れ時間に起因して生じ
る急峻なパルス性の初期サージ電圧を鉄損による抵抗損
失として吸収し、全体として十分な雷電圧抑制性能を実
現する。
Description
【０００１】
【発明の属する技術分野】この発明は、電源ラインまた
は信号伝送ラインを介して侵入する雷電圧から電子機器
を有効に保護するために使用する電子機器用のサージア
ブソーバユニットに関する。
は信号伝送ラインを介して侵入する雷電圧から電子機器
を有効に保護するために使用する電子機器用のサージア
ブソーバユニットに関する。
【０００２】
【従来の技術】大規模なコンピュータ制御システムや自
動監視システム等の電源ラインや信号伝送ラインは、侵
入する雷電圧に対して十分な雷対策を施す必要がある。
動監視システム等の電源ラインや信号伝送ラインは、侵
入する雷電圧に対して十分な雷対策を施す必要がある。
【０００３】従来、最も広く一般的に用いられている雷
対策は、アレスタ、抵抗、バリスタによる対称π型回路
を電源ラインや信号伝送ラインの２線間に挿入するもの
である。アレスタは、電源ラインまたは信号伝送ライン
を介して侵入する雷電圧の波高値を制限する一方、抵抗
は、電流を制限しながらバリスタを介して雷電圧をアー
スに放流し、雷電圧の大きさを電子機器のインパルス耐
電圧以下に抑制する。
対策は、アレスタ、抵抗、バリスタによる対称π型回路
を電源ラインや信号伝送ラインの２線間に挿入するもの
である。アレスタは、電源ラインまたは信号伝送ライン
を介して侵入する雷電圧の波高値を制限する一方、抵抗
は、電流を制限しながらバリスタを介して雷電圧をアー
スに放流し、雷電圧の大きさを電子機器のインパルス耐
電圧以下に抑制する。
【０００４】
【発明が解決しようとする課題】かかる従来技術による
ときは、アレスタは、動作時の制限電圧が低く、サージ
耐量も十分大きくとれるが、放電遅れ時間に基づく応答
速度の限界があり、急峻な雷電圧の侵入に対し、直流放
電開始電圧に相当する高い初期サージ電圧が残ること、
抵抗は、初期サージ電圧を十分小さく抑えるために高抵
抗が好ましいが、過大な信号減衰を生じないように最大
値が制約されていること、バリスタを介してアース側か
ら雷電圧が侵入することがある等の事情があり、十分な
雷電圧抑制性能を実現することは容易ではない。なお、
抵抗を空心コイルのようなインダクタンス素子に代える
こともあるが、インダクタンス素子は、信号の高周波成
分に対して過大な減衰を生じ、信号伝送ラインの周波数
特性を劣化させることがある上、蓄積したエネルギを放
流させるためにバリスタを併用するから、同様に、アー
ス側からの雷電圧の侵入を阻止できないという問題があ
る。
ときは、アレスタは、動作時の制限電圧が低く、サージ
耐量も十分大きくとれるが、放電遅れ時間に基づく応答
速度の限界があり、急峻な雷電圧の侵入に対し、直流放
電開始電圧に相当する高い初期サージ電圧が残ること、
抵抗は、初期サージ電圧を十分小さく抑えるために高抵
抗が好ましいが、過大な信号減衰を生じないように最大
値が制約されていること、バリスタを介してアース側か
ら雷電圧が侵入することがある等の事情があり、十分な
雷電圧抑制性能を実現することは容易ではない。なお、
抵抗を空心コイルのようなインダクタンス素子に代える
こともあるが、インダクタンス素子は、信号の高周波成
分に対して過大な減衰を生じ、信号伝送ラインの周波数
特性を劣化させることがある上、蓄積したエネルギを放
流させるためにバリスタを併用するから、同様に、アー
ス側からの雷電圧の侵入を阻止できないという問題があ
る。
【０００５】そこで、この発明の目的は、かかる従来技
術の問題に鑑み、アレスタと、パルス抵抗素子と、バリ
スタとを組み合わせることによって、信号伝送ラインの
周波数特性を劣化させることなく、十分な雷電圧抑制性
能を容易に実現することができる電子機器用のサージア
ブソーバユニットを提供することにある。
術の問題に鑑み、アレスタと、パルス抵抗素子と、バリ
スタとを組み合わせることによって、信号伝送ラインの
周波数特性を劣化させることなく、十分な雷電圧抑制性
能を容易に実現することができる電子機器用のサージア
ブソーバユニットを提供することにある。
【０００６】
【課題を解決するための手段】かかる目的を達成するた
めのこの発明の構成は、一対のライン側端子と、ライン
側端子に対応する一対の機器側端子と、アース端子と、
対応する各ライン側端子と機器側端子との間に介装する
パルス抵抗素子と、各ライン側端子とアース端子との間
に個別に介装する不活性ガス封入形のアレスタと、ライ
ン側端子間に介装する不活性ガス封入形のアレスタとを
備えることをその要旨とする。
めのこの発明の構成は、一対のライン側端子と、ライン
側端子に対応する一対の機器側端子と、アース端子と、
対応する各ライン側端子と機器側端子との間に介装する
パルス抵抗素子と、各ライン側端子とアース端子との間
に個別に介装する不活性ガス封入形のアレスタと、ライ
ン側端子間に介装する不活性ガス封入形のアレスタとを
備えることをその要旨とする。
【０００７】なお、機器側端子間にバリスタを介装する
ことができる。
ことができる。
【０００８】また、各アレスタは、同一規格の一対を並
列接続してもよい。
列接続してもよい。
【０００９】
【作用】かかる発明の構成によるときは、各ライン側端
子とアース端子との間に介装するアレスタは、電源ライ
ン等の各線を介して侵入する雷電圧をアースに放流し、
ライン側端子間に介装するアレスタは、電源ライン等の
２線間に侵入する雷電圧を制限する。一方、パルス抵抗
素子は、急峻なパルス性の電圧に対して大きな抵抗損失
を発生し、アレスタの放電遅れ時間によって生じる初期
サージ電圧を抵抗損失として吸収することにより、機器
側端子に表われる雷電圧を小さく抑制することができ
る。
子とアース端子との間に介装するアレスタは、電源ライ
ン等の各線を介して侵入する雷電圧をアースに放流し、
ライン側端子間に介装するアレスタは、電源ライン等の
２線間に侵入する雷電圧を制限する。一方、パルス抵抗
素子は、急峻なパルス性の電圧に対して大きな抵抗損失
を発生し、アレスタの放電遅れ時間によって生じる初期
サージ電圧を抵抗損失として吸収することにより、機器
側端子に表われる雷電圧を小さく抑制することができ
る。
【００１０】パルス抵抗素子は、急峻なパルス性の電圧
に対して鉄損による大きな抵抗損失を発生する高損失の
コイルである。なお、各パルス抵抗素子の抵抗損失成分
は、電源ライン用では、周波数０〜６０Ｈz に対して
０．０１〜０．２Ω程度、１００ｋＨz に対して約３０
０Ω程度に設定するのがよく、電話回線を使用する信号
伝送ライン用では、０〜３．４ｋＨz に対して０．１〜
１０Ω程度、１００ｋＨz に対して約５００Ω程度に設
定するのがよい。また、このとき、各アレスタは、電源
ライン用では、放電開始電圧８００Ｖ、サージ耐量１０
ｋＡ程度のものを選定し、信号伝送ライン用では、３５
０Ｖ、１０ｋＡ程度のものを選定するのがよい。
に対して鉄損による大きな抵抗損失を発生する高損失の
コイルである。なお、各パルス抵抗素子の抵抗損失成分
は、電源ライン用では、周波数０〜６０Ｈz に対して
０．０１〜０．２Ω程度、１００ｋＨz に対して約３０
０Ω程度に設定するのがよく、電話回線を使用する信号
伝送ライン用では、０〜３．４ｋＨz に対して０．１〜
１０Ω程度、１００ｋＨz に対して約５００Ω程度に設
定するのがよい。また、このとき、各アレスタは、電源
ライン用では、放電開始電圧８００Ｖ、サージ耐量１０
ｋＡ程度のものを選定し、信号伝送ライン用では、３５
０Ｖ、１０ｋＡ程度のものを選定するのがよい。
【００１１】機器側端子間にバリスタを介装すれば、バ
リスタは、接続される電子機器のみかけの入力インピー
ダンスを低下させるので、特に信号伝送ライン用に好適
である。なお、このときのバリスタは、信号レベルによ
り、たとえば動作開始電圧２２〜４７０Ｖ、サージ耐量
２５００Ａ程度のものを選定する。
リスタは、接続される電子機器のみかけの入力インピー
ダンスを低下させるので、特に信号伝送ライン用に好適
である。なお、このときのバリスタは、信号レベルによ
り、たとえば動作開始電圧２２〜４７０Ｖ、サージ耐量
２５００Ａ程度のものを選定する。
【００１２】また、同一規格の一対のアレスタを並列接
続すれば、雷電圧に対する実質的なサージ耐量を２倍に
増大させることができる。
続すれば、雷電圧に対する実質的なサージ耐量を２倍に
増大させることができる。
【００１３】
【発明の実施の形態】以下、図面を以って発明の実施の
形態を説明する。
形態を説明する。
【００１４】電子機器用のサージアブソーバユニット１
０は、各一対のライン側端子Ｌ1 、Ｌ2 、機器側端子Ｔ
1 、Ｔ2 と、アース端子Ｅと、アレスタＡi （ｉ＝１、
２…）、パルス抵抗素子ＰＲi （ｉ＝１、２…）、バリ
スタＺとを含んでなる（図１）。ただし、同図のサージ
アブソーバユニット１０は、電話回線を使用する信号伝
送ライン用である。
０は、各一対のライン側端子Ｌ1 、Ｌ2 、機器側端子Ｔ
1 、Ｔ2 と、アース端子Ｅと、アレスタＡi （ｉ＝１、
２…）、パルス抵抗素子ＰＲi （ｉ＝１、２…）、バリ
スタＺとを含んでなる（図１）。ただし、同図のサージ
アブソーバユニット１０は、電話回線を使用する信号伝
送ライン用である。
【００１５】アレスタＡ1 、Ａ1 は、一方のライン側端
子Ｌ1 とアース端子Ｅとの間に並列接続して介装されて
おり、アレスタＡ2 、Ａ2 は、他方のライン側端子Ｌ2
とアース端子Ｅとの間に並列接続して介装されている。
また、アレスタＡ3 、Ａ3 は、一対のライン側端子Ｌ1
、Ｌ2 間に介装されている。パルス抵抗素子ＰＲ1
は、一方の対応するライン側端子Ｌ1 と機器側端子Ｔ1
との間に介装され、パルス抵抗素子ＰＲ2 は、他方の対
応するライン側端子Ｌ2 と機器側端子Ｔ2 との間に介装
されている。また、機器側端子Ｔ1 、Ｔ2 間には、バリ
スタＺが介装されている。
子Ｌ1 とアース端子Ｅとの間に並列接続して介装されて
おり、アレスタＡ2 、Ａ2 は、他方のライン側端子Ｌ2
とアース端子Ｅとの間に並列接続して介装されている。
また、アレスタＡ3 、Ａ3 は、一対のライン側端子Ｌ1
、Ｌ2 間に介装されている。パルス抵抗素子ＰＲ1
は、一方の対応するライン側端子Ｌ1 と機器側端子Ｔ1
との間に介装され、パルス抵抗素子ＰＲ2 は、他方の対
応するライン側端子Ｌ2 と機器側端子Ｔ2 との間に介装
されている。また、機器側端子Ｔ1 、Ｔ2 間には、バリ
スタＺが介装されている。
【００１６】アレスタＡi は、「ガスアレスタ」または
「ガスチューブアレスタ」の商品名で知られる二極の不
活性ガス封入形の高速アレスタが好適である。また、ア
レスタＡi は、すべて同一規格のものを選定してもよ
い。
「ガスチューブアレスタ」の商品名で知られる二極の不
活性ガス封入形の高速アレスタが好適である。また、ア
レスタＡi は、すべて同一規格のものを選定してもよ
い。
【００１７】バリスタＺは、金属酸化物半導体素子であ
って、「ＺＮＲサージアブソーバ」の商品名で市販され
ているものが好適である。
って、「ＺＮＲサージアブソーバ」の商品名で市販され
ているものが好適である。
【００１８】かかる構成のサージアブソーバユニット１
０は、外部機器Ｓと電子機器Ｍとを接続する信号伝送ラ
インＴに対し、電子機器Ｍの近傍に挿入して使用する
（図２）。ただし、アース端子Ｅは、良好な接地状態で
大地に接続する。
０は、外部機器Ｓと電子機器Ｍとを接続する信号伝送ラ
インＴに対し、電子機器Ｍの近傍に挿入して使用する
（図２）。ただし、アース端子Ｅは、良好な接地状態で
大地に接続する。
【００１９】いま、信号伝送ラインＴを介して雷電圧Ｅ
s が侵入すると、その極性に応じて、アレスタＡ1 、Ａ
1 、またはアレスタＡ2 、Ａ2 が作動する。また、伝送
信号ラインＴの２線間に侵入する雷電圧Ｅs の場合は、
アレスタＡ3 、Ａ3 が作動する。なお、パルス抵抗素子
ＰＲi は、アレスタＡi に放電遅れ時間があることによ
って生じる初期サージ電圧を抵抗損失として吸収し、バ
リスタＺとともに、電子機器Ｍに侵入する雷電圧を十分
小さい値に抑えることができる。
s が侵入すると、その極性に応じて、アレスタＡ1 、Ａ
1 、またはアレスタＡ2 、Ａ2 が作動する。また、伝送
信号ラインＴの２線間に侵入する雷電圧Ｅs の場合は、
アレスタＡ3 、Ａ3 が作動する。なお、パルス抵抗素子
ＰＲi は、アレスタＡi に放電遅れ時間があることによ
って生じる初期サージ電圧を抵抗損失として吸収し、バ
リスタＺとともに、電子機器Ｍに侵入する雷電圧を十分
小さい値に抑えることができる。
【００２０】かかるサージアブソーバユニット１０は、
アレスタＡi 、パルス抵抗素子ＰＲi 、バリスタＺの各
定数を適切に選定することにより、８×２０μＳ１０ｋ
Ｖの雷電圧Ｅs に対し、サージ減衰量−６０ｄＢ以上、
動作時間１０ｎＳ以下、サージ耐量１０ｋＡ以上を実現
することができた。
アレスタＡi 、パルス抵抗素子ＰＲi 、バリスタＺの各
定数を適切に選定することにより、８×２０μＳ１０ｋ
Ｖの雷電圧Ｅs に対し、サージ減衰量−６０ｄＢ以上、
動作時間１０ｎＳ以下、サージ耐量１０ｋＡ以上を実現
することができた。
【００２１】
【他の実施の形態】図１において、サージアブソーバユ
ニット１０は、電源ライン用として使用するとき、バリ
スタＺを省略してもよい。一般に、電子機器Ｍは、電源
端子のみかけの入力インピーダンスが極く小さいから、
バリスタＺを使用するまでもなく、パルス抵抗素子ＰＲ
i によって初期サージ電圧を十分に吸収させることがで
きるからである。
ニット１０は、電源ライン用として使用するとき、バリ
スタＺを省略してもよい。一般に、電子機器Ｍは、電源
端子のみかけの入力インピーダンスが極く小さいから、
バリスタＺを使用するまでもなく、パルス抵抗素子ＰＲ
i によって初期サージ電圧を十分に吸収させることがで
きるからである。
【００２２】また、図１において、並列接続する同一規
格のアレスタＡi 、Ａi は、各アレスタＡi のサージ耐
量が十分大きいときは、それぞれ単一のアレスタＡi に
代えてもよい。
格のアレスタＡi 、Ａi は、各アレスタＡi のサージ耐
量が十分大きいときは、それぞれ単一のアレスタＡi に
代えてもよい。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、対応する各ライン側端子と機器側端子との間にパル
ス抵抗素子を介装し、各ライン側端子とアース端子間、
各ライン側端子間にアレスタを介装することによって、
パルス抵抗素子は、信号電圧に対して大きな減衰を与え
ることなく、各アレスタの放電遅れ時間に起因して生じ
るパルス性の初期サージ電圧を有効に吸収することがで
きるので、電源ラインまたは信号伝送ラインを介して侵
入する急峻な雷電圧に対し、十分な雷電圧抑制性能を容
易に実現することができる上、信号伝送ラインの周波数
特性を過大に劣化させることもないという優れた効果が
ある。
ば、対応する各ライン側端子と機器側端子との間にパル
ス抵抗素子を介装し、各ライン側端子とアース端子間、
各ライン側端子間にアレスタを介装することによって、
パルス抵抗素子は、信号電圧に対して大きな減衰を与え
ることなく、各アレスタの放電遅れ時間に起因して生じ
るパルス性の初期サージ電圧を有効に吸収することがで
きるので、電源ラインまたは信号伝送ラインを介して侵
入する急峻な雷電圧に対し、十分な雷電圧抑制性能を容
易に実現することができる上、信号伝送ラインの周波数
特性を過大に劣化させることもないという優れた効果が
ある。
【図１】 全体構成回路図
【図２】 使用状態説明図
Ｌ1 、Ｌ2 …ライン側端子 Ｔ1 、Ｔ2 …機器側端子 Ｅ…アース端子 Ａi （ｉ＝１、２…）…アレスタ ＰＲi （ｉ＝１、２）…パルス抵抗素子 Ｚ…バリスタ
Claims (3)
- 【請求項１】 一対のライン側端子と、該ライン側端子
に対応する一対の機器側端子と、アース端子と、対応す
る前記各ライン側端子と機器側端子との間に介装するパ
ルス抵抗素子と、前記各ライン側端子とアース端子との
間に個別に介装する不活性ガス封入形のアレスタと、前
記ライン側端子間に介装する不活性ガス封入形のアレス
タとを備えてなる電子機器用のサージアブソーバユニッ
ト。 - 【請求項２】 前記機器側端子間にバリスタを介装する
ことを特徴とする請求項１記載の電子機器用のサージア
ブソーバユニット。 - 【請求項３】 前記各アレスタは、同一規格の一対を並
列接続することを特徴とする請求項１または請求項２記
載の電子機器用のサージアブソーバユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23238296A JPH1080058A (ja) | 1996-09-02 | 1996-09-02 | 電子機器用のサージアブソーバユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23238296A JPH1080058A (ja) | 1996-09-02 | 1996-09-02 | 電子機器用のサージアブソーバユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1080058A true JPH1080058A (ja) | 1998-03-24 |
Family
ID=16938363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23238296A Pending JPH1080058A (ja) | 1996-09-02 | 1996-09-02 | 電子機器用のサージアブソーバユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1080058A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1102371A1 (fr) * | 1999-11-19 | 2001-05-23 | Citel 2 C P | Dispositif parafoudre pour réseau à basse tension |
| US6930871B2 (en) | 1999-11-19 | 2005-08-16 | Citel | Lightning arrester device for low-voltage network |
| CN100361123C (zh) * | 2005-10-28 | 2008-01-09 | 清华大学 | 判定输电线路防雷性能的全线路、多参数综合优化方法 |
| JP2009153346A (ja) * | 2007-12-21 | 2009-07-09 | Railway Technical Res Inst | 低電力保安器 |
| JP2013009475A (ja) * | 2011-07-06 | 2013-01-10 | Leader Electronics Inc | サージ電流抑制回路 |
| CN114113835A (zh) * | 2021-11-10 | 2022-03-01 | 西南交通大学 | 一种多重雷击放电下瓷外套避雷器能量吸收性能测评方法 |
-
1996
- 1996-09-02 JP JP23238296A patent/JPH1080058A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1102371A1 (fr) * | 1999-11-19 | 2001-05-23 | Citel 2 C P | Dispositif parafoudre pour réseau à basse tension |
| FR2801436A1 (fr) * | 1999-11-19 | 2001-05-25 | Citel 2 C P | Dispositif parafoudre pour reseau a basse tension |
| US6930871B2 (en) | 1999-11-19 | 2005-08-16 | Citel | Lightning arrester device for low-voltage network |
| CN100361123C (zh) * | 2005-10-28 | 2008-01-09 | 清华大学 | 判定输电线路防雷性能的全线路、多参数综合优化方法 |
| JP2009153346A (ja) * | 2007-12-21 | 2009-07-09 | Railway Technical Res Inst | 低電力保安器 |
| JP2013009475A (ja) * | 2011-07-06 | 2013-01-10 | Leader Electronics Inc | サージ電流抑制回路 |
| CN114113835A (zh) * | 2021-11-10 | 2022-03-01 | 西南交通大学 | 一种多重雷击放电下瓷外套避雷器能量吸收性能测评方法 |
| CN114113835B (zh) * | 2021-11-10 | 2022-08-26 | 西南交通大学 | 一种多重雷击放电下瓷外套避雷器能量吸收性能测评方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4571656A (en) | Electrical circuit for protection against surge overvoltage of transients | |
| US6195245B1 (en) | Low capacitance surge protector for high speed data transmission | |
| US5416663A (en) | Arrangement for protecting telecommunications equipment from voltage transients | |
| US4616286A (en) | Power line filter | |
| US5388021A (en) | Voltage surge suppression power circuits | |
| US5625521A (en) | Surge protection circuitry | |
| EP3387723B1 (en) | Surge protection circuit and surge protection method | |
| JPH05316642A (ja) | コモンモード電圧サージ保護回路網 | |
| US3973224A (en) | Tandem configuration for EMP protection | |
| JPH1080058A (ja) | 電子機器用のサージアブソーバユニット | |
| KR101438122B1 (ko) | 근거리 통신망(lan) 선로용 hemp 방호장치 | |
| KR102130660B1 (ko) | 전력 반도체를 적용한 전원용 emp 방호장치 | |
| CN206076928U (zh) | 带有防雷保护的dc/dc电源模块 | |
| CN110190480B (zh) | Usb数据线 | |
| US11239654B1 (en) | Surge protection device for complex transients | |
| JPH05122841A (ja) | 保安器 | |
| WO1991011840A1 (en) | Circuit protection arrangement | |
| CN210041320U (zh) | 一种用于插座上的浪涌保护器 | |
| CN219123927U (zh) | 保护电路及can端口 | |
| CN210404733U (zh) | 一种具有过电流和过电压保护功能的交流电源防雷器 | |
| CN213661443U (zh) | 一种晶闸管的驱动装置 | |
| CN214280940U (zh) | Pse芯片浪涌防护电路结构 | |
| CN112970163B (zh) | 针对瞬态电流、电压或电能进行保护的保护电路 | |
| CN207490503U (zh) | 一种配电终端多路遥信保护电路 | |
| WO1998054813A1 (en) | Filter for a pair of data communication lines |