JPH08250582A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】フィールド酸化膜とトレンチ分離により素子分
離構造を形成する際に、トレンチの開口部付近の側壁の
酸化により、応力が集中して格子欠陥が発生し、デバイ
ス特性が劣化するのを防止することを目的としている。 【構成】シリコン基板１１にトレンチ分離構造１５を形
成し、このシリコン基板上にパッド酸化膜及び多結晶シ
リコン層１７を成膜した後、トレンチ分離構造上の多結
晶シリコン層を選択的に酸化させることによりフィール
ド酸化膜１９を形成することを特徴としている。多結晶
シリコン層１７を選択酸化させることによりフィールド
酸化膜１９を形成するので、フィールド酸化膜の形成時
にトレンチの開口部近傍にクサビ状の酸化領域が形成さ
れるのを防止できる。この結果、トレンチの開口部付近
への応力集中は発生せず、シリコン基板の格子欠陥の発
生を防ぐことができ、トレンチ付近でのデバイス特性の
劣化を防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばインテリジェ
ント・パワーＩＣや絶縁分離ＩＣ等の半導体装置の製造
方法に関するもので、特に半導体基板中に形成された素
子を電気的に分離するための素子分離技術に係る。

【０００２】

【従来の技術】半導体装置においては、単一の半導体基
板中に多数の素子が形成されるので、各素子が互いに影
響を及ぼさないように電気的に分離する必要がある。こ
のため、従来から素子間を相互に分離するための種々の
素子分離方法が提案され用いられている。

【０００３】上記素子分離方法の一つとして、窒化珪素
膜等の耐酸化性膜をマスクにして基板表面を選択酸化
し、厚い酸化膜（フィールド酸化膜）を形成するＬＯＣ
ＯＳ法と呼ばれる方法が広く採用されている。また、半
導体基板の表面にトレンチを形成し、トレンチの内壁を
酸化膜で覆い、トレンチ内部を多結晶シリコン等の誘電
材で埋め込むトレンチ分離法、更に上記ＬＯＣＯＳ法と
上記トレンチ分離法を組み合わせて素子分離を行う方法
（例えば特開平４−６３４５６号公報）も提案されてい
る。

【０００４】図３（ａ）〜（ｄ）はそれぞれ、ＬＯＣＯ
Ｓ法とトレンチ分離法を用いて素子分離構造を形成する
工程を順次示している。まず、ＲＩＥ（Ｒｅａｃｔｉｖ
ｅＩｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチング法に
よりシリコン基板１の表面にトレンチ２を形成し、この
トレンチ２の内壁を熱酸化してシリコン酸化膜３を形成
する。上記シリコン基板１上の全面に多結晶シリコン層
を形成することにより、上記トレンチ２内を多結晶シリ
コン層４で埋め込み、表面研磨してトレンチ２による素
子分離構造５を形成する。そして、図示しない拡散層を
形成した後、シリコン基板１の表面を熱酸化することに
より、パッド酸化膜６を成膜する（図３（ａ））。

【０００５】次に、上記パッド酸化膜６上に耐酸化性
膜、例えば窒化珪素膜７を堆積形成し、この窒化珪素膜
７をパターニングして素子領域上に残存させる（図３
（ｂ））。

【０００６】引き続き、上記窒化珪素膜７をマスクにし
て上記シリコン基板１の熱酸化を行って、フィールド酸
化膜８を形成する（図３（ｃ））。その後、エッチング
により上記窒化珪素膜７及びパッド酸化膜６を取り除く
ことにより素子分離構造が形成される（図３（ｄ））。

【０００７】ところが、上述したような工程でフィール
ド酸化膜８を形成すると、このフィールド酸化膜８の形
成時に図３（ｃ）及び（ｄ）に示すように、トレンチ２
の開口部付近の側壁及びトレンチ２内に埋め込まれた多
結晶シリコン層４が酸化され、クサビ状の酸化領域９，
９が形成される。このクサビ状の酸化領域９，９には応
力集中が起こるため、シリコン結晶の転位密度が高くな
り、トレンチ２の上部の基板１に格子欠陥が発生する。
この結果、トレンチ４付近でデバイス特性が劣化すると
いう問題が生じている。

【０００８】

【発明が解決しようとする課題】上記のようにＬＯＣＯ
Ｓ法とトレンチ分離法を用いて素子分離を行う従来の半
導体装置の製造方法は、ＬＯＣＯＳ法によりフィールド
酸化膜を形成する際に、トレンチの開口部付近の側壁及
びトレンチ内に埋め込まれた多結晶シリコンが酸化され
てクサビ状の酸化領域が形成され、トレンチ上部に格子
欠陥が発生し、この付近でデバイス特性が劣化するとい
う問題があった。

【０００９】この発明は上記のような事情を考慮してな
されたものであり、その目的とするところは、フィール
ド酸化膜とトレンチ分離法により素子分離構造を形成す
る際に、トレンチの開口部付近の側壁酸化による半導体
基板の格子欠陥の発生を避けることができ、デバイス特
性の劣化を防止できる半導体装置の製造方法を提供する
ことにある。

【００１０】

【課題を解決するための手段】請求項１に記載した半導
体装置の製造方法は、フィールド酸化膜とトレンチとに
よって素子分離を行う半導体装置の製造方法において、
半導体基板にトレンチ分離構造を形成する工程と、前記
半導体基板上にシリコン層を形成する工程と、前記トレ
ンチ分離構造上を含む前記シリコン層を選択的に酸化さ
せることによりフィールド酸化膜を形成する工程とを具
備することを特徴としている。

【００１１】請求項２に記載した半導体装置の製造方法
は、フィールド酸化膜とトレンチとによって素子分離を
行う半導体装置の製造方法において、半導体基板にトレ
ンチ分離構造を形成する工程と、前記半導体基板上にフ
ィールド酸化膜となるシリコン酸化膜を堆積形成する工
程と、素子領域上の前記シリコン酸化膜を選択的に除去
する工程とを具備することを特徴とする。

【００１２】また、請求項３に記載した半導体装置の製
造方法は、半導体基板の表面にトレンチを形成する工程
と、前記トレンチの内壁に酸化膜を形成する工程と、前
記トレンチ内を誘電材で埋め込む工程と、前記半導体基
板の表面上にパッド酸化膜を成膜する工程と、前記パッ
ド酸化膜上に多結晶シリコン層を堆積形成する工程と、
前記多結晶シリコン層上に耐酸化性膜を形成し、パター
ニングして素子領域上に残存させる工程と、前記耐酸化
性膜をマスクとして前記多結晶シリコン層を熱酸化する
ことによりフィールド酸化膜を形成する工程と、前記耐
酸化性膜、前記耐酸化性膜下に残存された多結晶シリコ
ン層、及び前記多結晶シリコン層下に残存された前記パ
ッド酸化膜を除去する工程とを具備することを特徴とし
ている。

【００１３】請求項４に記載した半導体装置の製造方法
は、半導体基板の表面にトレンチを形成する工程と、前
記トレンチの内壁に酸化膜を形成する工程と、前記トレ
ンチを誘電材で埋め込む工程と、前記半導体基板の表面
上にパッド酸化膜を成膜する工程と、前記パッド酸化膜
上にシリコン酸化膜を堆積形成する工程と、前記トレン
チ上を含む前記シリコン酸化膜上にエッチング用のマス
クを形成する工程と、前記マスクを介して素子領域上の
前記シリコン酸化膜、及び前記シリコン酸化膜下に残存
された前記パッド酸化膜をエッチングすることにより除
去する工程と、前記マスクを除去する工程とを具備する
ことを特徴とする。

【００１４】

【作用】請求項１に記載の発明においては、トレンチ分
離構造上に形成したシリコン層を選択酸化させることに
よりフィールド酸化膜を形成するため、フィールド酸化
膜の形成時にトレンチの開口部付近にクサビ状の酸化領
域が形成されるのを避けることができる。この結果、ト
レンチの開口部付近への応力集中は発生せず、シリコン
結晶内の格子欠陥の発生を防ぐことができ、トレンチ付
近でのデバイス特性の劣化を防止できる。

【００１５】請求項２に記載した発明においては、トレ
ンチ分離構造上に堆積形成したシリコン酸化膜をパター
ニングしてフィールド酸化膜を形成するため、フィール
ド酸化膜の形成時にクサビ状の酸化領域が形成されるの
を避けることができる。従って、トレンチの開口部付近
への応力集中は発生せず、シリコン結晶内の格子欠陥の
発生を防ぐことができ、トレンチ付近でのデバイス特性
の劣化を防止できる。

【００１６】請求項３に記載の発明においては、パッド
酸化膜上に多結晶シリコン層を堆積形成した後、この多
結晶シリコン層の素子領域上に耐酸化性膜を形成し、こ
の耐酸化性膜をマスクとして多結晶シリコン層を熱酸化
することによりフィールド酸化膜を形成するので、フィ
ールド酸化膜の形成時にトレンチの開口部付近の半導体
基板及び誘電材が熱酸化されてクサビ状の酸化領域が形
成されるのを防止できる。従って、トレンチの開口部付
近への応力集中は発生せず、格子欠陥の発生によるデバ
イス特性の劣化を防止できる。

【００１７】請求項４に記載した発明においては、パッ
ド酸化膜上にフィールド酸化膜となるシリコン酸化膜を
堆積形成し、素子領域上のシリコン酸化膜、及びシリコ
ン酸化膜下に残存されたパッド酸化膜を除去するので、
フィールド酸化膜の形成時にトレンチの開口部付近の半
導体基板及び誘電材が熱酸化されてクサビ状の酸化領域
が形成されるのを避けることができる。従って、トレン
チの開口部付近への応力集中は発生せず、格子欠陥の発
生によるデバイス特性の劣化を防止できる。

【００１８】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１（ａ）〜（ｄ）は、この発明の第
１の実施例に係る半導体装置の製造方法について説明す
るためのもので、素子分離領域の製造工程を順次示す断
面図である。

【００１９】図１（ａ）に示すように、ＲＩＥ等の異方
性エッチング法によりシリコン基板１１にトレンチ１２
を形成し、このトレンチ１２の内壁、すなわち側壁部と
底部を酸化してシリコン酸化膜１３を形成する。上記シ
リコン基板１１上の全面に多結晶シリコン層を形成する
ことにより、上記トレンチ１２内を多結晶シリコン層１
４で埋め込み、表面研磨してトレンチ１２による素子分
離構造１５を形成する。次に、図示しない拡散層を形成
した後、シリコン基板１１の表面を熱酸化することによ
り、厚さが数十ｎｍのパッド酸化膜１６を成膜する。こ
のパッド酸化膜１６は拡散層の保護を目的としている
が、一般的に用いられる数十ｎｍ程度の熱酸化膜であれ
ば、ＬＯＣＯＳ法で形成する厚い酸化膜（一般に１μｍ
程度）に比してトレンチ１２の側壁並びに多結晶シリコ
ン層１４の酸化は少なく、クサビ状の酸化領域の形成は
ほとんど無視できる。

【００２０】次に、上記パッド酸化膜１６上にＣＶＤ
（Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏ
ｎ）法により多結晶シリコン層１７を堆積形成し、この
多結晶シリコン層１７上に耐酸化性の窒化珪素膜１８を
堆積形成した後、窒化珪素膜１８をパターニングして素
子領域上に残存させる（図２（ｂ）参照）。

【００２１】図１（ｃ）に示すように、上記窒化珪素膜
１８をマスクにして多結晶シリコン層１７を熱酸化する
ことにより、フィールド酸化膜１９を形成する。その
後、シリコン基板１１上に残存されている窒化珪素膜１
８、多結晶シリコン層１７、及びパッド酸化膜１６をエ
ッチングにより除去すると図１（ｄ）に示すような素子
分離構造が得られる。この際、上記窒化珪素膜１８は、
燐酸によるエッチングにより取り除く。また、多結晶シ
リコン層１７は、ＲＩＥ法でフッ素もしくは塩素ラジカ
ルにより選択エッチングすることが可能である（シリコ
ン酸化膜に対する多結晶シリコンのエッチング速度は約
７〜１０倍である）。

【００２２】なお、上記多結晶シリコン層１７の膜厚
は、最終的に必要なフィールド酸化膜１９の膜厚に対し
て、窒化珪素膜１８、及び残存されている多結晶シリコ
ン層１７、及びパッド酸化膜１６のエッチングによるフ
ィールド酸化膜１９の目減りを考慮した上で決まるが、
多結晶シリコン層１７を熱酸化する際に未酸化の多結晶
シリコン１７がフィールド酸化膜１９下に残存された
り、逆に過剰に熱酸化されることでトレンチ１２の開口
部付近の側壁が酸化されることを避けるため、熱処理条
件に留意する必要がある。

【００２３】上記のような製造方法によれば、パッド酸
化膜１６上に多結晶シリコン層１７を堆積形成した後、
この多結晶シリコン層１７上に窒化珪素膜１８を形成し
てパターニングすることにより素子領域上に残存させ、
窒化珪素膜１８をマスクとして多結晶シリコン層１７を
熱酸化してフィールド酸化膜１９を形成するので、フィ
ールド酸化膜１９の形成時にトレンチ１２の開口部付近
のシリコン基板１１及び多結晶シリコン層１４が熱酸化
されてクサビ状の酸化領域が形成されるのを防止でき
る。従って、トレンチ１２の開口部付近への応力集中は
発生せず、シリコン基板１１の格子欠陥の発生によるデ
バイス特性の劣化を防止できる。

【００２４】図２（ａ）〜（ｄ）は、この発明の第２の
実施例に係る半導体装置の製造方法について説明するた
めのもので、素子分離領域の他の製造工程を順次示す断
面図である。

【００２５】図２（ａ）は、図１（ａ）と同様にトレン
チによる素子分離構造１５、及び図示しない拡散層を形
成した後、シリコン基板１１の表面を熱酸化してパッド
酸化膜１６を形成した状態を示している。

【００２６】次に、図２（ｂ）に示すように、上記パッ
ド酸化膜１６上にＣＶＤ法によりシリコン酸化膜２０を
堆積形成する。このシリコン酸化膜２０を素子分離に用
いるために、シリコン酸化膜２０上に窒化珪素膜２１を
堆積形成し、パターニングして素子分離領域上に残存さ
せることによりエッチング用のマスクを形成する（図２
（ｃ）参照）。

【００２７】上記窒化珪素膜２１をマスクとして、素子
領域上のシリコン酸化膜２０とパッド酸化膜１６をエッ
チングして除去する。トレンチによる素子分離構造１５
上に残存されたシリコン酸化膜２０は、フィールド酸化
膜として働く。その後、上記窒化珪素膜２１を除去する
と図２（ｄ）に示すようなフィールド酸化膜とトレンチ
とによって素子分離を行う構造が得られる。

【００２８】なお、上記シリコン酸化膜２０と窒化珪素
膜２１をエッチングする際は、互いのエッチングにおけ
る選択比率を考慮した上で最終的に所望のフィールド酸
化膜厚が得られるように、シリコン酸化膜２０の膜厚、
及び窒化珪素膜２１の膜厚を制御する必要がある。

【００２９】上記のような製造方法によれば、パッド酸
化膜１６上にフィールド酸化膜となるシリコン酸化膜２
０を堆積形成し、トレンチ１２上を含むシリコン酸化膜
２０上に形成したマスクを介して素子領域上のシリコン
酸化膜２０、及びシリコン酸化膜２０下に残存されたパ
ッド酸化膜１６を除去するので、フィールド酸化膜の形
成時にトレンチ１２の開口部付近のシリコン基板１１及
び多結晶シリコン層１４が熱酸化されてクサビ状の酸化
領域が形成されるのを避けることができる。従って、ト
レンチ１２の開口部付近への応力集中は発生せず、シリ
コン基板１１の格子欠陥の発生によるデバイス特性の劣
化を防止できる。

【００３０】

【発明の効果】以上説明したように、この発明によれ
ば、フィールド酸化膜とトレンチ分離法により素子分離
構造を形成する際に、トレンチの開口部付近の側壁酸化
による半導体基板の格子欠陥の発生を避けることがで
き、デバイス特性の劣化を防止できる半導体装置の製造
方法が得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施例に係る半導体装置の製
造方法について説明するためのもので、素子分離構造の
製造工程を順次示す断面図。

【図２】この発明の第２の実施例に係る半導体装置の製
造方法について説明するためのもので、素子分離構造の
製造工程を順次示す断面図。

【図３】従来の半導体装置の製造方法について説明する
ためのもので、素子分離構造の製造工程を順次示す断面
図。

【符号の説明】

１１…シリコン基板（半導体基板）、１２…トレンチ、
１３…シリコン酸化膜、１４…多結晶シリコン層（誘電
材）、１５…トレンチによる素子分離構造、１６…パッ
ド酸化膜、１７…多結晶シリコン層、１８…窒化珪素膜
（耐酸化性膜）、１９…フィールド酸化膜、２０…シリ
コン酸化膜、２１…窒化珪素膜（エッチング用のマス
ク）。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 フィールド酸化膜とトレンチとによって
   素子分離を行う半導体装置の製造方法において、半導体
   基板にトレンチ分離構造を形成する工程と、前記半導体
   基板上にシリコン層を形成する工程と、前記トレンチ分
   離構造上を含む前記シリコン層を選択的に酸化させるこ
   とによりフィールド酸化膜を形成する工程とを具備する
   ことを特徴とする半導体装置の製造方法。
2. 【請求項２】 フィールド酸化膜とトレンチとによって
   素子分離を行う半導体装置の製造方法において、半導体
   基板にトレンチ分離構造を形成する工程と、前記半導体
   基板上にフィールド酸化膜となるシリコン酸化膜を堆積
   形成する工程と、素子領域上の前記シリコン酸化膜を選
   択的に除去する工程とを具備することを特徴とする半導
   体装置の製造方法。
3. 【請求項３】 半導体基板の表面にトレンチを形成する
   工程と、前記トレンチの内壁に酸化膜を形成する工程
   と、前記トレンチ内を誘電材で埋め込む工程と、前記半
   導体基板の表面上にパッド酸化膜を成膜する工程と、前
   記パッド酸化膜上に多結晶シリコン層を堆積形成する工
   程と、前記多結晶シリコン層上に耐酸化性膜を形成し、
   パターニングして素子領域上に残存させる工程と、前記
   耐酸化性膜をマスクとして前記多結晶シリコン層を熱酸
   化することによりフィールド酸化膜を形成する工程と、
   前記耐酸化性膜、前記耐酸化性膜下に残存された多結晶
   シリコン層、及び前記多結晶シリコン層下に残存された
   前記パッド酸化膜を除去する工程とを具備することを特
   徴とする半導体装置の製造方法。
4. 【請求項４】 半導体基板の表面にトレンチを形成する
   工程と、前記トレンチの内壁に酸化膜を形成する工程
   と、前記トレンチを誘電材で埋め込む工程と、前記半導
   体基板の表面上にパッド酸化膜を成膜する工程と、前記
   パッド酸化膜上にシリコン酸化膜を堆積形成する工程
   と、前記トレンチ上を含む前記シリコン酸化膜上にエッ
   チング用のマスクを形成する工程と、前記マスクを介し
   て素子領域上の前記シリコン酸化膜、及び前記シリコン
   酸化膜下に残存された前記パッド酸化膜をエッチングす
   ることにより除去する工程と、前記マスクを除去する工
   程とを具備することを特徴とする半導体装置の製造方
   法。