JPH08249254A - マルチコンピュータシステム - Google Patents

マルチコンピュータシステム

Info

Publication number
JPH08249254A
JPH08249254A JP7055652A JP5565295A JPH08249254A JP H08249254 A JPH08249254 A JP H08249254A JP 7055652 A JP7055652 A JP 7055652A JP 5565295 A JP5565295 A JP 5565295A JP H08249254 A JPH08249254 A JP H08249254A
Authority
JP
Japan
Prior art keywords
host
shared
transaction
bus
adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7055652A
Other languages
English (en)
Inventor
Takahiro Ito
隆弘 伊藤
Motoharu Taura
元治 田浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7055652A priority Critical patent/JPH08249254A/ja
Priority to KR1019950014763A priority patent/KR0163253B1/ko
Priority to TW084105595A priority patent/TW322558B/zh
Priority to CN95106422A priority patent/CN1084898C/zh
Priority to US08/473,498 priority patent/US5581709A/en
Publication of JPH08249254A publication Critical patent/JPH08249254A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】１台又は複数のホストコンピュータ１Ａ、１Ｂ
のＣＰＵ１０Ａ、１０Ｂが、１又は複数の共有ＩＯバス
８に接続されるＩＯデバイス４２、４３を、ホストＩＯ
バス３Ａ、３Ｂに接続されるＩＯデバイス４０、４１と
同様にアクセスする。 【構成】ＣＰＵ１０Ａ、１０ＢはそれぞれホストＩＯバ
ス３Ａ、３Ｂに接続されたＩＯデバイス４０、４１と共
有ＩＯバス８に接続されたＩＯデバイス４２、４３と
を、ＩＯアドレスを指定してトランザクションを発行
し、ＩＯホストアダプタ５０Ａ、５０Ｂはトランザクシ
ョンが共有ＩＯバス８のＩＯデバイス４２、４３に発行
されたときホスト番号を付し、ＩＯポートアダプタ７０
はＩＯデバイス４２、４３に発行されたトランザクショ
ンのホスト番号を保持して、応答をどのホストコンピュ
ータ１Ａ、１Ｂに返すかを判別する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマルチコンピュータシス
テムに関し、１台又は互いに独立した複数のホストコン
ピュータが１又は複数の共有ＩＯ装置を互いに共有し、
各ホストコンピュータが自在にトランザクションを発行
するものに適用し得る。
【０００２】
【従来の技術】従来、ホストコンピュータ（以下、ホス
トと称す）内のＩＯ（input output）バスを拡張してよ
り多くのＩＯデバイスを接続したり、物理的に離れた拡
張ＩＯ装置に接続したい場合、一般的にはバスブリッジ
機構が使用される（「ＩＳＡバスをシリアル化、光ファ
イバで 100ｍまで伝送」日経エレクトロニクス 1994.8.
22(no.615)p119〜p129）。このバスブリッジ機構は図１
７に示すように構成されている。図において１はホスト
であり、２はＩＯカード等のＩＯデバイスを実装する拡
張ＩＯ装置、３はホスト１内のＩＯバス、４０はＩＯバ
ス３に接続されるＩＯカード、５はＩＯバス３に接続さ
れるＩＯホストアダプタである。ＩＯホストアダプタ５
はホスト１のＩＯバス３側から順次ＩＯバスインタフェ
ース５１、トランザクションパケット処理部５３及び伝
送路インタフェース５４を有して構成されている。
【０００３】また６はホスト１と拡張ＩＯ装置２間を接
続するＩＯ拡張ケーブル、７は拡張ＩＯ装置２内のＩＯ
バス８に接続されるＩＯポートアダプタである。このＩ
Ｏポートアダプタ７も、拡張ＩＯ装置２のＩＯバス８側
から順次ＩＯバスインタフェース７４、トランザクショ
ンパケット処理部７３及びホスト伝送路インタフェース
７１を有して構成されている。４２、４３はそれぞれＩ
Ｏバス８に接続されるＩＯカード、１０はホスト１内の
ＣＰＵ（central processing unit ）である。なおホス
ト１の伝送路インタフェース５４と拡張ＩＯ装置２のホ
スト伝送路インタフェース７１が、ＩＯ拡張ケーブル６
で接続される。
【０００４】ホスト１のＩＯバス３上で、拡張ＩＯ装置
２側のＩＯカード４２、４３へのトランザクションが発
生すると、ＩＯホストアダプタ５がこのトランザクショ
ンを選択的に取り込む。このときトランザクションは、
種類に応じて予め定義されたパケットフォーマットに従
ってパケット化され、ＩＯ拡張ケーブル６を経由して拡
張ＩＯ装置２側のＩＯポートアダプタ７に転送される。
ＩＯポートアダプタ７ではこのパケット情報を解読し
て、元のホスト１のＩＯバス３で発行されたトランザク
ションを拡張ＩＯ装置２内のＩＯバス８上に発行する。
【０００５】これにより、ホスト１のＣＰＵ１０は、そ
れぞれのＩＯカード４０、４２、４３に付されたＩＯカ
ードアドレスの値「 100」、「300 」、「400 」を指定
してトランザクションを発行するのみで、内部のＩＯバ
ス３のＩＯカード４０や拡張ＩＯ装置２のＩＯバス８に
接続されたＩＯカード４２、４３の区別を意識せずに自
由にアクセスすることができる。
【０００６】ここでこのバスブリッジ機構では、パラレ
ルのバス信号全てをそのまま拡張ＩＯ装置２に接続する
には、ＩＯ拡張ケーブル６の信号線数が増えることと距
離が伸ばせない等の問題があるため、上述の構成ではパ
ケット化したバス信号を、ＩＯ拡張ケーブル６でなる伝
送路に送信する前にシリアル化して伝送する。このよう
にして、ＩＯバス３上のトランザクションを拡張ＩＯ装
置２のＩＯバス８で再現できるため、ＩＯバス８上のＩ
Ｏカード４２、４３は、ホスト１のＩＯバス３に接続さ
れるＩＯカード４０と完全に互換で動作する。
【０００７】
【発明が解決しようとする課題】ところがかかる構成の
バスブリッジ機構では、基本的に１台のホスト１と１台
の拡張ＩＯ装置２との間の１対１の接続しかサポートさ
れない。例えば２台のホストから１台の拡張ＩＯ装置を
共有ＩＯ装置として接続するために、上述のバスブリッ
ジ機構を利用する場合には、図１７との対応部分に同一
符号を付した図１８に示す接続方法が考えられる。図中
において１１は、ホスト１Ａ、１Ｂ間で通信を行うホス
ト間通信ネットワークである。
【０００８】このように接続して、２台のホスト１Ａ、
１Ｂが共有する拡張ＩＯ装置２をアクセスする場合、ホ
スト１Ａ、１Ｂ間の競合制御を行う必要がある。ところ
が上述したＩＯポートアダプタ７Ａ、７Ｂは、単一のホ
スト接続に対応したものなので競合制御の機能はない。
従ってホスト１Ａ、１Ｂ間の競合制御は、各ホスト１
Ａ、１Ｂが、ＩＯバス３Ａ、３Ｂに対してトランザクシ
ョンを発行する前に、ホスト間通信ネットワーク１１を
用いた別ルートで行うか、ＩＯポートアダプタ７Ａ、７
Ｂ同士でバスを調停するバスアービトレーションを実行
しなければならない。
【０００９】さらにこのように複数のホスト１Ａ、１Ｂ
から拡張ＩＯ装置２を共有する場合、各ホスト１Ａ、１
Ｂからは自系のＩＯ空間上に拡張ＩＯ装置２内のＩＯデ
バイス４２、４３がマッピングされなければならない。
ところがこのマッピング情報がホストによって異なる場
合には、従来の方式では対応できないため、ＩＯ装置を
共有する場合には、全ホスト１Ａ、１ＢのＩＯマッピン
グを、全て同じにしなければならないという制約が生じ
る。
【００１０】また１台のホスト１から２台以上の拡張Ｉ
Ｏ装置２Ａ、２Ｂを接続したい場合は、図１７及び図１
８との対応部分に同一符号を付した図１９に示す接続方
法が考えられる。図より明らかなように、ホスト１から
２台の拡張ＩＯ装置２Ａ、２Ｂを接続するためには、ホ
スト１のＩＯバス３上に２枚のＩＯホストアダプタ５
Ａ、５Ｂが必要となり、最大接続数はホスト１内におけ
るＩＯバス３のスロット数で制限される。この方法とは
別に、拡張ＩＯ装置から別の拡張ＩＯ装置にＩＯポート
アダプタ７によって接続する構成も考えられるが、経由
する拡張ＩＯ装置の数の増加によって、トランザクショ
ン遅延が増大するため性能に与える影響が大きい等の問
題がある。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、１台又は複数のホストが１台又は
複数の共有ＩＯ装置内のＩＯバスに接続されるＩＯデバ
イスを、ホストのＣＰＵはあたかもホスト内のＩＯバス
に接続されるＩＯデバイスとしてアクセスできると共
に、複数のホストが同一の共有ＩＯ装置にアクセスした
ときにもそれぞれのホストが関知せずに競合制御でき、
さらに複数のホスト間で共有ＩＯ装置内のＩＯカードに
対するＩＯデバイスマッピングが異なる場合にも対応で
きると共にホストと共有ＩＯ装置との接続位置や個数を
自由に変更できるマルチコンピュータシステムを提供す
ることを目的としている。
【００１２】
【課題を解決するための手段】上記のような課題を解決
するためこの発明に係るマルチコンピュータシステム
は、複数のホストコンピュータのホストＩＯバスにそれ
ぞれ接続されたＩＯホストアダプタと、ホストコンピュ
ータとは独立し、ホストＩＯバスに応じた共有ＩＯ装置
の共有ＩＯバスに接続されたＩＯポートアダプタとを接
続し、複数のホストコンピュータ内のＣＰＵは、それぞ
れのホストＩＯバスに接続されたＩＯデバイスと、共有
ＩＯバスに接続されたＩＯデバイスとを、ＩＯアドレス
の指定で選択してトランザクションを発行し、ＩＯホス
トアダプタは、トランザクションが共有ＩＯバスのＩＯ
デバイスに発行されたときトランザクションにホスト番
号を付して伝送し、ＩＯポートアダプタは、共有ＩＯバ
スのＩＯデバイスに発行されたトランザクションのホス
ト番号を保持し、そのトランザクションに対する応答を
どのホストコンピュータに返すかを判別するものであ
る。
【００１３】また次の発明に係るマルチコンピュータシ
ステムは、複数のホストコンピュータのＣＰＵが同時に
共有ＩＯ装置のＩＯデバイスに対してトランザクション
を発行した際の競合制御として、ＩＯポートアダプタ
は、所定のホストコンピュータのＣＰＵの発行した所定
のトランザクションを選択実行し、その実行中の間、他
のホストコンピュータのＣＰＵが発行した他のトランザ
クションの情報を格納し、所定のトランザクションの終
了後に他のトランザクションを選択して実行し、他のホ
ストコンピュータは、所定のトランザクションの実行中
の間、ホストＩＯバスを通常のＩＯデバイスのトランザ
クションにおけるウエイト状態に保持するものである。
【００１４】また次の発明に係るマルチコンピュータシ
ステムは、複数のホストコンピュータのＣＰＵが同時に
共有ＩＯ装置のＩＯデバイスに対してトランザクション
を発行した際の競合制御として、ＩＯポートアダプタ
は、所定のホストコンピュータのＣＰＵが発行した所定
のトランザクションを選択実行し、他のホストコンピュ
ータのＣＰＵが発行した他のトランザクションをバスビ
ジーとして、それぞれ他のホストコンピュータにバスビ
ジー応答し、他のホストコンピュータのＩＯホストアダ
プタは、そのバスビジー応答を受け取るとＣＰＵに対し
てそのトランザクションがバスビジーで受け付けられな
かったことを通知するものである。
【００１５】また次の発明に係るマルチコンピュータシ
ステムは、１台又は複数のホストコンピュータのホスト
ＩＯバスに接続されたＩＯホストアダプタと、ホストコ
ンピュータとは独立し、ホストＩＯバスに応じた複数の
共有ＩＯ装置の共有ＩＯバスにそれぞれ接続された複数
のＩＯポートアダプタと、１台又は複数のＩＯホストア
ダプタに対応するスイッチポートと複数のＩＯポートア
ダプタに対応するスイッチポートとを選択的に接続する
スイッチ装置とを備え、ＩＯホストアダプタに、スイッ
チ装置のスイッチポートとそのスイッチポートに接続さ
れる全ての共有ＩＯ装置との対応と、各共有ＩＯ装置内
に実装されているＩＯデバイスのＩＯアドレスとの対応
を識別するＩＯマッピングテーブルを配し、ＩＯホスト
アダプタはＩＯマッピングテーブルに基づいてＣＰＵが
発行するトランザクションを送信すべきスイッチポート
を認識するものである。
【００１６】また次の発明に係るマルチコンピュータシ
ステムで、ＩＯホストアダプタは、初期化時にスイッチ
装置の各スイッチポートに接続される相手が、他のホス
トコンピュータ内のＩＯホストアダプタか又は共有ＩＯ
装置内のＩＯポートアダプタか判別すると共に、共有Ｉ
Ｏ装置の共有ＩＯバスに接続されたＩＯデバイスの初期
化情報に応じてＩＯマッピングテーブルを生成するもの
である。
【００１７】また次の発明に係るマルチコンピュータシ
ステムで、ＩＯポートアダプタは、複数のホストコンピ
ュータのＣＰＵが、同時に同一の共有ＩＯ装置に対して
トランザクションを発行した場合、各ホストコンピュー
タからのトランザクションを到着順に格納するキューイ
ングバッファを有し、共有ＩＯ装置内の共有ＩＯバスに
対して到着順に順次トランザクションを発行するもので
ある。
【００１８】また次の発明に係るマルチコンピュータシ
ステムで、ＩＯポートアダプタは、キューイングバッフ
ァがフルになる可能性を事前に予測し、全てのホストコ
ンピュータに対して共有ＩＯ装置に対するトランザクシ
ョンの発行を抑制するものである。
【００１９】また次の発明に係るマルチコンピュータシ
ステムで、ＩＯホストアダプタは、各共有ＩＯ装置に接
続されるＩＯデバイスの初期化情報を、各ホストコンピ
ュータ側の構成によらずに同一となるように、各ホスト
コンピュータからみたＩＯデバイスのＩＯアドレスと、
実際の共有ＩＯ装置側のＩＯデバイスのＩＯアドレスを
マッピングするものである。
【００２０】また次の発明に係るマルチコンピュータシ
ステムは、スイッチ装置に接続された後に、ホストコン
ピュータを初期化する際、各ホストコンピュータが使用
するメモリ上のＩＯアドレスマップをそれぞれ異なる領
域に割り当て、共有ＩＯ装置側からみて各ホストコンピ
ュータを異なるアドレスにマッピングすることで、共有
ＩＯ装置から複数のホストコンピュータを識別するもの
である。
【００２１】
【作用】複数のホストコンピュータ内のＣＰＵは、それ
ぞれのホストＩＯバスに接続されたＩＯデバイスと、共
有ＩＯバスに接続されたＩＯデバイスとを、ＩＯアドレ
スを指定で選択してトランザクションを発行し、ホスト
コンピュータ内のＩＯホストアダプタは、トランザクシ
ョンが共有ＩＯバスのＩＯデバイスに発行されたときト
ランザクションにホスト番号を付して伝送し、共有ＩＯ
装置内のＩＯポートアダプタは、共有ＩＯバスのＩＯデ
バイスに発行されたトランザクションのホスト番号を保
持し、そのトランザクションに対する応答をどのホスト
コンピュータに返すかを判別する。これにより、複数の
ホストコンピュータのＣＰＵは、共有ＩＯバスに接続さ
れるＩＯデバイスを、内部のホストＩＯバスに接続され
るＩＯデバイスと同様にアクセスできる。
【００２２】また、複数のホストコンピュータのＣＰＵ
が同時に共有ＩＯ装置のＩＯデバイスに対してトランザ
クションを発行した際、ＩＯポートアダプタは、所定の
ホストコンピュータの所定のトランザクションを選択実
行し、その実行中の間、他ののホストコンピュータの他
のトランザクションの情報を格納し、所定のトランザク
ションの終了後に他のトランザクションを選択して実行
し、他のホストコンピュータは所定のトランザクション
の実行中の間、ホストＩＯバスを通常のＩＯデバイスの
トランザクションにおけるウエイト状態に保持する。こ
れにより、複数のホストコンピュータが同一の共有ＩＯ
装置にアクセスしても、それぞれのホストコンピュータ
が関知せずに競合制御できる。
【００２３】また、複数のホストコンピュータのＣＰＵ
が同時に共有ＩＯ装置のＩＯデバイスに対してトランザ
クションを発行した際、ＩＯポートアダプタは、所定の
ホストコンピュータの所定のトランザクションを選択実
行し、他のホストコンピュータの他のトランザクション
についてバスビジー応答し、他のホストコンピュータの
ＩＯホストアダプタは、バスビジー応答を受け取るとＣ
ＰＵに対してトランザクションがバスビジーで受け付け
られなかったことを通知する。これにより、複数のホス
トコンピュータが同一の共有ＩＯ装置にアクセスして
も、それぞれのホストコンピュータが関知せずに競合制
御できる。
【００２４】また、１台又は複数のホストコンピュータ
のＩＯホストアダプタ及び複数の共有ＩＯ装置のＩＯポ
ートアダプタを、スイッチ装置の複数のスイッチポート
にスター型に接続すると共に、ホストコンピュータのＣ
ＰＵは、ＩＯホストアダプタに配したマッピングテーブ
ルに基づいて、送信すべきスイッチポートを認識する。
これにより、１台又は複数のホストコンピュータのＣＰ
Ｕは、複数の共有ＩＯバスに接続されるＩＯデバイス
を、ホストＩＯバスに接続されるＩＯデバイスと同様に
アクセスできる。
【００２５】また、ＩＯホストアダプタにおいて、初期
化時にスイッチ装置の各スイッチポートに接続される相
手が、他のホストコンピュータ内のＩＯホストアダプタ
か又は共有ＩＯ装置内のＩＯポートアダプタか判別する
と共に、共有ＩＯ装置の共有ＩＯバスに接続されたＩＯ
デバイスの初期化情報に応じてＩＯマッピングテーブル
を生成する。これにより、ＩＯマッピングテーブルを容
易に生成して、１台又は複数のホストコンピュータのＣ
ＰＵが、複数の共有ＩＯバスに接続されるＩＯデバイス
を、ホストＩＯバスに接続されるＩＯデバイスと同様に
アクセスできる。
【００２６】また、ＩＯポートアダプタにおいて、複数
のホストコンピュータがＣＰＵが、同時に同一の共有Ｉ
Ｏ装置に対してトランザクションを発行した場合、キュ
ーイングバッファを用いて各ホストコンピュータからの
トランザクションを到着順に順次共有ＩＯ装置内の共有
ＩＯバスに対して発行する。これにより、複数のホスト
コンピュータが、同時に同一の共有ＩＯ装置にアクセス
しても、それぞれのホストコンピュータが関知せずに確
実に競合制御できる。
【００２７】また、ＩＯポートアダプタにおいて、キュ
ーイングバッファがフルになる可能性を事前に予測し、
全てのホストコンピュータに対して共有ＩＯ装置に対す
るトランザクションの発行を抑制する。これにより、複
数のホストコンピュータが同一の共有ＩＯ装置にアクセ
スしても、それぞれのホストコンピュータが関知せずに
一段と確実に競合制御できる。
【００２８】また、ＩＯホストアダプタにおいて、各共
有ＩＯ装置に接続されるＩＯデバイスの初期化情報を、
各ホストコンピュータ側の構成によらずに同一となるよ
うに、各ホストコンピュータからみたＩＯデバイスのＩ
Ｏアドレスと、実際の共有ＩＯ装置側のＩＯデバイスの
ＩＯアドレスをマッピングする。これにより、複数のホ
ストコンピュータ間で共有ＩＯ装置内のＩＯデバイスに
対するＩＯデバイスマッピングが異なる場合にも対応で
きる。
【００２９】また、複数のホストコンピュータが、スイ
ッチ装置に接続された後に、ホストコンピュータを初期
化する際に、各ホストコンピュータが使用するメモリ上
のＩＯアドレスマップをそれぞれ異なる領域に割り当
て、共有ＩＯ装置側からみて各ホストコンピュータ上の
異なるメモリアドレス空間にマッピングすることで、共
有ＩＯ装置から複数のホストコンピュータを識別する。
これにより、複数のホストコンピュータ間で共有ＩＯ装
置内のＩＯデバイスに対するＩＯデバイスマッピングが
異なる場合にも対応できると共にホストコンピュータと
共有ＩＯ装置との接続位置や個数を自由に変更できる。
【００３０】
【実施例】以下図面を参照しながら、この発明の一実施
例を詳述する。
【００３１】実施例１.図１７との対応部分に同一符号
を付した図１においては全体として、本発明によるマル
チコンピュータシステムの実施例１を示し、第１及び第
２のホスト１Ａ及び１Ｂに対して１台の共有ＩＯ装置２
が接続されている。この実施例の場合、第１及び第２の
ホスト１Ａ及び１ＢのＩＯホストアダプタ５０Ａ及び５
０Ｂは、それぞれＩＯバス３Ａ及び３Ｂ側から順次ＩＯ
バスインタフェース５１Ａ及び５１Ｂ、トランザクショ
ンパケット処理部５３Ａ及び５３Ｂ、伝送路インタフェ
ース５４Ａ及び５４Ｂを有して構成されている。これに
加えて、ＩＯホストアダプタ５０Ａ、５０ＢのＩＯバス
インタフェース５１Ａ、５１Ｂには、それぞれ共有ＩＯ
装置２側に実装されるＩＯカード４２、４３のＩＯカー
ドアドレスが格納されるＩＯテーブル５２Ａ、５２Ｂが
接続されている。
【００３２】また共有ＩＯ装置２のＩＯポートアダプタ
７０は、ホスト番号解析部７５とバススイッチ７６が付
加され、ホスト番号解析部７５の制御によってバススイ
ッチ７６が切り換え制御される。実際上共有ＩＯ装置２
のＩＯバス８は、ＩＯバスインタフェース７４を通じて
バススイッチ７５で切り換えられ、それぞれ第１又は第
２のトランザクションパケット処理部７３Ａ又は７３
Ｂ、第１又は第２のホスト伝送路インタフェース７１Ａ
又は７１Ｂを通じて、第１又は第２のホスト１Ａ又は１
ＢのＩＯホストアダプタ５０Ａ又は５０Ｂに接続され
る。
【００３３】ここでＩＯテーブル５２Ａ、５２Ｂ内のデ
ータを図２に示す。このＩＯテーブル５２Ａ、５２Ｂに
は、共有ＩＯ装置２内のＩＯバス８に接続されるＩＯカ
ード４２及び４３のＩＯカードアドレスとして値「300
」、「400 」が格納されている。また、ＩＯホストア
ダプタ５０Ａ、５０Ｂのトランザクションパケット処理
部５３Ａ、５３Ｂが生成するトランザクションパケット
のフォーマットを図３に示す。このトランザクションパ
ケットは、ホスト番号及びＣＰＵ１０Ａ、１０Ｂが発行
したトランザクション情報と、このトランザクション情
報の終わりを表すエンドオブフレーム（ＥＯＦ）とで構
成されている。
【００３４】このような構成において、例えば第１のホ
スト１ＡのＣＰＵ１０Ａが共有ＩＯ装置２上のＩＯカー
ド４２に対して、トランザクションを発行してアクセス
要求を出すと、第１のホスト１ＡのＩＯバス３ＡにはＩ
Ｏカード４２のＩＯカードアドレスとして値「300 」が
出力される。第１のＩＯホストアダプタ５０ＡのＩＯバ
スインタフェース５１Ａは、このＩＯカードアドレスと
ＩＯテーブル５２Ａ内に登録されているＩＯカードアド
レスを比較する。
【００３５】図２に上述したように、ＩＯカードアドレ
スとして値「300 」がこのＩＯテーブル５２Ａに登録さ
れているため、ＩＯホストアダプタ５０Ａはこのトラン
ザクションを受け付け、トランザクションパケット処理
部５２Ａにおいて共有ＩＯ装置２のＩＯポートアダプタ
７０に送るためのトランザクションパケットを生成す
る。同時にＩＯバス３Ａのウエイト（ＷＡＩＴ）信号を
オンし、ＩＯバス３Ａをウエイト状態に設定する。
【００３６】ここで、この実施例の場合のリードトラン
ザクションの処理の流れを図４に示す。ＩＯバス３とし
てアドレス信号ＡＤＤ／ＤＡＴＡ（図４（Ａ））と別に
コマンド信号ＣＭＤ（図４（Ｂ））を用いるバスでは、
コマンド信号ＣＭＤによってリードトランザクションで
あると判定すると、ＩＯポートアダプタ７０側との間で
予め定められたリードトランザクションフォーマットに
従い、図３のトランザクションパケットを生成する。こ
のトランザクションパケットは、図４（Ｄ）及び図４
（Ｅ）のシーケンスでＩＯポートアダプタ７０に伝送さ
れる。
【００３７】ＩＯポートアダプタ７０では、トランザク
ションパケットの先頭のホスト番号を解析し、ホスト番
号に応じてバススイッチ７６を第１のホスト１Ａ側に切
り換える。その後ＩＯバスインタフェース７４を経由し
てＩＯバス８に対し、図４（Ｆ）、図４（Ｇ）及び図４
（Ｈ）で示すバストランザクションを発行する。このＩ
Ｏバス８上のトランザクションは、第１のホスト１Ａ内
でＣＰＵ１０ＡがＩＯバス３Ａに対して発行するトラン
ザクションと全く同一である。ＩＯポートアダプタ７０
は、このトランザクションに対する応答としてリードデ
ータが返ってきたら、リード応答のトランザクションパ
ケットを生成する。
【００３８】上述したようにバススイッチ７６は、第１
のホスト１Ａ側に切り換えられた状態を保持しており、
このリード応答のトランザクションパケットは、第１の
トランザクションパケット処理部７３Ａで生成され、第
１のホスト１Ａに転送される。図４に示すように、リー
ド応答のトランザクションパケットがＩＯホストアダプ
タ５０Ａに届くと、トランザクションパケット処理部５
３Ａでリードデータが取り出され、ＩＯバス３ＡのＡＤ
Ｄ／ＤＡＴＡ信号として出力される。このデータ出力の
完了によってウエイト（ＷＡＩＴ）信号をオフし、ＩＯ
バス３のウェイト状態を解除する。
【００３９】次に、この実施例において、第１のホスト
１Ａと第２のホスト１Ｂが同時に共有ＩＯ装置２にアク
セスした場合の競合制御について述べる。図１との対応
部分に同一符号を付した図５に競合制御を行うＩＯポー
トアダプタ７０を示す。このＩＯポートアダプタ７０
は、図１の構成に競合制御回路７７と、第１及び第２の
ホスト１Ａ及び１Ｂに対応する待機バッファ７８Ａ及び
７８Ｂとを付加して構成されている。第１のホスト１Ａ
と第２のホスト１Ｂから同時にトランザクションパケッ
トが到着した場合、もしくは既にどちらか一方のトラン
ザクションの処理中に他のトランザクションが到着した
場合、競合制御回路７７の制御によってどちらか一方の
トランザクションのみを受け付けてホスト番号解析部７
５に伝え、これによりバススイッチ７６を、どちらか一
方のホスト１Ａ又は１Ｂのみに固定する。
【００４０】選択されなかったトランザクションは、待
機バッファ７８Ａ又は７８Ｂに格納される。先に選択さ
れたトランザクションの終了後に、バススイッチ７６が
切り換えられて接続が変更され、待機バッファ７８Ｂ又
は７８Ａの内容が新規なトランザクションとしてＩＯバ
ス８に発行される。なおこの場合、待機バッファ７８
Ａ、７８Ｂの容量は、ＩＯバス８のトランザクションで
発生する最大のデータ量によって決定される。
【００４１】また競合制御の他の方法を図５との対応部
分に同一符号を付した図６に示す。これはＩＯバス信号
としてバストランザクション中断（アボート）処理をサ
ポートする場合に有効な方法である。図中で競合制御、
ビジー応答回路７９は第１のホスト１Ａと第２のホスト
１Ｂから同時にトランザクションパケットが到着した場
合、もしくは既にどちらか一方のトランザクション処理
中に他のトランザクションが到着した場合、どちらか一
方のトランザクションのみを受け付けてホスト番号解析
部７５に伝え、これによりバススイッチ７６をどちらか
一方のホスト１Ａ又は１Ｂに固定する。
【００４２】選択されなかったホスト１Ｂ又は１Ａ側に
は、ビジー応答パケットを生成して該当するＩＯホスト
アダプタ５０Ｂ又は５０Ａに転送する。また競合制御、
ビジー応答回路７９内の該当するホスト１Ｂ又は１Ａ側
のビジーフラグ及び先行フラグをセットする（図７のＳ
Ｔ１、ＳＴ２）。このビジーフラグがセットされると、
現在トランザクションを実行しているホスト１Ａに対し
てはトランザクション終了後、選択されなかったホスト
１Ｂからのトランザクションが受け付けられるまでは無
条件にビジー応答となる。これは図７のＳＴ３及びＳＴ
４に示すように、第１のホスト１Ａもビジーフラグがセ
ットされるが、先行フラグが第２のホスト１Ｂとなって
いるので、優先権が第２のホスト１Ｂにあると判定でき
るからである。
【００４３】ＩＯホストアダプタ５０Ｂ又は５０Ａ側の
トランザクションパケット処理部５３Ｂ又は５３Ａは、
このビジー応答パケットによりＩＯバス３Ｂ又は３Ａに
対してトランザクション中断（アボート）信号を発行す
る。ＣＰＵ１０Ｂ又は１０Ａはトランザクション中断信
号が応答されると再度同一トランザクションを発行す
る。この再送トランザクションが、ＩＯポートアダプタ
７０に到着した時点ですでに片側のトランザクションが
終了している場合、先行フラグを参照することでトラン
ザクションが受け付けられる。このトランザクションが
受け付けられたことで、図７のＳＴ５のように、第２の
ホスト１Ｂのビジーフラグはリセットされ、先行フラグ
も第１のホスト１Ａ側がセットされる。
【００４４】このような構成によれば、２台のホスト１
Ａ、１Ｂと１台の共有ＩＯ装置２を、ＩＯホストアダプ
タ５０Ａ、５０ＢとＩＯポートアダプタ７０を通じて接
続する際に、ＩＯホストアダプタ５０Ａ、５０Ｂはトラ
ンザクションが共有ＩＯ装置２のＩＯバス８のＩＯカー
ド４２、４３に発行されたときホスト番号を付して伝送
し、ＩＯポートアダプタ７０でＩＯカード４２、４３に
対するトランザクションのホスト番号をホスト番号解析
部７５に保持すると共にバススイッチ７６を選択し、そ
のトランザクションの応答をどちらのホスト１Ａ、１Ｂ
に返すかを決定することにより、２台のホスト１Ａ、１
Ｂが１台の共有ＩＯ装置２内のＩＯバス８に接続される
ＩＯカード４２、４３を、ホスト１Ａ、１Ｂ内部のＩＯ
バス３Ａ、３Ｂに接続されるＩＯカード４０、４１と同
様にアクセスできる。
【００４５】またこのような構成によれば、ＩＯポート
アダプタ７０に待機バッファ７８Ａ、７８Ｂを設けて一
方のホスト１Ａのトランザクションを選択実行し、その
間他方のホスト１Ｂのトランザクションを待機バッファ
７８Ｂに格納したり、また一方のホスト１Ａのトランザ
クションを選択実行して他方のホスト２Ｂのトランザク
ションについてバスビジー応答すると共に、ビジー応答
フラグや先行フラグでフラグ制御することにより、２台
のホスト１Ａ、１Ｂが同一の共有ＩＯ装置２にアクセス
しても、それぞれのホスト１Ａ、１Ｂが関知せずに競合
制御できる。
【００４６】なお上述の実施例１では、２台のホスト１
Ａ、１Ｂを１台の共有ＩＯ装置２に接続する場合につい
て述べたが、これに限らず、３台以上複数のホストを、
１台の共有ＩＯ装置２に接続するようにしても良い。因
みにこの場合、バススイッチ７６として、複数のホスト
に対応できるものを選定し、ホスト番号解析部７５でホ
スト番号に応じてバススイッチ７６を切り換え制御すれ
ば良い。また競合制御についても、図５及び図６のいず
れの方法を適用し得る。
【００４７】実施例２.図１との対応部分に同一符号を
付した図８においては全体として、本発明によるマルチ
コンピュータシステムの実施例２を示し、１台のホスト
１に対して、スイッチ装置８０を介して、３台の共有Ｉ
Ｏ装置２Ａ、２Ｂ、２Ｃが接続されている。この実施例
の場合、スイッチ装置８０はスイッチポート８１Ａ、８
１Ｂ、８１Ｃ、８１Ｄと、スイッチ本体８２で構成され
る。スイッチポート８１Ａ、８１Ｂ、８１Ｃ、８１Ｄに
は、それぞれホスト１のＩＯホストアダプタ５０、共有
ＩＯ装置２Ａ、２Ｂ、２ＣのＩＯポートアダプタ７０
Ａ、７０Ｂ、７０Ｃが接続されている。
【００４８】またスイッチ本体８２は、いわゆるクロス
バースイッチで構成され、１つスイッチポート８１から
別の１つのスイッチポート８１を選択して接続し、デー
タを転送する。実際にこのスイッチ本体８２は、ＩＯホ
ストアダプタ５０、ＩＯポートアダプタ７０Ａ、７０
Ｂ、７０Ｃから入力される伝送トランザクションパケッ
トの内に格納されている出力ポート情報に従って、その
パケットを出力する。
【００４９】この実施例の場合、図９に示すように、ホ
ストＩＯアダプタ５０が保持するＩＯテーブル５２は、
図２について上述した実施例１の構成に加えて、スイッ
チポート８１Ａ〜８１Ｄの番号と、そのスイッチポート
８１Ａ〜８１Ｄに接続される共有ＩＯ装置２Ａ〜２Ｃの
番号とを対応付けると共に、それぞれの共有ＩＯ装置２
Ａ〜２ＣのＩＯバス８Ａ〜８Ｃに接続されるＩＯカード
４２、４３、４４、４５、４６、４７のＩＯカードアド
レスが対応付けられて保持されている。
【００５０】実際上、図では番号「２」のスイッチポー
ト８１Ｂに接続される番号「１」の共有ＩＯ装置２Ａの
ＩＯバス８Ａに、ＩＯカードアドレスとして値「300
」、「400 」のＩＯカード４２、４３が接続され、ま
た番号「３」のスイッチポート８１Ｃに接続される番号
「２」の共有ＩＯ装置２ＢのＩＯバス８Ｂに、ＩＯカー
ドアドレスとして値「500 」、「600 」のＩＯカード４
４、４５が接続され、さらに番号「３」のスイッチポー
ト８１Ｃに接続される番号「３」の共有ＩＯ装置２Ｃの
ＩＯバス８Ｃに、ＩＯカードアドレスとして値「700
」、「800 」のＩＯカード４６、４７が接続される情
報が保持されている。
【００５１】このような構成において、ホスト１のＣＰ
Ｕ１０がＩＯバス３に対して、ＩＯホストアダプタ５０
内のＩＯテーブル５２に格納されたＩＯカードアドレス
に対するトランザクションを発行すると、ＩＯホストア
ダプタ５０はそのトランザクションを受け取り、実施例
１に上述したと同様にトランザクション情報をパケット
に挿入する。このとき図９のＩＯテーブル５２を参照し
て、そのＩＯアドレスを有する共有ＩＯ装置２が接続さ
れているスイッチポート番号を選択し、図１０に示すよ
うに、パケットのヘッダ情報として格納する。これと共
に、共有ＩＯ装置２からの応答パケットの応答先情報と
してホスト１自身の接続されているスイッチポート番号
も格納する。
【００５２】例えばＩＯカードアドレスが値「300 」の
ＩＯカード４２に対するトランザクションパケットの場
合は、スイッチポート番号として値「２」、ホストポー
ト番号として値「１」が、ヘッダ情報に格納される。ス
イッチ装置８０では第１のスイッチポート８１Ａに到着
したトランザクションパケットのヘッダ情報により、出
力先ポートを決定する。ＩＯカードアドレスが値「300
」の場合は、第２のスイッチポート８１Ｂが選択さ
れ、そのトランザクションパケットは第２のスイッチポ
ート８１Ｂを経由して第１の共有ＩＯ装置２Ａへ転送さ
れる。
【００５３】この実施例の場合、共有ＩＯ装置１のＩＯ
ポートアダプタ５０は図１について上述した実施例１の
ものと同一の構成で、２組あるホスト伝送路インタフェ
ース７１Ａ及び７１Ｂ、トランザクションパケット処理
７３Ａ及び７３Ｂのうち１組を未使用とする。すなわち
実施例１で述べた競合制御機構も用いず、バススイッチ
７６はどちらか一方、例えば第１のホスト１Ａ側に固定
する。ＩＯポートアダプタでのトランザクションパケッ
ト受信後、ホスト番号解析部７５ではパケットヘッダ情
報から応答先のホストポート番号を格納する。
【００５４】ＩＯバス８へのトランザクション発行手順
は実施例１と同一である。トランザクション応答パケッ
ト生成時には、図１０のトランザクションパケットフォ
ーマットが用いられる。すなわちホスト番号解析部７５
に格納しておいたホストポート番号を応答トランザクシ
ョンパケットのヘッダ情報として使用する。この実施例
の場合は上述のトランザクションパケットと同様に値
「１」となる。以下ホスト１からのトランザクションパ
ケット転送手順と同様にしてＩＯホストアダプタ５０に
応答パケットが転送される。
【００５５】このような構成によれば、ホスト１のＩＯ
ホストアダプタ５０及び複数の共有ＩＯ装置２Ａ〜２Ｃ
のＩＯポートアダプタ７０Ａ〜７０Ｃを、スイッチ装置
８０の複数のスイッチポート８１Ａ〜８１Ｄにスター型
に接続すると共に、ホスト１のＣＰＵ１０は、ＩＯホス
トアダプタ５０に配したＩＯテーブル５２に基づいて、
送信すべきスイッチポート８１Ｂ〜８１Ｄを認識するこ
とにより、ホスト１のＣＰＵ１０は、複数の共有ＩＯ装
置２Ａ〜２Ｃ内のＩＯバス８Ａ〜８Ｃに接続されるＩＯ
カード４２〜４７を、ＩＯバス３に接続されるＩＯカー
ド４０と同様にアクセスできる。
【００５６】実施例３.図８との対応部分に同一符号を
付した図１１においては全体として、本発明によるマル
チコンピュータシステムの実施例３を示し、３台のホス
ト１Ａ〜１Ｃに対してスイッチ装置８０を介して、３台
の共有ＩＯ装置２Ａ〜２Ｃが接続されている。各ホスト
１Ａ〜１Ｃからのトランザクションの処理動作は、上述
した実施例２の場合と同様であり、それぞれ複数のホス
ト１Ａ〜１Ｃが複数の共有ＩＯ装置２Ａ〜２Ｃに対して
アクセスが可能である。また同一スイッチポート８１Ａ
〜８１Ｆに対するアクセスの競合を阻止するため、スイ
ッチ装置８０にルート管理テーブル８３が設けられてい
る。このルート管理テーブル８３は、図１２に示すよう
に、ＩＯアドレスが保持されており、それぞれのホスト
１Ａ〜１ＣのＣＰＵ１０Ａ〜１０Ｃから読み出し及び書
き込みが可能である。
【００５７】この実施例の場合、ホスト１Ａ〜１Ｃは通
常のＩＯアクセスの前にルート管理テーブル８３に対し
て、アクセスを希望する共有ＩＯ装置２Ａ〜２Ｃが接続
されるスイッチポート８１Ｂ〜８１Ｄとの接続を、専有
できるか否かの問い合わせを行う。ここでルート管理テ
ーブル８３が図１２の状態で、例えばホスト１Ａがポー
ト番号「２」の第２のスイッチポート８１Ｂと接続した
い場合、ルート管理テーブル８３中では、現在「フリ
ー」状態となっているので、ホスト１Ａが専有に成功
し、ホスト１Ａはその箇所を「フリー」状態から「セッ
ト」状態とする。ホスト１Ａはこの第２のスイッチポー
ト８１Ｂに対するトランザクションの終了後に、このル
ート管理テーブル８３の情報を「セット」状態から「フ
リー」状態に戻す。
【００５８】なおホスト１内のＩＯバス３と共有ＩＯ装
置２内のＩＯバス８とで、ＩＯアクセス方式を同一にす
るため、このルート管理テーブル８３への読み出し及び
書き込みは、ホスト１内のＩＯバス３に接続されたＩＯ
カード４０へアクセスするときにも発行する。但しこれ
は、ＩＯテーブル５２に登録されていないＩＯアドレス
なので、ダミー処理としてＩＯホストアダプタ５０内で
受け捨てられる。
【００５９】またこの実施例の場合も、ホスト１は図９
について上述したＩＯホストアダプタ５０内のＩＯテー
ブル５２を予め生成する。この実施例では図１３に示す
ように、ＩＯホストアダプタ５０、ＩＯポートアダプタ
７０（図示せず）内にアダプタ属性レジスタ５５を設け
ることで実現する。すなわちアダプタ属性レジスタ５５
は、ＩＯホストアダプタ５０が初期化もしくはリセット
動作時に、スイッチ装置８０を介して読み取り可能なレ
ジスタである。この実施例ではＩＯホストアダプタ５０
のときは「１」、ＩＯポートアダプタ７０のときは
「０」がアダプタ属性レジスタ５５にセットされる。
【００６０】ＩＯホストアダプタ５０は、初期化もしく
はリセット動作時にスイッチ装置８０のスイッチポート
８１Ａ〜８１Ｅに接続される全ての装置のアダプタ属性
レジスタ５５を読み、共有ＩＯ装置２がどのスイッチポ
ート８１に接続されているかを認識して、ＩＯテーブル
５２に書き込む。その後ＣＰＵ１０からの初期化フロー
の中でＩＯカードがコンフィギュレーションされる際
に、上述した共有ＩＯ装置２に対しても順次ＩＯカード
をコンフィギュレーションしてＩＯテーブル５２内のＩ
Ｏアドレス情報を生成する。
【００６１】またここで、図１４に例えばスイッチ装置
８０にて完全にポート接続ルートを１台のホスト１で専
有せずに、このスイッチ装置８０と共有ＩＯ装置２間の
接続伝送路の最大スループットまでは、複数のホスト１
からのトランザクションを受け付けるＩＯポートアダプ
タ７０を示す。すなわちこのＩＯポートアダプタ７０で
は、複数のホスト１Ａ〜１Ｃから転送されたトランザク
ションパケットが連続して送られる場合、これらのトラ
ンザクションパケットをキューイングバッファ９０に格
納する。ＩＯバス８へのトランザクションはこのキュー
イングバッファ９０から順次１個づつ処理し、トランザ
クションを発行する。
【００６２】またこのキューイングバッファ９０は有限
なので、フルになるとトランザクションパケットが受け
捨てられてしまう。この問題を解決する対策として、キ
ューイングバッファコントローラ９１により、キューイ
ングバッファ９０がフルになる前に、各ＩＯホストアダ
プタ５０Ａ〜５０Ｃに対し、実施例１と同様にビジー応
答パケットを送出する。これによりその共有ＩＯ装置２
に対するトランザクションの発行を抑制することができ
る。なおキューイングバッファ９０が、どの程度つまっ
てきたときに、このビジー応答を発行するかはバッファ
容量等によって設定される。
【００６３】またこの実施例における複数のホスト１Ａ
〜１Ｃ間で共有されるＩＯアドレス情報は、各ホスト１
Ａ〜１ＣのＩＯ構成によって異なる場合がある。この実
施例では、各共有ＩＯ装置２Ａ〜２Ｃに接続されたＩＯ
アドレス情報が各ホスト１Ａ〜１Ｃ側の構成によらず同
一となるように、図１５に示すホスト１毎のＩＯマッピ
ング情報をＩＯテーブル５２に格納する。図のように、
予め共有ＩＯ装置２側は初期化時に共有ＩＯ装置２単体
で内部のＩＯバス８上のＩＯアドレスを一意に決定す
る。
【００６４】この実施例では、例えば第１の共有ＩＯ装
置２ＡのＩＯカード４２、４３は、ＩＯアドレスとし
て、図１４の単体ＩＯテーブル９２にそれぞれ値「100
」、「200 」として設定される。同様に第２の共有Ｉ
Ｏ装置２のＩＯカード４４、４５のＩＯアドレスとして
単体ＩＯテーブル９２にそれぞれ値「100 」、「200 」
として設定される。
【００６５】各ホスト１Ａ〜１ＣにおけるＩＯカードの
コンフィギュレーション時に、各ＩＯホストアダプタ５
０Ａ〜５０Ｃは共有ＩＯ装置２Ａ〜２Ｃの単体ＩＯテー
ブル９２の情報を読み取り、これをＣＰＵ１０Ａ〜１０
Ｃ側からのＩＯアドレス情報とマッピングして、図１５
（Ａ）及び図１５（Ｂ）に示すＩＯマッピングテーブル
５２を生成する。これにより、例えばホスト１ＡのＣＰ
Ｕ１０Ａが、ＩＯアドレスが値「400 」のＩＯカード４
３に対してトランザクションを発行した場合、ＩＯホス
トアダプタ５０ＡではＩＯテーブル５２を参照して、ト
ランザクションパケット生成時にはＩＯアドレスを値
「100 」としてそのトランザクションを発行する。
【００６６】またこの実施例において、ＩＯカード側が
マスタとなって特定のホスト１に対してトランザクショ
ンを発行したいとき、図１６に示すように、各ホスト１
Ａ〜１Ｃが使用するホストメモリ上のＩＯアドレスマッ
プが、このシステムに接続されている全てのホスト１Ａ
〜１Ｃで異なる領域となるように割り当てる。このよう
にすれば、共有ＩＯ装置２Ａ〜２Ｃ側からは、各ホスト
１Ａ〜１Ｃのアドレス空間が一意に決定され、これによ
り、特定のホスト１に対するトランザクション発行が可
能となる。例えば共有ＩＯ装置２側から第２のホスト１
Ｂに対してトランザクションを発行したい場合には、ホ
スト１Ｂ内のＩＯアドレス領域として確保されている(2
00)H〜(2FF)H番地内で、予め割り付けられたその格納位
置を一意に指定してトランザクションを発行する。
【００６７】このような構成によれば、上述の実施例２
と同様に複数のホスト１Ａ〜１ＣのＣＰＵ１０Ａ〜１０
Ｃが、複数の共有ＩＯ装置２Ａ〜２Ｃ内のＩＯバス８Ａ
〜８Ｃに接続されるＩＯカード４２〜４７を、ホスト１
Ａ〜１Ｃ内のＩＯバス３Ａ〜３Ｃに接続されるＩＯカー
ド４０Ａ〜４０Ｃと同様にアクセスできる。またＩＯホ
ストアダプタ５０において、初期化時にスイッチ装置８
０の各スイッチポート８１に接続される相手が、ＩＯホ
ストアダプタ５０か又はＩＯポートアダプタ７０か判別
すると共に、共有ＩＯ装置２のＩＯバス８に接続された
ＩＯカードの初期コンフィギュレーションを行つてＩＯ
マッピングテーブルを生成することにより、ＩＯマッピ
ングテーブルを容易に生成し得る。
【００６８】またＩＯポートアダプタ７０において、複
数のホスト１のＣＰＵ１０が、同時に同一の共有ＩＯ装
置２に対してトランザクションを発行した場合、キュー
イングバッファ９０に各ホスト１からのトランザクショ
ンを到着順に格納して、ＩＯバス８に対して到着順にト
ランザクションを発行することにより、複数のホスト１
が同一の共有ＩＯ装置２に同時にアクセスしても、それ
ぞれのホスト１が関知せずに確実に競合制御できる。
【００６９】またＩＯポートアダプタ７０において、キ
ューイングバッファ９０がフルになる可能性を事前に予
測してビジー応答し、全てのホスト１に対して共有ＩＯ
装置２に対するトランザクションの発行を抑制すること
により、複数のホスト１が同一の共有ＩＯ装置２にアク
セスしても、それぞれのホスト１が関知せずに一段と確
実に競合制御できる。
【００７０】またＩＯホストアダプタ５０において、各
共有ＩＯ装置２に接続されるＩＯカード４２〜４７の初
期化情報を、各ホスト１側の構成によらずに同一となる
ように、各ホスト１からみたＩＯカード４２〜４７のＩ
Ｏアドレスと、実際の共有ＩＯ装置２側のＩＯカード４
２〜４７のＩＯアドレスをマッピングすることにより、
複数のホスト１間で共有ＩＯ装置２内のＩＯカード４２
〜４７に対するＩＯデバイスマッピングが異なる場合に
も対応できる。
【００７１】また複数のホスト１が、スイッチ装置８０
に接続された後のホスト１の初期化時に、各ホスト１が
使用するメモリ上のＩＯアドレスマップがそれぞれ異な
る領域に割り当てられ、共有ＩＯ装置２側からみて各ホ
スト１が異なるアドレスにマッピングされることで、共
有ＩＯ装置２から複数のホスト１を識別することによ
り、複数のホスト１間で共有ＩＯ装置２内のＩＯカード
４２ないし４７に対するＩＯデバイスマッピングが異な
る場合にも、対応できると共にホスト１と共有ＩＯ装置
２との接続位置や個数を自由に変更できる。
【００７２】
【発明の効果】以上のようにこの発明によれば、複数の
ホストコンピュータ内のＣＰＵは、それぞれのホストＩ
Ｏバスに接続されたＩＯデバイスと、共有ＩＯバスに接
続されたＩＯデバイスとを、ＩＯアドレスを指定で選択
してトランザクションを発行し、ホストコンピュータ内
のＩＯホストアダプタは、トランザクションが共有ＩＯ
バスのＩＯデバイスに発行されたときトランザクション
にホスト番号を付して伝送し、共有ＩＯ装置内のＩＯポ
ートアダプタは、共有ＩＯバスのＩＯデバイスに発行さ
れたトランザクションのホスト番号を保持し、そのトラ
ンザクションに対する応答をどのホストコンピュータに
返すかを判別することにより、複数のホストコンピュー
タのＣＰＵは、共有ＩＯバスに接続されるＩＯデバイス
を、内部のホストＩＯバスに接続されるＩＯデバイスと
同様にアクセスできるマルチコンピュータシステムを実
現できる。
【００７３】また次の発明によれば、複数のホストコン
ピュータのＣＰＵが同時に共有ＩＯ装置のＩＯデバイス
に対してトランザクションを発行した際、ＩＯポートア
ダプタは、所定のホストコンピュータの所定のトランザ
クションを選択実行し、その実行中の間、他ののホスト
コンピュータの他のトランザクションの情報を格納し、
所定のトランザクションの終了後に他のトランザクショ
ンを選択して実行し、他のホストコンピュータは所定の
トランザクションの実行中の間、ホストＩＯバスを通常
のＩＯデバイスのトランザクションにおけるウエイト状
態に保持することにより、複数のホストコンピュータが
同一の共有ＩＯ装置にアクセスしても、それぞれのホス
トコンピュータが関知せずに競合制御できるマルチコン
ピュータシステムを実現できる。
【００７４】また次の発明によれば、複数のホストコン
ピュータのＣＰＵが同時に共有ＩＯ装置のＩＯデバイス
に対してトランザクションを発行した際、ＩＯポートア
ダプタは、所定のホストコンピュータの所定のトランザ
クションを選択実行し、他のホストコンピュータの他の
トランザクションについてバスビジー応答し、他のホス
トコンピュータのＩＯホストアダプタは、バスビジー応
答を受け取るとＣＰＵに対してトランザクションがバス
ビジーで受け付けられなかったことを通知することによ
り、複数のホストコンピュータが同一の共有ＩＯ装置に
アクセスしても、それぞれのホストコンピュータが関知
せずに競合制御できるマルチコンピュータシステムを実
現できる。
【００７５】また次の発明によれば、１台又は複数のホ
ストコンピュータのＩＯホストアダプタ及び複数の共有
ＩＯ装置のＩＯポートアダプタを、スイッチ装置の複数
のスイッチポートにスター型に接続すると共に、ホスト
コンピュータのＣＰＵは、ＩＯホストアダプタに配した
マッピングテーブルに基づいて、送信すべきスイッチポ
ートを認識することにより、１台又は複数のホストコン
ピュータのＣＰＵは、複数の共有ＩＯバスに接続される
ＩＯデバイスを、ホストＩＯバスに接続されるＩＯデバ
イスと同様にアクセスできるマルチコンピュータシステ
ムを実現できる。
【００７６】また次の発明によれば、ＩＯホストアダプ
タにおいて、初期化時にスイッチ装置の各スイッチポー
トに接続される相手が、他のホストコンピュータ内のＩ
Ｏホストアダプタか又は共有ＩＯ装置内のＩＯポートア
ダプタか判別すると共に、共有ＩＯ装置の共有ＩＯバス
に接続されたＩＯデバイスの初期化情報に応じてＩＯマ
ッピングテーブルを生成することにより、ＩＯマッピン
グテーブルを容易に生成して、１台又は複数のホストコ
ンピュータのＣＰＵが、複数の共有ＩＯバスに接続され
るＩＯデバイスを、ホストＩＯバスに接続されるＩＯデ
バイスと同様にアクセスできるマルチコンピュータシス
テムを実現できる。
【００７７】また次の発明によれば、ＩＯポートアダプ
タにおいて、複数のホストコンピュータがＣＰＵが、同
時に同一の共有ＩＯ装置に対してトランザクションを発
行した場合、キューイングバッファを用いて各ホストコ
ンピュータからのトランザクションを到着順に順次共有
ＩＯ装置内の共有ＩＯバスに対して発行することによ
り、複数のホストコンピュータが、同時に同一の共有Ｉ
Ｏ装置にアクセスしても、それぞれのホストコンピュー
タが関知せずに確実に競合制御できるマルチコンピュー
タシステムを実現できる。
【００７８】また次の発明によれば、ＩＯポートアダプ
タにおいて、キューイングバッファがフルになる可能性
を事前に予測し、全てのホストコンピュータに対して共
有ＩＯ装置に対するトランザクションの発行を抑制する
ことにより、複数のホストコンピュータが同一の共有Ｉ
Ｏ装置にアクセスしても、それぞれのホストコンピュー
タが関知せずに一段と確実に競合制御できるマルチコン
ピュータシステムを実現できる。
【００７９】また次の発明によれば、ＩＯホストアダプ
タにおいて、各共有ＩＯ装置に接続されるＩＯデバイス
の初期化情報を、各ホストコンピュータ側の構成によら
ずに同一となるように、各ホストコンピュータからみた
ＩＯデバイスのＩＯアドレスと、実際の共有ＩＯ装置側
のＩＯデバイスのＩＯアドレスをマッピングする。これ
により、複数のホストコンピュータ間で共有ＩＯ装置内
のＩＯデバイスに対するＩＯデバイスマッピングが異な
る場合にも対応できるマルチコンピュータシステムを実
現できる。
【００８０】また次の発明によれば、複数のホストコン
ピュータが、スイッチ装置に接続された後に、ホストコ
ンピュータを初期化する際に、各ホストコンピュータが
使用するメモリ上のＩＯアドレスマップをそれぞれ異な
る領域に割り当て、共有ＩＯ装置側からみて各ホストコ
ンピュータを異なるアドレスにマッピングすることで、
共有ＩＯ装置から複数のホストコンピュータを識別する
ことにより、複数のホストコンピュータ間で共有ＩＯ装
置内のＩＯデバイスに対するＩＯデバイスマッピングが
異なる場合にも対応できると共にホストコンピュータと
共有ＩＯ装置との接続位置や個数を自由に変更できるマ
ルチコンピュータシステムを実現できる。
【図面の簡単な説明】
【図１】 本発明によるコンピュータシステムの実施例
１の構成を示すブロック図である。
【図２】 図１のＩＯホストアダプタ内のＩＯテーブル
を説明する図表である。
【図３】 図１のコンピュータシステムで用いるトラン
ザクションパケットフォーマットを説明する図表であ
る。
【図４】 図１のホストのＣＰＵが共有ＩＯ装置のＩＯ
カードをアクセスする動作を説明するタイミングチャー
トである。
【図５】 図１のコンピュータシステムで競合制御回路
を設けたＩＯポートアダプタの構成を示すブロック図で
ある。
【図６】 図１のコンピュータシステムでビジー応答回
路を設けたＩＯポートアダプタの構成を示すブロック図
である。
【図７】 図６のビジー応答回路におけるビジー応答フ
ラグ及び先行フラグの遷移動作を説明する図表である。
【図８】 本発明によるコンピュータシステムの実施例
２の構成を示すブロック図である。
【図９】 図８のＩＯホストアダプタ内のＩＯマッピン
グテーブルを説明する図表である。
【図１０】 図８のコンピュータシステムで用いるトラ
ンザクションパケットフォーマットを説明する図表であ
る。
【図１１】 本発明によるコンピュータシステムの実施
例３の構成を示すブロック図である。
【図１２】 図１１のスイッチ装置内のルート管理テー
ブルを説明する図表である。
【図１３】 図１１のＩＯホストアダプタ内にアダプタ
属性レジスタを設けた構成を示すブロック図である。
【図１４】 図１１のＩＯポートアダプタ内にキューイ
ングバッファを設けた構成を示すブロック図である。
【図１５】 図１１のＩＯホストアダプタ内のＩＯマッ
ピングテーブルを説明する図表である。
【図１６】 図１１のホストＣＰＵにおけるＩＯメモリ
マップの説明に供する略線図である。
【図１７】 従来のコンピュータシステムの構成を示す
ブロック図である。
【図１８】 従来のコンピュータシステムで複数のホス
トを接続する構成を示すブロック図である。
【図１９】 従来のコンピュータシステムで複数の拡張
ＩＯ装置を接続する構成を示すブロック図である。
【符号の説明】
１、１Ａ〜１Ｃ ホスト ２、２Ａ〜２Ｃ 共有ＩＯ装置 ３、３Ａ〜３Ｃ ＩＯバス ４、４０〜４７ ＩＯカード ５、５０、５０Ａ、５０Ｂ ＩＯホストアダプタ ６、６Ａ、６Ｂ 接続ケーブル ７、７０、７０Ａ〜７０Ｃ ＩＯポートアダプタ ８ ＩＯバス １０、１０Ａ〜１０Ｃ ＣＰＵ １１ ホスト間通信ネットワーク ５１、５１Ａ、５１Ｂ ＩＯバスインタフェース ５２、５２Ａ、５２Ｂ ＩＯテーブル ５３、５３Ａ、５３Ｂ トランザクションパケット処理
部 ５４、５４Ａ、５４Ｂ 伝送路インタフェース ５５ アダプタ属性レジスタ ７１、７１Ａ、７１Ｂ 伝送路インタフェース ７３、７３Ａ、７３Ｂ トランザクションパケット処
理部 ７４ ＩＯバスインタフェース ７５ ホスト番号解析部 ７６ バススイッチ ７７ 競合制御回路 ７８Ａ、７８Ｂ 待機バッファ ７９ 競合制御、ビジー応答回路 ８０ スイッチ装置 ８１Ａ〜８１Ｆ スイッチポート ８２ スイッチ ８３ ルート管理テーブル ９０ キューイングバッファ ９１ キューイングバッファコントローラ ９２ 単体ＩＯテーブル

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数のホストコンピュータのホストＩＯ
    バスにそれぞれ接続されたＩＯホストアダプタと、上記
    ホストコンピュータとは独立し、上記ホストＩＯバスに
    応じた共有ＩＯ装置の共有ＩＯバスに接続されたＩＯポ
    ートアダプタとを接続し、上記複数のホストコンピュー
    タ内のＣＰＵは、それぞれの上記ホストＩＯバスに接続
    されたＩＯデバイスと、上記共有ＩＯバスに接続された
    ＩＯデバイスとを、ＩＯアドレスの指定で選択してトラ
    ンザクションを発行し、上記ＩＯホストアダプタは、上
    記トランザクションが上記共有ＩＯバスの上記ＩＯデバ
    イスに発行されたとき上記トランザクションにホスト番
    号を付して伝送し、上記ＩＯポートアダプタは、上記共
    有ＩＯバスの上記ＩＯデバイスに発行された上記トラン
    ザクションの上記ホスト番号を保持し、当該トランザク
    ションに対する応答をどの上記ホストコンピュータに返
    すかを判別することを特徴とするマルチコンピュータシ
    ステム。
  2. 【請求項２】 上記複数のホストコンピュータの上記Ｃ
    ＰＵが同時に上記共有ＩＯ装置の上記ＩＯデバイスに対
    して上記トランザクションを発行した際の競合制御とし
    て、上記ＩＯポートアダプタは、所定のホストコンピュ
    ータの上記ＣＰＵの発行した所定のトランザクションを
    選択実行し、当該実行中の間、他のホストコンピュータ
    の上記ＣＰＵが発行した他のトランザクションの情報を
    格納し、上記所定のトランザクションの終了後に上記他
    のトランザクションを選択して実行し、上記他のホスト
    コンピュータは、上記所定のトランザクションの実行中
    の間、上記ホストＩＯバスを通常の上記ＩＯデバイスの
    トランザクションにおけるウエイト状態に保持すること
    を特徴とする請求項１に記載のマルチコンピュータシス
    テム。
  3. 【請求項３】 上記複数のホストコンピュータの上記Ｃ
    ＰＵが同時に上記共有ＩＯ装置の上記ＩＯデバイスに対
    して上記トランザクションを発行した際の競合制御とし
    て、上記ＩＯポートアダプタは、所定のホストコンピュ
    ータの上記ＣＰＵが発行した所定のトランザクションを
    選択実行し、他のホストコンピュータの上記ＣＰＵが発
    行した他のトランザクションをバスビジーとして、それ
    ぞれ上記他のホストコンピュータにバスビジー応答し、
    上記他のホストコンピュータの上記ＩＯホストアダプタ
    は、当該バスビジー応答を受け取ると上記ＣＰＵに対し
    て当該トランザクションがバスビジーで受け付けられな
    かったことを通知することを特徴とする請求項１に記載
    のマルチコンピュータシステム。
  4. 【請求項４】 １台又は複数のホストコンピュータのホ
    ストＩＯバスに接続されたＩＯホストアダプタと、上記
    ホストコンピュータとは独立し、上記ホストＩＯバスに
    応じた複数の共有ＩＯ装置の共有ＩＯバスにそれぞれ接
    続された複数のＩＯポートアダプタと、上記１台又は複
    数のＩＯホストアダプタに対応するスイッチポートと上
    記複数のＩＯポートアダプタに対応するスイッチポート
    とを選択的に接続するスイッチ装置とを備え、上記ＩＯ
    ホストアダプタに、上記スイッチ装置の上記スイッチポ
    ートと当該スイッチポートに接続される全ての上記共有
    ＩＯ装置との対応と、上記各共有ＩＯ装置内に実装され
    ているＩＯデバイスのＩＯアドレスとの対応を識別する
    ＩＯマッピングテーブルを配し、上記ＩＯホストアダプ
    タは上記ＩＯマッピングテーブルに基づいてＣＰＵが発
    行するトランザクションを送信すべき上記スイッチポー
    トを認識することを特徴とするマルチコンピュータシス
    テム。
  5. 【請求項５】 上記ＩＯホストアダプタは、初期化時に
    上記スイッチ装置の上記各スイッチポートに接続される
    相手が、他のホストコンピュータ内の上記ＩＯホストア
    ダプタか又は上記共有ＩＯ装置内の上記ＩＯポートアダ
    プタか判別すると共に、上記共有ＩＯ装置の上記共有Ｉ
    Ｏバスに接続された上記ＩＯデバイスの初期化情報に応
    じて上記ＩＯマッピングテーブルを生成することを特徴
    とする請求項４に記載のマルチコンピュータシステム。
  6. 【請求項６】 上記ＩＯポートアダプタは、上記複数の
    ホストコンピュータのＣＰＵが、同時に同一の上記共有
    ＩＯ装置に対してトランザクションを発行した場合、上
    記各ホストコンピュータからの上記トランザクションを
    到着順に格納するキューイングバッファを有し、上記共
    有ＩＯ装置内の上記共有ＩＯバスに対して到着順に順次
    トランザクションを発行することを特徴とする請求項４
    に記載のマルチコンピュータシステム。
  7. 【請求項７】 上記ＩＯポートアダプタは、上記キュー
    イングバッファがフルになる可能性を事前に予測し、全
    ての上記ホストコンピュータに対して上記共有ＩＯ装置
    に対する上記トランザクションの発行を抑制することを
    特徴とする請求項６に記載のマルチコンピュータシステ
    ム。
  8. 【請求項８】 上記ＩＯホストアダプタは、上記各共有
    ＩＯ装置に接続される上記ＩＯデバイスの初期化情報
    を、上記各ホストコンピュータ側の構成によらずに同一
    となるように、上記各ホストコンピュータからみた上記
    ＩＯデバイスのＩＯアドレスと、実際の上記共有ＩＯ装
    置側の上記ＩＯデバイスのＩＯアドレスをマッピングす
    ることを特徴とする請求項４に記載のマルチコンピュー
    タシステム。
  9. 【請求項９】 上記スイッチ装置に接続された後に、上
    記ホストコンピュータを初期化する際、上記各ホストコ
    ンピュータが使用するメモリ上のＩＯアドレスマップを
    それぞれ異なる領域に割り当て、上記共有ＩＯ装置側か
    らみて上記各ホストコンピュータを異なるアドレスにマ
    ッピングすることで、上記共有ＩＯ装置から上記複数の
    ホストコンピュータを識別することを特徴とする請求項
    ４に記載のマルチコンピュータシステム。
JP7055652A 1995-03-15 1995-03-15 マルチコンピュータシステム Pending JPH08249254A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7055652A JPH08249254A (ja) 1995-03-15 1995-03-15 マルチコンピュータシステム
KR1019950014763A KR0163253B1 (ko) 1995-03-15 1995-06-05 멀티 컴퓨터시스템
TW084105595A TW322558B (ja) 1995-03-15 1995-06-05
CN95106422A CN1084898C (zh) 1995-03-15 1995-06-07 多计算机***
US08/473,498 US5581709A (en) 1995-03-15 1995-06-07 Multiple computer system using I/O port adaptor to selectively route transaction packets to host or shared I/O device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7055652A JPH08249254A (ja) 1995-03-15 1995-03-15 マルチコンピュータシステム

Publications (1)

Publication Number Publication Date
JPH08249254A true JPH08249254A (ja) 1996-09-27

Family

ID=13004775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7055652A Pending JPH08249254A (ja) 1995-03-15 1995-03-15 マルチコンピュータシステム

Country Status (5)

Country Link
US (1) US5581709A (ja)
JP (1) JPH08249254A (ja)
KR (1) KR0163253B1 (ja)
CN (1) CN1084898C (ja)
TW (1) TW322558B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091706A (ja) * 2000-06-02 2002-03-29 Compaq Information Technologies Group Lp 仮想記憶システム
JP2009258937A (ja) * 2008-04-16 2009-11-05 Sony Corp 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
JP2012048546A (ja) * 2010-08-27 2012-03-08 Hitachi Ltd 計算機システム、ｉ／ｏデバイス制御方法、及びｉ／ｏドロワ
JP2012146030A (ja) * 2011-01-07 2012-08-02 Nec Personal Computers Ltd 入出力装置の切替システムおよび切替器
JP2015096988A (ja) * 2013-11-15 2015-05-21 日本電気株式会社 ストレージシステム、ストレージ制御装置、情報処理装置、ストレージ制御プログラムおよびストレージ制御方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020091850A1 (en) 1992-10-23 2002-07-11 Cybex Corporation System and method for remote monitoring and operation of personal computers
JP3003545B2 (ja) * 1995-06-28 2000-01-31 日本電気株式会社 磁気ディスク装置接続装置
US5721842A (en) 1995-08-25 1998-02-24 Apex Pc Solutions, Inc. Interconnection system for viewing and controlling remotely connected computers with on-screen video overlay for controlling of the interconnection switch
JP3519182B2 (ja) 1995-09-05 2004-04-12 株式会社日立製作所 情報処理システムおよびバスアービタならびにバス制御方法
US5881065A (en) * 1995-10-04 1999-03-09 Ultra-High Speed Network And Computer Technology Laboratories Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination
US5875310A (en) * 1996-05-24 1999-02-23 International Business Machines Corporation Secondary I/O bus with expanded slot capacity and hot plugging capability
US6237047B1 (en) * 1996-09-30 2001-05-22 Dialogic Corporation Signal processing system including plurality of processing cards communicating with plurality of independent CPU
US6308239B1 (en) * 1996-11-07 2001-10-23 Hitachi, Ltd. Interface switching apparatus and switching control method
US6473803B1 (en) 1997-06-02 2002-10-29 Unisys Corporation Virtual LAN interface for high-speed communications between heterogeneous computer systems
US6289388B1 (en) 1997-06-02 2001-09-11 Unisys Corporation System for communicating heterogeneous computers that are coupled through an I/O interconnection subsystem and have distinct network addresses, via a single network interface card
US6249363B1 (en) * 1997-07-23 2001-06-19 Hitachi, Ltd. Optical communication method, optical linking device and optical communication system
USRE42761E1 (en) 1997-12-31 2011-09-27 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US5941972A (en) 1997-12-31 1999-08-24 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
FR2773935A1 (fr) 1998-01-19 1999-07-23 Canon Kk Procedes de communication entre systemes informatiques et dispositifs les mettant en oeuvre
US6233619B1 (en) 1998-07-31 2001-05-15 Unisys Corporation Virtual transport layer interface and messaging subsystem for high-speed communications between heterogeneous computer systems
EP1116086B1 (en) 1998-09-22 2007-02-21 Avocent Huntsville Corporation System for accessing personal computers remotely
US6324613B1 (en) * 1999-01-05 2001-11-27 Agere Systems Guardian Corp. Port router
US6757744B1 (en) * 1999-05-12 2004-06-29 Unisys Corporation Distributed transport communications manager with messaging subsystem for high-speed communications between heterogeneous computer systems
JP4310878B2 (ja) * 2000-02-10 2009-08-12 ソニー株式会社 バスエミュレーション装置
JP5041499B2 (ja) * 2000-09-21 2012-10-03 庸美 徳原 結合型コンピュータ
US20020129230A1 (en) * 2001-03-08 2002-09-12 Sun Microsystems, Inc. Method, System, and program for determining system configuration information
US8176226B2 (en) * 2001-11-09 2012-05-08 Aten International Co., Ltd. KVMP switch allowing asynchronous and synchronous switching for console devices and peripheral devices among different computers
US6957287B2 (en) * 2001-11-09 2005-10-18 Aten International Co., Ltd. Asynchronous/synchronous KVMP switch for console and peripheral devices
US8312117B1 (en) 2001-11-15 2012-11-13 Unisys Corporation Dialog recovery in a distributed computer system
US7664909B2 (en) * 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US7502370B2 (en) 2003-01-21 2009-03-10 Nextio Inc. Network controller for obtaining a plurality of network port identifiers in response to load-store transactions from a corresponding plurality of operating system domains within a load-store architecture
US7493416B2 (en) * 2003-01-21 2009-02-17 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7174413B2 (en) * 2003-01-21 2007-02-06 Nextio Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US8102843B2 (en) * 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US7836211B2 (en) 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US7698483B2 (en) 2003-01-21 2010-04-13 Nextio, Inc. Switching apparatus and method for link initialization in a shared I/O environment
US7219183B2 (en) * 2003-01-21 2007-05-15 Nextio, Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7917658B2 (en) 2003-01-21 2011-03-29 Emulex Design And Manufacturing Corporation Switching apparatus and method for link initialization in a shared I/O environment
US7188209B2 (en) * 2003-04-18 2007-03-06 Nextio, Inc. Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US7617333B2 (en) 2003-01-21 2009-11-10 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7512717B2 (en) * 2003-01-21 2009-03-31 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7457906B2 (en) * 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US7953074B2 (en) * 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US7103064B2 (en) 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
US8032659B2 (en) 2003-01-21 2011-10-04 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US8346884B2 (en) 2003-01-21 2013-01-01 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7757033B1 (en) 2004-02-13 2010-07-13 Habanero Holdings, Inc. Data exchanges among SMP physical partitions and I/O interfaces enterprise servers
US8868790B2 (en) 2004-02-13 2014-10-21 Oracle International Corporation Processor-memory module performance acceleration in fabric-backplane enterprise servers
US7685281B1 (en) 2004-02-13 2010-03-23 Habanero Holdings, Inc. Programmatic instantiation, provisioning and management of fabric-backplane enterprise servers
US7843906B1 (en) 2004-02-13 2010-11-30 Habanero Holdings, Inc. Storage gateway initiator for fabric-backplane enterprise servers
US7633955B1 (en) 2004-02-13 2009-12-15 Habanero Holdings, Inc. SCSI transport for fabric-backplane enterprise servers
US7873693B1 (en) 2004-02-13 2011-01-18 Habanero Holdings, Inc. Multi-chassis fabric-backplane enterprise servers
MXPA06013377A (es) * 2004-05-20 2007-01-23 Thomson Licensing Soporte para multiples dispositivos maestros del protocolo de control de equipo digital de satelite (diseqc) en un sistema de distribucion de video.
US8713295B2 (en) 2004-07-12 2014-04-29 Oracle International Corporation Fabric-backplane enterprise servers with pluggable I/O sub-system
US20060164795A1 (en) * 2005-01-21 2006-07-27 International Business Machines Corporation Systems and methods for thermally isolating independent energy producing entities
WO2006120203A2 (en) * 2005-05-09 2006-11-16 Unitron Priority switch for solving collision problems with signalling on a bus
US20080082714A1 (en) * 2006-09-29 2008-04-03 Nasa Hq's. Systems, methods and apparatus for flash drive
WO2009025381A1 (ja) * 2007-08-23 2009-02-26 Nec Corporation I/oシステムおよびi/o制御方法
TWI362527B (en) * 2007-11-13 2012-04-21 Au Optronics Corp Lcd and backlight module, front bezel, and back bezel thereof
US7769940B2 (en) * 2008-02-13 2010-08-03 Belkin International, Inc. Switching device configured to couple a first computer to a first peripheral device and one or more second peripheral devices and method of manufacturing same
JP4934642B2 (ja) 2008-06-11 2012-05-16 株式会社日立製作所 計算機システム
US9337946B2 (en) * 2013-03-05 2016-05-10 Qualcomm Incorporated Dual-mode low-noise block controller
WO2015033384A1 (ja) * 2013-09-03 2015-03-12 株式会社アキブシステムズ Ｉ／ｏデバイスの仮想化のためのコンピュータシステム及びその運用方法並びにｈｕｂ装置
CN104572514A (zh) * 2015-01-20 2015-04-29 浪潮电子信息产业股份有限公司 一种全局共享i/o服务器的设计方法
CN105635263B (zh) * 2015-12-25 2019-03-05 中国民航信息网络股份有限公司 基于后台缓存的访问处理方法及适配器
CN110168512A (zh) * 2016-12-12 2019-08-23 跨端口网路解决公司 用于连接网络主机和***设备的ad-hoc感测交换数据电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
US4455605A (en) * 1981-07-23 1984-06-19 International Business Machines Corporation Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices
BG35575A1 (en) * 1982-04-26 1984-05-15 Kasabov Multimicroprocessor system
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
US5287537A (en) * 1985-11-15 1994-02-15 Data General Corporation Distributed processing system having plural computers each using identical retaining information to identify another computer for executing a received command
US4780821A (en) * 1986-07-29 1988-10-25 International Business Machines Corp. Method for multiple programs management within a network having a server computer and a plurality of remote computers
DE3751609T2 (de) * 1986-09-01 1996-07-04 Nippon Electric Co Datenprozessor mit Hochgeschwindigkeitsdatenübertragung.
US4768150A (en) * 1986-09-17 1988-08-30 International Business Machines Corporation Application program interface to networking functions
US4918588A (en) * 1986-12-31 1990-04-17 Wang Laboratories, Inc. Office automation system with integrated image management
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
JPH03189752A (ja) * 1989-12-08 1991-08-19 Internatl Business Mach Corp <Ibm> データ処理システム
JPH04219859A (ja) * 1990-03-12 1992-08-10 Hewlett Packard Co <Hp> 並列プロセッサに直列命令ストリームデータを分散するハードウェアディストリビュータ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091706A (ja) * 2000-06-02 2002-03-29 Compaq Information Technologies Group Lp 仮想記憶システム
JP2009258937A (ja) * 2008-04-16 2009-11-05 Sony Corp 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
US8099531B2 (en) 2008-04-16 2012-01-17 Sony Corporation Information processing method and computer program comprising network card wherein a plurality of processors switches use of network card related to setting of resource flag
JP2012048546A (ja) * 2010-08-27 2012-03-08 Hitachi Ltd 計算機システム、ｉ／ｏデバイス制御方法、及びｉ／ｏドロワ
JP2012146030A (ja) * 2011-01-07 2012-08-02 Nec Personal Computers Ltd 入出力装置の切替システムおよび切替器
JP2015096988A (ja) * 2013-11-15 2015-05-21 日本電気株式会社 ストレージシステム、ストレージ制御装置、情報処理装置、ストレージ制御プログラムおよびストレージ制御方法
US9471251B2 (en) 2013-11-15 2016-10-18 Nec Corporation Storage system, storage control apparatus, information processing apparatus, storage control program and storage control method

Also Published As

Publication number Publication date
CN1133993A (zh) 1996-10-23
KR0163253B1 (ko) 1999-01-15
CN1084898C (zh) 2002-05-15
TW322558B (ja) 1997-12-11
KR960035298A (ko) 1996-10-24
US5581709A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
US5581709A (en) Multiple computer system using I/O port adaptor to selectively route transaction packets to host or shared I/O device
EP1399826B1 (en) Virtual pci device apparatus and method
US8255605B2 (en) Scalable distributed memory and I/O multiprocessor system
JP3946873B2 (ja) ディスクアレイ制御装置
US6901451B1 (en) PCI bridge over network
US6757768B1 (en) Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node
US6247086B1 (en) PCI bridge for optimized command delivery
US6148356A (en) Scalable computer system
EP1422626B1 (en) Multi-core communications module, data communications system incorporating a multi-core communications module, and data communications process
JPH096717A (ja) インバウンド及びアウトバウンド読取り並びにポステッド書込みのためのバッファリング機構を含むデータ処理システム及び方法
JP2002342299A (ja) クラスタシステム、コンピュータ及びプログラム
JPH04257054A (ja) チャネル間接続装置
EP1288785B1 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
JPH11126182A (ja) コンピュータバス間通信装置及びその方法
JPH0738178B2 (ja) デバイス情報インタフェース
JP4983133B2 (ja) 入出力制御装置およびその制御方法、並びにプログラム
US20020178316A1 (en) System and method for defining private functions of a multi-function peripheral device
US5832277A (en) System for arbitrating demand on memory during configuration of a computer add-on card
US20040049618A1 (en) Configuration of private devices and device functions
JP4737702B2 (ja) ディスクアレイ制御装置
KR100205055B1 (ko) 송신 연결망 인터페이스에서의 긴급 메시지 송신 제어 방법
US7177997B2 (en) Communication bus system
JP2000250712A (ja) ディスクアレイ制御装置
JP4485503B2 (ja) ディスクアレイ制御装置及びディスクアレイ制御方法