JPH08242169A - アナログおよびディジタル信号用入力回路 - Google Patents
アナログおよびディジタル信号用入力回路Info
- Publication number
- JPH08242169A JPH08242169A JP7329090A JP32909095A JPH08242169A JP H08242169 A JPH08242169 A JP H08242169A JP 7329090 A JP7329090 A JP 7329090A JP 32909095 A JP32909095 A JP 32909095A JP H08242169 A JPH08242169 A JP H08242169A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input circuit
- electrodes
- analog
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 アナログ信号とディジタル信号の双方に使用
できる入力回路を提供する。 【解決手段】 本入力回路は、２つの入力電極Ａ、Ｂ、
サンプリングコンデンサＣｓ、Ｃｓに接続され、Ｃｓを
入力電極Ａ、Ｂに接続することに対応してＣｓをアナロ
グ・ディジタル変換器ＡＤから切り離し、ＣｓをＡ、Ｂ
から切り離すことに対応してＣｓをアナログ・ディジタ
ル変換器ＡＤに接続する第１と第２の２接点電子スイッ
チＳａ、Ｓｂと、Ａ、Ｂと正および負の供給電圧Ｖｃ
ｃ、Ｖｄｄとの間に接続した保護ダイオードＤａ１から
Ｄｂ２を含んでいる。ダイオードを過電流から保護する
ため、Ａ、Ｂと直列に接続した第１の抵抗器Ｒａ、Ｒｂ
と、Ｒａ、Ｒｂと大地電位との間に接続した第２の抵抗
器Ｒｃ、Ｒｄとを含む。本入力回路は、入力信号が当初
アナログであるかディジタルであるかに関係なく、ＡＤ
を使用してディジタル２進数に変換する。
できる入力回路を提供する。 【解決手段】 本入力回路は、２つの入力電極Ａ、Ｂ、
サンプリングコンデンサＣｓ、Ｃｓに接続され、Ｃｓを
入力電極Ａ、Ｂに接続することに対応してＣｓをアナロ
グ・ディジタル変換器ＡＤから切り離し、ＣｓをＡ、Ｂ
から切り離すことに対応してＣｓをアナログ・ディジタ
ル変換器ＡＤに接続する第１と第２の２接点電子スイッ
チＳａ、Ｓｂと、Ａ、Ｂと正および負の供給電圧Ｖｃ
ｃ、Ｖｄｄとの間に接続した保護ダイオードＤａ１から
Ｄｂ２を含んでいる。ダイオードを過電流から保護する
ため、Ａ、Ｂと直列に接続した第１の抵抗器Ｒａ、Ｒｂ
と、Ｒａ、Ｒｂと大地電位との間に接続した第２の抵抗
器Ｒｃ、Ｒｄとを含む。本入力回路は、入力信号が当初
アナログであるかディジタルであるかに関係なく、ＡＤ
を使用してディジタル２進数に変換する。
Description
【０００１】
【発明の属する技術分野】本発明の目的は、過電圧や外
乱電流に対する保護を行う特定の電気的絶縁手段(galva
nic isolation means)を使用せず、（電源に接続され
ず）浮動的に（in afloating manner) 異なる各種入力
信号を制御システム等に接続するための普遍的な解決方
法を提供することである。このため本発明は、アナログ
信号とディジタル信号とに使用できる入力回路に関して
いるが、前記入力回路は２つの入力電極(input poles)
と、前記入力電極に接続された差分的に動作するサンプ
ルホールド回路を含み、前記サンプルホールド回路は、
サンプリングコンデンサと、前記サンプリングコンデン
サの両側に接続された第１と第２の２接点電子スイッチ
とを含んでいる。
乱電流に対する保護を行う特定の電気的絶縁手段(galva
nic isolation means)を使用せず、（電源に接続され
ず）浮動的に（in afloating manner) 異なる各種入力
信号を制御システム等に接続するための普遍的な解決方
法を提供することである。このため本発明は、アナログ
信号とディジタル信号とに使用できる入力回路に関して
いるが、前記入力回路は２つの入力電極(input poles)
と、前記入力電極に接続された差分的に動作するサンプ
ルホールド回路を含み、前記サンプルホールド回路は、
サンプリングコンデンサと、前記サンプリングコンデン
サの両側に接続された第１と第２の２接点電子スイッチ
とを含んでいる。
【０００２】
【従来の技術および発明が解決しようとする課題】調
整、データの収集および制御を行う各種のシステムにお
いては、その目標とするシステムに関するアナログデー
タおよびディジタルデータの双方が必要である。かかる
データは、ケーブルを接続して電気的に非常に遠いとこ
ろから送られることが多く、たとえば、大電流が流れる
電動機用ケーブルと同じ経路に沿って転送されることも
ある。かかる電動機用ケーブルからコモンモード電圧
（commonmode voltage)が前記信号ケーブルに誘起する
が、この電圧のため、たとえば、絶縁増幅器(isolation
amplifiers)あるいは光アイソレータを使用して電気的
外乱回路(galvanic disturbance circuit)を遮断する必
要がある。（たとえば、ＬＳＩ回路やＡＳＩＣ回路な
ど）最新の部品は、その入力電極において、ほとんどあ
らゆる形のコモンモードあるいはシリースモード(serie
s mode）の過電圧に耐えることができない。
整、データの収集および制御を行う各種のシステムにお
いては、その目標とするシステムに関するアナログデー
タおよびディジタルデータの双方が必要である。かかる
データは、ケーブルを接続して電気的に非常に遠いとこ
ろから送られることが多く、たとえば、大電流が流れる
電動機用ケーブルと同じ経路に沿って転送されることも
ある。かかる電動機用ケーブルからコモンモード電圧
（commonmode voltage)が前記信号ケーブルに誘起する
が、この電圧のため、たとえば、絶縁増幅器(isolation
amplifiers)あるいは光アイソレータを使用して電気的
外乱回路(galvanic disturbance circuit)を遮断する必
要がある。（たとえば、ＬＳＩ回路やＡＳＩＣ回路な
ど）最新の部品は、その入力電極において、ほとんどあ
らゆる形のコモンモードあるいはシリースモード(serie
s mode）の過電圧に耐えることができない。
【０００３】絶縁部品について考えると、線形部品とし
ての絶縁増幅器は一般に高価であり、多くの場合、分離
すべき信号に対して別の補助フィーダ(sibsidiary fee
d）を必要とする。ディジタル信号を分離するために使
用される光アイソレータについては、絶縁増幅器ほど高
価ではないとしても、光アイソレータのＬＥＤに数ミリ
アンペアの信号電流を供給する能力か、あるいは絶縁増
幅器と同様、信号に対する別の補助フィーダと追加部品
かの何れかが必要になる。またこれらの分離方法はとも
に、その入力において、光アイソレータ自体の保護のた
め、信号の中で発生しうる過電圧の尖頭値に耐える多数
の電子部品が必要になる。
ての絶縁増幅器は一般に高価であり、多くの場合、分離
すべき信号に対して別の補助フィーダ(sibsidiary fee
d）を必要とする。ディジタル信号を分離するために使
用される光アイソレータについては、絶縁増幅器ほど高
価ではないとしても、光アイソレータのＬＥＤに数ミリ
アンペアの信号電流を供給する能力か、あるいは絶縁増
幅器と同様、信号に対する別の補助フィーダと追加部品
かの何れかが必要になる。またこれらの分離方法はとも
に、その入力において、光アイソレータ自体の保護のた
め、信号の中で発生しうる過電圧の尖頭値に耐える多数
の電子部品が必要になる。
【０００４】差分入力が印加される増幅器が、コモンモ
ード信号を減衰させるということは以前から知られてい
る。コモンモードの直流に関する場合は、減衰量は主と
して接続を確定する抵抗器が相互に整合している(mutua
l matching）精度によって決まるのであるが、周波数が
高くなると、非対称的な漂遊容量と演算増幅器の特性が
理想的でないため、減衰効果が悪化し始める。したがっ
て、理想的な演算増幅器は入力回路の普遍的な解決方法
として適当ではない。
ード信号を減衰させるということは以前から知られてい
る。コモンモードの直流に関する場合は、減衰量は主と
して接続を確定する抵抗器が相互に整合している(mutua
l matching）精度によって決まるのであるが、周波数が
高くなると、非対称的な漂遊容量と演算増幅器の特性が
理想的でないため、減衰効果が悪化し始める。したがっ
て、理想的な演算増幅器は入力回路の普遍的な解決方法
として適当ではない。
【０００５】コモンモード電圧の有害な効果を小さくす
る別の既知の方法は、コモンモード電圧から入力回路を
完全に絶縁する、いわゆる浮動コンデンサ(flying capa
citor)を使用することである。この方法では、測定すべ
き信号の標本は、交互に動作する２つの２接点リレーに
よりサンプリングコンデンサに集められた後、転送され
て別の処理を受ける。この方法は、使用するスイッチが
適切な形式であれば、コモンモード電圧の周波数が高く
なるのに伴って、減衰が小さくなる効果の影響を受けに
くい。
る別の既知の方法は、コモンモード電圧から入力回路を
完全に絶縁する、いわゆる浮動コンデンサ(flying capa
citor)を使用することである。この方法では、測定すべ
き信号の標本は、交互に動作する２つの２接点リレーに
よりサンプリングコンデンサに集められた後、転送され
て別の処理を受ける。この方法は、使用するスイッチが
適切な形式であれば、コモンモード電圧の周波数が高く
なるのに伴って、減衰が小さくなる効果の影響を受けに
くい。
【０００６】
【課題を解決する手段】本発明の目的は、上述の問題点
を取り除き、アナログ入力信号およびディジタル入力信
号の双方に適した入力回路を提供することである。この
目的は、サンプルホールド回路の出力に接続されたアナ
ログ・ディジタル変換器をさらに含むことを特徴とする
本発明の入力回路によって達成される。
を取り除き、アナログ入力信号およびディジタル入力信
号の双方に適した入力回路を提供することである。この
目的は、サンプルホールド回路の出力に接続されたアナ
ログ・ディジタル変換器をさらに含むことを特徴とする
本発明の入力回路によって達成される。
【０００７】望ましくは、入力回路には、電圧分割器
と、コモンモードおよびシリースモードの過電圧から両
入力電極を保護するダイオードクリッパがさらに含まれ
る。このため望ましくは、ダイオードクリッパに、両入
力電極と正の供給電圧の間および負の供給電圧の間とに
接続された保護ダイオードとが含まれ、電圧分割器には
入力電極と直列に接続された第１の抵抗器と、第１の抵
抗器と大地電位との間に接続された第２の抵抗器とが含
まれる。
と、コモンモードおよびシリースモードの過電圧から両
入力電極を保護するダイオードクリッパがさらに含まれ
る。このため望ましくは、ダイオードクリッパに、両入
力電極と正の供給電圧の間および負の供給電圧の間とに
接続された保護ダイオードとが含まれ、電圧分割器には
入力電極と直列に接続された第１の抵抗器と、第１の抵
抗器と大地電位との間に接続された第２の抵抗器とが含
まれる。
【０００８】本発明の入力回路は、集積回路の入力回路
として特に好適に使用できる。通常この種の回路の入力
数には制限があり、あらかじめアナログ信号あるいはデ
ィジタル信号のいずれかに適するように、入力を実現し
なければならない。しかし、たとえば、当初の設計より
もっと多くのアナログ入力が必要になる場合は、別のア
ダプタ、すなわち当該回路の外部アダプタを使用する必
要がある。外部アダプタを使用することは、余分なスペ
ースを追加するだけでなく、かなりのコストを発生する
ことになる。本発明による入力回路を使用すると、入力
はすべて同様に実現され、入力にどんな形式の信号が接
続されるかという注意は、ソフトウエアが提供するの
で、入力信号を正確に解釈できる。この種のプログラミ
ングは非常に容易に実行できるだけでなく非常に僅かな
コストで実行することができる。
として特に好適に使用できる。通常この種の回路の入力
数には制限があり、あらかじめアナログ信号あるいはデ
ィジタル信号のいずれかに適するように、入力を実現し
なければならない。しかし、たとえば、当初の設計より
もっと多くのアナログ入力が必要になる場合は、別のア
ダプタ、すなわち当該回路の外部アダプタを使用する必
要がある。外部アダプタを使用することは、余分なスペ
ースを追加するだけでなく、かなりのコストを発生する
ことになる。本発明による入力回路を使用すると、入力
はすべて同様に実現され、入力にどんな形式の信号が接
続されるかという注意は、ソフトウエアが提供するの
で、入力信号を正確に解釈できる。この種のプログラミ
ングは非常に容易に実行できるだけでなく非常に僅かな
コストで実行することができる。
【０００９】本発明によれば、アナログ・ディジタル変
換器は、最新の回路技術（ＬＳＩ、ＡＳＩＣ）によって
最も好適に実現され、アナログ・ディジタル変換器の動
作は、サンプリングコンデンサの電荷を分割及び／或い
は乗算することが基本になっている。通常、この種の変
換器では、測定すべき信号のサンプルは、上述の浮動コ
ンデンサのような動作をするサンプリングコンデンサに
与えられる。この電荷は、希望する変換精度に到達する
まで、続いて行われる各種の動作で処理される。特に注
意されたいことは、このように、アナログ・ディジタル
変換器は完全に差分的に作ることができ、変換器の異な
る各種部品の温度変化のために起こる時間のドリフトあ
るいはドリフトは、相互に補償しあうということであ
る。
換器は、最新の回路技術（ＬＳＩ、ＡＳＩＣ）によって
最も好適に実現され、アナログ・ディジタル変換器の動
作は、サンプリングコンデンサの電荷を分割及び／或い
は乗算することが基本になっている。通常、この種の変
換器では、測定すべき信号のサンプルは、上述の浮動コ
ンデンサのような動作をするサンプリングコンデンサに
与えられる。この電荷は、希望する変換精度に到達する
まで、続いて行われる各種の動作で処理される。特に注
意されたいことは、このように、アナログ・ディジタル
変換器は完全に差分的に作ることができ、変換器の異な
る各種部品の温度変化のために起こる時間のドリフトあ
るいはドリフトは、相互に補償しあうということであ
る。
【００１０】
【発明の実施の形態】添付の図面を参照しながら、本発
明の入力回路を以下に詳細に説明する。
明の入力回路を以下に詳細に説明する。
【００１１】図１の回路図において、スイッチＳａは高
速で動作する２接点電子スイッチであり、その接点が閉
じると、入力電極Ａ、Ｂに接続される入力信号のサンプ
リングを行う。この時間中、スイッチＳｂは開いてい
る。このため、サンプリング中、コンデンサＣｓは入力
電極Ａ、Ｂ間の電圧の差だけを「見る」が、コモンモー
ド電圧を見ない。しかし前記電圧の差が測定すべき信号
であることは確かである。スイッチＳｂは、その接点が
閉じると、それに対応してサンプリングコンデンサの電
荷を実際に使用するアナログ・ディジタル変換器ＡＤに
送るスイッチである。この時、スイッチＳａは開いてい
る。変換動作中、アナログ・ディジタル変換器が、入力
電極Ａ、Ｂの間に影響を与える測定信号から完全に切り
離されていることは、回路図から明かであり、このため
コモンモード電圧が変換に影響を与えることはまったく
不可能である。分解能が８ビットの時のアナログ・ディ
ジタル変換の所要時間は、１マイクロセコンドより短
く、分解能が１２ビットの時は５マイクロセコンドより
短いのが普通である。すなわち、変換器のビット数に依
存して、１秒間に１００万回以上の変換動作を、あるい
はビット数に対応して１秒間に２０万回以上の変換動作
を実行することが可能である。
速で動作する２接点電子スイッチであり、その接点が閉
じると、入力電極Ａ、Ｂに接続される入力信号のサンプ
リングを行う。この時間中、スイッチＳｂは開いてい
る。このため、サンプリング中、コンデンサＣｓは入力
電極Ａ、Ｂ間の電圧の差だけを「見る」が、コモンモー
ド電圧を見ない。しかし前記電圧の差が測定すべき信号
であることは確かである。スイッチＳｂは、その接点が
閉じると、それに対応してサンプリングコンデンサの電
荷を実際に使用するアナログ・ディジタル変換器ＡＤに
送るスイッチである。この時、スイッチＳａは開いてい
る。変換動作中、アナログ・ディジタル変換器が、入力
電極Ａ、Ｂの間に影響を与える測定信号から完全に切り
離されていることは、回路図から明かであり、このため
コモンモード電圧が変換に影響を与えることはまったく
不可能である。分解能が８ビットの時のアナログ・ディ
ジタル変換の所要時間は、１マイクロセコンドより短
く、分解能が１２ビットの時は５マイクロセコンドより
短いのが普通である。すなわち、変換器のビット数に依
存して、１秒間に１００万回以上の変換動作を、あるい
はビット数に対応して１秒間に２０万回以上の変換動作
を実行することが可能である。
【００１２】上述のアナログ・ディジタル変換器を誘起
した過電圧の尖頭値から保護し、反対に、高すぎるコモ
ンモードの過電圧から保護するため、図２のように、サ
ンプルホールド回路に内蔵され、高速で動作する保護ダ
イオードＤａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を、それぞれ
入力電極Ａ、Ｂに備えてもよく、これらのダイオードは
それぞれ回路の電源電極Ｖｃｃ、Ｖｄｄに接続されてい
る。このため、アナログ・ディジタル変換器ＡＤとサン
プルホールド回路の部品Ｓａ、Ｃｓ、Ｓｂとともに、こ
れらの保護ダイオードを同じ集積回路に集積することは
容易である。保護ダイオードのため、入力電極はいずれ
も、ダイオードのしきい値電圧に等しい大きさ以上、正
の電源電圧Ｖｃｃを超過することも、負の電源電圧Ｖｄ
ｄを下回ることもできない。この程度の超過ならば回路
の動作に影響しない。
した過電圧の尖頭値から保護し、反対に、高すぎるコモ
ンモードの過電圧から保護するため、図２のように、サ
ンプルホールド回路に内蔵され、高速で動作する保護ダ
イオードＤａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を、それぞれ
入力電極Ａ、Ｂに備えてもよく、これらのダイオードは
それぞれ回路の電源電極Ｖｃｃ、Ｖｄｄに接続されてい
る。このため、アナログ・ディジタル変換器ＡＤとサン
プルホールド回路の部品Ｓａ、Ｃｓ、Ｓｂとともに、こ
れらの保護ダイオードを同じ集積回路に集積することは
容易である。保護ダイオードのため、入力電極はいずれ
も、ダイオードのしきい値電圧に等しい大きさ以上、正
の電源電圧Ｖｃｃを超過することも、負の電源電圧Ｖｄ
ｄを下回ることもできない。この程度の超過ならば回路
の動作に影響しない。
【００１３】入力信号の過電圧により発生した電流によ
ってダイオードが破壊されないようにするため、入力電
極Ａ、Ｂと直列に接続された抵抗器Ｒａ、Ｒｂもこの接
続に含まれている。また入力回路には、抵抗器Ｒｃ、Ｒ
ｄが含まれており、抵抗器Ｒｃ、Ｒｄは、保護ダイオー
ドと入力電極の抵抗器Ｒａ、Ｒｂとの間の接続点Ｃ、Ｄ
と大地電位との間にそれぞれ接続されており、この接続
により電圧が分割され、アナログ・ディジタル変換器に
適したレベルの入力信号になる。
ってダイオードが破壊されないようにするため、入力電
極Ａ、Ｂと直列に接続された抵抗器Ｒａ、Ｒｂもこの接
続に含まれている。また入力回路には、抵抗器Ｒｃ、Ｒ
ｄが含まれており、抵抗器Ｒｃ、Ｒｄは、保護ダイオー
ドと入力電極の抵抗器Ｒａ、Ｒｂとの間の接続点Ｃ、Ｄ
と大地電位との間にそれぞれ接続されており、この接続
により電圧が分割され、アナログ・ディジタル変換器に
適したレベルの入力信号になる。
【００１４】説明した入力回路によれば、上述の絶縁増
幅器あるいは光アイソレータをまったく使用せずに、数
１０ボルトのコモンモードレベルと数１００ボルトのグ
リッチレベルに容易に到達することができる。それだけ
でなく、保護には、２つあるいは４つの外部の部品（抵
抗器ＲａからＲｄ）だけが必要であり、これらの外部部
品は、たとえば１つのハイブリッド回路に容易に接続で
きる。信号電位の別の補助電圧も必要ではない。サンプ
リング状態では、サンプリングコンデンサＣｓと外部部
品でＲＣ回路を構成するが、普通、この回路の時定数は
たかだか数マイクロセコンドである。このＲＣ回路は、
グリッチを防ぐために追加されたフィルタとして動作し
てグリッチを減衰させるが、ほとんどの種類の入力信号
に対してフィルタ動作が遅すぎるということはない。
幅器あるいは光アイソレータをまったく使用せずに、数
１０ボルトのコモンモードレベルと数１００ボルトのグ
リッチレベルに容易に到達することができる。それだけ
でなく、保護には、２つあるいは４つの外部の部品（抵
抗器ＲａからＲｄ）だけが必要であり、これらの外部部
品は、たとえば１つのハイブリッド回路に容易に接続で
きる。信号電位の別の補助電圧も必要ではない。サンプ
リング状態では、サンプリングコンデンサＣｓと外部部
品でＲＣ回路を構成するが、普通、この回路の時定数は
たかだか数マイクロセコンドである。このＲＣ回路は、
グリッチを防ぐために追加されたフィルタとして動作し
てグリッチを減衰させるが、ほとんどの種類の入力信号
に対してフィルタ動作が遅すぎるということはない。
【００１５】アナログ信号だけでなくディジタル信号も
測定するアナログ・ディジタル変換器ＡＤを使用するこ
とにより、本発明の入力回路を汎用入力として使用する
ことができる。図２による接続は、大地電位に対する電
圧である差分信号入力のアナログ・ディジタル変換を実
行することが可能であり、抵抗器ＲｃとダイオードＤａ
１、Ｄａ２との間と、抵抗器ＲｄとダイオードＤｂ１、
Ｄｂ２との間との接続点Ｃ、Ｄにそれぞれ生じる前記電
圧は、それぞれ供給電圧Ｖｃｃ以上にもならないし、Ｖ
ｄｄ以下にもならない。変換については、入力信号が上
述の電位条件を満足している限り、入力信号がアナログ
かディジタルかの違いはない。このため、ユニポーラあ
るいはバイポーラアナログ電圧のいずれかを測定するた
め、あるいはほとんど適切に調整されたレベルのディジ
タル信号の状態を決定するために、本発明の入力を使用
することができる。
測定するアナログ・ディジタル変換器ＡＤを使用するこ
とにより、本発明の入力回路を汎用入力として使用する
ことができる。図２による接続は、大地電位に対する電
圧である差分信号入力のアナログ・ディジタル変換を実
行することが可能であり、抵抗器ＲｃとダイオードＤａ
１、Ｄａ２との間と、抵抗器ＲｄとダイオードＤｂ１、
Ｄｂ２との間との接続点Ｃ、Ｄにそれぞれ生じる前記電
圧は、それぞれ供給電圧Ｖｃｃ以上にもならないし、Ｖ
ｄｄ以下にもならない。変換については、入力信号が上
述の電位条件を満足している限り、入力信号がアナログ
かディジタルかの違いはない。このため、ユニポーラあ
るいはバイポーラアナログ電圧のいずれかを測定するた
め、あるいはほとんど適切に調整されたレベルのディジ
タル信号の状態を決定するために、本発明の入力を使用
することができる。
【００１６】多くの場合、入力信号の１つの電極は大地
電位に接続されているので、信号にはコモンモード部分
がないか、あるいはコモンモード部分は信号の一部とし
て既に加算されている。このような場合、入力信号の１
つの電極は大地電位に直接接続され、信号は他の電極に
印加される。入力電極の１つのどちらに信号が印加され
るかは、信号が反転信号として測定されるか、非反転信
号として測定されるかによって決まる。
電位に接続されているので、信号にはコモンモード部分
がないか、あるいはコモンモード部分は信号の一部とし
て既に加算されている。このような場合、入力信号の１
つの電極は大地電位に直接接続され、信号は他の電極に
印加される。入力電極の１つのどちらに信号が印加され
るかは、信号が反転信号として測定されるか、非反転信
号として測定されるかによって決まる。
【００１７】
【実施例】以下に述べることは、Ｖｃｃが＋５ボルト、
Ｖｄｄが０ボルトの場合の例を示す説明であり、ディジ
タル信号であると定義された入力は、０ボルトから４８
ボルトの範囲にある普遍的に異なる各種論理信号を処理
することになる。コモンモードおよびシリースモードの
代表的な動作領域は、この電圧が供給されている接続点
Ｃ、Ｄにおいて、０ボルトから４．５ボルトの範囲にあ
る。このため、抵抗器ＲａからＲｄによって入力信号を
減衰しなければならない。減衰率を１１．３８：１に選
ぶと、線形測定範囲(linear measuring range)は０ボル
トから５１．２ボルトであり、信号入力に関する８ビッ
トアナログ・ディジタル変換器（最下位ビット１）の分
解能は２００ミリボルトである。この電圧は、たとえ
ば、５ボルトのＴＴＬ論理における０状態と１状態を決
定する値として十分である。分解能をもっと良くしたい
ときは、１２ビットアナログ・ディジタル変換器が使用
され、分解能は１２．５ミリボルトになる。判断レベル
(decision level)と、必要ならば、ヒステリシスとを、
入力信号のレベルにソフトウエアでセットすることがで
き、状態に変化が発生すると変換時間より短い時間、す
なわち、この場合１マイクロセコンド以下で検出され
る。大部分のディジタル信号に対して、この時間は十分
に短い時間である。
Ｖｄｄが０ボルトの場合の例を示す説明であり、ディジ
タル信号であると定義された入力は、０ボルトから４８
ボルトの範囲にある普遍的に異なる各種論理信号を処理
することになる。コモンモードおよびシリースモードの
代表的な動作領域は、この電圧が供給されている接続点
Ｃ、Ｄにおいて、０ボルトから４．５ボルトの範囲にあ
る。このため、抵抗器ＲａからＲｄによって入力信号を
減衰しなければならない。減衰率を１１．３８：１に選
ぶと、線形測定範囲(linear measuring range)は０ボル
トから５１．２ボルトであり、信号入力に関する８ビッ
トアナログ・ディジタル変換器（最下位ビット１）の分
解能は２００ミリボルトである。この電圧は、たとえ
ば、５ボルトのＴＴＬ論理における０状態と１状態を決
定する値として十分である。分解能をもっと良くしたい
ときは、１２ビットアナログ・ディジタル変換器が使用
され、分解能は１２．５ミリボルトになる。判断レベル
(decision level)と、必要ならば、ヒステリシスとを、
入力信号のレベルにソフトウエアでセットすることがで
き、状態に変化が発生すると変換時間より短い時間、す
なわち、この場合１マイクロセコンド以下で検出され
る。大部分のディジタル信号に対して、この時間は十分
に短い時間である。
【００１８】上記の通り、ただ１つの回路図を示して本
発明の入力回路を説明してきたが、回路の電気的動作を
変更せずに、添付の請求の範囲の中で本発明をある程度
修正できることは明かである。
発明の入力回路を説明してきたが、回路の電気的動作を
変更せずに、添付の請求の範囲の中で本発明をある程度
修正できることは明かである。
【図１】本発明による入力回路の模式的回路図。
【図２】電圧分割器と過電圧に対する保護を行うダイオ
ードクリッパを備えた、図１の入力回路を示す図。
ードクリッパを備えた、図１の入力回路を示す図。
Ａ、Ｂ 入力電極 Ｓａ、Ｃｓ、Ｓｂ サンプルホールド回路 Ｃｓ サンプリングコンデンサ Ｓａ 第１の２接点電子スイッチ Ｓｂ 第２の２接点電子スイッチ Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ 電圧分割器 Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２ ダイオードクリッパ Ｖｃｃ 正の供給電圧／電源電極 Ｖｄｄ 負の供給電圧／電源電極 Ｄａ１、Ｄａ２、Ｄｂ１、Ｄｂ２ 保護ダイオード Ｒａ、Ｒｂ 第１の抵抗器 Ｒｃ、Ｒｄ 第２の抵抗器 ＡＤ アナログ・ディジタル変換器
Claims (4)
- 【請求項１】 ２つの入力電極Ａ、Ｂと、前記入力電極
Ａ、Ｂに接続されたサンプルホールド回路Ｓａ、Ｃｓ、
Ｓｂを含み、前記サンプルホールド回路は、入力電極
Ａ、Ｂの間に接続されたサンプリングコンデンサＣｓ
と、サンプリングコンデンサＣｓの両側に接続された第
１と第２の２接点電子スイッチＳａ、Ｓｂとを含むアナ
ログおよびディジタル信号用入力回路であって、前記サ
ンプルホールド回路の出力に接続されたアナログ・ディ
ジタル変換器をさらに含むことを特徴とする入力回路。 - 【請求項２】 請求項１記載の入力回路であって、コモ
ンモードおよびシリースモード（series mode ）の過電
圧に対する保護を行う電圧分割器Ｒａ、Ｒｂ、Ｒｃ、Ｒ
ｄとダイオードクリッパＤａ１、Ｄａ２、Ｄｂ１、Ｄｂ
２とをさらに含むことを特徴とする入力回路。 - 【請求項３】 請求項２記載の入力回路であって、前記
ダイオードクリッパは、入力電極Ａ、Ｂと正および負の
供給電圧Ｖｃｃ、Ｖｄｄとの間に接続された保護ダイオ
ードＤａ１、Ｄａ２、Ｄｂ１、Ｄｂ２を含むことを特徴
とする入力回路。 - 【請求項４】 請求項２記載の入力回路であって、前記
電圧分割器は、入力電極Ａ、Ｂと直列に接続された第１
の抵抗器Ｒａ、Ｒｂと、第１の抵抗器と大地電位との間
に接続された第２の抵抗器Ｒｃ、Ｒｄとを含むことを特
徴とする入力回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI945943A FI945943A (fi) | 1994-12-16 | 1994-12-16 | Tulopiiri sekä analogisia että digitaalisia signaaleja varten |
| FI945943 | 1994-12-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08242169A true JPH08242169A (ja) | 1996-09-17 |
Family
ID=8541998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329090A Pending JPH08242169A (ja) | 1994-12-16 | 1995-12-18 | アナログおよびディジタル信号用入力回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0717416A3 (ja) |
| JP (1) | JPH08242169A (ja) |
| FI (1) | FI945943A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167029B2 (en) * | 2005-01-19 | 2007-01-23 | Atmel Corporation | Sampling and level shifting circuit |
| US7759902B2 (en) | 2005-01-19 | 2010-07-20 | Atmel Corporation | Single chip microcontroller including battery management and protection |
| FI124317B (fi) * | 2007-02-12 | 2014-06-30 | Abb Oy | Sähkömoottorikäyttö |
| CN106773885B (zh) * | 2015-11-24 | 2019-06-21 | 中车大连电力牵引研发中心有限公司 | 数字采集电路和*** |
| CN106253903B (zh) * | 2016-07-29 | 2019-08-16 | 中车大连电力牵引研发中心有限公司 | 数字量采集电路 |
| CN106125618B (zh) * | 2016-07-29 | 2019-01-08 | 中车大连电力牵引研发中心有限公司 | 数字信号采集电路、数字信号采集板卡 |
| WO2018200482A1 (en) * | 2017-04-24 | 2018-11-01 | Circuit Seed, Llc | Track and hold circuit |
| CN108832924A (zh) * | 2018-07-11 | 2018-11-16 | 今创集团股份有限公司 | 光电隔离数字输入信号转换电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06323871A (ja) * | 1993-03-15 | 1994-11-25 | Yokogawa Electric Corp | 光学式エンコーダ |
-
1994
- 1994-12-16 FI FI945943A patent/FI945943A/fi unknown
-
1995
- 1995-12-12 EP EP95309029A patent/EP0717416A3/en not_active Withdrawn
- 1995-12-18 JP JP7329090A patent/JPH08242169A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FI945943A0 (fi) | 1994-12-16 |
| EP0717416A3 (en) | 1997-07-02 |
| FI945943A (fi) | 1996-06-17 |
| EP0717416A2 (en) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751497A (en) | Digital to analog converter with high output compliance | |
| US4385286A (en) | Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals | |
| US4667179A (en) | Two reference voltage weighted capacitor digital to analog converter | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPH08242169A (ja) | アナログおよびディジタル信号用入力回路 | |
| SE452229B (sv) | Kretsanordning for omvandling mellan pcm-signaler och analoga signaler | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| KR940009052B1 (ko) | 디지탈라인 수신기 | |
| JP2554056B2 (ja) | デジタル−アナログ変換器 | |
| US4716397A (en) | Method and apparatus for very high speed analog-to-digital conversion | |
| US4517551A (en) | Digital to analog converter circuit | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| GB939021A (en) | Improvements in or relating to electrical multi-channel selection devices, especially for analogue-to-digital converters | |
| US4147940A (en) | MOS Interface circuit | |
| US4737766A (en) | Code converter with complementary output voltages | |
| US4124824A (en) | Voltage subtractor for serial-parallel analog-to-digital converter | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| EP0121234B1 (en) | Decoder for a d/a converter | |
| KR910005636Y1 (ko) | 아날로그/디지탈 변환기 | |
| JPS6196811A (ja) | 信号変換回路 | |
| JP2977593B2 (ja) | Ｉｃテスタの３値出力回路 | |
| US3813560A (en) | Current mode switch for high speed digital-to-analog conversion | |
| US3371337A (en) | High speed analog to binary converter | |
| SU1406776A1 (ru) | Токовый ключ | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080904 |
|
| LAPS | Cancellation because of no payment of annual fees |