JPH0823780B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH0823780B2 JPH0823780B2 JP62162513A JP16251387A JPH0823780B2 JP H0823780 B2 JPH0823780 B2 JP H0823780B2 JP 62162513 A JP62162513 A JP 62162513A JP 16251387 A JP16251387 A JP 16251387A JP H0823780 B2 JPH0823780 B2 JP H0823780B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 本発明は第１電源端子、出力端子および第２電源端子
と、 ベースと、前記第１電源端子に結合されたエミッタ
と、前記出力端子に結合されたコレクタとを有する第１
導電型の第１トランジスタと、 前記第１トランジスタのベースと前記第２電源端子と
の間に配置され駆動電流をこの第１トランジスタのベー
スに供給する主電流通路と、この駆動電流を変える制御
入力端とを有する駆動トランジスタを具える駆動回路
と、 前記第１トランジスタのエミッタおよびコレクタ間の
電圧が予め定めた値よりも低くなった際に、前記駆動電
流を減少させる信号を前記制御入力端に供給することに
よりこの電圧を制限する制限回路に関するものである。
と、 ベースと、前記第１電源端子に結合されたエミッタ
と、前記出力端子に結合されたコレクタとを有する第１
導電型の第１トランジスタと、 前記第１トランジスタのベースと前記第２電源端子と
の間に配置され駆動電流をこの第１トランジスタのベー
スに供給する主電流通路と、この駆動電流を変える制御
入力端とを有する駆動トランジスタを具える駆動回路
と、 前記第１トランジスタのエミッタおよびコレクタ間の
電圧が予め定めた値よりも低くなった際に、前記駆動電
流を減少させる信号を前記制御入力端に供給することに
よりこの電圧を制限する制限回路に関するものである。
このような回路は、例えば直列調整する電圧調整回路
に用いることができる。
に用いることができる。
このような回路は米国特許第3939399号明細書に開示
されている。入力電圧が減少すと、第１トランジスタが
所定の瞬時に飽和状態に駆動される。この第１トランジ
スタが強度の飽和状態になり、そのコレクタ−エミッタ
電圧が特定の最小値より低い値になると、基板ダイオー
ドがターン・オンするために大きな基板電流が生ぜしめ
られる。入力電圧がバッテリにより供給される場合に
は、これら基板電流によりバッテリを高速で放電せしめ
る。このことは不所望なことである。これら基板電流の
発生を阻止するために、第１トランジスタのコレクタ−
エミッタ電圧を特定の最小値より低い値に減少させては
ならない。この目的のために既知の回路には制限回路が
設けてある。この制限回路は、コレクタが第１トランジ
スタの駆動回路に接続されているトランジスタのベース
−エミッタ接合と抵抗との直列回路を有しており、この
直列回路は第１トランジスタのエミッタ−コレクタ通路
の両端間に接続されている。前記の抵抗の両端間に定電
圧を発生せしめるために、電流源によりこの抵抗に定電
流を流す。特定のコレクタ−エミッタ電圧より低い値で
前記直列回路のトランジスタを導通状態に駆動し、これ
により第１トランジスタの駆動を減少させ、したがって
第１トランジスタのコレクタ−エミッタ電圧を増大させ
る。
されている。入力電圧が減少すと、第１トランジスタが
所定の瞬時に飽和状態に駆動される。この第１トランジ
スタが強度の飽和状態になり、そのコレクタ−エミッタ
電圧が特定の最小値より低い値になると、基板ダイオー
ドがターン・オンするために大きな基板電流が生ぜしめ
られる。入力電圧がバッテリにより供給される場合に
は、これら基板電流によりバッテリを高速で放電せしめ
る。このことは不所望なことである。これら基板電流の
発生を阻止するために、第１トランジスタのコレクタ−
エミッタ電圧を特定の最小値より低い値に減少させては
ならない。この目的のために既知の回路には制限回路が
設けてある。この制限回路は、コレクタが第１トランジ
スタの駆動回路に接続されているトランジスタのベース
−エミッタ接合と抵抗との直列回路を有しており、この
直列回路は第１トランジスタのエミッタ−コレクタ通路
の両端間に接続されている。前記の抵抗の両端間に定電
圧を発生せしめるために、電流源によりこの抵抗に定電
流を流す。特定のコレクタ−エミッタ電圧より低い値で
前記直列回路のトランジスタを導通状態に駆動し、これ
により第１トランジスタの駆動を減少させ、したがって
第１トランジスタのコレクタ−エミッタ電圧を増大させ
る。
しかしこの既知の回路には抵抗、電流源およびトラン
ジスタパラメータの値に広がりがあるために制限回路を
動作させる第１トランジスタのコレクタ−エミッタ電圧
値を、基板電流の発生を阻止するために安全値に選択す
る必要があるという欠点がある。バッテリ電源の場合に
は、この既知の回路にはバッテリを最大限度まで放電せ
しめてはならず、したがって早期にバッテリ交換する必
要があるという欠点がある。
ジスタパラメータの値に広がりがあるために制限回路を
動作させる第１トランジスタのコレクタ−エミッタ電圧
値を、基板電流の発生を阻止するために安全値に選択す
る必要があるという欠点がある。バッテリ電源の場合に
は、この既知の回路にはバッテリを最大限度まで放電せ
しめてはならず、したがって早期にバッテリ交換する必
要があるという欠点がある。
本発明の目的は、回路に必要とする素子の広がりにほ
とんど依存せずに、基板電流の発生を阻止する、上述し
た回路に用いる制限回路を提供することにある。
とんど依存せずに、基板電流の発生を阻止する、上述し
た回路に用いる制限回路を提供することにある。
本発明は第１電源端子、出力端子および第２電源端子
と、 ベースと、前記第１電源端子に結合されたエミッタ
と、前記出力端子に結合されたコレクタとを有する第１
導電型の第１トランジスタと、 前記第１トランジスタのベースと前記第２電源端子と
の間に配置され駆動電流をこの第１トランジスタのベー
スに供給する主電流通路と、この駆動電流を変える制御
入力端とを有する駆動トランジスタを具える駆動回路
と、 前記第１トランジスタのエミッタおよびコレクタ間の
電圧が予め定めた値よりも低くなった際に、前記駆動電
流を減少させる信号を前記制御入力端に供給することに
よりこの電圧を制限する制限回路において、この制限回
路が前記第１トランジスタのベースと前記駆動トランジ
スタの主電流通路との間に配置した第１抵抗と、 前記第１トランジスタのコレクタに結合されたエミッ
タと、前記駆動回路の制御入力端に結合されたコレクタ
と、前記第１抵抗と前記駆動トランジスタの主電流通路
との接続点に結合されたベースとを具える第１導電型の
第２トランジスタと を有していることを特徴とする。
と、 ベースと、前記第１電源端子に結合されたエミッタ
と、前記出力端子に結合されたコレクタとを有する第１
導電型の第１トランジスタと、 前記第１トランジスタのベースと前記第２電源端子と
の間に配置され駆動電流をこの第１トランジスタのベー
スに供給する主電流通路と、この駆動電流を変える制御
入力端とを有する駆動トランジスタを具える駆動回路
と、 前記第１トランジスタのエミッタおよびコレクタ間の
電圧が予め定めた値よりも低くなった際に、前記駆動電
流を減少させる信号を前記制御入力端に供給することに
よりこの電圧を制限する制限回路において、この制限回
路が前記第１トランジスタのベースと前記駆動トランジ
スタの主電流通路との間に配置した第１抵抗と、 前記第１トランジスタのコレクタに結合されたエミッ
タと、前記駆動回路の制御入力端に結合されたコレクタ
と、前記第１抵抗と前記駆動トランジスタの主電流通路
との接続点に結合されたベースとを具える第１導電型の
第２トランジスタと を有していることを特徴とする。
本発明による回路においては、第２トランジスタが、
第１トランジスタのベース電流により第１抵抗の両端間
に生じる電圧に第１トランジスタのベース−エミッタ電
圧を加えた電圧と第１トランジスタのエミッタ−コレク
タ電圧との差が第２トランジスタのベース−エミッタし
きい値電圧を超える瞬時に、導通状態に駆動される。第
１抵抗を所定の値にした場合、制限回路の動作は、第１
トランジスタのコレクタ−エミッタ電圧の減少量および
第１トランジスタのベース電流の増大量に依存する。す
なわちこの動作は第１トランジスタのトレランスに拘ら
ず、この第１トランジスタに完全に依存する。
第１トランジスタのベース電流により第１抵抗の両端間
に生じる電圧に第１トランジスタのベース−エミッタ電
圧を加えた電圧と第１トランジスタのエミッタ−コレク
タ電圧との差が第２トランジスタのベース−エミッタし
きい値電圧を超える瞬時に、導通状態に駆動される。第
１抵抗を所定の値にした場合、制限回路の動作は、第１
トランジスタのコレクタ−エミッタ電圧の減少量および
第１トランジスタのベース電流の増大量に依存する。す
なわちこの動作は第１トランジスタのトレランスに拘ら
ず、この第１トランジスタに完全に依存する。
本発明の第１実施例では、前記駆動回路が第２導電型
の第３トランジスタを有しており、そのエミッタは第２
抵抗により第２電源端子に結合され、そのコレクタは前
記駆動回路の出力端に結合され、そのベースは第３トラ
ンジスタに制限電圧を印加する回路に結合され、前記駆
動回路の制御入力端は前記第３トランジスタのエミッタ
をもって構成されるようにする。
の第３トランジスタを有しており、そのエミッタは第２
抵抗により第２電源端子に結合され、そのコレクタは前
記駆動回路の出力端に結合され、そのベースは第３トラ
ンジスタに制限電圧を印加する回路に結合され、前記駆
動回路の制御入力端は前記第３トランジスタのエミッタ
をもって構成されるようにする。
本発明の第２実施例では、前記駆動回路は第１導電型
の第３トランジスタを有しており、そのエミッタはこの
駆動回路の出力端に結合され、そのコレクタは電源端子
に結合され、そのベースは第３トランジスタに制御電流
を供給するための回路に結合され、前記駆動回路の制御
入力端が前記第３トランジスタのベースをもって構成さ
れるようにする。この第２実施例では、前記第３トラン
ジスタに制御電流を供給する前記の回路が第１電流を生
じる定電流源と、出力端および第２電源端子間の電圧と
基準電圧との差に比例する第２電流を生じる検出回路と
を有し、前記制御電流は前記第１電流と前記第２電流と
の差よりなるようにすることができる。
の第３トランジスタを有しており、そのエミッタはこの
駆動回路の出力端に結合され、そのコレクタは電源端子
に結合され、そのベースは第３トランジスタに制御電流
を供給するための回路に結合され、前記駆動回路の制御
入力端が前記第３トランジスタのベースをもって構成さ
れるようにする。この第２実施例では、前記第３トラン
ジスタに制御電流を供給する前記の回路が第１電流を生
じる定電流源と、出力端および第２電源端子間の電圧と
基準電圧との差に比例する第２電流を生じる検出回路と
を有し、前記制御電流は前記第１電流と前記第２電流と
の差よりなるようにすることができる。
前記の本発明の回路を不作動にする必要がある場合に
は、前記定電流源が第１導電型の第４トランジスタを有
しており、そのエミッタは第１電源端子に接続され、そ
のコレクタは第２抵抗により第２電源端子に接続され、
そのベースはこのトランジスタ自身のコレクタに結合さ
れ、前記トランジスタ回路はさらに 前記第４トランジスタのエミッタに結合されたエミッ
タと、この第４トランジスタのコレクタに接続されたコ
レクタと、ベースとを有する第１導電型の第５トランジ
スタと、 この第５トランジスタのベースに第３抵抗を介して接
続されたコレクタと、第２電源端子に第４抵抗を介して
接続されたエミッタと、スイッチング電圧を印加するス
イッチング入力端に接続されたベースとを有する第２導
電型の第６トランジスタと、 前記第５トランジスタのコレクタに接続されたエミッ
タと、前記第６トランジスタのエミッタに接続されたコ
レクタと、前記第６トランジスタのコレクタに接続され
た第３抵抗の端部に接続されたベースとを有する第１導
電型の第７トランジスタと を具えるようにすることができる。
は、前記定電流源が第１導電型の第４トランジスタを有
しており、そのエミッタは第１電源端子に接続され、そ
のコレクタは第２抵抗により第２電源端子に接続され、
そのベースはこのトランジスタ自身のコレクタに結合さ
れ、前記トランジスタ回路はさらに 前記第４トランジスタのエミッタに結合されたエミッ
タと、この第４トランジスタのコレクタに接続されたコ
レクタと、ベースとを有する第１導電型の第５トランジ
スタと、 この第５トランジスタのベースに第３抵抗を介して接
続されたコレクタと、第２電源端子に第４抵抗を介して
接続されたエミッタと、スイッチング電圧を印加するス
イッチング入力端に接続されたベースとを有する第２導
電型の第６トランジスタと、 前記第５トランジスタのコレクタに接続されたエミッ
タと、前記第６トランジスタのエミッタに接続されたコ
レクタと、前記第６トランジスタのコレクタに接続され
た第３抵抗の端部に接続されたベースとを有する第１導
電型の第７トランジスタと を具えるようにすることができる。
本発明を図面につき詳細に説明する。
第１図に本発明による回路の基本的な線図を示す。こ
の回路は第1PNPトランジスタT1を有しており、そのエミ
ッタは第１電源端子２に接続され、そのコレクタは図示
のように抵抗RLに接続された出力端子４に接続されてい
る。トランジスタT1のベースは第１抵抗R1により駆動回
路10の出力端11に接続され、この駆動回路10によりトラ
ンジスタT1を駆動する。この駆動回路10は第２電源端子
３に接続され、この第２電源端子３は本例の場合接地さ
れている。本発明の回路はさらに第2PNPトランジスタT2
を有しており、そのエミッタはトランジスタT1のコレク
タに接続され、このトランジスタT2のベースは抵抗R
1の、駆動回路10側に位置する端部に接続され、そのコ
レクタは駆動回路10の制御入力端12に接続されている。
抵抗R1とトランジスタT2とは制限回路を構成し、この回
路によってトランジスタT1のコレクタ−エミッタ電圧を
制限する。
の回路は第1PNPトランジスタT1を有しており、そのエミ
ッタは第１電源端子２に接続され、そのコレクタは図示
のように抵抗RLに接続された出力端子４に接続されてい
る。トランジスタT1のベースは第１抵抗R1により駆動回
路10の出力端11に接続され、この駆動回路10によりトラ
ンジスタT1を駆動する。この駆動回路10は第２電源端子
３に接続され、この第２電源端子３は本例の場合接地さ
れている。本発明の回路はさらに第2PNPトランジスタT2
を有しており、そのエミッタはトランジスタT1のコレク
タに接続され、このトランジスタT2のベースは抵抗R
1の、駆動回路10側に位置する端部に接続され、そのコ
レクタは駆動回路10の制御入力端12に接続されている。
抵抗R1とトランジスタT2とは制限回路を構成し、この回
路によってトランジスタT1のコレクタ−エミッタ電圧を
制限する。
電源端子２および３は、例えばバッテリに接続され
る。駆動回路10は出力端子４における電圧をほぼ一定に
維持するようにこのトランジスタT1のベースを駆動する
ことにより、トランジスタT1のコレクタ−エミッタ電圧
を制御する。バッテリが放電するにつれて、バッテリ電
圧は所定の瞬時に、安定化した出力電圧に近づく。この
際トランジスタT1は基底状態になる。トランジスタT1が
強度の飽和状態になった場合には、基板ダイオードがタ
ーン・オンし、これにより大きな基板電流を生ぜしめ
る。これによりバッテリを極めて迅速に放電せしめ、不
必要にバッテリの寿命を減少させる。この減少が本発明
による制限回路により排除される。トランジスタT1のベ
ース電流は抵抗R1により電圧に変換される。この電圧と
トランジスタT1のベース−エミッタ電圧とを加えた電圧
と、トランジスタT1のエミッタ−コレクタ電圧との差が
トランジスタT2のベース−エミッタ接合の両端間に現れ
る。トランジスタT1が飽和すると、トランジスタT1のベ
ース電流は電流利得の減少の結果として増大し、抵抗R1
の両端間の電圧を増大させ、一方トランジスタT1のエミ
ッタ−コレクタ電圧が、トランジスタT1が飽和した場合
には減少する。したがって特定の飽和度を達成した場合
に、トランジスタT2がターン・オンする。次にトランジ
スタT2のコレクタ電流により、駆動回路10がトランジス
タT1のベースに供給される駆動を減少させ、このトラン
ジスタT1のエミッタ−コレクタ電圧を増大させる。した
がってトランジスタT1を強度の飽和状態にすることがで
きず、これにより基板電流の発生を阻止する。トランジ
スタT1のエミッタ−コレクタ電圧は、抵抗R1の抵抗値を
適切に選択することにより、例えば200mVに制限しう
る。
る。駆動回路10は出力端子４における電圧をほぼ一定に
維持するようにこのトランジスタT1のベースを駆動する
ことにより、トランジスタT1のコレクタ−エミッタ電圧
を制御する。バッテリが放電するにつれて、バッテリ電
圧は所定の瞬時に、安定化した出力電圧に近づく。この
際トランジスタT1は基底状態になる。トランジスタT1が
強度の飽和状態になった場合には、基板ダイオードがタ
ーン・オンし、これにより大きな基板電流を生ぜしめ
る。これによりバッテリを極めて迅速に放電せしめ、不
必要にバッテリの寿命を減少させる。この減少が本発明
による制限回路により排除される。トランジスタT1のベ
ース電流は抵抗R1により電圧に変換される。この電圧と
トランジスタT1のベース−エミッタ電圧とを加えた電圧
と、トランジスタT1のエミッタ−コレクタ電圧との差が
トランジスタT2のベース−エミッタ接合の両端間に現れ
る。トランジスタT1が飽和すると、トランジスタT1のベ
ース電流は電流利得の減少の結果として増大し、抵抗R1
の両端間の電圧を増大させ、一方トランジスタT1のエミ
ッタ−コレクタ電圧が、トランジスタT1が飽和した場合
には減少する。したがって特定の飽和度を達成した場合
に、トランジスタT2がターン・オンする。次にトランジ
スタT2のコレクタ電流により、駆動回路10がトランジス
タT1のベースに供給される駆動を減少させ、このトラン
ジスタT1のエミッタ−コレクタ電圧を増大させる。した
がってトランジスタT1を強度の飽和状態にすることがで
きず、これにより基板電流の発生を阻止する。トランジ
スタT1のエミッタ−コレクタ電圧は、抵抗R1の抵抗値を
適切に選択することにより、例えば200mVに制限しう
る。
第２図に本発明の第１具体例を示す。この第２図にお
いて第１図と同様な部分には同じ符号を付してある。こ
の具体例では駆動回路10はPNPトランジスタT3を有して
おり、そのエミッタは出力端11に接続され、そのコレク
タは第２電源端子３に接続されている。トランジスタT3
のベースはこのトランジスタT3に駆動電流を供給する電
流源13と、トランジスタT2のコレクタが接続された制御
入力端12とに接続されている。トランジスタT2はトラン
ジスタT1の特定のコレクタ−エミッタ電圧より低い値で
ターン・オンするため、トランジスタT2は電流源13の電
流の一部を流し、トランジスタT3のベース電流を減少さ
せる。したがってトランジスタT1のベース電流も減少
し、このトランジスタT1のコレクタ−エミッタ電圧が増
大する。
いて第１図と同様な部分には同じ符号を付してある。こ
の具体例では駆動回路10はPNPトランジスタT3を有して
おり、そのエミッタは出力端11に接続され、そのコレク
タは第２電源端子３に接続されている。トランジスタT3
のベースはこのトランジスタT3に駆動電流を供給する電
流源13と、トランジスタT2のコレクタが接続された制御
入力端12とに接続されている。トランジスタT2はトラン
ジスタT1の特定のコレクタ−エミッタ電圧より低い値で
ターン・オンするため、トランジスタT2は電流源13の電
流の一部を流し、トランジスタT3のベース電流を減少さ
せる。したがってトランジスタT1のベース電流も減少
し、このトランジスタT1のコレクタ−エミッタ電圧が増
大する。
第３図に本発明の第２具体例を示し、この場合もこの
第３図においては第１図と同様な部分には同じ符号を付
してある。この具体例では駆動回路10はNPNトランジス
タT4を有しており、そのコレクタは出力端11に接続さ
れ、そのエミッタは抵抗R2を介して第２電源端子３に接
続されている。トランジスタT4のベースはこのトランジ
スタT4に対する駆動電圧を発生する電圧源14に接続され
ている。この場合制御入力端12はトランジスタT4のエミ
ッタに接続されている。トランジスタT2がトランジスタ
T1の特定のコレクタ−エミッタ電圧より低い値でターン
・オンすると、抵抗R2の両端間の電圧は増大し、したが
ってトランジスタT4のベース−エミッタ電圧が減少す
る。したがってトランジスタT1のベース電流が減少し、
これによりトランジスタT1のコレクタ−エミッタ電圧が
増大する。
第３図においては第１図と同様な部分には同じ符号を付
してある。この具体例では駆動回路10はNPNトランジス
タT4を有しており、そのコレクタは出力端11に接続さ
れ、そのエミッタは抵抗R2を介して第２電源端子３に接
続されている。トランジスタT4のベースはこのトランジ
スタT4に対する駆動電圧を発生する電圧源14に接続され
ている。この場合制御入力端12はトランジスタT4のエミ
ッタに接続されている。トランジスタT2がトランジスタ
T1の特定のコレクタ−エミッタ電圧より低い値でターン
・オンすると、抵抗R2の両端間の電圧は増大し、したが
ってトランジスタT4のベース−エミッタ電圧が減少す
る。したがってトランジスタT1のベース電流が減少し、
これによりトランジスタT1のコレクタ−エミッタ電圧が
増大する。
第４図に第２図に示した回路の実際の例を示し、この
場合もこの第４図においては第１図と同様な部分には同
じ符号を付してある。第２図におけるトランジスタT3を
駆動する電流源13は、ここでは定電流I1を発生する電流
源15と、電流I2を発生する検出回路20とを有しており、
この電流I2は端子３および４間の出力電圧と基準電圧と
の差に比例する。電流I1と電流I2との差がトランジスタ
T3のベース電流となる。
場合もこの第４図においては第１図と同様な部分には同
じ符号を付してある。第２図におけるトランジスタT3を
駆動する電流源13は、ここでは定電流I1を発生する電流
源15と、電流I2を発生する検出回路20とを有しており、
この電流I2は端子３および４間の出力電圧と基準電圧と
の差に比例する。電流I1と電流I2との差がトランジスタ
T3のベース電流となる。
検出回路20はエミッタ面積比がｎに等しい２つのトラ
ンジスタT5およびT6を具えるそれ自体既知の電圧安定回
路を有している。トランジスタT6のベース−エミッタ接
合と抵抗R5との直列回路がトランジスタT5のベース−エ
ミッタ接合に並列に接続されている。さらに、前記抵抗
R5に直列に抵抗R6が接続されている。トランジスタT5お
よびT6の共通のベースは抵抗R7およびR8を有する分圧器
のタップに接続され、この分圧器は出力端子４と電源端
子３との間に配置されている。トランジスタT5のコレク
タは、ダイオード接続トランジスタT7とトランジスタT8
とを有する電流ミラー回路によりトランジスタT6のコレ
クタに接続されている。前記トランジスタT6のコレクタ
は、さらにトランジスタT9のベースに接続され、このト
ランジスタT9のコレクタは入力端子２に接続され、その
エミッタはトランジスタT3のベースに接続されている。
電流ミラー回路T7,T8は同じ値の電流のみをトランジス
タT5およびT6に流すことができるようにする。トランジ
スタT5およびT6を流れるこれら電流は、 に等しくなり得るにすぎない。ここにUTは熱電圧であ
る。この場合、トランジスタT5,T6のベース電圧はこの
電流値により決定される基準値を有している。トランジ
スタT5,T6の共通ベース電圧は分圧器R7,R8のタップの電
圧に等しい。トランジスタT1は、この際トランジスタT3
によりこのタップ電圧が前記の基準電圧に等しくなるよ
うに駆動される。ここで出力端子４の電圧が増大するも
のとすると、上述したことは分圧器R7,R8のタップの電
圧、したがってトランジスタT5,T6の共通ベースの電圧
が増大することを意味する。抵抗R5が存在するために、
トランジスタT5を流れる電流がトランジスタT6を流れる
電流よりも多く増大する。これによりトランジスタT9の
ベース電流を増大させるため、電流I2が増大する。その
結果トランジスタT3のベース電流、したがってトランジ
スタT1のベース電流が減少する。この結果としてトラン
ジスタT1のコレクタ−エミッタ電圧が増大するため、出
力端子４における電圧が減少する。このようにして出力
端子４における電圧が一定に維持される。
ンジスタT5およびT6を具えるそれ自体既知の電圧安定回
路を有している。トランジスタT6のベース−エミッタ接
合と抵抗R5との直列回路がトランジスタT5のベース−エ
ミッタ接合に並列に接続されている。さらに、前記抵抗
R5に直列に抵抗R6が接続されている。トランジスタT5お
よびT6の共通のベースは抵抗R7およびR8を有する分圧器
のタップに接続され、この分圧器は出力端子４と電源端
子３との間に配置されている。トランジスタT5のコレク
タは、ダイオード接続トランジスタT7とトランジスタT8
とを有する電流ミラー回路によりトランジスタT6のコレ
クタに接続されている。前記トランジスタT6のコレクタ
は、さらにトランジスタT9のベースに接続され、このト
ランジスタT9のコレクタは入力端子２に接続され、その
エミッタはトランジスタT3のベースに接続されている。
電流ミラー回路T7,T8は同じ値の電流のみをトランジス
タT5およびT6に流すことができるようにする。トランジ
スタT5およびT6を流れるこれら電流は、 に等しくなり得るにすぎない。ここにUTは熱電圧であ
る。この場合、トランジスタT5,T6のベース電圧はこの
電流値により決定される基準値を有している。トランジ
スタT5,T6の共通ベース電圧は分圧器R7,R8のタップの電
圧に等しい。トランジスタT1は、この際トランジスタT3
によりこのタップ電圧が前記の基準電圧に等しくなるよ
うに駆動される。ここで出力端子４の電圧が増大するも
のとすると、上述したことは分圧器R7,R8のタップの電
圧、したがってトランジスタT5,T6の共通ベースの電圧
が増大することを意味する。抵抗R5が存在するために、
トランジスタT5を流れる電流がトランジスタT6を流れる
電流よりも多く増大する。これによりトランジスタT9の
ベース電流を増大させるため、電流I2が増大する。その
結果トランジスタT3のベース電流、したがってトランジ
スタT1のベース電流が減少する。この結果としてトラン
ジスタT1のコレクタ−エミッタ電圧が増大するため、出
力端子４における電圧が減少する。このようにして出力
端子４における電圧が一定に維持される。
第５図に第３図に示す回路を用いた第４図に示す回路
の他の例を示す。この第５図においては第１図と同様な
部分には同じ符号を付してある。本例では第４図の電流
源15は、電源端子２および３間に配置されたトランジス
タT10のコレクタ−エミッタ通路と抵抗R10との直列回路
を有している。トランジスタT10のベースは抵抗R11によ
り電源端子２に接続され、またこのベースはトランジス
タT11のベース−エミッタ接合を介してこのトランジス
タT11のコレクタに接続されている。トランジスタT11の
コレクタは、ダイオード接続トランジスタT12とトラン
ジスタT13とを有する電流ミラー回路によりトランジス
タT3のベースに接続されている。この電流源15、したが
って第３図に示す回路を加えた回路全体を不作動にする
ことができる。この目的のために、この第５図の回路は
トランジスタT14を有しており、そのコレクタ−エミッ
タ通路はトランジスタT10のコレクタ−エミッタ通路と
並列に配置されている。トランジスタT14のベースは抵
抗R12を介して駆動トランジスタT15のコレクタに接続さ
れ、この駆動トランジスタT15のエミッタは抵抗R13によ
り電源端子３に接続されている。トランジスタT15のベ
ースはスイッチング電圧を印加しうるスイッチング入力
端30に接続されている。トランジスタT15のコレクタと
トランジスタT14のコレクタとの間にはトランジスタT16
のベース−エミッタ接合が配置されており、このトラン
ジスタT16のコレクタはトランジスタT15のエミッタに接
続されている。スイッチング入力端30に電圧が無い場合
にはトランジスタT15は導通せず、トランジスタT14は残
りの回路の動作に影響を及ぼさない。このスイッチング
入力端に例えば1.6Vの電圧を印加することにより、トラ
ンジスタT15、したがってトランジスタT14がターン・オ
ンする。トランジスタT14のコレクタ電流は抵抗R10を流
れ、トランジスタT10のコレクタの電圧を増大させる。
トランジスタT10が飽和した場合には、前記の電流源は
スイッチ・オフされる。その理由はトランジスタT10の
コレクタの電圧が少なくともベース−エミッタ電圧の２
倍に等しくならねばならないためである。これと同時に
トランジスタT14も基底状態となる。大きな基板電流の
発生を阻止するためには、トランジスタT14のコレクタ
−エミッタ電圧を第３図につき説明したように、トラン
ジスタT16と抵抗R12とにより特定の最小値に制限する。
第５図に示す回路は例えばラジオ受信機に用いることが
でき、その場合、このような回路を受信機のFM区分に電
力を供給するのに用いることができ、他のこのような回
路を受信機のAM区分に電力を供給するのに用いることが
できる。したがってFMからAMに切替える場合およびその
逆の場合には、スイッチング電圧を一方の回路のスイッ
チング入力端から他方の回路のスイッチング入力端に切
替える。
の他の例を示す。この第５図においては第１図と同様な
部分には同じ符号を付してある。本例では第４図の電流
源15は、電源端子２および３間に配置されたトランジス
タT10のコレクタ−エミッタ通路と抵抗R10との直列回路
を有している。トランジスタT10のベースは抵抗R11によ
り電源端子２に接続され、またこのベースはトランジス
タT11のベース−エミッタ接合を介してこのトランジス
タT11のコレクタに接続されている。トランジスタT11の
コレクタは、ダイオード接続トランジスタT12とトラン
ジスタT13とを有する電流ミラー回路によりトランジス
タT3のベースに接続されている。この電流源15、したが
って第３図に示す回路を加えた回路全体を不作動にする
ことができる。この目的のために、この第５図の回路は
トランジスタT14を有しており、そのコレクタ−エミッ
タ通路はトランジスタT10のコレクタ−エミッタ通路と
並列に配置されている。トランジスタT14のベースは抵
抗R12を介して駆動トランジスタT15のコレクタに接続さ
れ、この駆動トランジスタT15のエミッタは抵抗R13によ
り電源端子３に接続されている。トランジスタT15のベ
ースはスイッチング電圧を印加しうるスイッチング入力
端30に接続されている。トランジスタT15のコレクタと
トランジスタT14のコレクタとの間にはトランジスタT16
のベース−エミッタ接合が配置されており、このトラン
ジスタT16のコレクタはトランジスタT15のエミッタに接
続されている。スイッチング入力端30に電圧が無い場合
にはトランジスタT15は導通せず、トランジスタT14は残
りの回路の動作に影響を及ぼさない。このスイッチング
入力端に例えば1.6Vの電圧を印加することにより、トラ
ンジスタT15、したがってトランジスタT14がターン・オ
ンする。トランジスタT14のコレクタ電流は抵抗R10を流
れ、トランジスタT10のコレクタの電圧を増大させる。
トランジスタT10が飽和した場合には、前記の電流源は
スイッチ・オフされる。その理由はトランジスタT10の
コレクタの電圧が少なくともベース−エミッタ電圧の２
倍に等しくならねばならないためである。これと同時に
トランジスタT14も基底状態となる。大きな基板電流の
発生を阻止するためには、トランジスタT14のコレクタ
−エミッタ電圧を第３図につき説明したように、トラン
ジスタT16と抵抗R12とにより特定の最小値に制限する。
第５図に示す回路は例えばラジオ受信機に用いることが
でき、その場合、このような回路を受信機のFM区分に電
力を供給するのに用いることができ、他のこのような回
路を受信機のAM区分に電力を供給するのに用いることが
できる。したがってFMからAMに切替える場合およびその
逆の場合には、スイッチング電圧を一方の回路のスイッ
チング入力端から他方の回路のスイッチング入力端に切
替える。
本発明は上述した実施例にのみ限定されず種々の変更
を加えうることもちろんである。例えば、トランジスタ
T1は複数の並列接続トランジスタあるいはダーリントン
トランジスタとして構成することができる。第１図の駆
動回路10を第２図および第３図に示す他の方法で構成す
ることもできる。第４図に示す検出回路20の構成は本発
明にとって重要ではない。第５図に示す例では、トラン
ジスタT14が迅速にターン・オンするようにするため
に、このトランジスタT14のベース−エミッタ接合と並
列に抵抗を配置することができる。さらに、この例では
トランジスタT11のベース−エミッタ接合と並列に他の
トランジスタのベース−エミッタ接合を配置し、この他
のトランジスタのコレクタはトランジスタT15のエミッ
タに接続することができる。この他のトランジスタは上
述した回路が動作している際に、トランジスタT15が導
通しないようにすることができる。
を加えうることもちろんである。例えば、トランジスタ
T1は複数の並列接続トランジスタあるいはダーリントン
トランジスタとして構成することができる。第１図の駆
動回路10を第２図および第３図に示す他の方法で構成す
ることもできる。第４図に示す検出回路20の構成は本発
明にとって重要ではない。第５図に示す例では、トラン
ジスタT14が迅速にターン・オンするようにするため
に、このトランジスタT14のベース−エミッタ接合と並
列に抵抗を配置することができる。さらに、この例では
トランジスタT11のベース−エミッタ接合と並列に他の
トランジスタのベース−エミッタ接合を配置し、この他
のトランジスタのコレクタはトランジスタT15のエミッ
タに接続することができる。この他のトランジスタは上
述した回路が動作している際に、トランジスタT15が導
通しないようにすることができる。
第１図は、本発明による回路の原理を示す線図、 第２図は、本発明の第１具体例を示す線図、 第３図は、本発明の第２具体例を示す線図、 第４図は、第２図の回路を用いた電圧調整器を示す線
図、 第５図は、第３図の回路を用いた電圧調整器を示す線図
である。 ２……第１電源端子、３……第２電源端子 ４……出力端子、10……駆動回路 11……出力端、12……制御入力端 13……電流源、14……電圧源 15……定電流源、20……検出回路 30……スイッチング入力端、I1,I2……電流 R1,R2,R5〜R8,R10〜R13,RL……抵抗 T1〜T16……トランジスタ
図、 第５図は、第３図の回路を用いた電圧調整器を示す線図
である。 ２……第１電源端子、３……第２電源端子 ４……出力端子、10……駆動回路 11……出力端、12……制御入力端 13……電流源、14……電圧源 15……定電流源、20……検出回路 30……スイッチング入力端、I1,I2……電流 R1,R2,R5〜R8,R10〜R13,RL……抵抗 T1〜T16……トランジスタ
フロントページの続き (56)参考文献 特開 昭61−276007（ＪＰ，Ａ) 特開 昭60−250419（ＪＰ，Ａ) 特開 昭57−8819（ＪＰ，Ａ) 特開 昭62−235613（ＪＰ，Ａ) 実開 昭62−187317（ＪＰ，Ｕ) 実開 昭57−88214（ＪＰ，Ｕ)
Claims (5)
- 【請求項１】第１電源端子（２）、出力端子（４）およ
び第２電源端子（３）と、 ベースと、前記第１電源端子（２）に結合されたエミッ
タと、前記出力端子（４）に結合されたコレクタとを有
する第１導電型の第１トランジスタ（T1）と、 前記第１トランジスタ（T1）のベースと前記第２電源端
子（３）との間に配置され駆動電流をこの第１トランジ
スタのベースに供給する主電流通路と、この駆動電流を
変える制御入力端（12）とを有する駆動トランジスタ
（T3又はT4）を具える駆動回路と、 前記第１トランジスタ（１）のエミッタおよびコレクタ
間の電圧が予め定めた値よりも低くなった際に、前記駆
動電流を減少させる信号を前記制御入力端（12）に供給
することによりこの電圧を制限する制限回路と を有するトランジスタ回路において、この制限回路が 前記第１トランジスタ（T1）のベースと前記駆動トラン
ジスタ（T3又はT4）の主電流通路との間に配置した第１
抵抗（R1）と、 前記第１トランジスタ（T1）のコレクタに結合されたエ
ミッタと、前記駆動回路（10）の制御入力端（12）に結
合されたコレクタと、前記第１抵抗（R1）と前記駆動ト
ランジスタ（T3又はT4）の主電流通路との接続点に結合
されたベースとを具える第１導電型の第２トランジスタ
（T2）と を有していることを特徴とするトランジスタ回路。 - 【請求項２】特許請求の範囲第１項に記載のトランジス
タ回路において、前記駆動回路が第２導電型の第３トラ
ンジスタを有しており、そのエミッタは第２抵抗により
第２電源端子に結合され、そのコレクタは前記駆動回路
の出力端に結合され、そのベースは第３トランジスタに
制御電圧を印加する回路に結合され、前記駆動回路の制
御入力端は前記第３トランジスタのエミッタをもって構
成されていることを特徴とするトランジスタ回路。 - 【請求項３】特許請求の範囲第１項に記載のトランジス
タ回路において、前記駆動回路は第１導電型の第３トラ
ンジスタを有しており、そのエミッタはこの駆動回路の
出力端に結合され、そのコレクタは電源端子に結合さ
れ、そのベースは第３トランジスタに制御電流を供給す
るための回路に結合され、前記駆動回路の制御入力端が
前記第３トランジスタのベースをもって構成されている
ことを特徴とするトランジスタ回路。 - 【請求項４】特許請求の範囲第３項に記載のトランジス
タ回路において、前記第３トランジスタに制御電流を供
給する前記の回路が第１電流を生じる定電流源と、出力
端および第２電源端子間の電圧と基準電圧との差を比例
する第２電流を生じる検出回路とを有し、前記制御電流
は前記第１電流と前記第２電流との差よりなることを特
徴とするトランジスタ回路。 - 【請求項５】特許請求の範囲第４項に記載のトランジス
タ回路において、前記定電流源が第１導電型の第４トラ
ンジスタを有しており、そのエミッタは第１電源端子に
接続され、そのコレクタは第２抵抗により第２電源端子
に接続され、そのベースはこのトランジスタ自身のコレ
クタに結合され、前記トランジスタ回路はさらに 前記第４トランジスタのエミッタに結合されたエミッタ
と、この第４トランジスタのコレクタに接続されたコレ
クタと、ベースとを有する第１導電型の第５トランジス
タと、 この第５トランジスタのベースに第３抵抗を介して接続
されたコレクタと、第２電源端子に第４抵抗を介して接
続されたエミッタと、スイッチング電圧を印加するスイ
ッチング入力端に接続されたベースとを有する第２導電
型の第６トランジスタと、 前記第５トランジスタのコレクタに接続されたエミッタ
と、前記第６トランジスタのエミッタに接続されたコレ
クタと、前記第６トランジスタのコレクタに接続された
第３抵抗の端部に接続されたベースとを有する第１導電
型の第７トランジスタと を具えていることを特徴とするトランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8601718A NL8601718A (nl) | 1986-07-02 | 1986-07-02 | Transistorschakeling. |
| NL8601718 | 1986-07-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6325710A JPS6325710A (ja) | 1988-02-03 |
| JPH0823780B2 true JPH0823780B2 (ja) | 1996-03-06 |
Family
ID=19848252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62162513A Expired - Lifetime JPH0823780B2 (ja) | 1986-07-02 | 1987-07-01 | トランジスタ回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4782280A (ja) |
| EP (1) | EP0251403B1 (ja) |
| JP (1) | JPH0823780B2 (ja) |
| KR (1) | KR960003369B1 (ja) |
| CA (1) | CA1271221A (ja) |
| DE (1) | DE3773276D1 (ja) |
| HK (1) | HK76193A (ja) |
| NL (1) | NL8601718A (ja) |
| SG (1) | SG66993G (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3706907C2 (de) * | 1987-03-04 | 1996-09-12 | Bosch Gmbh Robert | Spannungsreglervorstufe mit geringem Spannungsverlust sowie Spannungsregler mit einer solchen Vorstufe |
| ATE112868T1 (de) * | 1988-12-21 | 1994-10-15 | Siemens Ag | Integrierbare schaltungsanordnung zur rückstromverringerung bei einem invers betriebenen transistor. |
| IT1236533B (it) * | 1989-10-09 | 1993-03-11 | Sgs Thomson Microelectronics | Circuito di protezione da sovratensioni negative per transistori pnp verticali isolati. |
| EP0580921B1 (en) * | 1992-07-28 | 1998-10-07 | STMicroelectronics S.r.l. | Control of saturation of integrated bipolar transistors |
| JP2005198179A (ja) * | 2004-01-09 | 2005-07-21 | Sanyo Electric Co Ltd | 信号処理装置、信号処理方法及び信号処理プログラム |
| US8044536B2 (en) * | 2007-10-10 | 2011-10-25 | Ams Research Corporation | Powering devices having low and high voltage circuits |
| KR101000340B1 (ko) * | 2009-07-06 | 2010-12-13 | 한국과학기술원 | Ｐｍｏｓ 다이오드 모듈, ｎｍｏｓ 다이오드 모듈 및 이를 이용하는 정류회로 |
| CN108205350A (zh) * | 2016-12-16 | 2018-06-26 | 航天科工惯性技术有限公司 | 一种耐高温伺服电路电压调节器及加速度计 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3113260A (en) * | 1957-08-21 | 1963-12-03 | North American Aviation Inc | Current protection device |
| US3078410A (en) * | 1959-09-22 | 1963-02-19 | North American Aviation Inc | Short circuit protection device |
| US3182246A (en) * | 1960-09-30 | 1965-05-04 | Gen Mills Inc | Electrical power supply regulator system |
| US3445751A (en) * | 1966-11-25 | 1969-05-20 | Rca Corp | Current limiting voltage regulator |
| GB1379223A (en) * | 1971-02-01 | 1975-01-02 | Rca Corp | Overcurrent protection circuit for a voltage regulator |
| US3771021A (en) * | 1972-08-02 | 1973-11-06 | Amp Inc | Overcurrent foldback circuit |
| JPS5244420B2 (ja) * | 1973-06-11 | 1977-11-08 | ||
| US4254372A (en) * | 1979-02-21 | 1981-03-03 | General Motors Corporation | Series pass voltage regulator with overcurrent protection |
| US4390828A (en) * | 1982-03-17 | 1983-06-28 | Transaction Control Industries | Battery charger circuit |
| DE3341345A1 (de) * | 1983-11-15 | 1985-05-23 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Laengsspannungsregler |
| SU1188719A1 (ru) * | 1984-05-04 | 1985-10-30 | Киевское Научно-Производственное Объединение "Аналитприбор" | Источник стабилизированного напр жени |
-
1986
- 1986-07-02 NL NL8601718A patent/NL8601718A/nl not_active Application Discontinuation
-
1987
- 1987-06-16 US US07/062,918 patent/US4782280A/en not_active Expired - Fee Related
- 1987-06-23 EP EP87201193A patent/EP0251403B1/en not_active Expired - Lifetime
- 1987-06-23 DE DE8787201193T patent/DE3773276D1/de not_active Expired - Lifetime
- 1987-06-29 CA CA000540795A patent/CA1271221A/en not_active Expired - Lifetime
- 1987-06-29 KR KR87006607A patent/KR960003369B1/ko not_active IP Right Cessation
- 1987-07-01 JP JP62162513A patent/JPH0823780B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-21 SG SG669/93A patent/SG66993G/en unknown
- 1993-07-29 HK HK761/93A patent/HK76193A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA1271221A (en) | 1990-07-03 |
| EP0251403A1 (en) | 1988-01-07 |
| HK76193A (en) | 1993-08-06 |
| DE3773276D1 (de) | 1991-10-31 |
| SG66993G (en) | 1993-08-06 |
| KR880002063A (ko) | 1988-04-28 |
| US4782280A (en) | 1988-11-01 |
| EP0251403B1 (en) | 1991-09-25 |
| KR960003369B1 (en) | 1996-03-09 |
| NL8601718A (nl) | 1988-02-01 |
| JPS6325710A (ja) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147048B2 (ja) | ||
| JPH0823780B2 (ja) | トランジスタ回路 | |
| US4218730A (en) | Transistor switching apparatus for use in the control of a D.C. load | |
| EP0142177A1 (en) | Transistor protection circuit | |
| JPH0473803B2 (ja) | ||
| JP3263418B2 (ja) | 電源回路 | |
| EP0639894A1 (en) | Circuit for limiting the maximum current supplied to a load by a power transistor | |
| US5684427A (en) | Bipolar driver circuit including primary and pre-driver transistors | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| US5335132A (en) | Overvoltage sensor with hysteresis | |
| US4095127A (en) | Transistor base drive regulator | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| US4381484A (en) | Transistor current source | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| JP2534783B2 (ja) | 安定化電源回路 | |
| US4117391A (en) | Current stabilizing circuit | |
| JPH09508247A (ja) | 集積回路 | |
| KR920010579B1 (ko) | 기준전압의 안정화 회로 | |
| JP2622142B2 (ja) | 電流比較回路 | |
| JPS625538B2 (ja) | ||
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| KR910000690Y1 (ko) | 클리핑 레벨 조정이 가능한 증폭기 |