JPH08236443A - 半導体結晶の成長方法および半導体製造装置 - Google Patents

半導体結晶の成長方法および半導体製造装置

Info

Publication number
JPH08236443A
JPH08236443A JP7040818A JP4081895A JPH08236443A JP H08236443 A JPH08236443 A JP H08236443A JP 7040818 A JP7040818 A JP 7040818A JP 4081895 A JP4081895 A JP 4081895A JP H08236443 A JPH08236443 A JP H08236443A
Authority
JP
Japan
Prior art keywords
crystal
thin film
substrate
region
amorphous semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7040818A
Other languages
English (en)
Inventor
Yasumasa Miyamoto
育昌 宮本
Ichiro Asai
市郎 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP7040818A priority Critical patent/JPH08236443A/ja
Priority to US08/540,487 priority patent/US5683935A/en
Priority to EP95116337A priority patent/EP0730292B1/en
Priority to DE69515020T priority patent/DE69515020D1/de
Publication of JPH08236443A publication Critical patent/JPH08236443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 単一の結晶粒からなる結晶核を少ない工数で
スループットよく形成し、かつ結晶成長時に不要な結晶
核が発生して結晶粒径がばらつかないように微小な間隔
で結晶核を配置することにより、粒径の均一性が高い多
結晶シリコン薄膜を歩留まりよく得ることのできる半導
体結晶の成長方法を提供する。 【構成】 本願発明の特徴は、基板１表面に非晶質半導
体薄膜２を形成する成膜工程と、前記非晶質半導体薄膜
に選択的に第１の結晶化エネルギー３を付与し、結晶領
域４を形成する第１の工程と、前記非晶質半導体薄膜に
第２の結晶化エネルギーを付与することにより、前記結
晶領域を結晶核として、前記非晶質半導体薄膜を結晶化
する第２の工程とを含む半導体結晶の成長方法におい
て、前記第１の工程は、前記結晶領域にそれぞれ１つづ
つの結晶核を形成するように、前記非晶質半導体薄膜の
膜厚により結晶領域の大きさを決定する工程と、前記決
定に基づいた大きさの結晶領域に、選択的に、第１の結
晶化エネルギーを付与する工程とを含むことにある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体結晶の成長方法
および半導体製造装置にかかり、特に液晶ディスプレ
イ、イメージセンサ、ＳＲＡＭ、太陽電池等の駆動回路
に用いられる薄膜トランジス素子、バイポーラ素子、ダ
イオード素子、抵抗体素子、光電変換素子等の薄膜半導
体素子および、電極、配線等に用いられる半導体結晶の
製造に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜は、非晶質シリコン
薄膜に比べて移動度が２桁程度高いという優れた特性を
もち、高性能の薄膜シリコン素子を形成することができ
る。例えば、駆動回路を形成することができる特性を有
していることから、次世代の液晶ディスプレイやイメー
ジセンサ用の薄膜トランジスタを構成することができ
る。また、安価なガラス基板上にも形成可能であるた
め、大面積のガラス基板を用いることにより、デバイス
の低コスト化が可能である。このような理由から、より
微細で高性能の素子をスループットよく、高歩留まりで
作成する技術が必要になってきている。特に、多結晶シ
リコン薄膜トランジスタの場合、多結晶シリコン薄膜
は、その動作層を構成する重要な構成要素であり、他の
素子においても電極や抵抗体などの重要な部分を形成す
る材料となる。
【０００３】ところで、ＬＳＩの集積度を上げるために
半導体素子の微細化は進む一方である。微細化が進むに
つれて素子を構成する多結晶シリコン薄膜領域に含まれ
る結晶粒の数が少なくなっており、そのため多結晶シリ
コン薄膜の結晶粒径や位置のばらつきが素子特性のばら
つきに与える影響が大きくなっている。このため、素子
特性の均一性が低下して歩留まりが低下し、コストの高
騰を招くという問題がある。このような状況の中で、多
結晶シリコン薄膜における結晶粒径と位置を制御し、結
晶粒を選択的に形成することは非常に重要となってい
る。
【０００４】従来、選択的な結晶粒の形成方法として、
例えば、特開平３−１２５４２２号、特開平５−１０２
０３５号、特開平５−１７５１４９号、特開平６−９７
０７４号に種々の方法が提案されている。
【０００５】例えば、特開平３−１２５４２２号には図
９(a) 乃至(c) に示すように、まず非晶質シリコンから
固相成長により１〜４μm の粒径をもつ多結晶シリコン
を形成し、この後、選択的にイオン注入を行い、非晶質
化し、イオン注入がなされず多結晶シリコンのまま残っ
ている領域を核として再度固相成長を行うことにより多
結晶シリコンを得る方法が提案されている。
【０００６】すなわち、この方法は、石英基板１の表面
に膜厚１００nmの非晶質シリコン薄膜２を堆積し、６０
０℃、５０時間の固相成長により１〜４μm の粒径の多
結晶シリコン薄膜６を形成し、この多結晶シリコン薄膜
６上に、フォトリソグラフィ法により１μm 角の領域が
１０μm 間隔の格子点状に残るようにレジスト１２をパ
ターニングする（図９(a) ）。
【０００７】次いでシリコンイオンをイオン注入しレジ
スト１２から露呈する領域を非晶質化し非晶質領域１３
を形成するとともに、レジスト１２で覆われ多結晶シリ
コンのまま残った領域を結晶核４とする（図９(b) ）。
【０００８】さらに、レジスト１２を除去し、５９０
℃、１２０時間の固相成長により、結晶粒界をほぼ１０
μm 間隔の格子状に配し、平均粒径が１０μm の結晶粒
５からなる多結晶シリコン薄膜を得たとしている（図９
(c) ）。
【０００９】この方法では平均粒径の大きな多結晶シリ
コン膜を得ることができるが、１μm の結晶核を形成す
るために大粒径の多結晶シリコン薄膜が必要であり、ス
ループットが悪いという問題があった。また、ガラス基
板を使用するためプロセス温度を低温化しようとして
も、５００℃程度での固相成長では結晶化開始までに６
００℃の固相成長で必要な時間の数倍以上の時間が必要
であるため、低温化はまず困難であった。
【００１０】また固相成長により形成された結晶粒は、
発生位置がランダムであり、図１３(a) に示すように、
図中左上、右下の１μm の開口領域１９中に結晶粒界が
存在しなくても、図中右上、左下の開口領域１９には結
晶粒界が存在する、というように、必ず確率的に開口領
域１９に結晶粒界が存在していた。
【００１１】このように、結晶核が複数存在し、固相成
長後には１つの結晶粒となるはずの領域が複数の結晶粒
で構成され、結晶粒径が大きくばらついてしまうという
問題があった。
【００１２】そこで、また特開平５−１０２０３５号に
は図１０(a) 乃至(d) に示すように、結晶核を選択的に
形成するための遮光性マスクとして非晶質シリコン薄膜
および二酸化シリコン薄膜の二層膜を用いて、レーザ光
を照射するようにした方法が提案されている。すなわ
ち、シリコン基板表面に酸化シリコン膜を堆積した絶縁
性基板１上に、第１の非晶質シリコン薄膜１４を４０nm
堆積する（図１０(a) ）。
【００１３】次に、膜厚５００nmの酸化シリコン薄膜１
５、膜厚８０nmの第２の非晶質シリコン薄膜１６を順次
堆積する。そしてこの上層のフォトリソグラフィ法によ
りレジストをパターニングし、第２の非晶質シリコン薄
膜１６および酸化シリコン薄膜１５を選択的にエッチン
グして０．８μm 径の開口を形成し、レジストを除去す
ることにより第２の非晶質シリコン薄膜１６および酸化
シリコン薄膜１５からなる遮光性マスク１８を形成する
（図１０(b) ）。
【００１４】そしてエキシマレーザ光を照射し、遮光性
マスク１８の開口部に露呈する第１の非晶質シリコン薄
膜１４を結晶化し、結晶核４を形成する（図１０(c)
）。
【００１５】さらに、この遮光性マスクとして用いた第
２の非晶質シリコン薄膜１６および酸化シリコン薄膜１
５をエッチング除去し、６００℃、４０時間の固相成長
により結晶成長を行い、数μm の大きさの結晶粒５から
なる多結晶シリコン薄膜６を得たとしている（図１０
(d) ）。
【００１６】この方法では、遮光性マスクとして非晶質
シリコン薄膜および酸化シリコン薄膜に開口を設けたも
のを用いているため、マスク作成および除去工程が必要
であり、スループットが悪いという問題がある。
【００１７】そしてさらにレーザアニールによる結晶化
においては、膜厚の数倍程度の粒径の柱状結晶が形成さ
れるのが一般的であり、この場合のように膜厚の２０倍
程度の開口を用いると、開口部に形成される結晶核は、
実際には複数の結晶粒からなる多結晶領域２０となって
しまっていた（図１３(b) ）。
【００１８】さらに図１０(b) からわかるように開口間
隔を広くとると新たな結晶が発生し結晶粒径がばらつく
という問題もあった。
【００１９】そこでさらに、特開平５−１７５１４９号
には図１１(a) 乃至(e) に示すように、非晶質シリコン
膜をそのまま固相成長して結晶核を形成し、液相エッチ
ングで結晶核を選択的に残し、この後再び非晶質シリコ
ン膜を形成して、前記結晶核から結晶化する方法が提案
されている。すなわち、絶縁性基板１上に、第１の非晶
質シリコン薄膜１４を堆積する（図１１(a) ）。
【００２０】次に、６００℃、１〜２時間の固相成長に
より第１の非晶質シリコン薄膜１４中に１μm 程度の大
きさの粒径をもつ結晶核４を形成する（図１１(b) ）。
【００２１】これを液相エッチングし、絶縁性基板表面
の結晶核４のみを残す（図１１(c)）。 この後、第２
の非晶質シリコン薄膜１６を堆積し（図１(d) ）、６〜
１２時間の固相成長を行って、２〜３μm の粒径の大き
な結晶粒５からなる多結晶シリコン薄膜６を得たとして
いる（図１１(e) ）。
【００２２】この方法では、非晶質シリコン薄膜を２度
堆積する必要があり、スループットが悪いという問題が
ある。さらにまた、固相成長により形成された結晶粒
は、発生位置がランダムであり結晶核の位置を制御する
ことができないという問題がある。
【００２３】また特開平６−９７０７４５号には図１２
(a) 乃至(d) に示すように、さらに大きな結晶核を形成
すべく、他の方法も提案されている。すなわち、絶縁性
基板１上に、膜厚１００nmの多結晶シリコン薄膜を堆積
し、イオン注入により多結晶シリコン薄膜を非晶質化
し、非晶質シリコン薄膜２を形成する。続いてフォトリ
ソグラフィによりレジスト１２をパターニングし、レジ
スト１２から露呈する所定の領域にエキシマレーザ光３
を照射し結晶核４を形成する（図１２(a) ）。
【００２４】次に、５５０〜８００℃、０．５〜２０時
間の固相成長により結晶成長を行い、結晶核４を成長し
て多結晶シリコン薄膜６を形成する（図１２(b) ）。
【００２５】続いて、フォトリソグラフィにより所定の
領域をレジスト１２で被覆しイオン注入を行いレジスト
１２から露呈する領域で発生した不要な結晶粒１６を除
去する（図１２(c) ）。
【００２６】さらに、６００〜８００℃、０．５〜２０
時間の固相成長によって結晶成長を行い、図１２(d) に
示すように、より大きな粒径の結晶粒５からなる多結晶
シリコン薄膜６を得る。
【００２７】この方法では、照射面積が小さくスループ
ットの悪いイオン注入工程を２回を用いており、またフ
ォトリソグラフィ法も２回用いているため、工程が複雑
で、スループットが悪いという問題もあった。さらにイ
オン注入を用いることにより、装置コストが高騰する。
【００２８】すなわち、これらの従来技術では、結晶粒
を作成する際に、デバイスサイズよりも大きく仕様とす
るため、複雑な工程が必要となっており、スループット
を悪化させていた。
【００２９】また、液晶ディスプレイに用いられるよう
な薄膜トランジスタの場合には、通常、数〜数十μm の
デバイスサイズであるため、これを完全に覆う粒径の結
晶粒を作成するのは事実上不可能に近く、複数個の結晶
粒から構成せざるを得ないため、かえって結晶粒数のば
らつきを大きくしてしまうという問題があった。
【００３０】また、液晶ディスプレイのように大面積デ
バイスに適用するためには、ガラス基板の使用が必須で
あり、ガラスの歪点温度を考慮するとプロセスの最高温
度は５００℃以下が望ましいが、非晶質シリコン薄膜の
固相成長を５００℃で行うためには数十〜数百時間のア
ニールが必要であり、実用的でない。これは低温になれ
ばなるほど結晶核が発生するまでに要する潜伏時間が非
常に長く必要となるためであった。このことから、図９
および図１１に示した第１および第３の従来例ではプロ
セスの低温化をしようとすると、スループットを改善す
ることができないという問題があった。
【００３１】
【発明が解決しようとする課題】本発明は前記実情に鑑
みてなされたもので、単一の結晶粒からなる結晶核を少
ない工数でスループットよく形成し、かつ結晶成長時に
不要な結晶核が発生して結晶粒径がばらつかないように
微小な間隔で結晶核を配置することにより、粒径の均一
性が高い多結晶シリコン薄膜を歩留まりよく得ることの
できる半導体結晶の製造方法を提供することを目的とす
る。
【００３２】
【課題を解決するための手段】そこで本発明の第１の特
徴は、基板表面に非晶質半導体薄膜を形成する成膜工程
と、前記非晶質半導体薄膜に選択的に第１の結晶化エネ
ルギーを付与し、結晶領域を形成する第１の工程と、前
記非晶質半導体薄膜に第２の結晶化エネルギーを付与す
ることにより、前記結晶領域を結晶核として、前記非晶
質半導体薄膜を結晶化する第２の工程とを含む半導体結
晶の成長方法において、前記第１の工程は、前記結晶領
域にそれぞれ１つづつの結晶核を形成するように、前記
非晶質半導体薄膜の膜厚により結晶領域の大きさを決定
する工程と、前記決定に基づいた大きさの結晶領域に、
選択的に、第１の結晶化エネルギーを付与する工程とを
含むことにある。
【００３３】望ましくは、前記第１の工程で形成する結
晶領域の大きさは前記非晶質半導体薄膜の膜厚の５倍以
下であり、生成される結晶核の間隔は３μm 以下であ
る。
【００３４】望ましくは、前記第１の結晶化エネルギー
は、レーザ光エネルギーである。
【００３５】さらに望ましくは、前記レーザ光は干渉に
よりその空間的強度分布が整形されており、前記非晶質
半導体薄膜の所望の大きさの領域を所望の間隔で選択的
にエネルギー照射できるようにする。
【００３６】また望ましくは、前記第２の工程は、エネ
ルギー光の照射により行うことを特徴とする。
【００３７】また望ましくは、前記第２の工程は、熱処
理による固相成長工程であることを特徴とする。
【００３８】また望ましくは、前記第２の工程は、熱処
理による固相成長工程と、エネルギー光の照射工程とを
含む。
【００３９】本発明の第２の特徴は、基板表面に非晶質
半導体薄膜を形成する成膜工程と、前記非晶質半導体薄
膜に選択的に第１の結晶化エネルギーを付与し、結晶領
域を形成する第１の工程と、前記非晶質半導体薄膜に第
２の結晶化エネルギーを付与することにより、前記結晶
領域を結晶核として、前記非晶質半導体薄膜を結晶化す
る第２の工程とを含む半導体結晶の成長方法において、
前記第１の工程は、前記基板表面のエリア毎に異なる大
きさの結晶領域を所望の間隔で形成すべく、第１の結晶
化エネルギーを付与する工程であり、前記第２の工程
で、第２の結晶化エネルギーを付与することにより前記
第１の工程で形成されたエリア毎に大きさの異なる結晶
領域を結晶核として結晶化し、エリア毎に結晶粒径の異
なる半導体結晶を得るようにしたことにある。
【００４０】望ましくは、前記第１の工程は、干渉によ
りその空間的強度分布が整形され、前記非晶質半導体薄
膜の所望の大きさの領域を所望の間隔で選択的にエネル
ギー照射できるように構成されたレーザ光を照射する工
程である。
【００４１】本発明の第３の特徴は、被処理基板を載置
する基板支持手段と、複数のレーザ光を前記被処理基板
表面に照射するレーザ照射手段と、前記レーザ照射手段
から発せられたレーザ光を、干渉によりその空間的強度
分布を整形し、前記被処理基板表面の所望の大きさの領
域を所望の間隔で選択的にエネルギー照射できるように
構成された干渉光学系とを具備したことにある。
【００４２】
【作用】本発明によれば、非結晶半導体薄膜の膜厚に基
づいて、結晶核を形成する領域の大きさを決定し、結晶
領域毎に１つの結晶核を形成するようにしているため、
第１の工程では単一の結晶粒からなる結晶核をスループ
ットよく形成することができ、結晶核を微小な間隔で配
置することにより、第２の工程での新しい核の生成を防
止し、粒径が等しくかつ等間隔に配置された結晶粒から
なる非常に均一性の高い半導体結晶を得ることができ
る。
【００４３】なお、第１の工程における結晶領域は非晶
質半導体薄膜の膜厚の５倍以下とするのが望ましく、５
倍より大きくなると、１つの結晶領域に２つ以上の結晶
核が形成されてしまい、粒界に規定されて大きな結晶に
成長し得ないという問題がある。さらに望ましくは結晶
核すなわち結晶領域の大きさは非晶質半導体薄膜と同程
度とするのが望ましい。間隔は３μm を越えると、隣接
領域に到達するまで新しい結晶核の生成なしに成長する
ことができず、結晶化が円滑にいかないという問題が生
じる。
【００４４】レーザ光を用いて結晶核を形成するように
すれば、極めて短時間で良好な結晶核を制御性よく生成
することができる。
【００４５】またレーザ光の干渉により空間的強度分布
を容易に制御性よく調整することができるため、極めて
容易に所望の大きさの結晶核を所望の間隔で形成するこ
とができる。
【００４６】さらに第２の工程ではレーザ光を用いれば
スループットが高く、より良い結晶性を得ることができ
る。しかしながら固相成長を用いる場合に比べ、わずか
な領域ごとのばらつきが生じる可能性がある。
【００４７】また固相成長を用いれば均一に大量処理を
行うことができる。
【００４８】また固相成長後にエネルギー光を照射する
ことにより欠陥を除去することができるので、結晶性が
よく非常に均一性の高い半導体結晶を得ることが可能と
なる。 本発明の第２によれば、極めて容易に領域毎に
結晶粒径の異なる多結晶シリコン領域を得ることがで
き、領域ごとに移動度を調整できるため、同一サイズで
特性の異なる素子を容易に形成することができる。
【００４９】本発明の第３によれば、レーザ光の照射方
向を調整するのみで、ビーム径とその密度を極めて制御
性よく調整することが可能となる。
【００５０】
【実施例】以下本発明の実施例について図面を参照しつ
つ詳細に説明する。
【００５１】本発明の方法では、結晶粒のばらつきを抑
えるために、結晶成長に用いる結晶核が単一の結晶粒か
らなっていることが必要である。そこで様々な大きさの
ビーム径を用いて結晶化を行い、結晶核を形成した。具
体的には絶縁性基板１上にＬＰＣＶＤ法により堆積した
膜厚１００nmの非晶質シリコン薄膜２に、光学系により
基板上でのビーム径が約１００nm、２００nm、３００n
m、４００nm、５００nm６００nmとなるように整形した
レーザ光３を順次照射した。このとき、ビーム径が小さ
い場合には結晶核４は単一の結晶粒からなっていたが、
形成される結晶核の大きさがほぼ０．６μm 程度以上で
は、結晶核となる領域内に２つ以上の複数の結晶粒が形
成されるのが観察された（図１(a) ）。
【００５２】また結晶核４の断面をみると、ほぼ柱状の
結晶となっており、レーザ光エネルギーによる結晶化で
あるため、欠陥がほとんどない良好な結晶粒が形成され
ていた（図１(b) ）。
【００５３】さらに図示しないが、非晶質シリコン薄膜
の膜厚を変化させて調べた結果、ほぼ膜厚の５倍よりも
大きい結晶核となる場合には、複数の結晶粒が形成され
ることがわかった。これらの結果から膜厚の５倍以下の
領域に結晶核を形成することにより、単一の結晶粒を得
ることができることがわかった。
【００５４】またさらに望ましくは膜厚と同程度の大き
さの領域に結晶核を形成すると最も均一で信頼性の高い
結晶核を得ることができる。
【００５５】また、結晶核の形成間隔については、第２
の工程での結晶成長における結晶の成長速度と核発生の
潜伏時間との関係から３μm 以下とするのが望ましい。
【００５６】次に、実際の多結晶シリコン薄膜形成方法
について説明する。
【００５７】まず図２(a) に示すように、シリコン基板
表面に酸化シリコン膜を堆積した絶縁性基板１上に、Ｌ
ＰＣＶＤ法により、膜厚１００nmの非晶質シリコン薄膜
２を堆積する。ついで光学系により、基板上でのビーム
径が約１００nmとなるように整形されたレーザ光３をこ
の非晶質シリコン薄膜２に照射した。このとき膜厚とビ
ーム径とがほぼ等しいことから、ビームを照射した領域
では単一の結晶粒からなる結晶核４が形成された。形成
された結晶核４の大きさは、熱拡散の影響でビーム径よ
り若干大きかった。
【００５８】さらにレーザ光を１μm 間隔でパルス的に
非晶質シリコン薄膜２に照射し、格子点状に結晶核４を
配置した（図２(b) ）。
【００５９】次に、５００℃１０時間の熱処理を行うこ
とにより、結晶核４から固相における結晶成長がなされ
た。またレーザアニールにより形成した結晶核４以外に
は結晶核の発生は確認されなかった（図２(c) ）。
【００６０】そしてさらに５００℃１０時間の熱処理を
行った。この熱処理によって、隣接する結晶核４のほぼ
中央付近で粒界がぶつかることにより、結晶成長が終了
し、１辺が１μm のほぼ正方形の結晶粒５からなる多結
晶シリコン薄膜６が形成された（図２(d) ）。
【００６１】また、基板全面にわたって調べた結果、新
たな結晶核の発生によるより小さな結晶粒は観察されな
かった。したがって結晶粒径のばらつきは３％以下と非
常に小さかった。また、結晶成長距離が０．５μm 程度
と短いため、ここの結晶粒における双晶などの内部欠陥
も少なかった。
【００６２】次に、本発明の第２の実施例について説明
する。
【００６３】まず図３(a) に示すように、シリコン基板
表面に酸化シリコン膜を堆積した絶縁性基板１上に、Ｌ
ＰＣＶＤ法により、膜厚１００nmの非晶質シリコン薄膜
２を堆積する。ついで光学系により、基板上でのビーム
径が約１００nmとなるように整形されたレーザ光３をこ
の非晶質シリコン薄膜２に照射した。このとき膜厚とビ
ーム径とがほぼ等しいことから、前記第１の実施例の場
合と同様、ビームを照射した領域では単一の結晶粒から
なる結晶核４が形成された。形成された結晶核４の大き
さは、熱拡散の影響でビーム径より若干大きかった。
【００６４】さらにレーザ光を２μm 間隔でパルス的に
非晶質シリコン薄膜２に照射し、格子点状に結晶核４を
配置した（図３(b) ）。
【００６５】次に、５００℃６０時間の熱処理を行う。
この場合は、隣接する結晶核４のほぼ中央付近で粒界が
ぶつかることにより結晶成長が終了し、１辺が２μm の
ほぼ正方形の結晶粒５からなる多結晶シリコン薄膜６が
形成された。この結晶粒においては、一部周辺部に結晶
欠陥７が発生しているものがあった（図３(c) ）。これ
は成長距離が長かったため、応力などにより欠陥が誘起
されたものと考えられる。
【００６６】次に、ＫｒＦエキシマレーザによりエネル
ギー密度が３００mJ／cm2 のレーザ光３を用いて基板表
面全体を照射した（図３(d) ）。
【００６７】これにより結晶粒周辺の結晶欠陥７がほぼ
除去され、多結晶シリコン薄膜６が形成された（図３
(e) ）。またＸ線回折強度が照射前と比較して約１０％
向上しており、結晶欠陥７を除去したことにより、結晶
性が向上したことが裏付けられた。
【００６８】また、基板全面にわたって調べた結果、新
たな結晶核の発生によるより小さな結晶粒は観察されな
かった。したがって結晶粒径のばらつきは５％以下と非
常に小さかった。
【００６９】なお前記実施例においては共に結晶核の大
きさを約１μm としているので結晶成長時間が実施例１
に比べて実施例２の方が長く必要であった。結晶成長時
間が長くなると、あらたな結晶核が発生する可能性が高
くなる。そこで、５００℃における核発生の潜伏時間を
調べた結果、ほぼ１００時間程度であることがわかっ
た。すなわち、１００時間程度までは新たな結晶核発生
がないため、結晶成長速度を考慮すると結晶粒の間隔を
３μm 程度まで広くすることが可能である。
【００７０】すなわち、ほぼ形状と大きさの揃った多結
晶シリコン薄膜を成長するためには、膜厚の５倍以下の
結晶核を形成し、結晶核の間隔を３μm 以下にすること
が必要であることがわかった。
【００７１】また結晶成長時間を短くするためには、結
晶核の径を大きくすることも有効である。
【００７２】次に、本発明の第３の実施例について説明
する。
【００７３】この例では多結晶シリコン薄膜を形成する
装置について説明する。
【００７４】この装置は図４に示すように、レーザ装置
８とこのレーザ装置からの光を基板１０に導く光学系９
とを具備し、レーザ装置８からでたレーザ光３が光学系
９で複数（ここでは３つ）のビームに分割され、基板１
０上で交わるように出射される（図４(a) ）。このとき
複数のレーザ光３が干渉し、ビーム同士の角度に応じた
干渉パターンが形成される。基板上での照射強度分布
は、ビーム同士の角度に応じた特定の位置と強度分布と
なり、例えば図４(b) に示すように１μm 間隔でレーザ
スポットを形成することができる。また、図５はこの装
置を示す斜視図であり、レーザ発振器８から発せられる
レーザ光３を、ビーム整形器（ホモジナイザ）９１と、
ビームスピリッタ９２と、ミラー９３とから構成された
光学系９を、介して基板１上に導くようにしたもので、
ミラー９３の位置および方向を動かすことにより照射角
度を変化させることができ、これにより、照射スポット
の間隔を変えるなど照射条件を変更することができる。
また図６(a) はレーザ光照射時の基板付近でのレーザ光
の位置関係を示す説明図であり、基板と平行な平面でき
ったときのレーザ光断面とその光路を示すものである。
そして図６(b) はレーザ光の干渉領域を示す一部拡大図
でありこのスポット領域が結晶領域に相当し、この領域
に結晶核が生成される。そしてこの結晶領域の大きさお
よび間隔は、レーザ光の照射角度を変化させることによ
り、干渉状態を変化させ、容易に調整することができ
る。
【００７５】このように干渉レーザ光を用いることによ
り一度に多数の結晶核を形成することができ、よりスル
ープットを向上することができる。
【００７６】次にこの干渉レーザ光を用いて多結晶シリ
コン薄膜を形成する方法について説明する。
【００７７】まず図７(a) に示すように、シリコン基板
表面に酸化シリコン膜を堆積した絶縁性基板１上に、Ｌ
ＰＣＶＤ法により、膜厚１００nmの非晶質シリコン薄膜
２を堆積する。ついで光学系を介して波長２４８nmのＫ
ｒＦエキシマレーザを用いてレーザ光３を非晶質シリコ
ン薄膜２に照射した。このとき光学系において、入射し
たレーザ光は３つに分割され、基板面の垂直方向と、基
板面の垂直方向から１４度ずれた基板面の水平方向で直
交する２つとして、基板面上で交わるように照射され
た。すると基板上でレーザ光３は干渉し、スポット的な
強度分布が約１μm 間隔の格子点状に形成された（図７
(a) ）。
【００７８】次に光学系を変更し、基板の垂直方向のみ
からＫｒＦレーザ光を用いてレーザ光を照射した（図７
(b) ）。するとビームを照射した領域では単一の結晶粒
からなる結晶核４が成長し、一辺が１μm のほぼ正方形
の結晶粒５からなる多結晶シリコン薄膜６が形成され
た。個々の結晶粒５における内部欠陥は非常に少なかっ
た。これはレーザアニールが液相での結晶化過程であ
り、一般に結晶粒５の結晶性がよいといわれていること
と同様である。
【００７９】また基板全面にわたって調べた結果、あら
たな結晶核の発生によるより小さな結晶粒は観察されな
かった。したがって結晶粒径のばらつきは３％以下と非
常に小さかった。
【００８０】前記実施例では、基板加熱は行わなかった
が、レーザ光照射時に基板を加熱保持してもよい。基板
を加熱することにより、レーザ照射で溶融したシリコン
の冷却速度が遅くなり、大きな結晶粒が形成され易くな
るので、より確実に単一の結晶粒からなる結晶核が形成
される。基板加熱温度は、基板が熱により変形しないよ
うな温度であるのが望ましく、通常用いられる歪点が６
５０℃程度のガラス基板では、マージンを見て５００℃
以下とするのが望ましい。
【００８１】さらにまた、前記実施例では、第１の工程
すなわち結晶核の形成に際し、基板表面全体に同一の密
度で同一径の結晶領域を形成することにより、基板表面
全体に均一な粒径の多結晶シリコン層を形成したが、本
発明の第４の実施例として、例えば、当該エリアＲ1 ，
Ｒ2 に形成される素子の種類に応じた粒径をもつように
し、図８に示すようにエリア毎に粒径の異なる多結晶シ
リコン層を形成するようにすることも可能である。
【００８２】なお、前記実施例で用いた工程、順序等は
必ずしもこれに限定されるものではない。例えば非晶質
シリコンの堆積にはプラズマＣＶＤ法、ＥＣＲ−ＣＶＤ
法、スパッタリング法、蒸着法、などの方法を用いるこ
とができる。またシリコンに限定されることなく、Ｓｉ
Ｃ，ＧａＡｓ，ＩｎＰ、ダイヤモンド薄膜など他の半導
体にも適用可能である。その場合には、材料のバンドギ
ャップ、吸収係数などを考慮したたレーザを選択する必
要がある。またレーザはＸｅＣｌ，ＡｒＦ，ＸｅＦなど
他のエキシマレーザやその他のパルスレーザや連続発振
レーザ、電子線赤外線ランプ、紫外線ランプなどを用い
ても良い。
【００８３】また、レーザ光の干渉によるスポット照射
には、規則的な開口を持つマスクを介する方法や、複数
台のレーザ装置からのレーザ光を重ね合わせる方法など
を用いてもよい。この際には、マスクの開口は方形、三
角形、その他任意の独立パターンであってもよく、また
干渉に適した幅、間隔をもつ直線や曲線などの線状のパ
ターンであってもよく、必要な結晶核の大きさと間隔に
応じてそれらのパターン配置を決定すればよい。また複
数のビームの角度は上記実施例に限定されることなく、
必要な結晶核の配置にしたがって角度を設定することが
できる。またその他の方法によって干渉光をつくりだす
ようにしてもよい。
【００８４】また、基板全面に渡って結晶核の間隔を同
一にする必要はなく、作成する素子の特性を満たすよう
に場所によって間隔を変え、異なる大きさの結晶粒群を
成長させるようにしてもよい。
【００８５】
【発明の効果】以上説明してきたように、本発明に膜質
の均一性が大幅に向上し、歩留まり良く多結晶半導体薄
膜を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の結晶核の形成方法を示す説明図
【図２】本発明の第１の実施例の半導体結晶の成長工程
図
【図３】本発明の第２の実施例の半導体結晶の成長工程
図
【図４】本発明実施例の半導体結晶成長装置を示す図
【図５】同装置を示す図
【図６】同装置による照射領域を示す説明図
【図７】同装置を用いた半導体結晶の成長工程図
【図８】本発明の第４の実施例の方法で形成した半導体
結晶を示す図
【図９】従来例の半導体結晶の成長工程図
【図１０】従来例の半導体結晶の成長工程図
【図１１】従来例の半導体結晶の成長工程図
【図１２】従来例の半導体結晶の成長工程図
【図１３】従来例の方法で形成した半導体結晶および半
導体装置を示す図
【符号の説明】
１ 絶縁性基板 ２ 非晶質シリコン薄膜 ３ レーザ光 ４ 結晶核 ５ 結晶粒 ６ 多結晶シリコン薄膜 ８ レーザ装置 ９ 光学系 ９１ ビーム整形器 ９２ ビームスピリッタ ９３ ミラー １０ 基板 １１ 基板ホルダ １２ レジスト １３ 非晶質領域 １４ 第１の非晶質シリコン薄膜 １５ 酸化シリコン膜 １６ 第２の非晶質シリコン薄膜 １８ 遮光性マスク １９ 開口領域 ２０ 多結晶領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板表面に非晶質半導体薄膜を形成する
    成膜工程と、 前記非晶質半導体薄膜に選択的に第１の結晶化エネルギ
    ーを付与し、結晶領域を形成する第１の工程と、 前記非晶質半導体薄膜に第２の結晶化エネルギーを付与
    することにより、前記結晶領域を結晶核として、前記非
    晶質半導体薄膜を結晶化する第２の工程とを含む半導体
    結晶の成長方法において、 前記第１の工程は、前記結晶領域にそれぞれ１つづつの
    結晶核を形成するように、前記非晶質半導体薄膜の膜厚
    により結晶領域の大きさを決定する工程と、前記決定に
    基づいた大きさの結晶領域に、選択的に第１の結晶化エ
    ネルギーを付与する工程とを含むことを特徴とする半導
    体結晶の成長方法。
  2. 【請求項２】 前記第１の工程で形成する結晶領域の大
    きさは前記非晶質半導体薄膜の膜厚の５倍以下であり、
    生成される結晶核の間隔は３μm 以下であることを特徴
    とする請求項１に記載の半導体結晶の成長方法。
  3. 【請求項３】 前記第１の結晶化エネルギーは、レーザ
    光エネルギーであることを特徴とする請求項１に記載の
    半導体結晶の成長方法。
  4. 【請求項４】 前記レーザ光は干渉によりその空間的強
    度分布が整形されており、前記非晶質半導体薄膜の所望
    の大きさの領域を所望の間隔で選択的にエネルギー照射
    できることを特徴とする請求項１に記載の半導体結晶の
    成長方法。
  5. 【請求項５】 前記第２の工程は、エネルギー光の照射
    により行うことを特徴とする請求項１乃至４のいずれか
    に記載の半導体結晶の成長方法。
  6. 【請求項６】 前記第２の工程は、熱処理による固相成
    長工程であることを特徴とする請求項１乃至４のいずれ
    かに記載の半導体結晶の成長方法。
  7. 【請求項７】 前記第２の工程は、熱処理による固相成
    長工程と、エネルギー光の照射工程とを含むことを特徴
    とする請求項１乃至４のいずれかに記載の半導体結晶の
    成長方法。
  8. 【請求項８】 基板表面に非晶質半導体薄膜を形成する
    成膜工程と、 前記非晶質半導体薄膜に選択的に第１の結晶化エネルギ
    ーを付与し、結晶領域を形成する第１の工程と、 前記非晶質半導体薄膜に第２の結晶化エネルギーを付与
    することにより、前記結晶領域を結晶核として、前記非
    晶質半導体薄膜を結晶化する第２の工程とを含む半導体
    結晶の成長方法において、 前記第１の工程は、前記基板表面のエリア毎に異なる大
    きさの結晶領域を所望の間隔で形成すべく、第１の結晶
    化エネルギーを付与する工程であり、 前記第２の工程で、第２の結晶化エネルギーを付与する
    ことにより前記第１の工程で形成されたエリア毎に大き
    さの異なる結晶領域を結晶核として結晶化し、エリア毎
    に結晶粒径の異なる半導体結晶を得るようにしたことを
    特徴とする半導体結晶の成長方法。
  9. 【請求項９】 前記第１の工程は、干渉によりその空間
    的強度分布が整形され、前記非晶質半導体薄膜の所望の
    大きさの領域を所望の間隔で選択的にエネルギー照射で
    きるように構成されたレーザ光を照射する工程であるこ
    とを特徴とする請求項８に記載の半導体結晶の成長方
    法。
  10. 【請求項１０】 被処理基板を載置する基板支持手段
    と、 複数のレーザ光を前記被処理基板表面に照射するレーザ
    照射手段と、 前記レーザ照射手段から発せられたレーザ光を、干渉に
    よりその空間的強度分布を整形し、前記被処理基板表面
    の所望の大きさの領域を所望の間隔で選択的にエネルギ
    ー照射できるように構成された干渉光学系とを具備した
    ことを特徴とする半導体製造装置。
JP7040818A 1995-02-28 1995-02-28 半導体結晶の成長方法および半導体製造装置 Pending JPH08236443A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7040818A JPH08236443A (ja) 1995-02-28 1995-02-28 半導体結晶の成長方法および半導体製造装置
US08/540,487 US5683935A (en) 1995-02-28 1995-10-10 Method of growing semiconductor crystal
EP95116337A EP0730292B1 (en) 1995-02-28 1995-10-17 Method of growing semiconductor crystal
DE69515020T DE69515020D1 (de) 1995-02-28 1995-10-17 Verfahren zum Züchten eines Halbleiterkristalls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7040818A JPH08236443A (ja) 1995-02-28 1995-02-28 半導体結晶の成長方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JPH08236443A true JPH08236443A (ja) 1996-09-13

Family

ID=12591245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7040818A Pending JPH08236443A (ja) 1995-02-28 1995-02-28 半導体結晶の成長方法および半導体製造装置

Country Status (4)

Country Link
US (1) US5683935A (ja)
EP (1) EP0730292B1 (ja)
JP (1) JPH08236443A (ja)
DE (1) DE69515020D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163165A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
JP2004186199A (ja) * 2002-11-29 2004-07-02 Canon Inc 結晶性薄膜の製造方法
JP2008243975A (ja) * 2007-03-26 2008-10-09 Japan Steel Works Ltd:The アモルファス薄膜の結晶化方法および結晶化装置
US7473621B2 (en) 2002-11-27 2009-01-06 Canon Kabushiki Kaisha Producing method for crystalline thin film

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6126741A (en) * 1998-12-07 2000-10-03 General Electric Company Polycrystalline carbon conversion
US6596077B2 (en) 2001-07-31 2003-07-22 Illinois Institute Of Technology Controlled nucleation of protein crystals
US6733586B2 (en) 2001-07-31 2004-05-11 Illinois Institute Of Technology High throughput non-photochemical laser induced nucleation
JP4397571B2 (ja) * 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US6682992B2 (en) 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US7622370B2 (en) 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
CN1295751C (zh) * 2003-06-16 2007-01-17 友达光电股份有限公司 多晶硅薄膜的制造方法
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
KR100971951B1 (ko) * 2003-09-17 2010-07-23 엘지디스플레이 주식회사 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) * 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9065009B2 (en) 2012-04-10 2015-06-23 First Solar, Inc. Apparatus and method for forming a transparent conductive oxide layer over a substrate using a laser
CN105185694A (zh) * 2015-08-20 2015-12-23 京东方科技集团股份有限公司 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045551B1 (fr) * 1980-08-05 1984-10-31 L'Etat belge, représenté par le Secrétaire Général des Services de la Programmation de la Politique Scientifique Procédé de préparation de films polycristallins semi-conducteurs composés ou élémentaires et films ainsi obtenus
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5207863A (en) * 1990-04-06 1993-05-04 Canon Kabushiki Kaisha Crystal growth method and crystalline article obtained by said method
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH05175149A (ja) * 1991-08-22 1993-07-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05102035A (ja) * 1991-10-04 1993-04-23 Sony Corp 半導体結晶の成長方法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
JPH069074A (ja) 1992-06-23 1994-01-18 Yamada Kikai Kogyo Kk 紙葉類供給装置
JP3306925B2 (ja) * 1992-09-17 2002-07-24 ソニー株式会社 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163165A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
US7473621B2 (en) 2002-11-27 2009-01-06 Canon Kabushiki Kaisha Producing method for crystalline thin film
JP2004186199A (ja) * 2002-11-29 2004-07-02 Canon Inc 結晶性薄膜の製造方法
JP4481562B2 (ja) * 2002-11-29 2010-06-16 キヤノン株式会社 結晶性薄膜の製造方法
JP2008243975A (ja) * 2007-03-26 2008-10-09 Japan Steel Works Ltd:The アモルファス薄膜の結晶化方法および結晶化装置

Also Published As

Publication number Publication date
DE69515020D1 (de) 2008-05-08
DE69515020T2 (de) 2000-10-19
EP0730292A1 (en) 1996-09-04
EP0730292B1 (en) 2000-02-09
US5683935A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
JPH08236443A (ja) 半導体結晶の成長方法および半導体製造装置
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US7169690B2 (en) Method of producing crystalline semiconductor material and method of fabricating semiconductor device
US5959314A (en) Polycrystalline silicon from the crystallization of microcrystalline silicon
JP4291539B2 (ja) 半導体装置およびその製造方法
JP2001035806A (ja) 半導体薄膜の製造方法
JP3859978B2 (ja) 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
JPH04307727A (ja) 薄膜トランジスタの製造方法及び製造装置
US5821135A (en) Methods for and applications of making buried structures in semiconductor thin films
JP2000260709A5 (ja)
JPH09162121A (ja) 半導体装置の製造方法
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
US9012309B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP3955959B2 (ja) レーザ照射装置およびレーザ照射方法
JP3048829B2 (ja) 半導体装置の製造方法
JP2008311425A (ja) 光吸収性キャップ膜の形成方法、半導体膜の結晶化方法、及び薄膜トランジスタの製造方法
JPH09293872A (ja) 薄膜トランジスタの製造方法
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
JPH06140324A (ja) 半導体薄膜の結晶化方法
JPH09237767A (ja) 半導体装置の製造方法
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
JPH06216044A (ja) 半導体薄膜の製造方法