JPH0823336A

JPH0823336A - Ａｔｍシステムの試験装置

Info

Publication number: JPH0823336A
Application number: JP6177440A
Authority: JP
Inventors: Keiichi Busujima; 圭一毒島
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1994-07-06
Filing date: 1994-07-06
Publication date: 1996-01-23

Abstract

(57)【要約】【構成】送信部１００は、セルに付与するシーケンシ
ャル番号を生成するシーケンシャル番号生成部１０１
と、このシーケンシャル番号の正否判定を行うための誤
り検出符号を生成する誤り検出符号生成部１０２を有す
る。受信部２００は、誤り検出符号によりシーケンシャ
ル番号の正否を判定するシーケンシャル番号誤り検出部
２０１を有する。送信部１００は、ペイロード部の誤り
検出のための誤り検出符号を生成するペイロード部誤り
検出符号生成部１０３を備え、受信部２００は、これを
判定するためのペイロード部誤り判定部２０５を備え
る。送信部１００は、セルの送信時刻を付加するタイム
スタンプ生成部１０４を備え、受信部２００は、送信時
刻と受信時刻からセルの遅延時間を求めるセル遅延時間
算出部２０６を備える。【効果】セル抜け判定が正確に行え、かつ、ハードウ
ェア量が削減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ（Asynchronous
Transfer Mode：非同期転送モード）技術を用いたＡＴ
Ｍシステムの通信試験を行うＡＴＭシステムの試験装置
に関する。

【０００２】

【従来の技術】送受信データを短いブロックに分割し、
その先頭に宛先等を示すヘッダを付けたセルによってデ
ータ伝送を行うＡＴＭシステムがある。そして、このよ
うな、ＡＴＭシステムでは、そのＶＰ（バーチャルパ
ス）の試験を行うため、例えば、特開平５−２４４１９
６号公報に記載されているように、オンライン中に、Ｐ
Ｎパターンと呼ばれているランダムなデータと共に、シ
ーケンシャルに付与されたシーケンシャルナンバを付け
たセルを送信する。そして、受信側では、送信側と同様
なＰＮパターン発生回路を備え、その比較によってビッ
ト誤りを検出し、シーケンシャル番号検出により、セル
抜けを検出していた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ような従来のＡＴＭシステムの試験装置では、連続して複数のセル抜けが発生した場合も１個のエラ
ーとしてしか認識できず、また、シーケンシャル番号に
ビット誤りが生じても、ビット誤りではなくセル抜けと
して認識してしまうといった、セル誤りの認識が不正確
であった。更に、エラーを検出しても、システムとして
そのエラー率を求めることができないといった問題があ
り、このような点から、正確なセル誤りの認識が行え、
かつ、システムとしてのエラー率も正確に求めることが
できるＡＴＭシステムの試験装置の実現が望まれてい
た。

【０００４】送信側と受信側にＰＮパターン発生回路
を設けているが、このＰＮパターン発生回路はハードウ
ェア量が多いことから、システム全体でのハードウェア
量が多くなってしまい、ハードウェア量削減の妨げとな
っていた。

【０００５】ＡＴＭシステムの導通試験としては用い
ることができるが、セル流のトラヒックの大小に依存し
たセルの試験要求は満たすことができないことから、セ
ル流のトラヒックを任意に変化させて試験することがで
きるＡＴＭシステムの試験装置の求められていた。

【０００６】セル流がＡＴＭセルの場合、セルを検出
するためのセルデータの他に、セル同期信号（セルＳＹ
ＮＣ信号）があるが、実際にこのセル同期信号に何らか
のノイズがのった場合にシステムが正常動作するか否か
といった試験を行うことができず、このような試験も行
うことができるＡＴＭシステムの試験装置が求められて
いた。

【０００７】ＡＴＭシステムを試験する上で、セルの
遅延や揺らぎを観測する必要があるが、従来のシステム
ではこのような要求を満たすことができず、従って、こ
のような試験を実施することのできるＡＴＭシステムの
試験装置の実現が望まれていた。

【０００８】

【課題を解決するための手段】本発明のＡＴＭシステム
の試験装置は、前述のの課題を解決するために、送出
するセルに付与するシーケンシャル番号を生成するシー
ケンシャル番号生成部と、このシーケンシャル番号に対
する正否判定のための誤り検出符号を生成する誤り検出
符号生成部を設ける。また、受信部に、受信したセルか
ら、そのセルに含まれる誤り検出符号により、シーケン
シャル番号が正しいか否かを判定するシーケンシャル番
号誤り検出部と、セルの受信毎に、受信セル個数をカウ
ントする受信セルカウンタと、シーケンシャル番号誤り
検出部で、シーケンシャル番号が正しいと判定された場
合に、そのセルのシーケンシャル番号と受信セルカウン
タの受信セル個数との照合を行って、これらの値が不一
致であった場合に、セル抜けエラーと判定するシーケン
シャル番号判定部とを設ける。更に、受信部に、各種の
エラーと受信セルカウンタの総受信セル個数の関係から
エラー率を求めるエラー率算出部を設けたものである。

【０００９】また、本発明のＡＴＭシステムの試験装置
は、前述のの課題を解決するために、送信部に、送信
するセルのペイロード部に対するビット誤りを検出する
ための誤り検出符号を生成するペイロード部誤り検出符
号生成部を設け、受信部に、受信したセル中の誤り検出
符号から、そのセルのペイロード部に対するビット誤り
エラーを検出するペイロード部誤り判定部を設けたもの
である。

【００１０】更に、本発明のＡＴＭシステムの試験装置
は、前述のの課題を解決するために、送信するセル流
中に、試験用セルと空きセルとの割合を制御するトラヒ
ックパターン制御部を送信部に設けたものである。

【００１１】そして、本発明のＡＴＭシステムの試験装
置は、前述のの課題を解決するために、送信部に、受
信部に送信するセル同期信号として、正常なセル同期信
号とは異なる試験用異常同期信号を送出する試験用セル
同期信号発生部を設ける。また、受信部に、試験用異常
同期信号を受信した場合は、その試験用異常同期信号か
ら正常なセル同期信号を生成するセル同期信号保護部を
設けたものである。

【００１２】更に、本発明のＡＴＭシステムの試験装置
は、前述のの課題を解決するために、送信部に、送信
する各セルに対して送信時刻情報を付与するタイムスタ
ンプ生成部を設ける。また、受信部に、受信した各セル
の送信時刻情報と、実際に受信した受信時刻から、セル
毎の遅延時間を算出すると共に、複数のセルに対する遅
延時間から、最大遅延時間と最小遅延時間を算出するセ
ル遅延時間算出部を設けたものである。

【００１３】

【作用】本発明のＡＴＭシステムの試験装置において、
シーケンシャル番号生成部は、シーケンシャル番号を生
成し、誤り検出符号生成部は、このシーケンシャル番号
の正否判定を行うための誤り検出符号を生成する。受信
部では、受信したセルから、先ず、シーケンシャル番号
の正否判定を行う。次に、シーケンシャル番号が正しい
と判定されたものについて、シーケンシャル番号と、受
信側のシーケンシャルな番号とを比較して、セル抜けが
発生しているかを判定する。また、エラー率算出部は、
受信セルカウンタの受信セル個数と、各種のエラーとの
関係からエラー率を求める。

【００１４】また、本発明のＡＴＭシステムの試験装置
においては、ペイロード部誤り検出符号生成部が、誤り
検出符号を生成する。受信側のペイロード部誤り判定部
では、誤り検出符号から、そのセルのペイロード部に対
するビット誤りがないかをチェックする。

【００１５】更に、本発明のＡＴＭシステムの試験装置
において、トラヒックパターン制御部は、試験用セルと
空きセルの割合を制御し、この制御割合でセルを送信す
るよう指示する。

【００１６】そして、本発明のＡＴＭシステムの試験装
置において、試験用セル同期信号発生部は正常なセル同
期信号とは異なる各種の試験用異常同期信号を送出す
る。受信部のセル同期信号保護部は、試験用異常同期信
号を受信した場合は、その試験用異常同期信号から正常
なセル同期信号を生成する。

【００１７】更に、本発明のＡＴＭシステムの試験装置
において、タイムスタンプ生成部は、セル毎に、送信時
刻情報を付与する。受信部のセル遅延時間算出部は、受
信した各セルの送信時刻情報と、実際に受信した受信時
刻から、セル毎の遅延時間を算出する。また、複数のセ
ルの遅延時間から、セルの最大遅延時間と最小遅延時間
を算出する。

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明のＡＴＭシステムの試験装置の
実施例を示す構成図である。図の装置は、送信部１０
０、受信部２００およびＡＴＭスイッチ３００からな
る。

【００１８】送信部１００は、シーケンシャル番号生成
部１０１、誤り検出符号生成部１０２、ペイロード部誤
り検出符号生成部１０３、タイムスタンプ生成部１０
４、試験用セル同期信号発生部１０５、トラヒックパタ
ーン制御部１０６を備えている。また、受信部２００
は、シーケンシャル番号誤り検出部２０１、受信セルカ
ウンタ２０２、シーケンシャル番号判定部２０３、エラ
ー率算出部２０４、ペイロード部誤り判定部２０５、セ
ル遅延時間算出部２０６、セル同期信号保護部２０７を
備えている。

【００１９】送信部１００におけるシーケンシャル番号
生成部１０１は、送出する各セルに対して、シーケンシ
ャル番号を付与するためのシーケンシャル番号を生成す
る機能を有している。誤り検出符号生成部１０２は、シ
ーケンシャル番号生成部１０１で生成したシーケンシャ
ル番号に対する正否判定のための誤り検出符号を生成す
るものである。また、ペイロード部誤り検出符号生成部
１０３は、送信するセルのペイロード部に対するビット
誤りを検出するための誤り検出符号を生成する機能を備
えている。更に、タイムスタンプ生成部１０４は、送信
する各セルに対して送信時刻情報を付与するものであ
る。

【００２０】試験用セル同期信号発生部１０５は、正常
なセル同期信号とは異なる種々の試験用異常同期信号を
生成し、これを送出するためのものである。また、トラ
ヒックパターン制御部１０６は、送信するセル流中に、
試験用セルと空きセルとの割合を制御する機能を備えて
いる。

【００２１】受信部２００におけるシーケンシャル番号
誤り検出部２０１は、受信したセルから、そのシーケン
シャル番号が正しいか否かの誤り検出を行う機能を備え
ている。また、受信セルカウンタ２０２は、セルの受信
毎に、その試験用セルの受信個数を検出する機能を有し
ている。シーケンシャル番号判定部２０３は、シーケン
シャル番号誤り検出部２０１でそのシーケンシャル番号
が正しいと判定された場合に、そのシーケンシャル番号
と受信セルカウンタ２０２で検出した受信セルの個数か
らシーケンシャルに求めた期待値との照合を行い、これ
らの値が不一致であった場合に、セル抜けエラーと判定
するものである。

【００２２】また、エラー率算出部２０４は、受信セル
カウンタ２０２で受信した総受信セル個数）に対する、
シーケンシャル番号誤り検出部２０１で検出したシーケ
ンシャル番号のビットエラーと、シーケンシャル番号判
定部２０３で検出したセル抜けエラーと、後述するペイ
ロード部誤り判定部２０５で検出したペイロード部のビ
ットエラーからエラー率を求めるものである。

【００２３】ペイロード部誤り判定部２０５は、受信し
たセル中の誤り検出符号からそのセルのペイロード部に
対するビット誤りを検出するものである。また、セル遅
延時間算出部２０６は、受信した各セルの送信時刻情報
と、実際に受信した受信時刻から、そのセルの遅延時間
を算出すると共に、複数のセルの遅延時間から、最大遅
延時間と最小遅延時間を算出するものである。セル同期
信号保護部２０７は、試験用異常同期信号を受信した場
合は、その試験用異常同期信号から正常なセル同期信号
を生成する機能を備えたものである。

【００２４】ＡＴＭスイッチ３００は、ＡＴＭシステム
におけるＶＰ（バーチャルパス）の切替を行う交換機と
しての機能を有するスイッチである。尚、図中の破線が
セルデータの流れを示している。

【００２５】次に、上記ＡＴＭシステムの試験装置の具
体的な構成を説明する。図２は、送信部１００の具体的
な構成を示すブロック図である。《送信側の構成》送信部１００は、上述したシーケンシ
ャル番号生成部１０１〜トラヒックパターン制御部１０
６を備えると共に、モード設定部１０８、送信セルカウ
ンタ部１０９、ＰＮ発生回路１１０、ペイロード組立部
１１１、セル組立部１１２を備えている。

【００２６】モード設定部１０８は、図示省略した中央
処理装置（ＣＰＵ）からのアドレスとデータに基づき、
トラヒックパターン制御部１０６へのトラヒックパター
ンのモード信号やスタート信号、更にはセル組立部１１
２へのヘッダ値や試験用試験用セル同期信号発生部１０
５へのＳＹＮＣモードの制御信号を送出するものであ
る。トラヒックパターン制御部１０６は、上述したよう
に、出力する試験セルのトラヒックを制御する機能を有
するもので、例えば、バースト的に連続して試験セルを
出力するか、あるいはＮセル中にｎセル空きセルを流す
かといったトラヒックをコントロールするものである。

【００２７】送信セルカウンタ部１０９は、送信部１０
０から送信するセルの個数をカウントするためのカウン
タ部である。また、タイムスタンプ生成部１０４は、ト
ラヒックパターン制御部１０６から出力されるセル送信
イネーブル信号に基づき、送信した現在時刻をセルに挿
入するための回路である。

【００２８】ＰＮ発生回路１１０は、出力するセルのペ
イロード部に挿入するＰＮパターンのデータを発生する
ための回路である。また、誤り検出符号生成部１０２
は、上述したように、シーケンシャル番号生成部１０１
から出力されるシーケンシャル番号に対して、誤り検出
符号を生成する機能を備え、本実施例では、パリティチ
ェック用のパリティビットを生成するものである。

【００２９】ペイロード組立部１１１は、シーケンシャ
ル番号、パリティビット、ＰＮデータ、タイムスタンプ
を組み立てる回路である。そして、ペイロード部誤り検
出符号生成部１０３は、ペイロード部のＣＲＣ演算（Cy
clic Redundancy Check ）を行うことによって、その誤
り検出符号を生成するための回路である。更に、セル組
立部１１２は、ペイロード部誤り検出符号生成部１０３
のＣＲＣ演算結果をセルに挿入すると共に、モード設定
部１０８から与えられた試験セルのヘッダ値を付与して
セルを組み立てるものである。

【００３０】また、試験用セル同期信号発生部１０５
は、数種の異常ＳＹＮＣ信号を発生することができるも
ので、例えば、正常なＳＹＮＣの他に、ＳＹＮＣ周期異
常、ＳＹＮＣ幅異常、異常ＳＹＮＣ挿入等がある。

【００３１】図３は、これらの信号を示す説明図であ
る。即ち、この場合は、正常なＳＹＮＣが５３バイトの
場合であり、ＳＹＮＣ幅異常とは、正常ＳＹＮＣの立ち
上がり部分はタイミングが一致しているが、そのＳＹＮ
Ｃ幅が異なる信号で、このＳＹＮＣ幅は任意の値に設定
可能となっている。また、異常ＳＹＮＣ挿入とは、正常
ＳＹＮＣの他に、余分なＳＹＮＣ信号を挿入するもので
ある。更に、ＳＹＮＣ周期異常とは、本来出力される正
常ＳＹＮＣの位置にＳＹＮＣが出力されない状態であ
る。

【００３２】次に、受信部２００の構成を説明する。《受信側の構成》図４は、受信部２００の構成を示すブ
ロック図である。受信部２００は、上述したシーケンシ
ャル番号誤り検出部２０１〜セル同期信号保護部２０７
を備えると共に、ＶＰＩ／ＶＣＩ照合部２０８、未割当
セルカウンタ２０９および演算処理部２１０を備えてい
る。

【００３３】セル同期信号保護部２０７は、図３に示し
たような異常ＳＹＮＣ信号を受信した場合は、正常なＳ
ＹＮＣ信号に修正する機能を備えている。ＶＰＩ／ＶＣ
Ｉ照合部２０８は、受信したセルのヘッダ部のＶＰＩ／
ＶＣＩに基づき、試験用のセルのみを抽出する機能を備
えている。

【００３４】シーケンシャル番号誤り検出部２０１は、
受信したセル中のシーケンシャル番号に対するパリティ
チェックを行って、そのシーケンシャル番号の正否を判
定するもので、パリティエラーが検出された場合は、そ
のエラー個数をカウントするためのカウンタを備えてい
る。受信セルカウンタ２０２は、ＶＰＩ／ＶＣＩ照合部
２０８によって抽出された試験用セルの個数をカウント
するためのカウンタである。

【００３５】シーケンシャル番号判定部２０３は、受信
セルカウンタ２０２でカウントした値に基づき受信側で
のシーケンシャル番号を管理するための期待値を生成
し、この期待値と、受信したセルに付与されているシー
ケンシャル番号の比較を行って、そのシーケンシャル番
号のチェックを行う機能を有している。また、比較の結
果、不一致があった場合は、セル抜けエラーと判断し、
かつ、その個数をカウントするカウンタを備えている。

【００３６】ペイロード部誤り判定部２０５は、ＣＲＣ
演算回路からなり、ＣＲＣ演算を行うことによってペイ
ロード部のビット誤り検出を行い、誤りがあった場合
に、その個数をカウントするためのカウンタを備えてい
る。セル遅延時間算出部２０６は、受信したセル中に含
まれる送信時刻情報と実際に受信部２００で受信した時
刻から、各セルの遅延時間を算出すると共に、これら遅
延時間の最大値（Ｍａｘ）と最小値（Ｍｉｎ）を求める
ものである。

【００３７】未割当セルカウンタ２０９は、ＶＰＩ／Ｖ
ＣＩ照合部２０８によって抽出された試験用セル以外の
未割当セル個数をカウントするためのカウンタである。
演算処理部２１０は、プロセッサ等からなり、受信部２
００としての各種のエラーを行うものである。また、エ
ラー率算出部２０４は、上述したように、受信セルカウ
ンタ２０２の受信セル個数と、シーケンシャル番号誤り
検出部２０１のパリティエラー個数と、シーケンシャル
番号判定部２０３のセル抜けエラー個数と、ペイロード
部誤り判定部２０５のＣＲＣエラー個数とによって、シ
ステムとしてのエラー率を求める機能を有している。

【００３８】次に、上記構成のＡＴＭシステムの試験装
置の動作について説明する。《送信側の動作》先ず、中央処理装置（ＣＰＵ）からど
のようなトラヒックパターンで試験を行うか、また、ど
のようなＳＹＮＣを出力するか、更に、試験セルの定義
（ＶＰＩ／ＶＣＩ）を、モード設定部１０８に対して設
定する。

【００３９】これによりモード設定部１０８は、トラヒ
ックパターン制御部１０６や試験用セル同期信号発生部
１０５およびセル組立部１１２に対して、その設定信号
を送出する。トラヒックパターン制御部１０６は、試験
セルを出力する時のみ、セル送信イネーブル信号を出力
する。これにより、ＰＮ発生回路１１０はランダム数を
発生させる。また、シーケンシャル番号生成部１０１
は、各セル毎にシーケンシャル番号を生成し、更に、誤
り検出符号生成部１０２にて、そのシーケンシャル番号
の正否を判定するためのパリティビットを付加する。そ
して、タイムスタンプ生成部１０４は、送信する時刻
（タイムスタンプ情報）をペイロード部に挿入する。ま
た、送信セルカウンタ部１０９は、セルの個数をカウン
トする。

【００４０】ペイロード組立部１１１は、これらシーケ
ンシャル番号＋パリティビット、タイムスタンプ情報、
ＰＮパターンデータに基づき、ペイロード部の組立を行
う。更に、次段のペイロード部誤り検出符号生成部１０
３において、ペイロード部をＣＲＣ演算し、その結果を
セル組立部１１２にて、セルの５２、５３バイト目に挿
入し、セルヘッダと共にこれを出力する。

【００４１】図５は、出力するセルのフォーマットの説
明図である。図示のセルはそのセル長が５３バイトの場
合であり、セルヘッダが５バイト、セルペイロード部が
４８バイトとなっている。そして、ペイロード部の“Ｐ
Ａ”が誤り検出符号生成部１０２によって生成されたパ
リティビットであり、“ＣＲＣ”は、ＣＲＣ演算結果の
ビットである。

【００４２】また、試験用セル同期信号発生部１０５
は、設定されたＳＹＮＣを、組み立てられたセルデータ
にタイミングに合わせて出力する。

【００４３】《受信側の動作》受信部２００は、送信部
１００から出力されたセルデータとＳＹＮＣ信号を入力
し、先ず、異常なＳＹＮＣ信号があった場合に、セル同
期信号保護部２０７で、正常なＳＹＮＣ信号として出力
する。例えば、図３に示すＳＹＮＣ幅異常の場合、その
立ち上がりのタイミングに着目して、所定ビット幅のＳ
ＹＮＣ信号を生成する。また、異常ＳＹＮＣが挿入され
ている場合は、セル同期信号保護部２０７内に設けられ
た図示しないカウンタにより、正常なＳＹＮＣから次の
５３バイト目のＳＹＮＣまでの期間をマスクし、正常な
ＳＹＮＣのみを抽出する。更に、ＳＹＮＣ周期異常の場
合は、図示しないカウンタにより、正常なＳＹＮＣよ
り、５３バイト目にＳＹＮＣを生成し、５３バイト周期
のＳＹＮＣ信号を生成するものである。

【００４４】ＶＰＩ／ＶＣＩ照合部２０８では、セルヘ
ッダ部のＶＰＩ／ＶＣＩにより、試験しているセルのみ
を検出し、シーケンシャル番号誤り検出部２０１では、
シーケンシャル番号の正常性の確認を行う。尚、このパ
リティチェックは既知の手法であるため、ここでの説明
は省略する。シーケンシャル番号誤り検出部２０１に
て、シーケンシャル番号の正常性が確認された場合は、
シーケンシャル番号判定部２０３にて、シーケンシャル
番号の判定を行う。この判定は次のように行う。

【００４５】即ち、送信部１００でシーケンシャル番号
を付与して出力しているため、受信部２００でも、同様
に各セル毎にシーケンシャルにカウントし、これを期待
値とする。そして、この期待値と、受信したセルのシー
ケンシャル番号をシーケンシャル番号判定部２０３で照
合する。照合の結果が、不一致であった場合、シーケン
シャル番号判定部２０３はエラー（セル抜け）と判定
し、エラー後は、エラーだったシーケンシャル番号（受
信したセルのシーケンシャル番号）に＋１して、次セル
のシーケンシャル番号の期待値とするものである。

【００４６】また、受信部２００のペイロード部誤り判
定部２０５は、セルのペイロード部のＣＲＣ演算を行う
ことによって、そのビット誤りを検出する。尚、このＣ
ＲＣ演算については既知の手法であるため、ここでの説
明は省略する。

【００４７】そして、シーケンシャル番号誤り検出部２
０１にて検出したパリティエラー個数、シーケンシャル
番号判定部２０３にて検出したセル抜けの回数、ペイロ
ード部誤り判定部２０５にて検出したエラー個数は、演
算処理部２１０に出力される。また、受信セルカウンタ
２０２では、試験セルを何個受信したかをカウントし、
その値をシーケンシャル番号判定部２０３と演算処理部
２１０に出力する。更に、未割当セルカウンタ２０９
は、試験セル以外のセルを何個受信したかをカウント
し、この値を演算処理部２１０に出力する。

【００４８】図６および図７は、エラーカウンタのシー
ケンスの説明図である。図６に示すように、受信部２０
０では、受信セルからパリティチェック→シーケンシャ
ル番号チェック→ＣＲＣ演算チェックを行う。そして、
その結果である(1) 〜(12)のカウンタの値は図７に示す
ようになる。即ち、(1) では、パリティＯＫ、シーケン
シャル番号ＯＫ、ＣＲＣ演算ＯＫであるため、これは正
常セルであり、従って、受信セルカウンタ２０２のカウ
ンタ値のみアップする。(2) は(1) でＣＲＣ演算がＮＧ
である場合であり、そのため、ＣＲＣエラーのカウンタ
（ペイロード部誤り判定部２０５のカウンタ）も＋１さ
れる。

【００４９】また、(3) は、シーケンシャル番号のみＮ
Ｇであった場合であるため、受信セルカウンタ２０２と
シーケンシャル番号エラーのカウンタ（シーケンシャル
番号判定部２０３のカウンタ）が＋１される。(4) は
(3) の状態で更にＣＲＣ演算結果がＮＧであった場合で
あるため、更に、ＣＲＣエラーのカウンタが＋１され
る。

【００５０】そして、(5) は、パリティチェック結果が
ＮＧで、ＣＲＣ演算結果がＯＫであった場合である。従
って、受信セルカウンタ２０２、パリティエラーのカウ
ンタを＋１すると共に、シーケンシャル番号エラーのカ
ウンタは、次のセルの受信で＋１される。即ち、この場
合は、この場合は期待値がそのままであるため、次セル
が正常だった場合は、必ず、シーケンシャル番号エラー
となるからである。また、(6) の場合は(5) で、更にＣ
ＲＣ演算結果がＮＧであった場合であるため、更にＣＲ
Ｃエラーのカウンタが＋１される。

【００５１】尚、(7) 〜(12)の場合は、未割当セルであ
るため、未割当セルカウンタ２０９の値のみカウントア
ップされる。

【００５２】また、セル遅延時間算出部２０６は、受信
したセルのタイムスタンプ情報（送信したセルの時刻）
と、セル遅延時間算出部２０６の有する受信時刻とを比
較し、送信してから受信するまでの時間を換算（受信時
刻−送信時刻）する。そして、これを各セル毎に行い、
最大遅延と最小遅延を演算処理部２１０に送信する。

【００５３】エラー率算出部２０４は、受信セルカウン
タ２０２のカウンタ値と、シーケンシャル番号誤り検出
部２０１のパリティエラーのカウンタ値と、シーケンシ
ャル番号判定部２０３のシーケンシャル番号エラーのカ
ウンタ値と、ペイロード部誤り判定部２０５のＣＲＣエ
ラーのカウンタ値に基づきシステムとしてのエラー率を
求める。即ち、エラー率＝｛（パリティエラーのカウン
タ値＋シーケンシャル番号エラーのカウンタ値＋ＣＲＣ
エラーのカウンタ値）／（割当セルの受信個数）｝×１
００（％）から求めるものである。

【００５４】尚、エラー率の算出は、全てのエラーを合
計したものではなく、各エラー毎に求めるようにしても
よい。

【００５５】以上のように、上記実施例によれば、送信側でシーケンシャル番号の正否判定を行うための
誤り検出符号としてパリティビットを付与し、受信側で
は、このパリティビットによって、シーケンシャル番号
の正否判定を行うようにしたので、シーケンシャル番号
がビット誤りを起こした場合は、セル抜けではなく、パ
リティエラーが生じるので、ビット誤りとなる。また、
シーケンシャル番号判定部２０３では、セル抜けの回数
をカウントしているため、セル抜けが発生した場合で
も、その回数を正確に把握することができる。更に、エ
ラー率算出部２０４で、エラー率を求めているため、シ
ステムとしてのエラー率を求めることができる。

【００５６】受信部２００では、ＣＲＣ演算回路で、
ペイロード部のビット誤りを検出するようにしたので、
ＰＮ発生回路を必要とせず、従って、ビット誤り検出能
力は同等のまま、回路規模を縮小することができる。即
ち、ＰＮ発生回路はＣＲＣ演算回路に比べ、そのハード
ウェア量が非常に大きいからである。

【００５７】オフライン中に（ユーザのデータがない
時に）、トラヒックパターン制御部１０６によって、出
力する試験セルに対して、固定の任意のトラヒックパタ
ーンを選択することができるため、そのシステムのセル
のトラヒックに対する実力を測定することができる。

【００５８】試験用セル同期信号発生部１０５が数種
のＳＹＮＣ信号を出力することにより、異常なセル同期
信号が入力された場合のシステムとしての正常動作の保
証の試験を行うことができる。

【００５９】タイムスタンプ生成部１０４とセル遅延
時間算出部２０６により、セルの遅延や揺らぎを容易に
測定することができ、ＡＴＭシステムの性能を試験する
上で、非常に効果的である。

【００６０】尚、上記実施例では、図１に示したよう
に、ＡＴＭスイッチ３００を介したＶＰの試験である
が、ＡＴＭシステムを通信媒体を試験するものであれ
ば、他の構成であっても同様に適用することができる。

【００６１】図８は、このような他の実施例を示す構成
図である。即ち、この実施例は、物理レイヤ処理を行う
回線インタフェース回路４００Ａ、４００Ｂを介して送
信部１００と受信部２００を光ファイバや電線等の回線
に接続した例である。このような構成によって、回線イ
ンタフェース回路４００Ａ、４００Ｂや光ファイバ、電
線等の回線の物理媒体の試験が可能となる。尚、このよ
うな回線の例としては、例えば、ＳＤＨやＦＤＤＩ等が
ある。

【００６２】

【発明の効果】以上説明したように、本発明のＡＴＭシ
ステムの試験装置によれば、次のような効果がある。

【００６３】シーケンシャル番号の正否判定を行うよ
うにしたので、セル抜けを正確に検出することができ、
また、各種のエラーに関するエラー率を求めるようにし
たので、システムとしての正確なエラー率を得ることが
できる。

【００６４】ペイロード部に対して付与した誤り検出
符号によって、ペイロード部のビット誤りを検出するよ
うにしたので、従来のようなＰＮ発生回路が不要とな
り、その結果、ハードウェア量を削減することができ
る。

【００６５】トラヒックパターン制御部によって、任
意のトラヒックパターンを選択するようにしたため、シ
ステムのセルのトラヒックに対する実力を測定すること
ができる。

【００６６】試験用セル同期信号発生部によって、任
意の異常セル同期信号を送出するようにしたため、異常
なセル同期信号が入力された場合のシステムとしての正
常動作の保証の試験を行うことができる。

【００６７】セルの送信時刻と受信時刻により、セル
の遅延時間を求めるようにしたので、セルの遅延や揺ら
ぎを容易に測定することができる。

【図面の簡単な説明】

【図１】本発明のＡＴＭシステムの試験装置の実施例を
示す構成図である。

【図２】本発明のＡＴＭシステムの試験装置における送
信部のブロック図である。

【図３】本発明のＡＴＭシステムの試験装置の試験用セ
ル同期信号発生部が出力するセル同期信号の説明図であ
る。

【図４】本発明のＡＴＭシステムの試験装置における受
信部のブロック図である。

【図５】本発明のＡＴＭシステムの試験装置における出
力セルのフォーマットの説明図である。

【図６】本発明のＡＴＭシステムの試験装置におけるエ
ラーカウンタのシーケンスの説明図（その１）である。

【図７】本発明のＡＴＭシステムの試験装置におけるエ
ラーカウンタのシーケンスの説明図（その２）である。

【図８】本発明のＡＴＭシステムの試験装置の他の実施
例を示す構成図である。

【符号の説明】

１００送信部１０１シーケンシャル番号生成部１０２誤り検出符号生成部１０３ペイロード部誤り検出符号生成部１０４タイムスタンプ生成部１０５試験用セル同期信号発生部１０６トラヒックパターン制御部２００受信部２０１シーケンシャル番号誤り検出部２０２受信セルカウンタ２０３シーケンシャル番号判定部２０４エラー率算出部２０５ペイロード部誤り判定部２０６セル遅延時間算出部２０７セル同期信号保護部３００ＡＴＭスイッチ

Claims

【特許請求の範囲】

【請求項１】非同期転送モードシステムの通信媒体を
介して送信部と受信部とを接続し、前記通信媒体の試験
を行うＡＴＭシステムの試験装置において、前記送信部は、送出するセルに付与するシーケンシャル番号を生成する
シーケンシャル番号生成部と、前記シーケンシャル番号に対する正否判定のための誤り
検出符号を生成する誤り検出符号生成部とを備え、前記受信部は、受信したセルから、当該セルに含まれる誤り検出符号に
より、前記シーケンシャル番号が正しいか否かを判定す
るシーケンシャル番号誤り検出部と、前記セルの受信毎に、受信セル個数をカウントする受信
セルカウンタと、前記シーケンシャル番号誤り検出部で、当該シーケンシ
ャル番号が正しいと判定された場合に、当該セルのシー
ケンシャル番号と前記受信セルカウンタの受信セル個数
との照合を行い、これらの値が不一致であった場合に、
セル抜けエラーと判定するシーケンシャル番号判定部と
を備えたことを特徴とするＡＴＭシステムの試験装置。
【請求項２】非同期転送モードシステムの通信媒体を
介して送信部と受信部とを接続し、前記通信媒体の試験
を行うＡＴＭシステムの試験装置において、前記送信部は、送信するセルのペイロード部に対するビ
ット誤りを検出するための誤り検出符号を生成するペイ
ロード部誤り検出符号生成部を備え、前記受信部は、受信したセル中の誤り検出符号から当該
セルのペイロード部に対するビット誤りエラーを検出す
るペイロード部誤り判定部を備えたことを特徴とするＡ
ＴＭシステムの試験装置。
【請求項３】非同期転送モードシステムの通信媒体を
介して送信部と受信部とを接続し、前記通信媒体の試験
を行うＡＴＭシステムの試験装置において、前記送信部は、前記受信部に送信するセル同期信号として、正常なセル
同期信号とは異なる試験用異常同期信号を送出する試験
用セル同期信号発生部を備え、前記受信部は、試験用異常同期信号を受信した場合は、当該試験用異常
同期信号から正常なセル同期信号を生成するセル同期信
号保護部を備えたことを特徴とするＡＴＭシステムの試
験装置。
【請求項４】非同期転送モードシステムの通信媒体を
介して送信部と受信部とを接続し、前記通信媒体の試験
を行うＡＴＭシステムの試験装置において、前記送信部は、送信する各セルに対して送信時刻情報を
付与するタイムスタンプ生成部を備え、前記受信部は、受信した各セルの送信時刻情報と、実際
に受信した受信時刻から、当該セルの遅延時間を算出す
ると共に、複数のセルに対する遅延時間から、最大遅延
時間と最小遅延時間を算出するセル遅延時間算出部を備
えたことを特徴とするＡＴＭシステムの試験装置。
【請求項５】非同期転送モードシステムの通信媒体を
介して送信部と受信部とを接続し、前記通信媒体の試験
を行うＡＴＭシステムの試験装置において、前記送信部は、送出するセルに付与するシーケンシャル番号を生成する
シーケンシャル番号生成部と、前記シーケンシャル番号に対する正否判定のための誤り
検出符号を生成する誤り検出符号生成部と、送信するセルのペイロード部に対するビット誤りを検出
するための誤り検出符号を生成するペイロード部誤り検
出符号生成部を備え、前記受信部は、受信したセルから、当該セルに含まれる誤り検出符号に
より、前記シーケンシャル番号が正しいか否かを判定す
るシーケンシャル番号誤り検出部と、前記セルの受信毎に、受信セル個数をカウントする受信
セルカウンタと、前記シーケンシャル番号誤り検出部で、当該シーケンシ
ャル番号が正しいと判定された場合に、当該セルのシー
ケンシャル番号と前記受信セルカウンタの受信セル個数
との照合を行い、これらの値が不一致であった場合に、
セル抜けエラーと判定するシーケンシャル番号判定部
と、受信したセル中の誤り検出符号から当該セルのペイロー
ド部に対するビット誤りエラーを検出するペイロード部
誤り判定部と、前記受信セルカウンタで受信した総受信セル個数に対す
る、前記シーケンシャル番号誤り検出部で検出したシー
ケンシャル番号のビットエラーと、前記シーケンシャル
番号判定部で検出したセル抜けエラーと、前記ペイロー
ド部誤り判定部で検出したペイロード部のビットエラー
からエラー率を求めるエラー率算出部とを備えたことを
特徴とするＡＴＭシステムの試験装置。
【請求項６】請求項１〜５のいずれかに記載のＡＴＭ
システムの試験装置において、送信部は、送信するセル流中に、試験用セルと空きセル
との割合を制御するトラヒックパターン制御部を備えた
ことを特徴とするＡＴＭシステムの試験装置。