JPH08227873A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08227873A JPH08227873A JP7032162A JP3216295A JPH08227873A JP H08227873 A JPH08227873 A JP H08227873A JP 7032162 A JP7032162 A JP 7032162A JP 3216295 A JP3216295 A JP 3216295A JP H08227873 A JPH08227873 A JP H08227873A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- resist film
- semiconductor device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】レジスト膜の現像で生ずるレジスト残留物を除
去する際の膜減りを最小限に抑制することにより、レジ
スト膜をマスクとしてエッチングする素子のパターン寸
法精度を高める。 【構成】フォトレジスト膜4の現像後に生じたレジスト
残留物5を平行平板型プラズマ装置でHeガスを用いて
発生させたプラズマを照射して除去することにより、フ
ォトレジスト膜4の膜減りを抑えることができる。
去する際の膜減りを最小限に抑制することにより、レジ
スト膜をマスクとしてエッチングする素子のパターン寸
法精度を高める。 【構成】フォトレジスト膜4の現像後に生じたレジスト
残留物5を平行平板型プラズマ装置でHeガスを用いて
発生させたプラズマを照射して除去することにより、フ
ォトレジスト膜4の膜減りを抑えることができる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフォトマスクの形成方法に関する。
に関し、特にフォトマスクの形成方法に関する。
【0002】
【従来の技術】半導体装置の製造工程に用いられるフォ
トマスクを形成するためのレジスト膜のパターニング工
程において、露光の不均一性や有機溶剤による現像時に
生じるレジスト膜の膨潤等の影響を受けてパターニング
されたレジスト膜にスカムと呼ばれるレジスト残留物が
発生し、パターン形状の劣化が生じる。従って、レジス
ト膜のパターン精度を高めるためにはレジスト膜のレジ
スト残留物を除去する処理が必要になる。
トマスクを形成するためのレジスト膜のパターニング工
程において、露光の不均一性や有機溶剤による現像時に
生じるレジスト膜の膨潤等の影響を受けてパターニング
されたレジスト膜にスカムと呼ばれるレジスト残留物が
発生し、パターン形状の劣化が生じる。従って、レジス
ト膜のパターン精度を高めるためにはレジスト膜のレジ
スト残留物を除去する処理が必要になる。
【0003】従来のレジスト残留物を除去する方法とし
ては特開昭61−128524号公報や特開昭61−9
1922号公報に記載されているようにアルゴン(A
r)ガうを用いたArプラズマ処理が採用されていた。
ては特開昭61−128524号公報や特開昭61−9
1922号公報に記載されているようにアルゴン(A
r)ガうを用いたArプラズマ処理が採用されていた。
【0004】図4(a)〜(c)は従来の半導体装置の
製造方法の一例を説明するための工程順に示した断面図
である。
製造方法の一例を説明するための工程順に示した断面図
である。
【0005】まず、図4(a)に示すように半導体基板
1上に形成した絶縁膜2の上にポリシリコン膜3を堆積
した後、フォトレジスト膜4を塗布して露光し、現像液
を用いて、フォトレジスト膜4の露光部を取り除く。こ
こで、パターニングされたフォトレジスト膜4のパター
ン間の幅が非常に狭いため、その部分の露光が不充分と
なって現像後にレジスト残留物5が生ずる。そこで、こ
のレジスト残留物5をエッチングして取り除く必要があ
る。
1上に形成した絶縁膜2の上にポリシリコン膜3を堆積
した後、フォトレジスト膜4を塗布して露光し、現像液
を用いて、フォトレジスト膜4の露光部を取り除く。こ
こで、パターニングされたフォトレジスト膜4のパター
ン間の幅が非常に狭いため、その部分の露光が不充分と
なって現像後にレジスト残留物5が生ずる。そこで、こ
のレジスト残留物5をエッチングして取り除く必要があ
る。
【0006】次に、図4(b)に示すように、プラズマ
エッチング装置を用いHeガスによるプラズマエッチン
グでレジスト残留物5を除去する。ここで、レジスト残
留物5を除去する際に同時に、フォトレジスト膜4の表
面もエッチングされてしまい、その結果、最初のパター
ン寸法より痩せ細ったパターンのフォトレジスト膜4a
が形成される。
エッチング装置を用いHeガスによるプラズマエッチン
グでレジスト残留物5を除去する。ここで、レジスト残
留物5を除去する際に同時に、フォトレジスト膜4の表
面もエッチングされてしまい、その結果、最初のパター
ン寸法より痩せ細ったパターンのフォトレジスト膜4a
が形成される。
【0007】次に、図4(c)に示すように、フォトレ
ジスト膜4aをマスクとしてポリシリコン膜3をドライ
エッチングする。その結果、所望のマスク寸法よりも細
いポリシリコン膜3のパターンが形成される。
ジスト膜4aをマスクとしてポリシリコン膜3をドライ
エッチングする。その結果、所望のマスク寸法よりも細
いポリシリコン膜3のパターンが形成される。
【0008】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、Arガスによるプラズマ処理でレジス
ト残留物を除去しているが、レジスト膜のエッチングレ
ートが速いプラズマエッチングであるため、レジスト膜
の膜減りが生じ、このレジスト膜をマスクとしてパター
ニングする素子寸法の制御が困難であるという問題があ
った。
の製造方法では、Arガスによるプラズマ処理でレジス
ト残留物を除去しているが、レジスト膜のエッチングレ
ートが速いプラズマエッチングであるため、レジスト膜
の膜減りが生じ、このレジスト膜をマスクとしてパター
ニングする素子寸法の制御が困難であるという問題があ
った。
【0009】本発明の目的は、レジスト残留物の除去に
おけるレジスト膜の膜減りを防止して形成された素子寸
法の精度を向上させる半導体装置の製造方法を提供する
ことにある。
おけるレジスト膜の膜減りを防止して形成された素子寸
法の精度を向上させる半導体装置の製造方法を提供する
ことにある。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成した導電膜上にレジスト
膜を塗布して露光・現像する工程と、前記レジスト膜に
生じたレジスト残留物に平行平板型プラズマ処理装置で
Heガスを用い発生させたプラズマを照射して前記レジ
スト残留物を除去する工程と、前記レジスト膜をマスク
として前記導電膜をドライエッチングしパターニングす
る工程とを含んで構成される。
造方法は、半導体基板上に形成した導電膜上にレジスト
膜を塗布して露光・現像する工程と、前記レジスト膜に
生じたレジスト残留物に平行平板型プラズマ処理装置で
Heガスを用い発生させたプラズマを照射して前記レジ
スト残留物を除去する工程と、前記レジスト膜をマスク
として前記導電膜をドライエッチングしパターニングす
る工程とを含んで構成される。
【0011】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0012】図1(a)〜(c)は、本発明の一実施例
を説明するための工程順に示した断面図である。
を説明するための工程順に示した断面図である。
【0013】まず、図1(a)に示すように、半導体基
板1の上に形成した絶縁膜2の上にポリシリコン膜3を
堆積し、ポリシリコン膜3の上にフォトレジスト膜4を
塗布して所要のパターンを露光し、現像してフォトマス
クを形成する。このとき、パターニングされたフォトレ
ジスト膜4の底部にレジスト残留物5が生ずる。
板1の上に形成した絶縁膜2の上にポリシリコン膜3を
堆積し、ポリシリコン膜3の上にフォトレジスト膜4を
塗布して所要のパターンを露光し、現像してフォトマス
クを形成する。このとき、パターニングされたフォトレ
ジスト膜4の底部にレジスト残留物5が生ずる。
【0014】次に、図1(b)に示すように、平行平板
型プラズマ処理装置にHeガスを50〜300SCCM
の流量で導入し、圧力50〜300mTorr、平行平
板電極に対する電力密度1.5〜3.0W/cm2 で発
生させたHeプラズマ6をフォトレジスト膜4に照射し
てレジスト残留物5を除去し、フォトレジスト膜4のパ
ターン整形を行う。
型プラズマ処理装置にHeガスを50〜300SCCM
の流量で導入し、圧力50〜300mTorr、平行平
板電極に対する電力密度1.5〜3.0W/cm2 で発
生させたHeプラズマ6をフォトレジスト膜4に照射し
てレジスト残留物5を除去し、フォトレジスト膜4のパ
ターン整形を行う。
【0015】次に、図1(c)に示すように、同一チャ
ンバー内でフォトレジスト膜4をマスクとしてHeガス
によるイオンエッチングを行いポリシリコン膜3をパタ
ーニングする。
ンバー内でフォトレジスト膜4をマスクとしてHeガス
によるイオンエッチングを行いポリシリコン膜3をパタ
ーニングする。
【0016】本実施例では、レジスト残留物5を除去す
る際に従来のArガ(原子量=39.9)より1桁小さ
い原子量のHeガス(原子量=4.0)を用いてプラズ
マ処理しているためイオンエネルギーが低下し、レジス
ト膜4のエッチングレートを低く抑制することが可能と
なり、従来例のようにレジスト膜4全体が大幅に膜減り
する問題点が解決できる。
る際に従来のArガ(原子量=39.9)より1桁小さ
い原子量のHeガス(原子量=4.0)を用いてプラズ
マ処理しているためイオンエネルギーが低下し、レジス
ト膜4のエッチングレートを低く抑制することが可能と
なり、従来例のようにレジスト膜4全体が大幅に膜減り
する問題点が解決できる。
【0017】図2はフォトマスクのパターン寸法(マス
ク寸法という)に対するこのフォトマスクを使用して形
成した素子のパターン寸法の比(デバイス寸法/マスク
寸法)を本発明と従来例について示した図である。
ク寸法という)に対するこのフォトマスクを使用して形
成した素子のパターン寸法の比(デバイス寸法/マスク
寸法)を本発明と従来例について示した図である。
【0018】図2に示すように、本発明ではレジスト残
留物(スカム)の除去工程におけるフォトレジスト膜の
膜減りを無くすことができ、従って、従来例のように形
成された素子のパターン寸法がマスク寸法(設計寸法)
からずれて、例えば、配線のパターニングで断線不良を
生ずる等の欠点を防止することができる。
留物(スカム)の除去工程におけるフォトレジスト膜の
膜減りを無くすことができ、従って、従来例のように形
成された素子のパターン寸法がマスク寸法(設計寸法)
からずれて、例えば、配線のパターニングで断線不良を
生ずる等の欠点を防止することができる。
【0019】また、図3に示すように、ウェハー面内に
おけるパターン寸法のばらつきも解消できるという効果
を有する。
おけるパターン寸法のばらつきも解消できるという効果
を有する。
【0020】
【発明の効果】以上、説明したように本発明は、Heガ
スによるプラズマ処理を用いてレジスト残留物を除去す
ることにより、レジスト膜のエッチングレートを遅く
し、レジスト膜の膜減り量を最小限に抑えることがで
き、フォトマスクの寸法精度を向上させることができる
という効果を有する。
スによるプラズマ処理を用いてレジスト残留物を除去す
ることにより、レジスト膜のエッチングレートを遅く
し、レジスト膜の膜減り量を最小限に抑えることがで
き、フォトマスクの寸法精度を向上させることができる
という効果を有する。
【0021】また、ウェハー面内でのエッチングレート
の均一性が可能となり、ウェハー面内位置による素子寸
法精度のばらつきを従来技術の0.07μmから0.0
1μmへと改善でき、半導体装置の信頼性を向上させる
ことができるという効果を有する。
の均一性が可能となり、ウェハー面内位置による素子寸
法精度のばらつきを従来技術の0.07μmから0.0
1μmへと改善でき、半導体装置の信頼性を向上させる
ことができるという効果を有する。
【図1】本発明の一実施例を説明するための工程順に示
した断面図。
した断面図。
【図2】マスク寸法に対する素子のパターン寸法比を示
す図。
す図。
【図3】ウェハー面内におけるパターン寸法のばらつき
を示す図。
を示す図。
【図4】従来の半導体装置の製造方法の一例を説明する
ための工程順に示した図。
ための工程順に示した図。
1 半導体基板 2 絶縁膜 3 ポリシリコン膜 4 フォトレジスト膜 5 レジスト残留物 6 Heプラズマ
Claims (1)
- 【請求項1】 半導体基板上に形成した導電膜上にレジ
スト膜を塗布して露光・現像する工程と、前記レジスト
膜に生じたレジスト残留物に平行平板型プラズマ処理装
置でHeガスを用い発生させたプラズマを照射して前記
レジスト残留物を除去する工程と、前記レジスト膜をマ
スクとして前記導電膜をドライエッチングしパターニン
グする工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7032162A JP2639372B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置の製造方法 |
US08/596,747 US5679499A (en) | 1995-02-21 | 1996-02-05 | Method for forming photo mask for use in fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7032162A JP2639372B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08227873A true JPH08227873A (ja) | 1996-09-03 |
JP2639372B2 JP2639372B2 (ja) | 1997-08-13 |
Family
ID=12351251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7032162A Expired - Fee Related JP2639372B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5679499A (ja) |
JP (1) | JP2639372B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030096669A (ko) * | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 반도체 메모리 장치의 게이트 제조방법 |
KR100695438B1 (ko) * | 2006-04-28 | 2007-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US8318412B2 (en) | 2009-12-31 | 2012-11-27 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260383A (ja) * | 1996-03-22 | 1997-10-03 | Sony Corp | 半導体装置の製造方法 |
KR100239719B1 (ko) * | 1997-01-07 | 2000-01-15 | 김영환 | 반도체 소자의 제조를 위한 유기막의 식각 방법 |
IT1301840B1 (it) * | 1998-06-30 | 2000-07-07 | Stmicroelettronica S R L | Metodo per incrementare la seletttvita' tra un film di materialefotosensibile ed uno strato da sottoporre ed incisione in processi |
US7776494B2 (en) * | 2006-12-28 | 2010-08-17 | Global Foundries Inc. | Lithographic mask and methods for fabricating a semiconductor device |
US20090291562A1 (en) * | 2008-05-20 | 2009-11-26 | Lam Research Corporation | Helium descumming |
CN107993924B (zh) * | 2017-11-23 | 2019-11-19 | 上海华力微电子有限公司 | 去除光刻胶显影后残留缺陷的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6191922A (ja) * | 1984-10-12 | 1986-05-10 | Nec Corp | デスカム方法 |
JPS61128524A (ja) * | 1984-11-27 | 1986-06-16 | Mitsubishi Electric Corp | 微細パタ−ン形成方法 |
US5401613A (en) * | 1990-12-13 | 1995-03-28 | Brewer Science | Method of manufacturing microelectronic devices having multifunctional photolithographic layers |
DE69218820T2 (de) * | 1991-03-07 | 1997-10-02 | Minnesota Mining & Mfg | Polymer mit vernetztem Flächengebiet |
US5431774A (en) * | 1993-11-30 | 1995-07-11 | Texas Instruments Incorporated | Copper etching |
-
1995
- 1995-02-21 JP JP7032162A patent/JP2639372B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-05 US US08/596,747 patent/US5679499A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030096669A (ko) * | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 반도체 메모리 장치의 게이트 제조방법 |
KR100695438B1 (ko) * | 2006-04-28 | 2007-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US8318412B2 (en) | 2009-12-31 | 2012-11-27 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US5679499A (en) | 1997-10-21 |
JP2639372B2 (ja) | 1997-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6416933B1 (en) | Method to produce small space pattern using plasma polymerization layer | |
US9760008B2 (en) | Direct current superposition freeze | |
JPH05241348A (ja) | パタン形成方法 | |
JPS61194834A (ja) | ポリシリコンのエツチング方法 | |
JP2639372B2 (ja) | 半導体装置の製造方法 | |
JPH10172960A (ja) | アッシング方法 | |
US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
JP2531608B2 (ja) | 半導体装置の製造方法 | |
JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
KR20030000475A (ko) | 패턴 형성 방법 | |
JP3113040B2 (ja) | 半導体装置の製造方法 | |
KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
JPH05303210A (ja) | パターン形成方法 | |
JPH03108330A (ja) | 半導体装置の製造方法 | |
US6541387B1 (en) | Process for implementation of a hardmask | |
JPH10153867A (ja) | パターン形成方法および装置ならびに半導体集積回路の製造方法、フォトマスクの製造方法 | |
KR100192932B1 (ko) | 반도체소자의 형성방법 | |
JP2798944B2 (ja) | 薄膜形成方法 | |
KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
JPS6054775B2 (ja) | ドライ現像方法 | |
JPS5950053B2 (ja) | 写真蝕刻方法 | |
JPS6354726A (ja) | レジスト膜のエツチング方法 | |
JP2002351092A (ja) | エッチング方法 | |
JPH05142788A (ja) | レジストパターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970325 |
|
LAPS | Cancellation because of no payment of annual fees |