JPH05142788A - レジストパターンの形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 サイドエッチを防止して微細なレジストパタ
ーンを形成することができる方法を提供する。 【構成】 基板１上にレジスト層２を形成した後、レジ
スト層２にパターンを焼き付ける。次に、レジスト層２
において焼き付けられた領域５のシリル化を行なうた
め、レジスト層をシリル化剤にさらす。シリル化の後、
レジスト層を未現像の部分が残るよう途中まで現像す
る。焼き付けられた領域において現像により表出された
部分のシリル化を行なう。ついで、未現像の部分を除去
してレジストパターンを最終的に得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路の製造におい
て、レジストパターンを形成する方法に関し、特に、シ
リル化を用いてより微細なレジストパターンを形成する
方法に関する。

【０００２】

【従来の技術】今日、情報・通信機器はもとより、多く
の産業用機器において、トランジスタ、抵抗およびコン
デンサなどが１つのチップ上に作り込まれた集積回路
（ＩＣ）が使用されている。このＩＣは、あらゆる産業
用機器において、それらをインテリジェント化および精
密化してきた。そして、ＩＣは、さらにその集積度が高
められ、ＬＳＩ、ＶＬＳＩ、ＵＬＳＩへと発達してきて
いる。

【０００３】このＩＣについて、１９７０年頃数ｍｍ角
のチップ上には数千個のトランジスタが集積されていた
が、今日では、チップ上に数百万個以上のトランジスタ
が集積されるまでになっている。その間、ＩＣ内に形成
される配線の幅も、１０μｍ程度から１μｍ以下にまで
細くされてきている。

【０００４】ＩＣ内に作り込まれる素子を微細化し、か
つより高い密度で集積していくことは、多くの利点を生
む。素子のサイズを小さくすれば、ＩＣを小型にし、か
つ軽量にすることができ、その製造コストも低減させる
ことができる。

【０００５】また、より多数の素子を一体化することに
より、はんだ付などによる接続をより多く省略すること
ができるため、ＩＣの信頼性は向上する。

【０００６】加えて、集積度を高めることによって、素
子間をつなぐ配線の長さが短くなれば、ＩＣの信号処理
に要する時間は急速に短縮され、それにともなって消費
電力も低減される。たとえば、ＭＯＳ集積回路の場合、
スケーリング則が成立する範囲内では、素子の寸法を１
／ｋにすると、遅延時間は１／ｋになり、消費電力は素
子あたり１／ｋ² にまで減少される。

【０００７】ＩＣの集積度を高めるため１チップ内の素
子数を増加させることは、ウエハ上に微細な構造物を多
数形成できる技術に負っている。この技術において、ウ
エハ上にレジストを塗布した後、塗布されたレジストを
所望の形状に加工するプロセスは、微細な構造物を形成
するための鍵となるものである。

【０００８】このプロセスは、超ＬＳＩを完成させるま
でに多い場合で１０数回必要である。たとえば、シリコ
ン基板上にトランジスタを形成させるにあたり、ソース
部とドレイン部はレジストを用いて図５に示される工程
を経て形成される。

【０００９】図５を参照して、まず、その表面に酸化膜
５８が形成されたシリコン基板５１が準備される（図５
（ａ））。次に、酸化膜５８上にフォトレジスト膜５２
が塗布される（図５（ｂ））。続いて、フォトレジスト
膜５２の上方にフォトマスク５３が設けられ、フォトマ
スク５３を介して紫外線５４がフォトレジスト膜上に照
射される（図５（ｃ））。現像およびベーキングの後、
所定の形状にされたレジストパターン５２′が得られる
（図５（ｄ））。

【００１０】次に、エッチングが行なわれ、酸化膜にお
いてレジストパターン５２′で覆われていない部分だけ
が除去される（図５（ｅ））。プラズマアッシングによ
りレジストパターンを除去した後、シリコン基板で表出
された部分に不純物が拡散され、ソース部５９およびド
レイン部６０が形成される（図５（ｆ））。

【００１１】また、基板上に配線を形成するため、たと
えば図６に示すような工程が取られる。図６を参照し
て、まず、基板６１上にアルミニウム層７０が蒸着され
る（図６（ａ））。次に、図６（ｂ）に示すように、ア
ルミニウム層７０上にレジスト膜６２が形成された後、
フォトマスク６３を介して紫外線６４がレジスト膜６２
上に照射される（図６（ｃ））。次に、現像およびベー
キングが行なわれ、レジストパターン６２′が得られる
（図６（ｄ））。

【００１２】エッチングにより露出されたアルミニウム
層だけが除去された後、プラズマアッシングによりレジ
ストパターンが除去されると、所望の形状にされた配線
層７０′が得られる（図６（ｅ））。

【００１３】以上に示したプロセスにおいて、形成され
るべき素子の大きさおよび配線層の幅は、レジストパタ
ーンのサイズに依存することが明らかである。より小さ
な素子およびより幅の狭い配線層を形成させるには、レ
ジスト膜をより微細に加工する必要がある。したがっ
て、レジスト膜の加工技術は、ＩＣの集積度を向上させ
るため特に重要な役割を担っている。

【００１４】より微細なレジストパターンを形成する技
術の１つとして、シリル化およびドライ現像を用いる方
法がある。この方法に関して、最も著名なものの１つ
は、１９８６年にＣｏｏｐｍａｎｓおよびＲｏｌａｎｄ
によって発表されたＤＥＳＩＲＥシステムである（Ｐｒ
ｏｃｅｅｄｉｎｇ ｏｆ ＳＰＩＥ ６３１，３４（１
９８６）。このシステムに関する基本的な工程フローを
図７を参照しながら以下に説明していく。

【００１５】まず、図７（ａ）に示されるように、基板
７１上にレジスト層７２が形成される。レジスト層は製
品名「ＰＬＡＳＭＡＳＫ」でＵＣＢエレクトロニクス
（ベルギー）または日本合成ゴム（株）等により市販さ
れている材料を用いて形成することができる。ＰＬＡＳ
ＭＡＳＫは、ノボラック樹脂およびキノンジアジドを主
成分として含有する。ノボラック樹脂およびキノンジア
ジドは次に示す化学式で表わされる。

【００１６】

【化１】

【００１７】この材料が、たとえばスピナーによって基
板上に塗布された後、プリベークが適当な温度で行なわ
れる。

【００１８】次に、図７（ｂ）に示されるように、波長
２４８ｎｍ〜４３６ｎｍの紫外線７４がマスク７３で被
覆されたレジスト層７２に照射される。

【００１９】露光後、基板は真空チャンバ内に載置さ
れ、かつ約１２０〜２００℃で加熱される。レジスト層
で露光された領域７５は、加熱に対して安定である一
方、露光されなかった領域７７では、加熱により架橋反
応が進行する。

【００２０】その後、適当な温度で真空チャンバ内にＮ
₂ をキャリアガスとしてヘキサメチルジシラザン（ＨＭ
ＤＳ）ガスが導入され、基板上に噴き付けられる。ＨＭ
ＤＳは、レジスト層において露光された部分にのみ選択
的に取込まれる。露光された部分の中で、たとえば図７
（ｃ）に示される黒く塗りつぶされた部分７６において
次式に示すようなシリル化反応が起こる。

【００２１】

【化２】

【００２２】ついで、レジスト層に対し反応性イオンエ
ッチング（ＲＩＥ）を用いてドライ現像が行なわれる。
ＲＩＥではＯ₂ プラズマが用いられる。

【００２３】ドライ現像が開始されると、図７（ｄ）に
示されるように、レジスト層において選択的なシリル化
が行なわれた部分７６でシリコン化合物ＳｉＯ₂ が形成
される。ＳｉＯ₂ が形成された部分はＲＩＥに抵抗する
一方、ＨＭＤＳが取込まれなかった部分は酸化により揮
発させられる物質のみで構成されているため、ＲＩＥに
よってエッチングされる。ドライ現像は、最終的に図７
（ｅ）に示されるように、レジスト層で露光された部分
のみが残ったレジストパターンをもたらす。

【００２４】

【発明が解決しようとする課題】ＤＥＳＩＲＥシステム
は、微細なレジストパターンを形成するために適用され
る。しかしながら、このシステムでは、ＲＩＥにより側
部が削られたレジストパターンが形成されやすかった。
すなわち、図８に示すように、サイドエッチまたはアン
ダーカットのため、胴体がくびれたレジストパターン８
０が形成されやすかった。より微細なレジストパターン
を形成したい場合、このようなくびれた形状のレジスト
パターンは、傾いたり、倒れたりするおそれがあった。

【００２５】このようなＲＩＥによるサイドエッチを多
層レジスト膜系において防止しようとする方法が特開平
２−２４６６１に開示される。この方法を図を参照しな
がら以下に説明する。

【００２６】図９を参照して、まず図９（ａ）に示され
るように、半導体基板９１上に第１のレジスト層９２を
形成する。次に、第１のレジスト層９２上にシリコンを
含有した第２のレジスト層９３を堆積させる（図９
（ｂ））。

【００２７】ついで、第２のレジスト層９３上に第３の
レジスト層９４を形成した後（図９（ｃ））、所定のパ
ターンを有するマスクを介して第３のレジスト層９４を
露光する（図９（ｄ））。第３のレジスト層を現像し
て、レジストパターン９４′を得る（図９（ｅ））。次
に、レジストパターン９４′をマスクとして、第２のレ
ジスト層９３について異方性エッチングを行なう（図９
（ｆ））。

【００２８】次に、第２のレジスト層から形成されたレ
ジストパターン９３′をマスクとし、第１のレジスト層
について異方性エッチングが行なわれる。この異方性エ
ッチングは、第１のレジスト層９２が半分ほど削られた
ら一時的に中断される。このとき、第３の層についての
レジストパターン９４′は除去される（図９（ｇ））。

【００２９】その後、図９（ｈ）に示されるように、エ
ッチングにより新たに形成された第１のレジスト層の面
９５上にシリコンが導入され、シリル化層９６が形成さ
れる。ついで、シリル化層９６の水平面部分が異方性エ
ッチングにより除去される（図９（ｉ））。

【００３０】その後、第１のレジスト層９２について異
方性エッチングが再び行なわれ、半導体基板９１が表出
されるまで続けられる。その結果、図９（ｊ）に示され
るようにパターニングされたレジスト９２′が得られ
る。

【００３１】この方法は、第１のレジスト層の側部にシ
リル化層を形成することによって、第１のレジスト層を
保護し、上述したＤＥＳＩＲＥのように側部のくびれた
レジスト層が形成されるのを防止しようとしている。し
かしながら、この方法は、第１のレジスト層をパターニ
ングするにあたり、さらに２つのレジスト層を形成しな
ければならない。このことは、レジストパターンを形成
するための工程数を多くしている。

【００３２】上述したように、レジストパターンを形成
するためのプロセスは、ＬＳＩの製造において何回も行
なわれるため、１回のプロセスに必要な工程数が多けれ
ば、それだけＬＳＩの製造に要する時間およびコストも
増加する。

【００３３】また、上記方法では、パターニングすべき
第１のレジスト層上に第１のレジスト層よりもかなり薄
い層を堆積させる必要がある。このように薄い層は、塵
に対して影響を受けやすい。塵により層が影響を受けて
所望する形状のレジストパターンが得られないと、ＬＳ
Ｉ製造における歩留りは低減する。

【００３４】さらに、図９（ｈ）から図９（ｉ）に示す
ように、シリル化層の水平面部分を異方性エッチングに
より除去する工程において、エッチングの方向制御が悪
いと、側面に形成されたシリル化層も削られる可能性が
ある。したがって、この方法は、上述したようなサイド
エッチの可能性を残している。

【００３５】

【課題を解決するための手段】この発明の目的は、より
少ない工程数で微細なレジストパターンをサイドエッチ
またはアンダーカットなしに形成することができる方法
を提供することにある。

【００３６】この発明のさらなる目的は、塵に対して影
響を受けにくいプロセスを用いることによって、再現性
よく所望の形状を有する微細なレジストパターンを形成
することができる方法を提供することにある。

【００３７】第１の発明にしたがって、特にネガ型レジ
ストパターンの形成に適用できる方法が提供される。こ
の方法において、レジスト層が形成された後、レジスト
層上の所定の領域は露光される。次に、レジスト層の露
光された領域はシリル化される。続いて、レジスト層の
露光されなかった領域を途中まで除去して露光された領
域の部分を表出させた後、露光された領域の表出された
部分がシリル化される。最後に、露光されなかった領域
の残りの部分が除去され、仕上げられたレジストパター
ンが得られる。

【００３８】レジスト層は、ノボラック樹脂およびキノ
ンジアジドを主成分とする材料から好ましく形成させる
ことができる。レジスト材料は、スピナー等の種々の手
段によって基板に塗布することができる。レジスト層の
プリベークは、層の厚みにしたがって適当な温度および
時間で行なわれる。

【００３９】この方法において、レジスト層の領域を露
光するため、一般にフォトリソグラフィが適用される。
フォトリソグラフィでは、通常の露光装置を用いて、マ
スクを介した紫外線による露光を行なうことができる。
紫外線の波長は、たとえば２４８〜４３６ｎｍの範囲内
とすることができる。

【００４０】露光工程の後、レジスト層の露光された領
域はシリル化される。シリル化は、たとえば、ヘキサメ
チルジシラザン（ＨＭＤＳ）、テトラメチルジシラザン
（ＴＭＤＳ）、または１，２−ジクロロテトラメチルシ
ロキサンにレジスト層をさらすことにより行なうことが
できる。

【００４１】これらの試薬は、キャリアガス（たとえば
Ｎ₂ ）によりレジスト層まで供給することが好ましい。
たとえば、ＨＭＤＳを用いる場合、ＨＭＤＳ溶液にＮ₂
ガスを噴き込むことによって放出される気体をレジスト
層に供給すればよい。

【００４２】シリル化のための処理は、たとえば１６０
℃の温度において３ないし６分間行なうことができる。
レジスト層がノボラック樹脂およびキノンジアジドを含
む材料から形成される場合、シリル化試薬は、レジスト
層の露光された部分にのみ取込まれ、かつノボラック樹
脂と反応して上述した化学式に示されるような有機シリ
コン化合物を形成される。このような選択的シリル化
は、露光によりレジスト層中のキノンジアジドがカルボ
ン酸に変化することに基づく。このようにして、露光さ
れた部分にはシリル化層が形成される。

【００４３】ネガ型の場合、レジスト層の露光されなか
った領域は、反応性イオンエッチング（ＲＩＥ）により
好ましく除去することができる。一方、露光された領域
はシリル化層によって保護されるので、ＲＩＥによって
除去されない。ＲＩＥには、たとえば、Ｏ₂ プラズマを
適用することができる。

【００４４】露光されなかった領域の最初の除去におい
てエッチングを中断する時期は、たとえば、レジスト層
が全体の約１／３〜１／２の厚さだけ除かれた時とする
ことができるが、特に限定されるものではない。この時
期は、レジスト層の厚みよって異なってくる。この工程
によって、露光された領域のみが部分的に表出される。

【００４５】露光された領域の表出された部分は、さら
にシリル化される。シリル化は上述した方法にしたがっ
て行なうことができる。露光された領域には、選択的に
シリル化材が取込まれ、表出された部分にシリル化層が
形成される。

【００４６】最後に、露光されなかった領域の残りが除
去されると、所望する形状のレジストパターンを得るこ
とができる。除去工程には、ＲＩＥを好ましく用いるこ
とができる。エッチングガスには、たとえばＯ₂ プラズ
マが適用される。

【００４７】最終的な除去工程において、露光された領
域の表出された部分に形成されるシリル化層が、サイド
エッチを抑制する役割を果たしている。表出された部分
は、全面的にシリル化層で保護されているので、ＲＩＥ
により浸蝕されない。さらに、シリル化層で保護された
部分をマスクとして露光されなかった部分のエッチング
が進むので、エッチングによりさらに表出された部分
は、望ましい形状を有する。

【００４８】また、第１の発明にしたがって、特にパタ
ーニングを厳密に制御するための方法が提供される。こ
の方法では、レジスト層の露光されなかった領域を途中
まで除去した後、表出された部分をシリル化するステッ
プが、２回以上行なわれる。このステップの繰返し回数
は、必要に応じて決定すればよい。たとえば、この回数
はレジスト層が厚くなるにしたがって増加させることが
できる。

【００４９】この方法は、レジスト層の部分的な除去−
シリル化のステップを増やすことで、エッチングに対す
る保護をより強めたことを特徴としている。厚いレジス
トパターンを形成したい場合、この方法は特に効果的で
ある。また、この方法において、レジスト層の形成、シ
リル化およびレジスト層の除去は、上述した第１の発明
と同様の方法を適用することができる。

【００５０】第２の発明にしたがって、特にポジ型レジ
ストパターンの形成に適した方法が提供される。この方
法において、レジスト層が形成された後、レジスト層上
の所定の領域は露光される。次に、レジスト層の露光さ
れなかった領域はシリル化される。続いて、レジスト層
の露光された領域を途中まで除去して露光されなかった
領域の部分を表出させた後、露光されなかった領域の表
出された部分がシリル化される。最後に、露光された領
域の残りの部分が除去され、仕上げられたレジストパタ
ーンが得られる。

【００５１】第２の発明において、レジスト層は、ノボ
ラック樹脂、酸発生剤および架橋剤を主成分とする材料
から好ましく形成させることができる。レジスト材料は
スピナー等の種々の手段によって基板に塗布することが
できる。レジスト層の形成におけるプリベークは、層の
厚みにしたがって適当な温度および時間で行なうことが
できる。

【００５２】この方法において、レジスト層の領域を露
光するため、一般に電子ビームリソグラフィが適用でき
る。ノボラック樹脂、酸発生剤および架橋剤から本質的
になる材料を用いた場合、電子ビームが照射された領域
は、酸発生剤から酸を生成させる。露光後のベーキング
は、生成した酸を触媒として、ベース樹脂と架橋剤との
架橋反応を生じさせる。架橋された部分は、次の工程で
供給されるシリル化剤をほとんど取込まない。このよう
にして、露光された領域にはシリル化剤がほとんど拡散
しないので、露光されなかった領域のみが選択的にシリ
ル化されるようになる。

【００５３】シリル化には、たとえば、ヘキサメチルジ
シラザン（ＨＭＤＳ）、テトラメチルジシラザン（ＴＭ
ＤＳ）、または１，２−ジクロロテトラメチルシロキサ
ン等を用いることができる。これらの試薬は、キャリア
ガス（たとえばＮ₂ ）によりレジスト層に供給すること
が好ましい。

【００５４】レジスト材料にノボラック樹脂が含有され
る場合、シリル化試薬はレジスト層の露光されなかった
部分にのみ取込まれ、かつノボラック樹脂と反応して上
述した化学式に示されるような有機シリコン化合物を形
成させる。このようにして露光されなかった部分にシリ
ル化層が形成される。

【００５５】ポジ型の場合、レジスト層の露光された領
域は、ＲＩＥにより除去することができる。一方、露光
されなかった領域は、シリル化層によって保護されるの
で、ＲＩＥによって除去されない。ＲＩＥには、たとえ
ば、Ｏ₂ プラズマを適用することができる。この工程に
よって、露光されなかった領域のみが部分的に表出され
る。

【００５６】露光されなかった領域の表出された部分
は、さらにシリル化される。シリル化は、上記方法と同
様にして行なうことができる。露光されなかった領域に
は、選択的にシリル化剤が取込まれ、表出された部分の
表面にシリル化層が形成される。

【００５７】最後に、露光された領域の残りが除去され
ると、所望する形状のレジストパターンを得ることがで
きる。除去工程にはＲＩＥを好ましく用いることができ
る。エッチングガスには、たとえばＯ₂ プラズマが適用
される。

【００５８】最終的な除去工程において、露光されなか
った領域の露出された部分に形成されるシリル化層が、
サイドエッチを抑制する。また、シリル化層で保護され
た部分をマスクとして、露光された部分のエッチングが
進むので、エッチングにより表出される部分は、望まし
い形状を有する。

【００５９】第２の発明にしたがって、特にパターニン
グを厳密に制御するための方法が提供される。この方法
では、レジスト層の露光された領域を途中まで除去した
後、表出された部分をシリル化するステップが、２回以
上行なわれる。このステップの繰返し回数は、必要に応
じて決定すればよい。たとえば、この回数はレジスト層
が厚くなるにしたがって増加させることができる。

【００６０】この方法は、レジスト層の部分的な除去−
シリル化のステップを増やすことで、エッチングに対す
る保護をより強めたことを特徴としている。厚いレジス
トパターンを形成したい場合、この方法は特に効果的で
ある。また、この方法において、レジスト層の形成、シ
リル化およびレジスト層の除去は、上述した第２の発明
と同様の方法を適用することができる。

【００６１】

【作用】以上説明してきたように、エッチングを中断し
た後、再びシリル化を行なうと、表出された部分の側面
がシリル化される。シリル化された側面は、エッチング
によって浸蝕されない。このようにして、最終的なレジ
ストパターンが得られるまで、表出される側面を保護し
ながらエッチングを行なうので、サイドエッチまたはア
ンダーカットが防止される。

【００６２】

【実施例】以下本発明の第１の実施例を図について説明
する。

【００６３】図１（ａ）を参照して、まず、半導体基板
１上にレジスト層２を形成する。レジスト層の形成に
は、ＵＣＢエレクトロニクス（ベルギー）または日本合
成ゴム（株）から製品名「ＰＬＡＳＭＡＳＫ」として市
販されている材料を用いる。ＰＬＡＳＭＡＳＫの詳細な
組成は明らかでないが、ＰＬＡＳＭＡＳＫはノボラック
樹脂およびキノンジアジドを主成分として含む。

【００６４】この材料は、スピナーを用いて半導体基板
１上に塗布される。塗布後のプリベークは、１２０℃で
９０秒間行なわれる。得られるレジスト層２の厚さは、
１．２〜１．５μｍである。

【００６５】次に、フォトマスク３をレジスト層２上に
設け、紫外線４を照射する（図１（ｂ））。紫外線とし
て５００ｍＷ前後のｇ線または２００ｍＷ前後のｉ線を
用いる。フォトマスクにしたがう所定のパターンが、露
光によってレジスト層に焼き付けられる。図１（ｂ）に
おいて露光された領域５には、斜線が描かれている。

【００６６】ついで、シリル化処理を行なうため、基板
は図２に示される装置に移される。図２を参照して、レ
ジスト層が形成された基板２０は、真空チャンバ２７内
に設けられた加熱板２４に載置される。真空チャンバ２
７内は、排気される。基板２０の上方にはガスノズル２
１が設けられている。ヒータ２６により加熱されたシリ
ル化剤の溶液２５にＮ₂ ガスをバブリングしてできたガ
スが、ガスノズル２１より基板２０に噴き付けられる。
シリル化剤はＨＭＤＳである。

【００６７】以下にシリル化の一具体例を示す。まず、
排気された真空チャンバ２７内で基板２０は、加熱板２
４により１６０℃で３分間保持される。次に、ヒータ２
６により５０℃に保持されたシリル化剤２５にＮ₂ をバ
ブリングして、ノズル２１からシリル化剤を真空チャン
バ２７内に導入する。そして、１６０℃で４分間基板は
ＨＭＤＳの蒸気にさらされる。その結果、図１（ｃ）に
示されるように露光された領域で表面の部分がシリル化
される。図において、シリル化された部分６は黒く塗り
つぶされている。

【００６８】次に、基板はドライ現像のための装置に移
される。ドライ現像のための装置として、平行平板型の
反応性イオンエッチング装置が適用される。ドライ現像
はＲＩＥによって行なわれる。

【００６９】エッチングのため、酸素が流速７０ｓｃｃ
ｍで供給される。ガスの圧力は、４ｍｍＴｏｒｒに調節
される。ＲＩＥのためのバンドマグネトロンエッチャー
に印加される電圧は７９Ｖである。ドライ現像は約１分
間行なわれた後中断される。エッチングの後、図１
（ｄ）に示されるように、基板１上には未現像の部分７
が残される一方、露光された領域５が表出してくる。

【００７０】ドライ現像を中断した後、再び基板をシリ
ル化装置に収容する。シリル化は、上述と同様の手順お
よび条件によって行なう。結果として、図１（ｅ）に示
されるように、現像により表出された部分の側面６´が
新たにシリル化される。図において新たにシリル化され
た部分６´は黒く塗りつぶされている。

【００７１】シリル化の後、基板は再びＲＩＥ装置に移
され、Ｏ₂ プラズマを用いてエッチングされる。エッチ
ングのための条件（流速、圧力および電圧）は上述と同
様である。エッチングは、半導体基板が表出されるまで
続けられる。約２分間のエッチングにより、最終的なレ
ジストパターンが得られる。

【００７２】この最終現像工程において、表出された部
分の側面にシリル化層が形成されているため、この側面
がＲＩＥによって削られていくことが阻止される。この
ため、従来のＤＥＳＩＲＥシステムにおいて問題となっ
たようなくびれたレジストパターンは形成されなくな
る。得られたレジストパターンは、図に示すように側面
が削られていない。

【００７３】また、複層システムを用いる従来の技術
は、レジストパターンを形成するために約１０工程を要
する一方、以上に示してきた本発明の具体例は約６工程
しか要さない。このように、本発明は、より少ない工程
数でレジストパターンをサイドエッチまたはアンダーカ
ットなしに形成することができる。また、上記実施例
は、従来技術において行なわれるシリル化層のうち不必
要な部分を除去する工程を必要としない。したがって、
本発明は、従来法において可能性のあったサイドエッチ
をも回避している。本発明は、従来よりも、再現性よく
所望の形状を有する微細なレジストパターンを形成する
ことができる。

【００７４】以下本発明にしたがう第２の実施例を図に
ついて説明する。図３（ａ）から図３（ｅ）にまで示さ
れるように、半導体基板１上にレジスト層２が形成され
た後、第１の実施例と同様の工程を経て、現像により表
出させられた部分の側面がシリル化される。

【００７５】シリル化の後、基板は再びＲＩＥ装置に移
され、Ｏ₂ プラズマを用いてエッチングされる。エッチ
ングのための条件（流速、圧力および電圧）は第１の実
施例と同様である。しかしながら、エッチングは、半導
体基板が表出される前に途中でやめられる（図３
（ｆ））。

【００７６】エッチングを中断した後、基板は再びシリ
ル化装置に収容される。シリル化は、上述と同様の手順
および条件によって行なわれる。その結果、図３（ｇ）
に示されるように、現像により表出させられた領域の側
面に、シリル化層２６がさらに形成される。以上に示す
ように、第２の実施例では３回シリル化工程が行なわれ
る。

【００７７】シリル化の後、基板は再びＲＩＥ装置に移
され、Ｏ₂ プラズマを用いてエッチングされる。エッチ
ングは、半導体基板が表出されるまで続けられる。この
ようにして、最終的なレジストパターンが得られる（図
３（ｈ））。

【００７８】第２の実施例では、エッチング−シリル化
ステップを２回行なったが、このステップはさらに繰返
すことができる。繰返しの回数は、レジスト層の厚さな
どの条件に応じて任意に決めることができる。

【００７９】以下本発明にしたがう第３の実施例を図に
ついて説明する。第３の実施例は、ポジ型のレジストパ
ターンを形成するための一具体例である。

【００８０】図４（ａ）を参照して、まず、半導体基板
１１上にレジスト層１２が形成される。レジスト層の形
成には、シプレー社から製品名「ＳＡＬ６０１−ＥＲ
７」として市販されている材料が用いられる。この材料
は、ノボラック樹脂、酸発生剤および架橋剤を主成分と
して含む。次に、図４（ｂ）に示されるように、レジス
ト層１２について電子ビームリソグラフィが行なわれ
る。電子ビームが照射された領域１２′では、酸発生剤
から酸が生成される。領域１２′では、露光後のベーキ
ングにより、生成した酸を触媒としたベース樹脂と架橋
材との架橋反応が生じる。

【００８１】次に、第１の実施例と同様にして、シリル
化が行なわれる。電子ビームの照射によって架橋された
部分は、シリル化剤をほとんど取込まないため、図４
（ｃ）に示されるように露光されなかった領域のみが選
択的にシリル化される。図においてシリル化された部分
１６は黒く塗りつぶされている。

【００８２】次に、基板はドライ現像のための装置に移
される。ドライ現像は第１の実施例と同様にＲＩＥを用
いて行なわれる。ドライ現像は、露光された領域１２´
が約半分だけ除去されたら停止される。結果として、図
４（ｄ）に示されるように、露光されなかった領域の部
分が表出される。

【００８３】ＲＩＥを中断した後、基板は再びシリル化
装置に収容される。シリル化は第１の実施例と同様の手
順および条件によって行なわれる。このようにして、エ
ッチングにより表出させられた部分の側面にシリル化層
１６´が新たに形成される（図４（ｅ））。

【００８４】次に、基板は再びＲＩＥ装置に移され、Ｏ
₂ プラズマを用いてエッチングされる。エッチングは、
半導体基板が表出されるまで続けられる。結果として、
図４（ｆ）に示すように、露光された部分が除去され
て、所望の形状を有するレジストパターンが形成され
る。第３の実施例においても、サイドエッチはシリル化
層により阻止される。したがって、ポジ型のレジストを
用いても、ネガ型のレジストと同様に微細なレジストパ
ターンを再現性よく形成することができる。

【００８５】加えて、第３の実施例ではエッチング−シ
リル化ステップを１度しか行なわなかったが、このステ
ップは複数回繰返すことができる。すなわち、第２の実
施例と同様、シリル化工程の後、再び現像を行なって中
断し、再びシリル化を行なうことができる。繰返しの回
数は、レジスト層の厚さなどの条件に応じて任意に決め
ることができる。

【００８６】

【発明の効果】以上説明してきたように、この発明は、
単一のレジスト層を形成する単層システムにおいて、サ
イドエッチを防止して微細なレジストパターンを形成す
る方法を提供する。本発明は、従来の複層システムで必
要であったような複数のレジスト層を重ねる工程および
シリル化層のうち不必要な部分を除去する工程を必要と
しない。

【００８７】このことは、従来よりも少ない工程で微細
なレジストパターンを形成できるだけでなく、従来の方
法において可能性のあったサイドエッチをも回避する。

【００８８】以上のことから、本発明は、特に１．０μ
ｍ以下のライン＆スペースを有するレジストパターンを
形成するために適用できる。

【図面の簡単な説明】

【図１】この発明にしたがう第１の実施例において、各
工程で形成されたレジスト層の状態を示す模式図であ
る。

【図２】この発明にしたがって、レジスト層をシリル化
するために用いられる装置の一具体例を示す模式図であ
る。

【図３】この発明にしたがう第２の実施例において、各
工程で形成されたレジスト層の状態を示す模式図であ
る。

【図４】この発明にしたがう第３の実施例において、各
工程で形成されたレジスト層の状態を示す模式図であ
る。

【図５】レジストパターンを用いてトランジスタのソー
ス部とドレイン部を形成する工程を示す模式図である。

【図６】レジストパターンを用いて基板上に配線層を形
成するための工程を示す模式図である。

【図７】従来のＤＥＳＩＲＥ法の各工程を示す模式図で
ある。

【図８】ＤＥＳＩＲＥ法において、サイドエッチが生じ
た状態を示す模式図である。

【図９】サイドエッチを防止するため改良された従来の
方法について各工程を説明するための模式図である。

【符号の説明】

１、１１ 半導体基板 ２、１２ レジスト層 ６、６´ シリル化された部分 １６´、２６ シリル化層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 レジスト層を形成するステップと、 前記レジスト層上の領域を露光するステップと、 前記レジスト層の露光された領域をシリル化するステッ
   プと、 前記レジスト層の露光されなかった領域を途中まで除去
   して、露光された領域の部分を表出させるステップと、 前記露光された領域の表出された部分をシリル化するス
   テップと、 前記露光されなかった領域の残りの部分を除去してレジ
   ストパターンを得る工程とを備える、レジストパターン
   の形成方法。
2. 【請求項２】 前記レジスト層の露光されなかった領域
   を途中まで除去して露光された領域の部分を表出させた
   後、前記露光された領域の表出された部分をシリル化す
   るステップが２回以上繰返される、請求項１に記載のレ
   ジストパターンの形成方法。
3. 【請求項３】 レジスト層を形成するステップと、 前記レジスト層上の領域を露光するステップと、 前記レジスト層の露光されなかった領域をシリル化する
   ステップと、 前記レジスト層の露光された領域を途中まで除去して、
   露光されなかった領域の部分を表出させるステップと、 前記露光されなかった領域の表出された部分をシリル化
   するステップと、 前記露光された領域の残りの部分を除去してレジストパ
   ターンを得るステップとを備える、レジストパターンの
   形成方法。
4. 【請求項４】 前記レジスト層の露光された領域を途中
   まで除去して露光されなかった領域の部分を表出させた
   後、前記露光されなかった領域の表出された部分をシリ
   ル化するステップが２回以上繰返される、請求項３に記
   載のレジストパターンの形成方法。