JPH08222688A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH08222688A
JPH08222688A JP2413695A JP2413695A JPH08222688A JP H08222688 A JPH08222688 A JP H08222688A JP 2413695 A JP2413695 A JP 2413695A JP 2413695 A JP2413695 A JP 2413695A JP H08222688 A JPH08222688 A JP H08222688A
Authority
JP
Japan
Prior art keywords
bare chip
integrated circuit
hybrid integrated
circuit device
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2413695A
Other languages
English (en)
Inventor
Yasushige Hashimoto
安成 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2413695A priority Critical patent/JPH08222688A/ja
Publication of JPH08222688A publication Critical patent/JPH08222688A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ベアチップを搭載した混成集積回路装置に関
するもので、小型で電気的特性の優れたものを提供する
ことを目的とする。 【構成】 基板１１の表面に設けた導電パターン１２上
の第１のベアチップ１３の上面に第２のベアチップ１５
を設け、第２のベアチップ１５の端子１５ａと導電パタ
ーン１２とを導電性ワイヤー１６にて電気的に接続する
ことにより、小型で電気的特性の優れた混成集積回路装
置を提供できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ベアチップを搭載した
混成集積回路装置に関するものである。
【０００２】
【従来の技術】近年、混成集積回路装置は、小型化のた
め、ベアチップを重ねて搭載するものが増えてきてい
る。
【０００３】以下に、従来の混成集積回路装置につい
て、図面を参照しながら説明する。図３は、従来の混成
集積回路の斜視図である。図３において、１は表面に導
体パターン２を有する絶縁基板である。３は下面に端子
（図示せず）を有するフリップチップからなる第１のベ
アチップで、絶縁基板１の導体パターン２上に半田４を
介して第１のベアチップ３と電気的に接続されている。
５は上面に端子５ａを有する第２のベアチップで、導電
性ワイヤー６を用いて第２のベアチップ５の端子５ａと
ワイヤーボンディングにて電気的に接続して、従来の混
成集積回路装置を構成していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、並列して第１のベアチップ３と第２のベ
アチップ５とを絶縁基板１上の導電パターン２と電気的
に接続しているため、絶縁基板１の実装面積が広くなる
とともに、絶縁基板１の上面のパターン設計における自
由度が制限されるという課題を有していた。
【０００５】本発明は上記従来の課題を解決するもの
で、小型で電気的な特性に優れた混成集積回路装置を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、表面に導体パターンを有する基板と、下
面に端子を有し前記導体パターンと電気的に接続する第
１のベアチップと、この第１のベアチップ上に固着され
るとともに上面に端子を有する第２のベアチップと、こ
の第２のベアチップの端子と前記導体パターンとを導電
性ワイヤーにて電気的に接続してなる構成を有したもの
である。
【０００７】
【作用】この構成によって、第１ベアチップ上に第２ベ
アチップを搭載することにより、基板の実装面積が小さ
くなり、２つのベアチップ間の接続距離も短くすること
ができる。
【０００８】
【実施例】以下に本発明の一実施例における混成集積回
路装置について、図面を参照しながら説明する。
【０００９】図１は本発明の一実施例における混成集積
回路装置の斜視図、図２は同側断面図である。図におい
て、１１はアルミナ等の絶縁性を有する基板である。１
２は基板１１の表面に、銀、パラジウム、銀−パラジウ
ム等の導電性材料を印刷工法により設けられた導体パタ
ーンである。１３は下面に端子（図示せず）を有するフ
リップチップからなる第１のベアチップで、基板１１の
表面に設けられた導体パターン１２と第１のベアチップ
１３の端子とを半田１４を介して電気的に接続されてい
る。１５は上面に端子１５ａを有する第２のベアチップ
で、第１のベアチップ１３の端子を有する面と対向する
面（上面）と第２のベアチップ１５の端子を有する面と
対向する面（下面）とを接着剤等で固着するとともに、
第２のベアチップ１５の端子１５ａと基板１１の表面に
設けられた導電パターン１２とは金等の導電性を有する
導電性ワイヤー１６により電気的に接続して混成集積回
路装置を構成したものである。
【００１０】
【発明の効果】以上のように本発明は、第１，第２のベ
アチップを積層構造で実装するので、ベアチップ搭載面
積を、従来のワイヤーボンディング工法で搭載されてい
るベアチップ１つ分の面積で２つのベアチップの搭載が
可能になるとともに、２つのベアチップ間の電気的接続
距離が、横に並んでいるのに比べ短くでき、２つのベア
チップのそれぞれの底面を電気的に直接接続することが
可能になるため、電気的動作の連携がとれ、動作の安定
が図れた混成集積回路装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例における混成集積回路装置の
斜視図
【図２】同断面図
【図３】従来の混成集積回路装置の斜視図
【符号の説明】
１１ 絶縁基板 １２ 導体パターン １３ 第１ベアチップ １４ 半田 １５ 第２ベアチップ １６ 導電性ワイヤー

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 表面に導体パターンを有する基板と、下
    面に端子を有し前記導体パターンと電気的に接続する第
    １のベアチップと、この第１のベアチップ上に固着され
    るとともに上面に端子を有する第２のベアチップと、こ
    の第２のベアチップの端子と前記導体パターンとを導電
    性ワイヤーにて電気的に接続してなる混成集積回路装
    置。
JP2413695A 1995-02-13 1995-02-13 混成集積回路装置 Pending JPH08222688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2413695A JPH08222688A (ja) 1995-02-13 1995-02-13 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2413695A JPH08222688A (ja) 1995-02-13 1995-02-13 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH08222688A true JPH08222688A (ja) 1996-08-30

Family

ID=12129910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2413695A Pending JPH08222688A (ja) 1995-02-13 1995-02-13 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH08222688A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JP2001223323A (ja) 半導体装置
JP2000208698A5 (ja)
JPH03169062A (ja) 半導体装置
JPH07123149B2 (ja) 半導体パッケージ
JPH064595Y2 (ja) ハイブリッドｉｃ
JP3660663B2 (ja) チップパッケージの製造方法
JPH0730059A (ja) マルチチップモジュール
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
JPH0645504A (ja) 半導体装置
JPH08222688A (ja) 混成集積回路装置
JP3942495B2 (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH06216526A (ja) 薄膜多層配線基板
JP2587722Y2 (ja) 半導体装置
JPS6130286Y2 (ja)
JPH0119395Y2 (ja)
JPH09148371A (ja) 半導体モジュールの構造とその取り付け方法
JPH04267361A (ja) リードレスチップキャリア
JPH04137739A (ja) 混成集積回路
JPH0670243U (ja) 回路基板装置
JPS59193054A (ja) 半導体装置
JP2743524B2 (ja) 混成集積回路装置