JPH0821624B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0821624B2 JPH0821624B2 JP61239713A JP23971386A JPH0821624B2 JP H0821624 B2 JPH0821624 B2 JP H0821624B2 JP 61239713 A JP61239713 A JP 61239713A JP 23971386 A JP23971386 A JP 23971386A JP H0821624 B2 JPH0821624 B2 JP H0821624B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- resistor
- conductor layer
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し特に高精度特性を得るため
の半導体装置に関する。
の半導体装置に関する。
従来この種の半導体装置は特性を合わせこむために短
絡する素子としてダイオード、トランジスタ抵抗を有し
ている。一般に第2図に示す様に必要に応じて素子(こ
こではダイオードを用いている)両端に強電力を印加し
素子を破壊することで素子を短絡し抵抗値の微調整が可
能となり高精度特性を得ている。
絡する素子としてダイオード、トランジスタ抵抗を有し
ている。一般に第2図に示す様に必要に応じて素子(こ
こではダイオードを用いている)両端に強電力を印加し
素子を破壊することで素子を短絡し抵抗値の微調整が可
能となり高精度特性を得ている。
上述した従来の半導体装置は、特性を合わせるために
短絡する素子を他の素子と同様に拡散して設けるためチ
ップが大きくなる。またその素子を短絡するためには強
電力を印加せねばならずこのエネルギーによる影響とし
て、半導体装置の特性の劣化、信頼度の低下がおこる可
能性などの欠点がある。
短絡する素子を他の素子と同様に拡散して設けるためチ
ップが大きくなる。またその素子を短絡するためには強
電力を印加せねばならずこのエネルギーによる影響とし
て、半導体装置の特性の劣化、信頼度の低下がおこる可
能性などの欠点がある。
本発明は、両端が配線層に接続された抵抗を有する半
導体装置において、抵抗の一部に一端が接続された第1
の導体層と、抵抗の他部に一端が接続された第2の導体
層とを設け、第1の導体層と第2の導体層とを抵抗から
引き出し、かつ互いに重なり合う部分に絶縁膜を介在せ
しめた領域を含むことをで、絶縁膜を破壊し短絡するこ
とで抵抗の値を合わせ込むことが可能となる。
導体装置において、抵抗の一部に一端が接続された第1
の導体層と、抵抗の他部に一端が接続された第2の導体
層とを設け、第1の導体層と第2の導体層とを抵抗から
引き出し、かつ互いに重なり合う部分に絶縁膜を介在せ
しめた領域を含むことをで、絶縁膜を破壊し短絡するこ
とで抵抗の値を合わせ込むことが可能となる。
次に本発明について図面を参照して説明する。
第1図aは本発明の一実施例の半導体装置の正面図で
ある。抵抗1の微調整を行うために抵抗1に数ケ所のコ
ンタクト部6を設け第1図aに示す通り各コンタクト部
6にAl配線2、ポリシリ配線3を施している。ここでAl
配線2とポリシリ配線3の接する箇所の断面X-X′図を
第1図bに示す。Al配線2とポリシリ配線3との間にポ
リシリ酸化膜4があり、Al配線2とポリシリ配線3の重
なった部分がコンデンサ構造を持った特性を合わせるた
めに短絡する為の素子となる。
ある。抵抗1の微調整を行うために抵抗1に数ケ所のコ
ンタクト部6を設け第1図aに示す通り各コンタクト部
6にAl配線2、ポリシリ配線3を施している。ここでAl
配線2とポリシリ配線3の接する箇所の断面X-X′図を
第1図bに示す。Al配線2とポリシリ配線3との間にポ
リシリ酸化膜4があり、Al配線2とポリシリ配線3の重
なった部分がコンデンサ構造を持った特性を合わせるた
めに短絡する為の素子となる。
このAl配線2とポリシリ配線3との間に必要に応じて
電圧を印加してポリシリ酸化膜4を破壊しAl配線2とポ
リシリ配線3を短絡させ抵抗1の抵抗値を微調整するこ
とができる。
電圧を印加してポリシリ酸化膜4を破壊しAl配線2とポ
リシリ配線3を短絡させ抵抗1の抵抗値を微調整するこ
とができる。
以上説明したように本発明は、チップ上層の導電体配
線を利用した導電体配線、薄膜の絶縁膜、導電体配線の
三層からなるコンデンサ構造の特性を合わせこむために
短絡する素子とすることにより自在にこの素子をチップ
面積を大きくすることなく設けることができ、また薄膜
の絶縁膜の厚さをコントロールすることで短絡するため
にこの素子に印加する電圧もコントロールでき低エネル
ギーで短絡することが可能となり半導体装置の特性、信
頼度に及ぼす影響も少なくなる。
線を利用した導電体配線、薄膜の絶縁膜、導電体配線の
三層からなるコンデンサ構造の特性を合わせこむために
短絡する素子とすることにより自在にこの素子をチップ
面積を大きくすることなく設けることができ、また薄膜
の絶縁膜の厚さをコントロールすることで短絡するため
にこの素子に印加する電圧もコントロールでき低エネル
ギーで短絡することが可能となり半導体装置の特性、信
頼度に及ぼす影響も少なくなる。
第1図(a)は本発明の一実施例の半導体装置の正面
図、第1図(b)は、第1図(a)X-X′線の断面図、
第2図は従来の半導体装置の正面図である。 1……抵抗、2……Al配線、3……ポリシリ配線、4…
…ポリシリ酸化膜、5……ダイオード、6……コンタク
ト部。
図、第1図(b)は、第1図(a)X-X′線の断面図、
第2図は従来の半導体装置の正面図である。 1……抵抗、2……Al配線、3……ポリシリ配線、4…
…ポリシリ酸化膜、5……ダイオード、6……コンタク
ト部。
Claims (1)
- 【請求項1】両端が配線層に接続された抵抗を有する半
導体装置において、 前記抵抗の一部に一端が接続された第1の導体層と、前
記抵抗の他部に一端が接続された第2の導体層とを設
け、前記第1の導体層と前記第2の導体層とを前記抵抗
から引き出し、かつ互いに重なり合う部分に絶縁膜を介
在せしめた領域を含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61239713A JPH0821624B2 (ja) | 1986-10-07 | 1986-10-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61239713A JPH0821624B2 (ja) | 1986-10-07 | 1986-10-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6393132A JPS6393132A (ja) | 1988-04-23 |
JPH0821624B2 true JPH0821624B2 (ja) | 1996-03-04 |
Family
ID=17048815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61239713A Expired - Lifetime JPH0821624B2 (ja) | 1986-10-07 | 1986-10-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0821624B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2864774B2 (ja) * | 1991-03-26 | 1999-03-08 | 三菱電機株式会社 | 半導体装置の調整方法 |
JP2009248506A (ja) * | 2008-04-09 | 2009-10-29 | Toppan Cosmo Inc | 化粧シート及び化粧材 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0760853B2 (ja) * | 1984-07-18 | 1995-06-28 | テキサス インスツルメンツ インコ−ポレイテツド | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 |
JPS61164248A (ja) * | 1985-01-16 | 1986-07-24 | Nec Corp | 混成集積回路の抵抗調節方法 |
JPS62232957A (ja) * | 1986-04-03 | 1987-10-13 | Seiko Epson Corp | 半導体装置 |
-
1986
- 1986-10-07 JP JP61239713A patent/JPH0821624B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6393132A (ja) | 1988-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
JPH0821624B2 (ja) | 半導体装置 | |
JPS59500073A (ja) | プレ−ナ半導体装置 | |
JPS6155260B2 (ja) | ||
JP2541518B2 (ja) | 半導体集積回路装置 | |
JPS6112392B2 (ja) | ||
US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
JPS64824B2 (ja) | ||
JPH0553072B2 (ja) | ||
JP3204376B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2509300B2 (ja) | 半導体装置の入力回路 | |
JPS6355871B2 (ja) | ||
JP2680869B2 (ja) | 半導体装置 | |
JPS587870A (ja) | 半導体集積回路装置 | |
JPS6260816B2 (ja) | ||
JPS5814561A (ja) | トリミング用受動素子 | |
JP2996346B2 (ja) | Mos集積回路 | |
JPS627160A (ja) | 半導体装置 | |
JPS6342532Y2 (ja) | ||
JP2668542B2 (ja) | 半導体装置 | |
JPH0379873B2 (ja) | ||
JPH04162652A (ja) | 半導体装置 | |
JPS63275158A (ja) | 半導体装置 | |
JPH0566026B2 (ja) | ||
JPH05304249A (ja) | トリミング方法 |