JP2680869B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2680869B2 JP2680869B2 JP33161388A JP33161388A JP2680869B2 JP 2680869 B2 JP2680869 B2 JP 2680869B2 JP 33161388 A JP33161388 A JP 33161388A JP 33161388 A JP33161388 A JP 33161388A JP 2680869 B2 JP2680869 B2 JP 2680869B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- wiring
- connection terminal
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置に関し、特に、外部接続端子（ボ
ンディングパッド）に接続されたMOS容量の構造に関す
る。
ンディングパッド）に接続されたMOS容量の構造に関す
る。
［従来の技術］ 従来、半導体装置では、外部接続端子（ボンディング
パッド）にMOS容量が接続される場合がある。このMOS容
量は、例えば第２図に示されるように、ｎ型半導体基板
８の主面にｐ型拡散層１が設けられ、このｐ型拡散層１
と外部接続端子（不図示）に接続されている配線４とで
薄い絶縁膜２を挟んだ構造を有している。薄い絶縁膜２
の周囲は厚さがより厚い絶縁膜３に連接しており、ま
た、拡散層１には電極５が接続されている。
パッド）にMOS容量が接続される場合がある。このMOS容
量は、例えば第２図に示されるように、ｎ型半導体基板
８の主面にｐ型拡散層１が設けられ、このｐ型拡散層１
と外部接続端子（不図示）に接続されている配線４とで
薄い絶縁膜２を挟んだ構造を有している。薄い絶縁膜２
の周囲は厚さがより厚い絶縁膜３に連接しており、ま
た、拡散層１には電極５が接続されている。
［発明が解決しようとする課題］ 上述した従来の半導体装置は、絶縁膜２の一部６が極
めて薄くなっているため、その上に外部端子に接続され
ている配線４が通過し、その外部端子に静電気が印加さ
れると、絶縁破壊をおこし、外部端子に接続されている
配線とその下の拡散層１がショートする恐れがあるとい
う欠点がある。
めて薄くなっているため、その上に外部端子に接続され
ている配線４が通過し、その外部端子に静電気が印加さ
れると、絶縁破壊をおこし、外部端子に接続されている
配線とその下の拡散層１がショートする恐れがあるとい
う欠点がある。
［課題が解決するための手段］ 半導体基板の一主面に不純物導入領域が設けられ、該
不純物導入領域上に第１の絶縁膜を介して外部接続端子
に接続された配線が設けられ、該第１の絶縁膜には厚さ
がより厚い第２の絶縁膜が連接しており、前記第１の絶
縁膜と第２の絶縁膜との境界部分の少なくとも一部に、
該境界上を覆うように選択的に第３の絶縁膜が形成され
ており、前記外部接続端子に接続されている配線は前記
第３の絶縁膜上を通過している。
不純物導入領域上に第１の絶縁膜を介して外部接続端子
に接続された配線が設けられ、該第１の絶縁膜には厚さ
がより厚い第２の絶縁膜が連接しており、前記第１の絶
縁膜と第２の絶縁膜との境界部分の少なくとも一部に、
該境界上を覆うように選択的に第３の絶縁膜が形成され
ており、前記外部接続端子に接続されている配線は前記
第３の絶縁膜上を通過している。
［作用］ 薄い絶縁膜と厚い絶縁膜との境界上は選択的に形成さ
れた絶縁膜が存在し、充分な厚さが確保されているた
め、静電気が印加された場合でも絶縁破壊が生じない。
れた絶縁膜が存在し、充分な厚さが確保されているた
め、静電気が印加された場合でも絶縁破壊が生じない。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の半導体装置の一実施例の構造を示す
平面図および縦断面図である。
平面図および縦断面図である。
本実施例では、薄い絶縁膜２、と厚い絶縁膜３との境
界部６を覆うように、絶縁膜７が選択的に形成されてお
り、外部接続端子に接続されている金属配線４は、この
絶縁膜７上を通過している。
界部６を覆うように、絶縁膜７が選択的に形成されてお
り、外部接続端子に接続されている金属配線４は、この
絶縁膜７上を通過している。
［発明の効果］ 以上説明したように本発明は、絶縁膜の厚さが極めて
薄くなる部分を選択的に形成した絶縁膜７でカバーする
ことにより、その上を外部端子に接続されている金属配
線４が通過したとき、その外部端子に静電気が印加され
ても絶縁破壊をおこすことがなくなり、信頼性の向上を
図れるという効果がある。
薄くなる部分を選択的に形成した絶縁膜７でカバーする
ことにより、その上を外部端子に接続されている金属配
線４が通過したとき、その外部端子に静電気が印加され
ても絶縁破壊をおこすことがなくなり、信頼性の向上を
図れるという効果がある。
第１図は本発明の半導体装置の構造を示す平面図および
断面図、第２図は従来例の要部断面図である。 １……ｐ型半導体拡散層、 ２……薄い絶縁膜（第１の絶縁膜）、 ３……厚い絶縁膜（第２の絶縁膜）、 ４……外部端子に接続されている金属配線、 ５……金属配線（電極）、 ６……絶縁膜厚さが極薄くなっている境界部分、 ７……選択的に形成した絶縁膜（第３の絶縁膜） ８……ｎ型半導体基板。
断面図、第２図は従来例の要部断面図である。 １……ｐ型半導体拡散層、 ２……薄い絶縁膜（第１の絶縁膜）、 ３……厚い絶縁膜（第２の絶縁膜）、 ４……外部端子に接続されている金属配線、 ５……金属配線（電極）、 ６……絶縁膜厚さが極薄くなっている境界部分、 ７……選択的に形成した絶縁膜（第３の絶縁膜） ８……ｎ型半導体基板。
Claims (1)
- 【請求項１】半導体基板の一主面に不純物導入領域が設
けられ、該不純物導入領域上に第１の絶縁膜を介して外
部接続端子に接続された配線が設けられ、該第１の絶縁
膜には厚さがより厚い第２の絶縁膜が連接しており、前
記第１の絶縁膜と第２の絶縁膜との境界部分の少なくと
も一部に、該境界上を覆うように選択的に第３の絶縁膜
が形成されており、前記外部接続端子に接続されている
配線は前記第３の絶縁膜上を通過している半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33161388A JP2680869B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33161388A JP2680869B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177467A JPH02177467A (ja) | 1990-07-10 |
| JP2680869B2 true JP2680869B2 (ja) | 1997-11-19 |
Family
ID=18245614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33161388A Expired - Lifetime JP2680869B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680869B2 (ja) |
-
1988
- 1988-12-28 JP JP33161388A patent/JP2680869B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02177467A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0350859A (ja) | Ｌｏｃ型リードフレームを備えた半導体集積回路装置 | |
| KR960009182A (ko) | 반도체 메모리장치 및 그의 제조방법 | |
| JPH01140757A (ja) | 半導体入力保護装置 | |
| JP2680869B2 (ja) | 半導体装置 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPS6359257B2 (ja) | ||
| KR940012583A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JP2629426B2 (ja) | ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法 | |
| US5075754A (en) | Semiconductor device having improved withstanding voltage characteristics | |
| JP3133425B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH0122989B2 (ja) | ||
| JPH05152508A (ja) | 半導体装置 | |
| JPS5898966A (ja) | 半導体装置の入力保護装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS5849640Y2 (ja) | 半導体装置の電極構造 | |
| JPH0345898B2 (ja) | ||
| JPH062695U (ja) | 半導体装置 | |
| JPH0566026B2 (ja) | ||
| JPH0122740B2 (ja) | ||
| JPH05218460A (ja) | 半導体装置及びその製造方法 | |
| JPH0693489B2 (ja) | トランジスタ装置の製造方法 | |
| JPH0670998B2 (ja) | 半導体装置 | |
| JPH0431174B2 (ja) | ||
| JPH069205B2 (ja) | 保護回路 |