JPH08204250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08204250A JPH08204250A JP7007260A JP726095A JPH08204250A JP H08204250 A JPH08204250 A JP H08204250A JP 7007260 A JP7007260 A JP 7007260A JP 726095 A JP726095 A JP 726095A JP H08204250 A JPH08204250 A JP H08204250A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- adhesive resin
- semiconductor thin
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004840 adhesive resin Substances 0.000 claims abstract description 33
- 229920006223 adhesive resin Polymers 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000010953 base metal Substances 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 230000032798 delamination Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 15
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 14
- 229910000859 α-Fe Inorganic materials 0.000 description 13
- 230000008569 process Effects 0.000 description 9
- 239000010445 mica Substances 0.000 description 8
- 229910052618 mica group Inorganic materials 0.000 description 8
- 230000005291 magnetic effect Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【構成】 基板1、該基板1上に形成された接着樹脂層
2、該接着樹脂層2の上に形成された半導体薄膜3、電
極4および該電極4にボンディングされたワイヤー8か
らなる半導体装置において、上記電極4が、下地金属層
6とワイヤボンディング金属層7の積層構造を有し、か
つ半導体薄膜3上から接着樹脂層2上にかけて形成され
ており、また、該電極のワイヤーボンディングパッド5
部分が接着樹脂層2上に形成された電極部分である半導
体装置。 【効果】 電極のはがれ等が発生しない信頼性の高い半
導体装置を高歩留りで得ることができる。
2、該接着樹脂層2の上に形成された半導体薄膜3、電
極4および該電極4にボンディングされたワイヤー8か
らなる半導体装置において、上記電極4が、下地金属層
6とワイヤボンディング金属層7の積層構造を有し、か
つ半導体薄膜3上から接着樹脂層2上にかけて形成され
ており、また、該電極のワイヤーボンディングパッド5
部分が接着樹脂層2上に形成された電極部分である半導
体装置。 【効果】 電極のはがれ等が発生しない信頼性の高い半
導体装置を高歩留りで得ることができる。
Description
【0001】
【産業上の利用分野】本発明は、半導体のホール効果、
磁気抵抗効果を利用した半導体装置に関するものであ
る。
磁気抵抗効果を利用した半導体装置に関するものであ
る。
【0002】
【従来の技術】現在、ブラシレスモーターの回転制御用
等にInSb等の半導体で製造された半導体装置である
ホール素子が広く使用されているが、その大多数は、転
写型ホール素子である。転写型ホール素子の製造方法を
以下に説明する。まず、マイカ基板上に真空蒸着法等で
InSb等の半導体薄膜を製膜する。それをフェライト
等の基板に接着樹脂を用いて接着し、接着樹脂の乾燥・
固化後、マイカ基板を剥がしてフェライト等の基板上に
半導体薄膜を形成する。この後、素子パターンの形成や
電極形成等の素子化行程を経て、ホール素子が完成す
る。この製造方法において、マイカ基板上に製膜したI
nSb等の半導体薄膜をフェライト等の他の基板に転写
することから、この製造方法で製造されるホール素子
は、転写型ホール素子と呼ばれている。
等にInSb等の半導体で製造された半導体装置である
ホール素子が広く使用されているが、その大多数は、転
写型ホール素子である。転写型ホール素子の製造方法を
以下に説明する。まず、マイカ基板上に真空蒸着法等で
InSb等の半導体薄膜を製膜する。それをフェライト
等の基板に接着樹脂を用いて接着し、接着樹脂の乾燥・
固化後、マイカ基板を剥がしてフェライト等の基板上に
半導体薄膜を形成する。この後、素子パターンの形成や
電極形成等の素子化行程を経て、ホール素子が完成す
る。この製造方法において、マイカ基板上に製膜したI
nSb等の半導体薄膜をフェライト等の他の基板に転写
することから、この製造方法で製造されるホール素子
は、転写型ホール素子と呼ばれている。
【0003】この転写型ホール素子は、感磁層であるI
nSb等の半導体薄膜が清浄なマイカ基板上に製膜され
るため、ホール素子に適した高品質の半導体薄膜が得ら
れやすいという特長がある。さらに、用途に応じた基板
を自由に選択できるという特長もある。例えば、基板と
して強磁性体であるフェライトを用いると、その集磁効
果を利用することにより、磁場に対する感度が著しく高
いホール素子を実現できる。これらの特長のため、転写
型ホール素子が今日のホール素子の主流になっている。
nSb等の半導体薄膜が清浄なマイカ基板上に製膜され
るため、ホール素子に適した高品質の半導体薄膜が得ら
れやすいという特長がある。さらに、用途に応じた基板
を自由に選択できるという特長もある。例えば、基板と
して強磁性体であるフェライトを用いると、その集磁効
果を利用することにより、磁場に対する感度が著しく高
いホール素子を実現できる。これらの特長のため、転写
型ホール素子が今日のホール素子の主流になっている。
【0004】この転写型ホール素子の従来構造を図2に
示す。フェライト等の基板(1)の上に接着樹脂層
(2)、InSb等の半導体薄膜(3)、電極(4)が
配置されている。この従来構造においては、ワイヤーボ
ンディングパッド部は半導体薄膜(3)上に形成された
電極(4)にある。このような転写型ホール素子を製造
しようとする場合、ワイヤーボンディング工程におい
て、InSb等の半導体薄膜(3)と電極(4)とが、
接着樹脂層(2)の界面から剥離するという不良モード
が発生することがある。このような不良モードの存在の
ため、製造収率が低下し、さらに、ワイヤーボンディン
グ装置の停止に伴う生産性低下も著しいという問題があ
った。
示す。フェライト等の基板(1)の上に接着樹脂層
(2)、InSb等の半導体薄膜(3)、電極(4)が
配置されている。この従来構造においては、ワイヤーボ
ンディングパッド部は半導体薄膜(3)上に形成された
電極(4)にある。このような転写型ホール素子を製造
しようとする場合、ワイヤーボンディング工程におい
て、InSb等の半導体薄膜(3)と電極(4)とが、
接着樹脂層(2)の界面から剥離するという不良モード
が発生することがある。このような不良モードの存在の
ため、製造収率が低下し、さらに、ワイヤーボンディン
グ装置の停止に伴う生産性低下も著しいという問題があ
った。
【0005】このように、転写型ホール素子に代表され
る転写樹脂を用いた半導体装置、すなわち転写型半導体
装置は、高品質の半導体薄膜が得られやすいことや用途
に応じた基板を自由に選択できるという特長のために、
今日、様々な用途に広く使用されているが、製造時のワ
イヤーボンディング工程において、半導体薄膜が接着樹
脂層との界面から剥離する不良モードがあり、このため
に収率や生産性が低いという問題があった。
る転写樹脂を用いた半導体装置、すなわち転写型半導体
装置は、高品質の半導体薄膜が得られやすいことや用途
に応じた基板を自由に選択できるという特長のために、
今日、様々な用途に広く使用されているが、製造時のワ
イヤーボンディング工程において、半導体薄膜が接着樹
脂層との界面から剥離する不良モードがあり、このため
に収率や生産性が低いという問題があった。
【0006】
【発明が解決しようとする課題】本発明は、転写型半導
体装置製造時のワイヤーボンディング工程において、半
導体薄膜が接着樹脂層との界面から剥離する不良モード
の発生を抑制し、転写型半導体装置の収率や生産性を向
上させることを目的とする。
体装置製造時のワイヤーボンディング工程において、半
導体薄膜が接着樹脂層との界面から剥離する不良モード
の発生を抑制し、転写型半導体装置の収率や生産性を向
上させることを目的とする。
【0007】
【課題を解決するための手段】本発明者は、上記の問題
を解決するため、転写型ホール素子に好適の素子構造と
電極金属材料を鋭意研究した結果、電極のワイヤーボン
ディングパッド部を半導体薄膜上に形成するのではな
く、接着樹脂層上に直接配置する構造をとること、さら
に、電極は密着性を向上させるための下地金属層とワイ
ヤーボンドのための金属層を積層した電極構造をとるこ
とによって、転写型ホール素子製造時のワイヤーボンデ
ィング工程における半導体薄膜の剥離不良モードが抑制
でき、転写型ホール素子の収率や生産性が飛躍的に向上
できることを見いだし、本発明を完成した。
を解決するため、転写型ホール素子に好適の素子構造と
電極金属材料を鋭意研究した結果、電極のワイヤーボン
ディングパッド部を半導体薄膜上に形成するのではな
く、接着樹脂層上に直接配置する構造をとること、さら
に、電極は密着性を向上させるための下地金属層とワイ
ヤーボンドのための金属層を積層した電極構造をとるこ
とによって、転写型ホール素子製造時のワイヤーボンデ
ィング工程における半導体薄膜の剥離不良モードが抑制
でき、転写型ホール素子の収率や生産性が飛躍的に向上
できることを見いだし、本発明を完成した。
【0008】即ち本発明は、以下のとおりである。 1. 基板(1)、該基板(1)上に形成された接着樹
脂層(2)、該接着樹脂層(2)上に形成された半導体
薄膜(3)、電極(4)および該電極(4)に接続され
たワイヤー(8)から構成される半導体装置において、
上記電極(4)が、下地金属層(6)とワイヤボンディ
ング金属層(7)の積層構造を有し、かつ半導体薄膜
(3)上から接着樹脂層(2)上にかけて形成されてお
り、また、該電極(4)のワイヤーボンディングパッド
(5)部が、接着樹脂層(2)上に形成された部分であ
ることを特徴とする半導体装置。 2. 下地金属層(6)が、Ti,Cr,Ni,Mo,
Nb,Pd,Ta,V,Wの少なくとも一種類からなる
ことを特徴とする上記1の半導体装置。
脂層(2)、該接着樹脂層(2)上に形成された半導体
薄膜(3)、電極(4)および該電極(4)に接続され
たワイヤー(8)から構成される半導体装置において、
上記電極(4)が、下地金属層(6)とワイヤボンディ
ング金属層(7)の積層構造を有し、かつ半導体薄膜
(3)上から接着樹脂層(2)上にかけて形成されてお
り、また、該電極(4)のワイヤーボンディングパッド
(5)部が、接着樹脂層(2)上に形成された部分であ
ることを特徴とする半導体装置。 2. 下地金属層(6)が、Ti,Cr,Ni,Mo,
Nb,Pd,Ta,V,Wの少なくとも一種類からなる
ことを特徴とする上記1の半導体装置。
【0009】以下、本発明を詳細に説明する。図1は、
本発明による転写型半導体装置の一例を示しており、断
面を模式的に示したものである。図1において、1はフ
ェライト等の基板、2は基板と半導体薄膜を接着する接
着樹脂層、3はInSb等の半導体薄膜、4は半導体薄
膜上から接着樹脂層上にかけて形成された電極、5は電
極の一部であるワイヤーボンディングパッド、6は電極
を構成する下地金属層、7は電極を構成するワイヤーボ
ンディング金属、8は電極のワイヤーボンディングパッ
ドと電気的に接続する金等のワイヤー、9はリードフレ
ームであり、10はモールド樹脂を示す。
本発明による転写型半導体装置の一例を示しており、断
面を模式的に示したものである。図1において、1はフ
ェライト等の基板、2は基板と半導体薄膜を接着する接
着樹脂層、3はInSb等の半導体薄膜、4は半導体薄
膜上から接着樹脂層上にかけて形成された電極、5は電
極の一部であるワイヤーボンディングパッド、6は電極
を構成する下地金属層、7は電極を構成するワイヤーボ
ンディング金属、8は電極のワイヤーボンディングパッ
ドと電気的に接続する金等のワイヤー、9はリードフレ
ームであり、10はモールド樹脂を示す。
【0010】本発明の半導体装置において、電極(4)
は、半導体薄膜(3)上から接着樹脂層(2)上にかけ
て形成され、下地金属層(6)とワイヤボンディング金
属層(7)の積層構造をとることが必要であり、また、
ワイヤーボンディングパッド(5)部が、電極(4)の
接着樹脂層(2)上に形成された電極部分であることに
より、半導体薄膜が接着樹脂層との界面から剥離する、
半導体装置製造時のワイヤーボンディング工程における
不良モードの発生を抑制し、収率や生産性を向上させる
ことができる。
は、半導体薄膜(3)上から接着樹脂層(2)上にかけ
て形成され、下地金属層(6)とワイヤボンディング金
属層(7)の積層構造をとることが必要であり、また、
ワイヤーボンディングパッド(5)部が、電極(4)の
接着樹脂層(2)上に形成された電極部分であることに
より、半導体薄膜が接着樹脂層との界面から剥離する、
半導体装置製造時のワイヤーボンディング工程における
不良モードの発生を抑制し、収率や生産性を向上させる
ことができる。
【0011】本発明に用いられる基板(1)は特に限定
されないが、集磁効果のあるフェライトやパーマロイ、
あるいは取扱いやすいSi基板やアルミナ基板などは特
に好ましい例である。本発明に用いられる接着樹脂層
(2)を構成する接着樹脂は、基板(1)と半導体薄膜
(3)を接着するものであれば何でもよいが、熱硬化型
の樹脂であるイミド系やエポキシ系の樹脂はガラス転移
点が高く信頼性も高いため特に好ましい。本発明の半導
体薄膜(3)の材料としては、ホール効果のある半導体
であれば何でもよいが、In、Ga、Sb、Asを含む
III−V属半導体やSi、Geなどは好ましい。ま
た、これらの混合物であっても良い。さらに半導体薄膜
(3)は、異なる組成や材料からなる異なる半導体層を
多数積層したものであっても良い。半導体薄膜(3)の
厚みd3 は、d3 ≦2μmが好ましく、より好ましくは
0.5μm≦d3 ≦1.2μmである。
されないが、集磁効果のあるフェライトやパーマロイ、
あるいは取扱いやすいSi基板やアルミナ基板などは特
に好ましい例である。本発明に用いられる接着樹脂層
(2)を構成する接着樹脂は、基板(1)と半導体薄膜
(3)を接着するものであれば何でもよいが、熱硬化型
の樹脂であるイミド系やエポキシ系の樹脂はガラス転移
点が高く信頼性も高いため特に好ましい。本発明の半導
体薄膜(3)の材料としては、ホール効果のある半導体
であれば何でもよいが、In、Ga、Sb、Asを含む
III−V属半導体やSi、Geなどは好ましい。ま
た、これらの混合物であっても良い。さらに半導体薄膜
(3)は、異なる組成や材料からなる異なる半導体層を
多数積層したものであっても良い。半導体薄膜(3)の
厚みd3 は、d3 ≦2μmが好ましく、より好ましくは
0.5μm≦d3 ≦1.2μmである。
【0012】本発明の下地金属層(6)は、電極(4)
と接着樹脂層(2)の密着性を向上させるために挿入す
るものであり、Ti,Cr、Ni,Mo,Nb,Pd,
Ta,V,Wが好ましく、中でもTi,Cr,Niは特
に好ましく、また、これらの単体金属に限らず、これら
の合金であってもよい。さらに、これらの単体金属や合
金の複数の層を積層して形成してもよい。下地金属層
(6)の厚みd6 は、0.01μm≦d6 ≦10μmが
好ましく、より好ましくは0.05μm≦d6 ≦5μm
の範囲である。
と接着樹脂層(2)の密着性を向上させるために挿入す
るものであり、Ti,Cr、Ni,Mo,Nb,Pd,
Ta,V,Wが好ましく、中でもTi,Cr,Niは特
に好ましく、また、これらの単体金属に限らず、これら
の合金であってもよい。さらに、これらの単体金属や合
金の複数の層を積層して形成してもよい。下地金属層
(6)の厚みd6 は、0.01μm≦d6 ≦10μmが
好ましく、より好ましくは0.05μm≦d6 ≦5μm
の範囲である。
【0013】本発明において電極(4)を下地金属層
(6)と共に構成するワイヤボンディング金属層(7)
は、ワイヤーボンディングが可能な金属であれば何でも
よいが、Al,Au,Pdは特に好ましい金属である。
ワイヤボンディング金属層(7)の厚みd7 は、好まし
い範囲としてはd7 ≦10μm、より好ましくはd7 ≦
5μm、特に好ましくは0.2μm≦d7 ≦5μmの範
囲である。本発明に用いられるワイヤー(8)、リード
フレーム(9)およびモールド樹脂(10)は、一般の
半導体素子に用いられる汎用的なもので良く、特に限定
されるものではない。以下に本発明を実施例により述べ
る。
(6)と共に構成するワイヤボンディング金属層(7)
は、ワイヤーボンディングが可能な金属であれば何でも
よいが、Al,Au,Pdは特に好ましい金属である。
ワイヤボンディング金属層(7)の厚みd7 は、好まし
い範囲としてはd7 ≦10μm、より好ましくはd7 ≦
5μm、特に好ましくは0.2μm≦d7 ≦5μmの範
囲である。本発明に用いられるワイヤー(8)、リード
フレーム(9)およびモールド樹脂(10)は、一般の
半導体素子に用いられる汎用的なもので良く、特に限定
されるものではない。以下に本発明を実施例により述べ
る。
【0014】
【実施例】実施例において、膜厚測定は、触針式表面形
状測定機によって行った。
状測定機によって行った。
【0015】
【実施例1】一辺2インチのマイカ基板の表面に、真空
蒸着法により、半導体薄膜としてノンドープのInSb
を0.8μm成長させ、ホール素子用薄膜を得た。この
薄膜の電子移動度の値は20000cm2 /Vs、シー
ト抵抗値は140Ω/□、電子濃度は0.30×1017
cm-3であった。このInSb薄膜を一辺2インチのフ
ェライト基板に熱硬化型の接着樹脂としてイミド系樹脂
であるケミタイト(東芝(株)製 商品名)を用いて接
着し、熱硬化後マイカ基板を除去し、フェライト基板上
に接着樹脂を介してInSb半導体薄膜を得た。次に、
フォトリソグラフィー法を用いて、InSb半導体薄膜
上に感磁部を形成するためのレジストパターンを形成し
た。引き続いて、ウエットエッチング法によりワイヤー
ボンディングパッド形成部分および不要部分をエッチン
グした後、レジストを除去した。次に、フォトリソグラ
フィー法により、電極となる部分が開口部となっている
レジストパターンを形成した。そして真空蒸着法によ
り、Ti層を1μm、続いて、Al層を2μm蒸着し、
リフトオフ法により、ホール素子の電極パターンを形成
した。
蒸着法により、半導体薄膜としてノンドープのInSb
を0.8μm成長させ、ホール素子用薄膜を得た。この
薄膜の電子移動度の値は20000cm2 /Vs、シー
ト抵抗値は140Ω/□、電子濃度は0.30×1017
cm-3であった。このInSb薄膜を一辺2インチのフ
ェライト基板に熱硬化型の接着樹脂としてイミド系樹脂
であるケミタイト(東芝(株)製 商品名)を用いて接
着し、熱硬化後マイカ基板を除去し、フェライト基板上
に接着樹脂を介してInSb半導体薄膜を得た。次に、
フォトリソグラフィー法を用いて、InSb半導体薄膜
上に感磁部を形成するためのレジストパターンを形成し
た。引き続いて、ウエットエッチング法によりワイヤー
ボンディングパッド形成部分および不要部分をエッチン
グした後、レジストを除去した。次に、フォトリソグラ
フィー法により、電極となる部分が開口部となっている
レジストパターンを形成した。そして真空蒸着法によ
り、Ti層を1μm、続いて、Al層を2μm蒸着し、
リフトオフ法により、ホール素子の電極パターンを形成
した。
【0016】こうして、一辺2インチのフェライト基板
上に多数のホール素子を製作した。このフェライト基板
上の素子ひとつひとつに、集磁効果を高めるためのフェ
ライトチップを接着した。次に、ダイシングソーにより
個々のホール素子に切断した。このようにして製作した
ホール素子のチップサイズは0.80mm×0.80m
mであった。このホール素子チップ約1万個を、リード
フレームにダイボンディングした後、ワイヤーボンディ
ングを行った。約1万個のホール素子のワイヤーボンデ
ィング工程では、電極の剥離する不良モードは全く発生
せず、ワイヤーボンディング装置の停止も全くなかっ
た。この後、エポキシ樹脂によるモールディングを行
い、転写型のホール素子の製作を完了した。
上に多数のホール素子を製作した。このフェライト基板
上の素子ひとつひとつに、集磁効果を高めるためのフェ
ライトチップを接着した。次に、ダイシングソーにより
個々のホール素子に切断した。このようにして製作した
ホール素子のチップサイズは0.80mm×0.80m
mであった。このホール素子チップ約1万個を、リード
フレームにダイボンディングした後、ワイヤーボンディ
ングを行った。約1万個のホール素子のワイヤーボンデ
ィング工程では、電極の剥離する不良モードは全く発生
せず、ワイヤーボンディング装置の停止も全くなかっ
た。この後、エポキシ樹脂によるモールディングを行
い、転写型のホール素子の製作を完了した。
【0017】こうして試作したホール素子の特性は、ホ
−ル出力電圧は、定格入力電圧1Vにおいて、500G
の磁束密度を持つ磁界中で250mVであり、入力抵抗
は350Ωであった。また、ホール素子を121℃、2
気圧、湿度100%の中に30時間放置したところ、電
極金属の半導体薄膜からのはがれ等は全く認められず、
ホール出力電圧、入力抵抗値の変化率はすべて2%以内
であり、信頼性の極めて高いホール素子であることが確
認できた。このように、本発明によるホール素子は、高
い製造収率と生産性で製造でき、しかも、信頼性も極め
て高いことが確認できた。
−ル出力電圧は、定格入力電圧1Vにおいて、500G
の磁束密度を持つ磁界中で250mVであり、入力抵抗
は350Ωであった。また、ホール素子を121℃、2
気圧、湿度100%の中に30時間放置したところ、電
極金属の半導体薄膜からのはがれ等は全く認められず、
ホール出力電圧、入力抵抗値の変化率はすべて2%以内
であり、信頼性の極めて高いホール素子であることが確
認できた。このように、本発明によるホール素子は、高
い製造収率と生産性で製造でき、しかも、信頼性も極め
て高いことが確認できた。
【0018】
【比較例1】実施例1と同様にフェライト基板上に接着
樹脂を介してInSb半導体薄膜を作製し、これを用い
てホール素子の作製を試みた。実施例1と同様の方法
で、電極となる部分が開口部となっているレジストパタ
ーンを形成したが、このときボンディングパッド形成部
分の半導体層は除去しなかった。その後、真空蒸着法に
より、Ti層を1μm、Al層を2μm蒸着し、リフト
オフ法により、ホール素子の電極パターンを形成した。
その後、実施例1と同様に製造を進めたが、ボンディン
グ工程において電極の剥離が多発した。
樹脂を介してInSb半導体薄膜を作製し、これを用い
てホール素子の作製を試みた。実施例1と同様の方法
で、電極となる部分が開口部となっているレジストパタ
ーンを形成したが、このときボンディングパッド形成部
分の半導体層は除去しなかった。その後、真空蒸着法に
より、Ti層を1μm、Al層を2μm蒸着し、リフト
オフ法により、ホール素子の電極パターンを形成した。
その後、実施例1と同様に製造を進めたが、ボンディン
グ工程において電極の剥離が多発した。
【0019】
【実施例2】一辺2インチのマイカ基板の表面に、真空
蒸着法により、半導体薄膜としてノンドープのInSb
を0.8μm成長させ、ホール素子用薄膜を得た。この
薄膜の電子移動度の値は20000cm2 /Vs、シー
ト抵抗値は140Ω/□、電子濃度は0.30×1017
cm-3であった。このInSb薄膜を一辺2インチのア
ルミナ基板に熱硬化型の接着樹脂を用いて接着し、熱硬
化後マイカ基板を除去し、アルミナ基板上に接着樹脂を
介してInSb半導体薄膜を得た。次に、フォトリソグ
ラフィー法を用いて、InSb半導体薄膜上に感磁部を
形成するためのレジストパターンを形成した。引き続い
て、ウエットエッチング法によりボンディングパッド形
成部分および不要部分をエッチングした後、レジストを
除去した。次に、フォトリソグラフィー法により、電極
となる部分が開口部となっているレジストパターンを形
成した。そして真空蒸着法により、Ti層を1μm、続
いて、Al層を2μm蒸着し、リフトオフ法により、ホ
ール素子の電極パターンを形成した。
蒸着法により、半導体薄膜としてノンドープのInSb
を0.8μm成長させ、ホール素子用薄膜を得た。この
薄膜の電子移動度の値は20000cm2 /Vs、シー
ト抵抗値は140Ω/□、電子濃度は0.30×1017
cm-3であった。このInSb薄膜を一辺2インチのア
ルミナ基板に熱硬化型の接着樹脂を用いて接着し、熱硬
化後マイカ基板を除去し、アルミナ基板上に接着樹脂を
介してInSb半導体薄膜を得た。次に、フォトリソグ
ラフィー法を用いて、InSb半導体薄膜上に感磁部を
形成するためのレジストパターンを形成した。引き続い
て、ウエットエッチング法によりボンディングパッド形
成部分および不要部分をエッチングした後、レジストを
除去した。次に、フォトリソグラフィー法により、電極
となる部分が開口部となっているレジストパターンを形
成した。そして真空蒸着法により、Ti層を1μm、続
いて、Al層を2μm蒸着し、リフトオフ法により、ホ
ール素子の電極パターンを形成した。
【0020】こうして、一辺2インチのアルミナ基板上
に多数のホール素子を製作した。次に、ダイシングソー
により個々のホール素子に切断した。このようにして製
作したホール素子のチップサイズは0.80mm×0.
80mmであった。このホール素子チップ約5千個を、
リードフレームにダイボンディングした後、ワイヤーボ
ンディングを行った。約5千個のホール素子のワイヤー
ボンディング工程では、電極の剥離する不良モードは全
く発生せず、ワイヤーボンディング装置の停止も全くな
かった。この後、エポキシ樹脂によるモールディングを
行い、転写型のホール素子の製作を完了した。こうして
試作したホール素子の特性は、ホ−ル出力電圧は、定格
入力電圧1Vにおいて、500Gの磁束密度を持つ磁界
中で50mVであり、入力抵抗は350Ωであった。ま
た、ホール素子を121℃、2気圧、湿度100%の中
に30時間放置したところ、電極金属の半導体薄膜から
のはがれ等は全く認められず、ホール出力電圧、入力抵
抗値の変化率はすべて2%以内であり、信頼性の極めて
高いホール素子であることが確認できた。この実施例2
においても、本発明によるホール素子は、高い製造収率
と生産性で製造でき、しかも、信頼性も極めて高いこと
が確認できた。
に多数のホール素子を製作した。次に、ダイシングソー
により個々のホール素子に切断した。このようにして製
作したホール素子のチップサイズは0.80mm×0.
80mmであった。このホール素子チップ約5千個を、
リードフレームにダイボンディングした後、ワイヤーボ
ンディングを行った。約5千個のホール素子のワイヤー
ボンディング工程では、電極の剥離する不良モードは全
く発生せず、ワイヤーボンディング装置の停止も全くな
かった。この後、エポキシ樹脂によるモールディングを
行い、転写型のホール素子の製作を完了した。こうして
試作したホール素子の特性は、ホ−ル出力電圧は、定格
入力電圧1Vにおいて、500Gの磁束密度を持つ磁界
中で50mVであり、入力抵抗は350Ωであった。ま
た、ホール素子を121℃、2気圧、湿度100%の中
に30時間放置したところ、電極金属の半導体薄膜から
のはがれ等は全く認められず、ホール出力電圧、入力抵
抗値の変化率はすべて2%以内であり、信頼性の極めて
高いホール素子であることが確認できた。この実施例2
においても、本発明によるホール素子は、高い製造収率
と生産性で製造でき、しかも、信頼性も極めて高いこと
が確認できた。
【0021】
【発明の効果】以上述べたごとく、本発明による半導体
装置は、転写型構造でありながら、ワイヤーボンディン
グの際に従来見られていた電極のはがれ等を全く発生せ
ず、信頼性、再現性とも極めて高い。即ち、本発明の半
導体装置は、製造収率、生産性を大幅に向上させた高信
頼性の半導体装置であり、産業上大いに有用である。
装置は、転写型構造でありながら、ワイヤーボンディン
グの際に従来見られていた電極のはがれ等を全く発生せ
ず、信頼性、再現性とも極めて高い。即ち、本発明の半
導体装置は、製造収率、生産性を大幅に向上させた高信
頼性の半導体装置であり、産業上大いに有用である。
【図1】本発明の半導体装置の断面模式図である。
【図2】本発明の半導体装置の比較例として、従来の転
写型ホール素子の断面模式図である。
写型ホール素子の断面模式図である。
1 基板 2 接着樹脂層 3 半導体薄膜 4 電極 5 ワイヤーボンディングパッド 6 下地金属層 7 ワイヤーボンディング金属層 8 ワイヤー 9 リードフレーム 10 モールド樹脂 d3 半導体薄膜の厚み d6 下地金属層の厚み d7 ワイヤーボンディング金属層の厚み
Claims (2)
- 【請求項1】 基板(1)、該基板(1)上に形成され
た接着樹脂層(2)、該接着樹脂層(2)上に形成され
た半導体薄膜(3)、電極(4)および該電極(4)に
接続されたワイヤー(8)から構成される半導体装置に
おいて、上記電極(4)が、下地金属層(6)とワイヤ
ボンディング金属層(7)の積層構造を有し、かつ半導
体薄膜(3)上から接着樹脂層(2)上にかけて形成さ
れており、また、該電極(4)のワイヤーボンディング
パッド(5)部が、接着樹脂層(2)上に形成された部
分であることを特徴とする半導体装置。 - 【請求項2】 下地金属層(6)が、Ti,Cr,N
i,Mo,Nb,Pd,Ta,V,Wの少なくとも一種
類からなることを特徴とする請求項1記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7007260A JPH08204250A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7007260A JPH08204250A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08204250A true JPH08204250A (ja) | 1996-08-09 |
Family
ID=11661065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7007260A Pending JPH08204250A (ja) | 1995-01-20 | 1995-01-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08204250A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351940A (ja) * | 2000-04-10 | 2001-12-21 | Agere Systems Guardian Corp | Icチップにおいて銅相互接続配線 |
JP2010038887A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 磁気センサおよびその製造方法 |
-
1995
- 1995-01-20 JP JP7007260A patent/JPH08204250A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351940A (ja) * | 2000-04-10 | 2001-12-21 | Agere Systems Guardian Corp | Icチップにおいて銅相互接続配線 |
JP2010038887A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 磁気センサおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1986006878A1 (en) | Magneto-electric converter element | |
US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
JPH08204250A (ja) | 半導体装置 | |
JPH1092778A (ja) | 半導体装置及びその製造方法 | |
JP3458687B2 (ja) | InSb系結晶膜の形成方法、およびInSb系半導体素子およびその製造方法 | |
JP4846955B2 (ja) | 磁電変換素子 | |
WO1991011729A1 (en) | Magnetoresistance sensor | |
JP3264962B2 (ja) | 磁電変換素子の製造方法 | |
JPH0745662A (ja) | メタルマスクの接着構造 | |
JPS6120378A (ja) | 磁電変換素子 | |
JP4573368B2 (ja) | フェースダウン接続用小型磁電変換素子の製造方法 | |
JPH08274385A (ja) | 磁電変換素子 | |
JP4542215B2 (ja) | ホール素子の製造方法 | |
JP3085100B2 (ja) | 磁電変換素子 | |
JPH0462474B2 (ja) | ||
JPS60263484A (ja) | 磁気抵抗素子 | |
JP3155670B2 (ja) | 磁電変換素子の製造方法 | |
JPH0671105B2 (ja) | 磁電変換素子の製造方法 | |
JPH05308162A (ja) | 強磁性体磁気抵抗素子 | |
JPH0462475B2 (ja) | ||
JPS6037183A (ja) | 磁電変換素子の製造方法 | |
KR940008885B1 (ko) | 자기 저항 소자 및 그의 제조방법 | |
JPH09214019A (ja) | 磁電変換素子 | |
JPH0471351B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |