JPH08197280A - 多端子表面実装用のはんだ箔 - Google Patents
多端子表面実装用のはんだ箔Info
- Publication number
- JPH08197280A JPH08197280A JP662895A JP662895A JPH08197280A JP H08197280 A JPH08197280 A JP H08197280A JP 662895 A JP662895 A JP 662895A JP 662895 A JP662895 A JP 662895A JP H08197280 A JPH08197280 A JP H08197280A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder foil
- foil
- terminal
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 グリッドアレイパッケージに、高さを均一
に、しかも一括で容易にはんだバンプを形成できるとと
もに、グリッドアレイ端子を有する基板またはLSIパ
ッケージの一括接続を生産性よく実現可能な多端子表面
実装用のはんだ箔の提供。 【構成】 グリッドアレイ状に形成された複数の穴およ
び該各穴間に溶断部を有し、加熱溶融の進行により、は
んだの表面張力と載置されている各端子上へのぬれ拡が
り力とにより前記溶断部にて分離させられる多端子表面
実装用のはんだ箔において、該はんだ箔がPb−Sn−
Bi系で、その組成が、48wt%<Sn<58wt%、4
2wt%<Pb<48wt%、0wt%<Bi<4wt%の範囲
からなる構成。
に、しかも一括で容易にはんだバンプを形成できるとと
もに、グリッドアレイ端子を有する基板またはLSIパ
ッケージの一括接続を生産性よく実現可能な多端子表面
実装用のはんだ箔の提供。 【構成】 グリッドアレイ状に形成された複数の穴およ
び該各穴間に溶断部を有し、加熱溶融の進行により、は
んだの表面張力と載置されている各端子上へのぬれ拡が
り力とにより前記溶断部にて分離させられる多端子表面
実装用のはんだ箔において、該はんだ箔がPb−Sn−
Bi系で、その組成が、48wt%<Sn<58wt%、4
2wt%<Pb<48wt%、0wt%<Bi<4wt%の範囲
からなる構成。
Description
【0001】
【産業上の利用分野】本発明は、プリント基板やLSI
パッケージにおけるグリッドアレイ状の多端子に対する
表面実装用として使用されるはんだ箔に係り、特に、グ
リッドアレイパッケージに、高さを均一に、しかも一括
で容易にはんだバンプを形成可能にするとともに、グリ
ッドアレイ端子を有する前記プリント基板やLSIパッ
ケージを容易にかつ生産性よく一括接続するのに好適な
多端子表面実装用のはんだ箔に関する。
パッケージにおけるグリッドアレイ状の多端子に対する
表面実装用として使用されるはんだ箔に係り、特に、グ
リッドアレイパッケージに、高さを均一に、しかも一括
で容易にはんだバンプを形成可能にするとともに、グリ
ッドアレイ端子を有する前記プリント基板やLSIパッ
ケージを容易にかつ生産性よく一括接続するのに好適な
多端子表面実装用のはんだ箔に関する。
【0002】
【従来の技術】従来、はんだバンプの形成は、形成方法
その1として、メタルマスクを用いてはんだペ−ストを
端子上に印刷した後、加熱溶融して形成する方法(例え
ば、特開平5−326524号公報)が一般的である。
また、基板上にはんだペ−ストを印刷し、グリッドアレ
イ端子を有するLSIパッケージを搭載してリフロ−を
行い、接続を行う方法もある。
その1として、メタルマスクを用いてはんだペ−ストを
端子上に印刷した後、加熱溶融して形成する方法(例え
ば、特開平5−326524号公報)が一般的である。
また、基板上にはんだペ−ストを印刷し、グリッドアレ
イ端子を有するLSIパッケージを搭載してリフロ−を
行い、接続を行う方法もある。
【0003】また、形成方法その2として、はんだボ−
ルを端子上に配置し、加熱を行うことによってはんだバ
ンプを得る方法(例えば、特開平5−109839号公
報)がある。
ルを端子上に配置し、加熱を行うことによってはんだバ
ンプを得る方法(例えば、特開平5−109839号公
報)がある。
【0004】他方、はんだバンプの形成例ではないが、
半導体ウエハの半導体ペレットにはんだ電極を形成させ
る方法として、半導体ペレットに歪やはんだ微粉を残留
させることなく、良好な電気的特性を有する半導体装置
を得ることを目的としたはんだ箔を使用する半導体装置
の製造方法(例えば、特開昭58−135654号公報)
が提案されている。この方法は、半導体ウエハの状態
で、Pb−5%Sn−1.5%Agはんだからなるはん
だ箔を搭載し、水素ガスのような還元性雰囲気中で32
0℃から450℃の範囲で加熱して溶融させ、ペレット
となる部分に設けたNiまたはCr−Ni−Ag膜等の
はんだぬれ性のよい金属電極膜にはんだ電極を、平坦で
均一な厚さに一括形成させる方法である。
半導体ウエハの半導体ペレットにはんだ電極を形成させ
る方法として、半導体ペレットに歪やはんだ微粉を残留
させることなく、良好な電気的特性を有する半導体装置
を得ることを目的としたはんだ箔を使用する半導体装置
の製造方法(例えば、特開昭58−135654号公報)
が提案されている。この方法は、半導体ウエハの状態
で、Pb−5%Sn−1.5%Agはんだからなるはん
だ箔を搭載し、水素ガスのような還元性雰囲気中で32
0℃から450℃の範囲で加熱して溶融させ、ペレット
となる部分に設けたNiまたはCr−Ni−Ag膜等の
はんだぬれ性のよい金属電極膜にはんだ電極を、平坦で
均一な厚さに一括形成させる方法である。
【0005】
【発明が解決しようとする課題】前記その1の方法で
は、生産性良くはんだバンプの形成を行うことは可能で
あるが、メタルマスクを必要とすることのほか、使用す
るメタルマスクの厚さが薄いために端子上に印刷される
はんだペ−ストの量が少なくなり、しかも一定量供給が
できない問題点を有する。また、基板上にはんだペ−ス
トを印刷する方法において、はんだの組成が溶融分離性
のよくないSn63−Pb37共晶はんだの場合は、L
SIパッケージの搭載時にペ−ストのだれなどが生じて
ブリッジ発生の原因となる問題点を有していた。
は、生産性良くはんだバンプの形成を行うことは可能で
あるが、メタルマスクを必要とすることのほか、使用す
るメタルマスクの厚さが薄いために端子上に印刷される
はんだペ−ストの量が少なくなり、しかも一定量供給が
できない問題点を有する。また、基板上にはんだペ−ス
トを印刷する方法において、はんだの組成が溶融分離性
のよくないSn63−Pb37共晶はんだの場合は、L
SIパッケージの搭載時にペ−ストのだれなどが生じて
ブリッジ発生の原因となる問題点を有していた。
【0006】前記その2の方法では、はんだボ−ルの径
の僅かなばらつきがはんだバンプの高さに直接的に影響
してくるため、高精度に粒径をそろえる必要があり、コ
ストアップにつながる問題点を有する。
の僅かなばらつきがはんだバンプの高さに直接的に影響
してくるため、高精度に粒径をそろえる必要があり、コ
ストアップにつながる問題点を有する。
【0007】また、前記はんだ箔を使用して半導体ウエ
ハの半導体ペレットにはんだ電極を形成させる方法にお
いては、使用するはんだ箔は、Pb−5%Sn−1.5
%Agはんだが1例として記載されているように、融点
が300℃と高く、ぬれ性はぬれに影響力のあるSn成
分が少ないため、Sn−Pb共晶はんだに比べて劣り、
かつ水素ガスのような還元性雰囲気中で320℃以上の
高温で加熱溶融させる必要がある。さらに、形成される
はんだ電極を一定の厚さの平坦な形状にするため、搭載
したはんだ箔を治具を使用して半導体ウエハの金属電極
膜に密着させて半導体ウエハの反りを平坦に修正すると
ともに、はんだ厚さを一定に制御する必要がある等の問
題点を有していた。
ハの半導体ペレットにはんだ電極を形成させる方法にお
いては、使用するはんだ箔は、Pb−5%Sn−1.5
%Agはんだが1例として記載されているように、融点
が300℃と高く、ぬれ性はぬれに影響力のあるSn成
分が少ないため、Sn−Pb共晶はんだに比べて劣り、
かつ水素ガスのような還元性雰囲気中で320℃以上の
高温で加熱溶融させる必要がある。さらに、形成される
はんだ電極を一定の厚さの平坦な形状にするため、搭載
したはんだ箔を治具を使用して半導体ウエハの金属電極
膜に密着させて半導体ウエハの反りを平坦に修正すると
ともに、はんだ厚さを一定に制御する必要がある等の問
題点を有していた。
【0008】本発明は、上記従来技術の問題点に鑑み、
グリッドアレイパッケージに、高さを均一に、しかも一
括で容易にはんだバンプを形成できるとともに、グリッ
ドアレイ端子を有する基板またはLSIパッケージの一
括接続を生産性よく実現可能な多端子表面実装用のはん
だ箔を提供することを目的とする。
グリッドアレイパッケージに、高さを均一に、しかも一
括で容易にはんだバンプを形成できるとともに、グリッ
ドアレイ端子を有する基板またはLSIパッケージの一
括接続を生産性よく実現可能な多端子表面実装用のはん
だ箔を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、グリッドアレイ状に形成された複数の穴
および該各穴間に溶断部を有し、加熱溶融の進行によ
り、はんだの表面張力と載置されている各端子上へのぬ
れ拡がり力とにより前記溶断部にて分離させられる多端
子表面実装用のはんだ箔において、該はんだ箔がPb−
Sn−Bi系で、その組成が、48wt%<Sn<58wt
%、42wt%<Pb<48wt%、0wt%<Bi<4wt%
の範囲からなる構成にしたものである。
め、本発明は、グリッドアレイ状に形成された複数の穴
および該各穴間に溶断部を有し、加熱溶融の進行によ
り、はんだの表面張力と載置されている各端子上へのぬ
れ拡がり力とにより前記溶断部にて分離させられる多端
子表面実装用のはんだ箔において、該はんだ箔がPb−
Sn−Bi系で、その組成が、48wt%<Sn<58wt
%、42wt%<Pb<48wt%、0wt%<Bi<4wt%
の範囲からなる構成にしたものである。
【0010】そして、前記はんだ箔を、グリッドアレイ
パッケージの各Cu端子上に載置され、該はんだ箔に形
成された各穴の中心が、載置されているグリッドアレイ
パッケージの隣接する4端子間で囲まれた面の中心部に
配置されてなる構成にするとよい。
パッケージの各Cu端子上に載置され、該はんだ箔に形
成された各穴の中心が、載置されているグリッドアレイ
パッケージの隣接する4端子間で囲まれた面の中心部に
配置されてなる構成にするとよい。
【0011】また、前記はんだ箔を、プリント基板上の
各端子とグリッドアレイパッケージ上の各端子との間に
挾着され、該はんだ箔に形成された各穴の中心が、前記
プリント基板またはグリッドアレイパッケージの隣接す
る4端子間で囲まれた面の中心部に配置されてなる構成
にしてもよい。
各端子とグリッドアレイパッケージ上の各端子との間に
挾着され、該はんだ箔に形成された各穴の中心が、前記
プリント基板またはグリッドアレイパッケージの隣接す
る4端子間で囲まれた面の中心部に配置されてなる構成
にしてもよい。
【0012】
【作用】上記構成としたことにより、はんだ箔は溶融分
離性の優れた性質を有することになり、はんだ箔に形成
された多数の穴間の最小寸法部、すなわち溶断部の幅を
大きくすることができ、はんだ箔を所望の寸法に容易に
加工形成することができるとともに、はんだ箔自体のハ
ンドリングを容易にすることが可能になる。また、プリ
ント基板などの各端子上への搭載精度も緩くてよい。
離性の優れた性質を有することになり、はんだ箔に形成
された多数の穴間の最小寸法部、すなわち溶断部の幅を
大きくすることができ、はんだ箔を所望の寸法に容易に
加工形成することができるとともに、はんだ箔自体のハ
ンドリングを容易にすることが可能になる。また、プリ
ント基板などの各端子上への搭載精度も緩くてよい。
【0013】一方、グリッドアレイパッケージなどのC
u端子上に搭載されたはんだ箔は、大気中で200℃〜
240℃程度の温度で加熱されることにより、固相と液
相との間の半溶融状態、すなわち、粘性が高くはんだの
移動が殆どない半溶融の状態になり、急には溶融状態に
はならず、このため、リフローによる加熱温度に多少の
むらがあっても、溶融されたはんだは該はんだ箔溶融の
遅速の影響を受けることなく、その表面張力および各C
u端子上へのぬれ広がり力とにより各Cu端子上に向け
てほぼ均等に分離され、各Cu端子上に、はんだ箔の厚
さおよび穴径に応じてはんだ高さ、はんだ量とも均一な
一括接続用のバンプを形成させることが可能になる。
u端子上に搭載されたはんだ箔は、大気中で200℃〜
240℃程度の温度で加熱されることにより、固相と液
相との間の半溶融状態、すなわち、粘性が高くはんだの
移動が殆どない半溶融の状態になり、急には溶融状態に
はならず、このため、リフローによる加熱温度に多少の
むらがあっても、溶融されたはんだは該はんだ箔溶融の
遅速の影響を受けることなく、その表面張力および各C
u端子上へのぬれ広がり力とにより各Cu端子上に向け
てほぼ均等に分離され、各Cu端子上に、はんだ箔の厚
さおよび穴径に応じてはんだ高さ、はんだ量とも均一な
一括接続用のバンプを形成させることが可能になる。
【0014】これにより、容易にかつ生産性よく低コス
トでグリッドアレイ端子を有するLSIパッケージの一
括接続およびグリッドアレイパッケージへのはんだバン
プの一括形成が可能となる。
トでグリッドアレイ端子を有するLSIパッケージの一
括接続およびグリッドアレイパッケージへのはんだバン
プの一括形成が可能となる。
【0015】
【実施例】本発明の第1の実施例を図1ないし図7を参
照して説明する。図1ははんだバンプの形成過程を示す
図、図2ははんだバンプが形成される前のBGAの概略
構成例を示す側面図、図3は図2のII−II矢視図、
図4ははんだ箔の一部分を示す平面図、図5は図3に示
すBGA面上に図4に示すはんだ箔を重ねた図、図6
(a)は図1のVIa−VIa断面図、図6(b)は図
1のVIb−VIb断面図、図7ははんだバンプが形成
された状態を示すBGAの側面図である。
照して説明する。図1ははんだバンプの形成過程を示す
図、図2ははんだバンプが形成される前のBGAの概略
構成例を示す側面図、図3は図2のII−II矢視図、
図4ははんだ箔の一部分を示す平面図、図5は図3に示
すBGA面上に図4に示すはんだ箔を重ねた図、図6
(a)は図1のVIa−VIa断面図、図6(b)は図
1のVIb−VIb断面図、図7ははんだバンプが形成
された状態を示すBGAの側面図である。
【0016】はんだバンプが形成される多端子表面実装
パッケージの1つであるBGA(Ball Grid Array)は、
一般に図2および図3に示すようにグリッドアレイパッ
ケージ1と、その片面にグリッドアレイ状に配設された
多数のCu端子2とからなっている。2aは隣接する4
個のCu端子2で囲まれた面の中心である。
パッケージの1つであるBGA(Ball Grid Array)は、
一般に図2および図3に示すようにグリッドアレイパッ
ケージ1と、その片面にグリッドアレイ状に配設された
多数のCu端子2とからなっている。2aは隣接する4
個のCu端子2で囲まれた面の中心である。
【0017】図4は本発明に係るはんだ箔で、図中、4
ははんだ箔、5ははんだ箔4にパンチング加工により一
括で形成された同一径の多数の円形の穴で、各穴5はそ
の中心5aが前記隣接する4個のCu端子2で囲まれた
面の中心2aとほぼ一致するように設けられている。こ
れは、図5に示すようにはんだ箔4をグリッドアレイパ
ッケージ1のCu端子2上に、各穴5の中心5aとCu
端子2で囲まれた面の中心2aとを一致させて重ね、該
重ねたはんだ箔4が加熱されて溶融した際、溶融はんだ
が該溶融はんだの表面張力および各Cu端子2上へのぬ
れ広がり力とにより、各Cu端子2上に向けて均等に分
離しやすいようにするためである。
ははんだ箔、5ははんだ箔4にパンチング加工により一
括で形成された同一径の多数の円形の穴で、各穴5はそ
の中心5aが前記隣接する4個のCu端子2で囲まれた
面の中心2aとほぼ一致するように設けられている。こ
れは、図5に示すようにはんだ箔4をグリッドアレイパ
ッケージ1のCu端子2上に、各穴5の中心5aとCu
端子2で囲まれた面の中心2aとを一致させて重ね、該
重ねたはんだ箔4が加熱されて溶融した際、溶融はんだ
が該溶融はんだの表面張力および各Cu端子2上へのぬ
れ広がり力とにより、各Cu端子2上に向けて均等に分
離しやすいようにするためである。
【0018】ここで、穴5の寸法は、Cu端子2のピッ
チ、はんだ箔4の厚さ、形成されるはんだバンプの体積
等との関係により適宜決められ、また、穴5の形状は、
円形に限定することなく正方形のような正多角形でもよ
い。そして、点線で示す6ははんだ箔4が加熱されて溶
融した際に溶融はんだが分離する溶断部で、各穴5の中
心5aを通る各穴5間の最短距離の部分である。穴5の
加工と同時にはんだ箔4の外形のカットを行うことによ
り、所望の寸法・形状のはんだ箔4を得ることができ
る。なお、各溶断部6の幅6aは同一寸法に形成され
る。
チ、はんだ箔4の厚さ、形成されるはんだバンプの体積
等との関係により適宜決められ、また、穴5の形状は、
円形に限定することなく正方形のような正多角形でもよ
い。そして、点線で示す6ははんだ箔4が加熱されて溶
融した際に溶融はんだが分離する溶断部で、各穴5の中
心5aを通る各穴5間の最短距離の部分である。穴5の
加工と同時にはんだ箔4の外形のカットを行うことによ
り、所望の寸法・形状のはんだ箔4を得ることができ
る。なお、各溶断部6の幅6aは同一寸法に形成され
る。
【0019】上記はんだ箔4の形成方法により、寸法の
大きいはんだ箔から連続して所望寸法の多数のはんだ箔
4を容易に得ることができる。また、上記はんだ箔4の
Cu端子2上への搭載精度は、前記中心5aと2aとが
一致していることが好ましいが必ずしも一致してなくて
よく、穴5がCu端子2と重ならない程度でも良い。こ
れは、穴5とCu端子2とが重なった場合には、Cu端
子2に対してはんだのぬれ不良が発生する可能性がある
ためで、穴5とCu端子2が重なっていなければ、溶断
部6で分離した溶融はんだは、Cu端子2上に向けて均
等に分離して後述のはんだバンプ3を形成するからであ
る。
大きいはんだ箔から連続して所望寸法の多数のはんだ箔
4を容易に得ることができる。また、上記はんだ箔4の
Cu端子2上への搭載精度は、前記中心5aと2aとが
一致していることが好ましいが必ずしも一致してなくて
よく、穴5がCu端子2と重ならない程度でも良い。こ
れは、穴5とCu端子2とが重なった場合には、Cu端
子2に対してはんだのぬれ不良が発生する可能性がある
ためで、穴5とCu端子2が重なっていなければ、溶断
部6で分離した溶融はんだは、Cu端子2上に向けて均
等に分離して後述のはんだバンプ3を形成するからであ
る。
【0020】上記はんだ箔4はPb−Sn−Bi系で、
その組成は、48wt%<Sn<58wt%、42wt%<P
b<48wt%、0wt%<Bi<4wt%の範囲である。こ
の組成のはんだ箔4の液相温度は、固相温度より8℃以
上高くなっている。この組成とすることにより、約22
0℃の加熱温度で溶融されたはんだ箔4は、従来のSn
63−Pb37共晶はんだでは得られない優れた溶融分
離性が付与され、同時に溶融分離性に優れていないSn
63−Pb37共晶はんだと同等の接続強度を得ること
が可能になる。
その組成は、48wt%<Sn<58wt%、42wt%<P
b<48wt%、0wt%<Bi<4wt%の範囲である。こ
の組成のはんだ箔4の液相温度は、固相温度より8℃以
上高くなっている。この組成とすることにより、約22
0℃の加熱温度で溶融されたはんだ箔4は、従来のSn
63−Pb37共晶はんだでは得られない優れた溶融分
離性が付与され、同時に溶融分離性に優れていないSn
63−Pb37共晶はんだと同等の接続強度を得ること
が可能になる。
【0021】図1において、図1(a)は前記図5の一
部を示す図である。ここで、各溶断部6の幅6aは、溶
融分離性に優れていないSn63−Pb37共晶はんだ
の場合には、分離性の悪さから溶断部6の幅をできるだ
け狭くする必要があり、このため、穴5の加工工程が困
難になるとともに、ハンドリングも難しくなるが、上記
組成からなる本発明のはんだ箔4のように溶融分離性に
優れたはんだの場合には、前記Sn63−Pb37共晶
はんだに比べて広くすることができ、はんだ箔4の厚さ
が薄い場合でも穴5の加工形成を容易にするとともに、
はんだ箔4自体のハンドリングも容易にすることができ
る。
部を示す図である。ここで、各溶断部6の幅6aは、溶
融分離性に優れていないSn63−Pb37共晶はんだ
の場合には、分離性の悪さから溶断部6の幅をできるだ
け狭くする必要があり、このため、穴5の加工工程が困
難になるとともに、ハンドリングも難しくなるが、上記
組成からなる本発明のはんだ箔4のように溶融分離性に
優れたはんだの場合には、前記Sn63−Pb37共晶
はんだに比べて広くすることができ、はんだ箔4の厚さ
が薄い場合でも穴5の加工形成を容易にするとともに、
はんだ箔4自体のハンドリングも容易にすることができ
る。
【0022】図1(a)に示す状態のはんだ箔4を大気
中で、200℃〜240℃のうち、例えば約220℃で
加熱すると、はんだ箔4は融点に達して溶融を始める。
溶融を始めたはんだ箔4は、その分離過程状態を示す図
1(b)のように次第に溶断部6の幅6aが細くなると
ともに、溶融はんだ8が各Cu端子2上に向けてほぼ均
等に集まり始め、ついに溶断部6ではんだが切断され
る。そして、最終的に図1(c)に示すように、溶融は
んだ8が完全に分離してCu端子2上にはんだバンプ3
が形成される。
中で、200℃〜240℃のうち、例えば約220℃で
加熱すると、はんだ箔4は融点に達して溶融を始める。
溶融を始めたはんだ箔4は、その分離過程状態を示す図
1(b)のように次第に溶断部6の幅6aが細くなると
ともに、溶融はんだ8が各Cu端子2上に向けてほぼ均
等に集まり始め、ついに溶断部6ではんだが切断され
る。そして、最終的に図1(c)に示すように、溶融は
んだ8が完全に分離してCu端子2上にはんだバンプ3
が形成される。
【0023】ここで、使用するはんだ箔が、前記溶融分
離性に優れていないSn63−Pb37共晶はんだのよ
うに、大きい表面張力を有するはんだ材料の場合は、一
か所に集まろうとする力が強く、各Cu端子2がはんだ
を取り合うことによりはんだ量にばらつきがでる。ま
た、リフローによる加熱温度にむらがある場合には、先
に溶融したはんだがまわりのはんだを吸収し、該吸収し
たはんだに直近のCu端子部が他の遅れて溶融した部分
より寸法の大きいはんだバンプを形成して不均一な寸法
のバンプを形成する。さらに、過剰に集まったはんだ
は、隣接端子間のはんだブリッジ発生の原因となるため
に好ましくない。しかし、上記組成からなる本発明のは
んだ箔4のように、溶融分離性に優れた表面張力の低い
はんだ箔の場合には、例えば、約220℃で加熱すると
固相と液相との間の半溶融状態、すなわち、粘性が高く
はんだの移動が殆どない半溶融の状態になり、急には溶
融状態にはならない。このため、リフローによる加熱温
度に多少のむらがあっても、はんだ箔溶融の遅速の影響
を受けることなく各Cu端子2上に向けてほぼ均等に分
離させることができ、前記図1(c)に示すように、各
Cu端子2上にはんだ高さ、はんだ量とも均一なバンプ
3を低コストで形成させることが可能になる。
離性に優れていないSn63−Pb37共晶はんだのよ
うに、大きい表面張力を有するはんだ材料の場合は、一
か所に集まろうとする力が強く、各Cu端子2がはんだ
を取り合うことによりはんだ量にばらつきがでる。ま
た、リフローによる加熱温度にむらがある場合には、先
に溶融したはんだがまわりのはんだを吸収し、該吸収し
たはんだに直近のCu端子部が他の遅れて溶融した部分
より寸法の大きいはんだバンプを形成して不均一な寸法
のバンプを形成する。さらに、過剰に集まったはんだ
は、隣接端子間のはんだブリッジ発生の原因となるため
に好ましくない。しかし、上記組成からなる本発明のは
んだ箔4のように、溶融分離性に優れた表面張力の低い
はんだ箔の場合には、例えば、約220℃で加熱すると
固相と液相との間の半溶融状態、すなわち、粘性が高く
はんだの移動が殆どない半溶融の状態になり、急には溶
融状態にはならない。このため、リフローによる加熱温
度に多少のむらがあっても、はんだ箔溶融の遅速の影響
を受けることなく各Cu端子2上に向けてほぼ均等に分
離させることができ、前記図1(c)に示すように、各
Cu端子2上にはんだ高さ、はんだ量とも均一なバンプ
3を低コストで形成させることが可能になる。
【0024】図6(a)および図6(b)に前記はんだ
バンプ形成過程の図1(a)および図1(c)の詳細断
面図を示す。図中、前記図1と同符号のものは同じもの
を示す。
バンプ形成過程の図1(a)および図1(c)の詳細断
面図を示す。図中、前記図1と同符号のものは同じもの
を示す。
【0025】図6(a)において、7a,7bはフラッ
クスで、フラックス7aは、はんだ箔4のCu端子2へ
のぬれを確保するためにグリッドアレイパッケージ1上
に塗布され、フラックス7bは、はんだ箔4を搭載した
後、はんだ箔4自身の酸化を抑えるためにはんだ箔4上
に塗布される。しかし、フラックス7bは雰囲気によっ
ては必ずしも塗布しなくてよい。
クスで、フラックス7aは、はんだ箔4のCu端子2へ
のぬれを確保するためにグリッドアレイパッケージ1上
に塗布され、フラックス7bは、はんだ箔4を搭載した
後、はんだ箔4自身の酸化を抑えるためにはんだ箔4上
に塗布される。しかし、フラックス7bは雰囲気によっ
ては必ずしも塗布しなくてよい。
【0026】図6(b)において、3はCu端子2上に
形成されたはんだバンプである。ここで、はんだバンプ
3の体積は、はんだ箔4の厚さと穴5の径により任意に
決定することができる。一例として、はんだバンプ3の
体積を0.23mm3にする場合には、はんだ箔4の厚
さ0.15mmのとき、穴5の径0.33mm はんだ箔4の厚さ0.20mmのとき、穴5の径0.7
7mm はんだ箔4の厚さ0.25mmのとき、穴5の径0.9
4mm となる。
形成されたはんだバンプである。ここで、はんだバンプ
3の体積は、はんだ箔4の厚さと穴5の径により任意に
決定することができる。一例として、はんだバンプ3の
体積を0.23mm3にする場合には、はんだ箔4の厚
さ0.15mmのとき、穴5の径0.33mm はんだ箔4の厚さ0.20mmのとき、穴5の径0.7
7mm はんだ箔4の厚さ0.25mmのとき、穴5の径0.9
4mm となる。
【0027】図7に上記はんだ箔4を使用してグリッド
アレイパッケージ1のCu端子2上にはんだバンプ3を
形成したBGAの完成状態を示す。本BGAは、はんだ
バンプ3の高さ、およびそのはんだ量を均一に形成され
ているため、図示しない回路基板のパッド上に搭載され
て、リフローを行い実装された場合、未接続等の不良を
確実に防止することが可能になる。
アレイパッケージ1のCu端子2上にはんだバンプ3を
形成したBGAの完成状態を示す。本BGAは、はんだ
バンプ3の高さ、およびそのはんだ量を均一に形成され
ているため、図示しない回路基板のパッド上に搭載され
て、リフローを行い実装された場合、未接続等の不良を
確実に防止することが可能になる。
【0028】次に本発明の第2の実施例を図8を参照し
て説明する。図8はグリッドアレイパッケージの基板へ
の接続過程を示す図で、図8(a)は加熱前の状態を示
す図、図8(b)は加熱中の状態を示す図、図8(c)
は加熱後の接続完了状態を示す図である。図中、前記図
1ないし図6と同符号のものは同じものを示す。
て説明する。図8はグリッドアレイパッケージの基板へ
の接続過程を示す図で、図8(a)は加熱前の状態を示
す図、図8(b)は加熱中の状態を示す図、図8(c)
は加熱後の接続完了状態を示す図である。図中、前記図
1ないし図6と同符号のものは同じものを示す。
【0029】図8において、9はプリント基板で、本実
施例の場合はガラスエポキシ樹脂が使用される。10は
プリント基板9の片面にグリッドアレイ状に配設された
多数のCu端子、11はCu端子10とグリッドアレイ
パッケージ1側のCu端子2とを接続するはんだであ
る。
施例の場合はガラスエポキシ樹脂が使用される。10は
プリント基板9の片面にグリッドアレイ状に配設された
多数のCu端子、11はCu端子10とグリッドアレイ
パッケージ1側のCu端子2とを接続するはんだであ
る。
【0030】まず図8(a)に示すように、プリント基
板9にフラックス7を介してはんだ箔4を搭載し、該は
んだ箔4上にフラックス7を介してグリッドアレイパッ
ケージ1を搭載して、はんだ箔4をプリント基板9とグ
リッドアレイパッケージ1とにより挾着した状態にす
る。ここで、はんだ箔4の構成、組成、Cu端子上への
重ね合わせ状態等は、前記第1の実施例と同じである。
板9にフラックス7を介してはんだ箔4を搭載し、該は
んだ箔4上にフラックス7を介してグリッドアレイパッ
ケージ1を搭載して、はんだ箔4をプリント基板9とグ
リッドアレイパッケージ1とにより挾着した状態にす
る。ここで、はんだ箔4の構成、組成、Cu端子上への
重ね合わせ状態等は、前記第1の実施例と同じである。
【0031】上記状態で大気中で約220℃に加熱する
と、はんだ箔4は溶融を始め、溶融はんだ8の表面張力
および各Cu端子2および10上へのぬれ広がり力とに
より、半溶融状態の溶融はんだ8が各Cu端子2および
10に向けてほぼ均等に集まり始め、前記図1(b)に
示すと同様に次第に分離を開始して溶断部6の幅6aが
細くなっていく。このため、図8(a)に示す平面状の
はんだ箔4の形状から図8(b)に示す立体的な形状に
変化していく。
と、はんだ箔4は溶融を始め、溶融はんだ8の表面張力
および各Cu端子2および10上へのぬれ広がり力とに
より、半溶融状態の溶融はんだ8が各Cu端子2および
10に向けてほぼ均等に集まり始め、前記図1(b)に
示すと同様に次第に分離を開始して溶断部6の幅6aが
細くなっていく。このため、図8(a)に示す平面状の
はんだ箔4の形状から図8(b)に示す立体的な形状に
変化していく。
【0032】さらに、はんだ箔4の分離が進むと、つい
に溶断部6ではんだが切断され、最終的に図8(c)に
示すように、溶融はんだ8が完全に分離して各Cu端子
2とCu端子10との間に集まり、該両者間を接続する
はんだ11が形成される。なお、このはんだ11が形成
される際に、各Cu端子2とCu端子10との間に集ま
った溶融はんだ8の表面張力の作用により、グリッドア
レイパッケージ1側をやや持ち上げることになる。
に溶断部6ではんだが切断され、最終的に図8(c)に
示すように、溶融はんだ8が完全に分離して各Cu端子
2とCu端子10との間に集まり、該両者間を接続する
はんだ11が形成される。なお、このはんだ11が形成
される際に、各Cu端子2とCu端子10との間に集ま
った溶融はんだ8の表面張力の作用により、グリッドア
レイパッケージ1側をやや持ち上げることになる。
【0033】このように本実施例は、前記第1の実施例
が、はんだバンプ3の形成を行った後、該はんだバンプ
3を介して他の基板またはパッケージと接続するのに対
して、はんだバンプ3の形成を行わない構成で、はんだ
ブリッジや未はんだを生じることなく容易にかつ生産性
よく一括接続を行うことを可能にしたものである。
が、はんだバンプ3の形成を行った後、該はんだバンプ
3を介して他の基板またはパッケージと接続するのに対
して、はんだバンプ3の形成を行わない構成で、はんだ
ブリッジや未はんだを生じることなく容易にかつ生産性
よく一括接続を行うことを可能にしたものである。
【0034】なお、上記グリッドアレイパッケージ1と
プリント基板9との接続は、他の表面実装部品と同時に
リフローが可能である。例えば、LSIやチップ部品等
のグリッドアレイパッケージ1以外の表面実装部品の接
続部分にははんだペーストを印刷等によって供給してお
き、部品搭載時もしくは後工程で前記穴5を有するはん
だ箔4を供給し、グリッドアレイパッケージ1を搭載後
リフローすることにより、他の表面実装部品と同時に一
括接続が可能となる。
プリント基板9との接続は、他の表面実装部品と同時に
リフローが可能である。例えば、LSIやチップ部品等
のグリッドアレイパッケージ1以外の表面実装部品の接
続部分にははんだペーストを印刷等によって供給してお
き、部品搭載時もしくは後工程で前記穴5を有するはん
だ箔4を供給し、グリッドアレイパッケージ1を搭載後
リフローすることにより、他の表面実装部品と同時に一
括接続が可能となる。
【0035】
【発明の効果】以上説明したように本発明は、グリッド
アレイ端子上に、高さを均一に、しかも一括で容易には
んだバンプを形成可能にするとともに、グリッドアレイ
端子を有するプリント基板やLSIパッケージを容易に
かつ生産性よく一括接続することができる効果を奏す
る。
アレイ端子上に、高さを均一に、しかも一括で容易には
んだバンプを形成可能にするとともに、グリッドアレイ
端子を有するプリント基板やLSIパッケージを容易に
かつ生産性よく一括接続することができる効果を奏す
る。
【図1】本発明の第1の実施例のはんだバンプの形成過
程を示す図である。
程を示す図である。
【図2】はんだバンプが形成される前のBGAの概略構
成例を示す側面図である。
成例を示す側面図である。
【図3】図2のII−II矢視図である。
【図4】はんだ箔の一部分を示す平面図である。
【図5】図3に示すBGA面上に図4に示すはんだ箔を
重ねた図である。
重ねた図である。
【図6】図6(a)は図1のVIa−VIa断面図、図
6(b)は図1のVIb−VIb断面図である。
6(b)は図1のVIb−VIb断面図である。
【図7】はんだバンプが形成された状態を示すBGAの
側面図である。
側面図である。
【図8】本発明の第2の実施例のグリッドアレイパッケ
ージの基板への接続過程を示す図である。
ージの基板への接続過程を示す図である。
1…グリッドアレイパッケージ、2,10…Cu端子、
3…はんだバンプ、4…はんだ箔、5…穴、5a…穴の
中心、6…溶断部、6a…溶断部の幅、7…フラック
ス、8…溶融はんだ、9…プリント基板、11…はん
だ。
3…はんだバンプ、4…はんだ箔、5…穴、5a…穴の
中心、6…溶断部、6a…溶断部の幅、7…フラック
ス、8…溶融はんだ、9…プリント基板、11…はん
だ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下川 英恵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 本田 美智晴 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内
Claims (3)
- 【請求項1】 グリッドアレイ状に形成された複数の穴
および該各穴間に溶断部を有し、加熱溶融の進行によ
り、はんだの表面張力と載置されている各端子上へのぬ
れ拡がり力とにより前記溶断部にて分離させられる多端
子表面実装用のはんだ箔において、該はんだ箔がPb−
Sn−Bi系で、その組成が、48wt%<Sn<58wt
%、42wt%<Pb<48wt%、0wt%<Bi<4wt%
の範囲からなることを特徴とする多端子表面実装用のは
んだ箔。 - 【請求項2】 前記はんだ箔が、グリッドアレイパッケ
ージの各Cu端子上に載置され、該はんだ箔に形成され
た各穴の中心が、載置されているグリッドアレイパッケ
ージの隣接する4端子間で囲まれた面の中心部に配置さ
れてなる請求項1記載の多端子表面実装用のはんだ箔。 - 【請求項3】 前記はんだ箔が、プリント基板上の各端
子とグリッドアレイパッケージ上の各端子との間に挾着
され、該はんだ箔に形成された各穴の中心が、前記プリ
ント基板またはグリッドアレイパッケージの隣接する4
端子間で囲まれた面の中心部に配置されてなる請求項1
記載の多端子表面実装用のはんだ箔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP662895A JPH08197280A (ja) | 1995-01-19 | 1995-01-19 | 多端子表面実装用のはんだ箔 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP662895A JPH08197280A (ja) | 1995-01-19 | 1995-01-19 | 多端子表面実装用のはんだ箔 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08197280A true JPH08197280A (ja) | 1996-08-06 |
Family
ID=11643633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP662895A Pending JPH08197280A (ja) | 1995-01-19 | 1995-01-19 | 多端子表面実装用のはんだ箔 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08197280A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010027017A1 (ja) | 2008-09-05 | 2012-02-02 | 住友ベークライト株式会社 | 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法 |
DE102010048404A1 (de) * | 2010-10-15 | 2012-04-19 | Markus Kugel | Lötfolie und Verfahren zum Verbinden eines Werkzeugkopfes und eines Schaftes |
-
1995
- 1995-01-19 JP JP662895A patent/JPH08197280A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010027017A1 (ja) | 2008-09-05 | 2012-02-02 | 住友ベークライト株式会社 | 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法 |
DE102010048404A1 (de) * | 2010-10-15 | 2012-04-19 | Markus Kugel | Lötfolie und Verfahren zum Verbinden eines Werkzeugkopfes und eines Schaftes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
JP5160450B2 (ja) | 回路基板上への半導体部品の搭載方法 | |
JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
JP5991915B2 (ja) | 半導体装置の製造方法 | |
JPH10256307A (ja) | 半導体素子付き配線基板、配線基板及びその製造方法 | |
US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
JP5004549B2 (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
JPH08197280A (ja) | 多端子表面実装用のはんだ箔 | |
JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
JPH10209591A (ja) | 配線基板 | |
JP3178401B2 (ja) | パッケージのbga型電極の形成および接続方法 | |
JPS63152136A (ja) | 半導体チツプの実装方法 | |
JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
JPH05152485A (ja) | 半導体装置およびその製造方法 | |
JP5992078B2 (ja) | 半導体装置 | |
JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2741611B2 (ja) | フリップチップボンディング用基板 | |
JPH0243748A (ja) | Icチップ実装方法 | |
JP2894172B2 (ja) | 半導体装置 | |
JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
JPH0572751B2 (ja) | ||
JPH1050773A (ja) | 半導体装置並びに半導体素子及び基板 | |
JP3493323B2 (ja) | 半導体チップ用bgaパッケージおよびその製造方法 | |
JP2000232122A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 |