JPH08197280A - 多端子表面実装用のはんだ箔 - Google Patents

Abstract

(57)【要約】 【目的】 グリッドアレイパッケージに、高さを均一
に、しかも一括で容易にはんだバンプを形成できるとと
もに、グリッドアレイ端子を有する基板またはＬＳＩパ
ッケージの一括接続を生産性よく実現可能な多端子表面
実装用のはんだ箔の提供。 【構成】 グリッドアレイ状に形成された複数の穴およ
び該各穴間に溶断部を有し、加熱溶融の進行により、は
んだの表面張力と載置されている各端子上へのぬれ拡が
り力とにより前記溶断部にて分離させられる多端子表面
実装用のはんだ箔において、該はんだ箔がＰｂ−Ｓｎ−
Ｂｉ系で、その組成が、４８wt％＜Ｓｎ＜５８wt％、４
２wt％＜Ｐｂ＜４８wt％、０wt％＜Ｂｉ＜４wt％の範囲
からなる構成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント基板やＬＳＩ
パッケージにおけるグリッドアレイ状の多端子に対する
表面実装用として使用されるはんだ箔に係り、特に、グ
リッドアレイパッケージに、高さを均一に、しかも一括
で容易にはんだバンプを形成可能にするとともに、グリ
ッドアレイ端子を有する前記プリント基板やＬＳＩパッ
ケージを容易にかつ生産性よく一括接続するのに好適な
多端子表面実装用のはんだ箔に関する。

【０００２】

【従来の技術】従来、はんだバンプの形成は、形成方法
その１として、メタルマスクを用いてはんだペ−ストを
端子上に印刷した後、加熱溶融して形成する方法（例え
ば、特開平５−３２６５２４号公報）が一般的である。
また、基板上にはんだペ−ストを印刷し、グリッドアレ
イ端子を有するＬＳＩパッケージを搭載してリフロ−を
行い、接続を行う方法もある。

【０００３】また、形成方法その２として、はんだボ−
ルを端子上に配置し、加熱を行うことによってはんだバ
ンプを得る方法（例えば、特開平５−１０９８３９号公
報）がある。

【０００４】他方、はんだバンプの形成例ではないが、
半導体ウエハの半導体ペレットにはんだ電極を形成させ
る方法として、半導体ペレットに歪やはんだ微粉を残留
させることなく、良好な電気的特性を有する半導体装置
を得ることを目的としたはんだ箔を使用する半導体装置
の製造方法(例えば、特開昭５８−１３５６５４号公報)
が提案されている。この方法は、半導体ウエハの状態
で、Ｐｂ−５％Ｓｎ−１.５％Ａｇはんだからなるはん
だ箔を搭載し、水素ガスのような還元性雰囲気中で３２
０℃から４５０℃の範囲で加熱して溶融させ、ペレット
となる部分に設けたＮｉまたはＣｒ−Ｎｉ−Ａｇ膜等の
はんだぬれ性のよい金属電極膜にはんだ電極を、平坦で
均一な厚さに一括形成させる方法である。

【０００５】

【発明が解決しようとする課題】前記その１の方法で
は、生産性良くはんだバンプの形成を行うことは可能で
あるが、メタルマスクを必要とすることのほか、使用す
るメタルマスクの厚さが薄いために端子上に印刷される
はんだペ−ストの量が少なくなり、しかも一定量供給が
できない問題点を有する。また、基板上にはんだペ−ス
トを印刷する方法において、はんだの組成が溶融分離性
のよくないＳｎ６３−Ｐｂ３７共晶はんだの場合は、Ｌ
ＳＩパッケージの搭載時にペ−ストのだれなどが生じて
ブリッジ発生の原因となる問題点を有していた。

【０００６】前記その２の方法では、はんだボ−ルの径
の僅かなばらつきがはんだバンプの高さに直接的に影響
してくるため、高精度に粒径をそろえる必要があり、コ
ストアップにつながる問題点を有する。

【０００７】また、前記はんだ箔を使用して半導体ウエ
ハの半導体ペレットにはんだ電極を形成させる方法にお
いては、使用するはんだ箔は、Ｐｂ−５％Ｓｎ−１.５
％Ａｇはんだが１例として記載されているように、融点
が３００℃と高く、ぬれ性はぬれに影響力のあるＳｎ成
分が少ないため、Ｓｎ−Ｐｂ共晶はんだに比べて劣り、
かつ水素ガスのような還元性雰囲気中で３２０℃以上の
高温で加熱溶融させる必要がある。さらに、形成される
はんだ電極を一定の厚さの平坦な形状にするため、搭載
したはんだ箔を治具を使用して半導体ウエハの金属電極
膜に密着させて半導体ウエハの反りを平坦に修正すると
ともに、はんだ厚さを一定に制御する必要がある等の問
題点を有していた。

【０００８】本発明は、上記従来技術の問題点に鑑み、
グリッドアレイパッケージに、高さを均一に、しかも一
括で容易にはんだバンプを形成できるとともに、グリッ
ドアレイ端子を有する基板またはＬＳＩパッケージの一
括接続を生産性よく実現可能な多端子表面実装用のはん
だ箔を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、グリッドアレイ状に形成された複数の穴
および該各穴間に溶断部を有し、加熱溶融の進行によ
り、はんだの表面張力と載置されている各端子上へのぬ
れ拡がり力とにより前記溶断部にて分離させられる多端
子表面実装用のはんだ箔において、該はんだ箔がＰｂ−
Ｓｎ−Ｂｉ系で、その組成が、４８wt％＜Ｓｎ＜５８wt
％、４２wt％＜Ｐｂ＜４８wt％、０wt％＜Ｂｉ＜４wt％
の範囲からなる構成にしたものである。

【００１０】そして、前記はんだ箔を、グリッドアレイ
パッケージの各Ｃｕ端子上に載置され、該はんだ箔に形
成された各穴の中心が、載置されているグリッドアレイ
パッケージの隣接する４端子間で囲まれた面の中心部に
配置されてなる構成にするとよい。

【００１１】また、前記はんだ箔を、プリント基板上の
各端子とグリッドアレイパッケージ上の各端子との間に
挾着され、該はんだ箔に形成された各穴の中心が、前記
プリント基板またはグリッドアレイパッケージの隣接す
る４端子間で囲まれた面の中心部に配置されてなる構成
にしてもよい。

【００１２】

【作用】上記構成としたことにより、はんだ箔は溶融分
離性の優れた性質を有することになり、はんだ箔に形成
された多数の穴間の最小寸法部、すなわち溶断部の幅を
大きくすることができ、はんだ箔を所望の寸法に容易に
加工形成することができるとともに、はんだ箔自体のハ
ンドリングを容易にすることが可能になる。また、プリ
ント基板などの各端子上への搭載精度も緩くてよい。

【００１３】一方、グリッドアレイパッケージなどのＣ
ｕ端子上に搭載されたはんだ箔は、大気中で２００℃〜
２４０℃程度の温度で加熱されることにより、固相と液
相との間の半溶融状態、すなわち、粘性が高くはんだの
移動が殆どない半溶融の状態になり、急には溶融状態に
はならず、このため、リフローによる加熱温度に多少の
むらがあっても、溶融されたはんだは該はんだ箔溶融の
遅速の影響を受けることなく、その表面張力および各Ｃ
ｕ端子上へのぬれ広がり力とにより各Ｃｕ端子上に向け
てほぼ均等に分離され、各Ｃｕ端子上に、はんだ箔の厚
さおよび穴径に応じてはんだ高さ、はんだ量とも均一な
一括接続用のバンプを形成させることが可能になる。

【００１４】これにより、容易にかつ生産性よく低コス
トでグリッドアレイ端子を有するＬＳＩパッケージの一
括接続およびグリッドアレイパッケージへのはんだバン
プの一括形成が可能となる。

【００１５】

【実施例】本発明の第１の実施例を図１ないし図７を参
照して説明する。図１ははんだバンプの形成過程を示す
図、図２ははんだバンプが形成される前のＢＧＡの概略
構成例を示す側面図、図３は図２のＩＩ−ＩＩ矢視図、
図４ははんだ箔の一部分を示す平面図、図５は図３に示
すＢＧＡ面上に図４に示すはんだ箔を重ねた図、図６
（ａ）は図１のＶＩａ−ＶＩａ断面図、図６（ｂ）は図
１のＶＩｂ−ＶＩｂ断面図、図７ははんだバンプが形成
された状態を示すＢＧＡの側面図である。

【００１６】はんだバンプが形成される多端子表面実装
パッケージの１つであるＢＧＡ(Ball Grid Array)は、
一般に図２および図３に示すようにグリッドアレイパッ
ケージ１と、その片面にグリッドアレイ状に配設された
多数のＣｕ端子２とからなっている。２ａは隣接する４
個のＣｕ端子２で囲まれた面の中心である。

【００１７】図４は本発明に係るはんだ箔で、図中、４
ははんだ箔、５ははんだ箔４にパンチング加工により一
括で形成された同一径の多数の円形の穴で、各穴５はそ
の中心５ａが前記隣接する４個のＣｕ端子２で囲まれた
面の中心２ａとほぼ一致するように設けられている。こ
れは、図５に示すようにはんだ箔４をグリッドアレイパ
ッケージ１のＣｕ端子２上に、各穴５の中心５ａとＣｕ
端子２で囲まれた面の中心２ａとを一致させて重ね、該
重ねたはんだ箔４が加熱されて溶融した際、溶融はんだ
が該溶融はんだの表面張力および各Ｃｕ端子２上へのぬ
れ広がり力とにより、各Ｃｕ端子２上に向けて均等に分
離しやすいようにするためである。

【００１８】ここで、穴５の寸法は、Ｃｕ端子２のピッ
チ、はんだ箔４の厚さ、形成されるはんだバンプの体積
等との関係により適宜決められ、また、穴５の形状は、
円形に限定することなく正方形のような正多角形でもよ
い。そして、点線で示す６ははんだ箔４が加熱されて溶
融した際に溶融はんだが分離する溶断部で、各穴５の中
心５ａを通る各穴５間の最短距離の部分である。穴５の
加工と同時にはんだ箔４の外形のカットを行うことによ
り、所望の寸法・形状のはんだ箔４を得ることができ
る。なお、各溶断部６の幅６ａは同一寸法に形成され
る。

【００１９】上記はんだ箔４の形成方法により、寸法の
大きいはんだ箔から連続して所望寸法の多数のはんだ箔
４を容易に得ることができる。また、上記はんだ箔４の
Ｃｕ端子２上への搭載精度は、前記中心５ａと２ａとが
一致していることが好ましいが必ずしも一致してなくて
よく、穴５がＣｕ端子２と重ならない程度でも良い。こ
れは、穴５とＣｕ端子２とが重なった場合には、Ｃｕ端
子２に対してはんだのぬれ不良が発生する可能性がある
ためで、穴５とＣｕ端子２が重なっていなければ、溶断
部６で分離した溶融はんだは、Ｃｕ端子２上に向けて均
等に分離して後述のはんだバンプ３を形成するからであ
る。

【００２０】上記はんだ箔４はＰｂ−Ｓｎ−Ｂｉ系で、
その組成は、４８wt％＜Ｓｎ＜５８wt％、４２wt％＜Ｐ
ｂ＜４８wt％、０wt％＜Ｂｉ＜４wt％の範囲である。こ
の組成のはんだ箔４の液相温度は、固相温度より８℃以
上高くなっている。この組成とすることにより、約２２
０℃の加熱温度で溶融されたはんだ箔４は、従来のＳｎ
６３−Ｐｂ３７共晶はんだでは得られない優れた溶融分
離性が付与され、同時に溶融分離性に優れていないＳｎ
６３−Ｐｂ３７共晶はんだと同等の接続強度を得ること
が可能になる。

【００２１】図１において、図１（ａ）は前記図５の一
部を示す図である。ここで、各溶断部６の幅６ａは、溶
融分離性に優れていないＳｎ６３−Ｐｂ３７共晶はんだ
の場合には、分離性の悪さから溶断部６の幅をできるだ
け狭くする必要があり、このため、穴５の加工工程が困
難になるとともに、ハンドリングも難しくなるが、上記
組成からなる本発明のはんだ箔４のように溶融分離性に
優れたはんだの場合には、前記Ｓｎ６３−Ｐｂ３７共晶
はんだに比べて広くすることができ、はんだ箔４の厚さ
が薄い場合でも穴５の加工形成を容易にするとともに、
はんだ箔４自体のハンドリングも容易にすることができ
る。

【００２２】図１（ａ）に示す状態のはんだ箔４を大気
中で、２００℃〜２４０℃のうち、例えば約２２０℃で
加熱すると、はんだ箔４は融点に達して溶融を始める。
溶融を始めたはんだ箔４は、その分離過程状態を示す図
１（ｂ）のように次第に溶断部６の幅６ａが細くなると
ともに、溶融はんだ８が各Ｃｕ端子２上に向けてほぼ均
等に集まり始め、ついに溶断部６ではんだが切断され
る。そして、最終的に図１（ｃ）に示すように、溶融は
んだ８が完全に分離してＣｕ端子２上にはんだバンプ３
が形成される。

【００２３】ここで、使用するはんだ箔が、前記溶融分
離性に優れていないＳｎ６３−Ｐｂ３７共晶はんだのよ
うに、大きい表面張力を有するはんだ材料の場合は、一
か所に集まろうとする力が強く、各Ｃｕ端子２がはんだ
を取り合うことによりはんだ量にばらつきがでる。ま
た、リフローによる加熱温度にむらがある場合には、先
に溶融したはんだがまわりのはんだを吸収し、該吸収し
たはんだに直近のＣｕ端子部が他の遅れて溶融した部分
より寸法の大きいはんだバンプを形成して不均一な寸法
のバンプを形成する。さらに、過剰に集まったはんだ
は、隣接端子間のはんだブリッジ発生の原因となるため
に好ましくない。しかし、上記組成からなる本発明のは
んだ箔４のように、溶融分離性に優れた表面張力の低い
はんだ箔の場合には、例えば、約２２０℃で加熱すると
固相と液相との間の半溶融状態、すなわち、粘性が高く
はんだの移動が殆どない半溶融の状態になり、急には溶
融状態にはならない。このため、リフローによる加熱温
度に多少のむらがあっても、はんだ箔溶融の遅速の影響
を受けることなく各Ｃｕ端子２上に向けてほぼ均等に分
離させることができ、前記図１（ｃ）に示すように、各
Ｃｕ端子２上にはんだ高さ、はんだ量とも均一なバンプ
３を低コストで形成させることが可能になる。

【００２４】図６（ａ）および図６（ｂ）に前記はんだ
バンプ形成過程の図１（ａ）および図１（ｃ）の詳細断
面図を示す。図中、前記図１と同符号のものは同じもの
を示す。

【００２５】図６（ａ）において、７ａ，７ｂはフラッ
クスで、フラックス７ａは、はんだ箔４のＣｕ端子２へ
のぬれを確保するためにグリッドアレイパッケージ１上
に塗布され、フラックス７ｂは、はんだ箔４を搭載した
後、はんだ箔４自身の酸化を抑えるためにはんだ箔４上
に塗布される。しかし、フラックス７ｂは雰囲気によっ
ては必ずしも塗布しなくてよい。

【００２６】図６（ｂ）において、３はＣｕ端子２上に
形成されたはんだバンプである。ここで、はんだバンプ
３の体積は、はんだ箔４の厚さと穴５の径により任意に
決定することができる。一例として、はんだバンプ３の
体積を０．２３ｍｍ³にする場合には、はんだ箔４の厚
さ０．１５ｍｍのとき、穴５の径０．３３ｍｍ はんだ箔４の厚さ０．２０ｍｍのとき、穴５の径０．７
７ｍｍ はんだ箔４の厚さ０．２５ｍｍのとき、穴５の径０．９
４ｍｍ となる。

【００２７】図７に上記はんだ箔４を使用してグリッド
アレイパッケージ１のＣｕ端子２上にはんだバンプ３を
形成したＢＧＡの完成状態を示す。本ＢＧＡは、はんだ
バンプ３の高さ、およびそのはんだ量を均一に形成され
ているため、図示しない回路基板のパッド上に搭載され
て、リフローを行い実装された場合、未接続等の不良を
確実に防止することが可能になる。

【００２８】次に本発明の第２の実施例を図８を参照し
て説明する。図８はグリッドアレイパッケージの基板へ
の接続過程を示す図で、図８（ａ）は加熱前の状態を示
す図、図８（ｂ）は加熱中の状態を示す図、図８（ｃ）
は加熱後の接続完了状態を示す図である。図中、前記図
１ないし図６と同符号のものは同じものを示す。

【００２９】図８において、９はプリント基板で、本実
施例の場合はガラスエポキシ樹脂が使用される。１０は
プリント基板９の片面にグリッドアレイ状に配設された
多数のＣｕ端子、１１はＣｕ端子１０とグリッドアレイ
パッケージ１側のＣｕ端子２とを接続するはんだであ
る。

【００３０】まず図８（ａ）に示すように、プリント基
板９にフラックス７を介してはんだ箔４を搭載し、該は
んだ箔４上にフラックス７を介してグリッドアレイパッ
ケージ１を搭載して、はんだ箔４をプリント基板９とグ
リッドアレイパッケージ１とにより挾着した状態にす
る。ここで、はんだ箔４の構成、組成、Ｃｕ端子上への
重ね合わせ状態等は、前記第１の実施例と同じである。

【００３１】上記状態で大気中で約２２０℃に加熱する
と、はんだ箔４は溶融を始め、溶融はんだ８の表面張力
および各Ｃｕ端子２および１０上へのぬれ広がり力とに
より、半溶融状態の溶融はんだ８が各Ｃｕ端子２および
１０に向けてほぼ均等に集まり始め、前記図１（ｂ）に
示すと同様に次第に分離を開始して溶断部６の幅６ａが
細くなっていく。このため、図８（ａ）に示す平面状の
はんだ箔４の形状から図８（ｂ）に示す立体的な形状に
変化していく。

【００３２】さらに、はんだ箔４の分離が進むと、つい
に溶断部６ではんだが切断され、最終的に図８（ｃ）に
示すように、溶融はんだ８が完全に分離して各Ｃｕ端子
２とＣｕ端子１０との間に集まり、該両者間を接続する
はんだ１１が形成される。なお、このはんだ１１が形成
される際に、各Ｃｕ端子２とＣｕ端子１０との間に集ま
った溶融はんだ８の表面張力の作用により、グリッドア
レイパッケージ１側をやや持ち上げることになる。

【００３３】このように本実施例は、前記第１の実施例
が、はんだバンプ３の形成を行った後、該はんだバンプ
３を介して他の基板またはパッケージと接続するのに対
して、はんだバンプ３の形成を行わない構成で、はんだ
ブリッジや未はんだを生じることなく容易にかつ生産性
よく一括接続を行うことを可能にしたものである。

【００３４】なお、上記グリッドアレイパッケージ１と
プリント基板９との接続は、他の表面実装部品と同時に
リフローが可能である。例えば、ＬＳＩやチップ部品等
のグリッドアレイパッケージ１以外の表面実装部品の接
続部分にははんだペーストを印刷等によって供給してお
き、部品搭載時もしくは後工程で前記穴５を有するはん
だ箔４を供給し、グリッドアレイパッケージ１を搭載後
リフローすることにより、他の表面実装部品と同時に一
括接続が可能となる。

【００３５】

【発明の効果】以上説明したように本発明は、グリッド
アレイ端子上に、高さを均一に、しかも一括で容易には
んだバンプを形成可能にするとともに、グリッドアレイ
端子を有するプリント基板やＬＳＩパッケージを容易に
かつ生産性よく一括接続することができる効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例のはんだバンプの形成過
程を示す図である。

【図２】はんだバンプが形成される前のＢＧＡの概略構
成例を示す側面図である。

【図３】図２のＩＩ−ＩＩ矢視図である。

【図４】はんだ箔の一部分を示す平面図である。

【図５】図３に示すＢＧＡ面上に図４に示すはんだ箔を
重ねた図である。

【図６】図６（ａ）は図１のＶＩａ−ＶＩａ断面図、図
６（ｂ）は図１のＶＩｂ−ＶＩｂ断面図である。

【図７】はんだバンプが形成された状態を示すＢＧＡの
側面図である。

【図８】本発明の第２の実施例のグリッドアレイパッケ
ージの基板への接続過程を示す図である。

【符号の説明】

１…グリッドアレイパッケージ、２，１０…Ｃｕ端子、
３…はんだバンプ、４…はんだ箔、５…穴、５ａ…穴の
中心、６…溶断部、６ａ…溶断部の幅、７…フラック
ス、８…溶融はんだ、９…プリント基板、１１…はん
だ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 下川 英恵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 本田 美智晴 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 グリッドアレイ状に形成された複数の穴
   および該各穴間に溶断部を有し、加熱溶融の進行によ
   り、はんだの表面張力と載置されている各端子上へのぬ
   れ拡がり力とにより前記溶断部にて分離させられる多端
   子表面実装用のはんだ箔において、該はんだ箔がＰｂ−
   Ｓｎ−Ｂｉ系で、その組成が、４８wt％＜Ｓｎ＜５８wt
   ％、４２wt％＜Ｐｂ＜４８wt％、０wt％＜Ｂｉ＜４wt％
   の範囲からなることを特徴とする多端子表面実装用のは
   んだ箔。
2. 【請求項２】 前記はんだ箔が、グリッドアレイパッケ
   ージの各Ｃｕ端子上に載置され、該はんだ箔に形成され
   た各穴の中心が、載置されているグリッドアレイパッケ
   ージの隣接する４端子間で囲まれた面の中心部に配置さ
   れてなる請求項１記載の多端子表面実装用のはんだ箔。
3. 【請求項３】 前記はんだ箔が、プリント基板上の各端
   子とグリッドアレイパッケージ上の各端子との間に挾着
   され、該はんだ箔に形成された各穴の中心が、前記プリ
   ント基板またはグリッドアレイパッケージの隣接する４
   端子間で囲まれた面の中心部に配置されてなる請求項１
   記載の多端子表面実装用のはんだ箔。