JPH08194904A - Magnetic recording medium and data reproducer - Google Patents
Magnetic recording medium and data reproducerInfo
- Publication number
- JPH08194904A JPH08194904A JP707095A JP707095A JPH08194904A JP H08194904 A JPH08194904 A JP H08194904A JP 707095 A JP707095 A JP 707095A JP 707095 A JP707095 A JP 707095A JP H08194904 A JPH08194904 A JP H08194904A
- Authority
- JP
- Japan
- Prior art keywords
- data
- track
- signal
- magnetization
- recording medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Moving Of Head For Track Selection And Changing (AREA)
- Digital Magnetic Recording (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、磁気記録媒体及びデー
タ再生装置に関し、特に、データを記録するトラックを
特定するためのアドレス情報に基づいた磁化パターン
が、隣接するトラック間でグレイコードとなっている磁
気ディスク等に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording medium and a data reproducing apparatus, and more particularly, a magnetization pattern based on address information for specifying a track for recording data becomes a gray code between adjacent tracks. Magnetic disk etc.
【0002】[0002]
【従来の技術】磁気ディスク装置やフロピィディスク装
置では、磁気記録媒体として磁気ディスクが用いられ
る。この磁気ディスクには、同心円状又は渦巻状にデー
タを記録する複数のトラックが形成されている。各トラ
ックは、円周方向において複数のセクタに分割されてい
る。したがって、磁気ディスクでは、トラックの番号
(以下、トラックアドレスという。)とセクタの番号
(以下、セクタアドレスという。)を指定することによ
って、データの記録又は再生を行う領域を指定すること
ができるようになっている。2. Description of the Related Art In a magnetic disk device or floppy disk device, a magnetic disk is used as a magnetic recording medium. A plurality of tracks for recording data are formed on the magnetic disk in a concentric or spiral shape. Each track is divided into a plurality of sectors in the circumferential direction. Therefore, in the magnetic disk, an area for recording or reproducing data can be designated by designating a track number (hereinafter, referred to as a track address) and a sector number (hereinafter, referred to as a sector address). It has become.
【0003】また、磁気ディスクの半径方向Rにおいて
記録ヘッドや再生ヘッドを位置決めし、記録ヘッドや再
生ヘッドを目的のトラックアドレスを有するトラックの
中心上に保持する、所謂オントラックさせる制御方式と
して、磁気ディスクの記録面に位置決め用のサーボパタ
ーンを、通常のデータと共に時分割で記録するセクタサ
ーボ方式が知られている。Further, as a so-called on-track control method for positioning a recording head or a reproducing head in the radial direction R of a magnetic disk and holding the recording head or the reproducing head on the center of a track having a target track address, a magnetic method is used. A sector servo system is known in which a positioning servo pattern is recorded on a recording surface of a disk together with normal data in a time division manner.
【0004】具体的には、同一トラック上のセクタ間に
はサーボ領域(サーボゾーン)が設けられており、これ
らのサーボゾーンには、サーボパターンとして、所謂シ
ーク動作時等における粗い位置決めに使用されるトラッ
クアドレス、オントラック状態を保持する等の細かい位
置決めに使用されるファインパターン等が記録されてい
る。そして、トラックアドレスは、トラックと直交する
方向に揃えられて設けられている。Specifically, servo areas (servo zones) are provided between the sectors on the same track, and these servo zones are used as a servo pattern for rough positioning during so-called seek operation. Track addresses, fine patterns used for fine positioning such as holding the on-track state, and the like are recorded. The track addresses are arranged in the direction orthogonal to the tracks.
【0005】一般に、トラックアドレスとしてはグレイ
コード等がよく使用される。具体的には、磁気ディスク
では、トラックアドレスとしてグレイコードを用い、グ
レイコードにおける1のビットに対応して磁化の方向を
反転させて、トラックアドレスを各トラックに記録す
る。すなわち、トラックアドレスとしてグレイコードを
用いるのは、隣接するトラックに記録されたコード、す
なわち隣り合うコード同士のうちで異なるビットは1ビ
ットだけであり、仮に再生ヘッドが2本のトラックを横
切った場合でも、その再生ヘッドから再生される値は、
これら2本のトラックのいずれか一方のアドレスを示す
ので、シーク動作上、都合がよいからである。Generally, a gray code or the like is often used as the track address. Specifically, in a magnetic disk, a gray code is used as a track address, the direction of magnetization is inverted corresponding to 1 bit in the gray code, and the track address is recorded in each track. That is, the gray code is used as the track address because the code recorded on the adjacent tracks, that is, only one bit is different between the adjacent codes, and if the reproducing head crosses two tracks. But the value played from that playhead is
This is because the address of either one of these two tracks is shown, which is convenient for the seek operation.
【0006】ところで、磁気ディスクのトラックアドレ
スとしてグレイコードのようなコードを使用する場合、
そのコードは次のような条件が必要とされていた。By the way, when a code such as a Gray code is used as the track address of the magnetic disk,
The code had the following requirements:
【0007】隣接するトラックの円周方向における同じ
位置で磁化反転が生じる場合は、磁束の干渉を防止する
ため、かつ再生ヘッドがそれらトラックを横切るときに
磁束の変化を正確に検出するため、それらの磁化反転の
方向は同じでなければならない。When the magnetization reversal occurs at the same position in the circumferential direction of the adjacent tracks, it is necessary to prevent the interference of the magnetic flux and to accurately detect the change of the magnetic flux when the reproducing head crosses those tracks. The directions of magnetization reversal must be the same.
【0008】この条件を満たさないグレイコードを用い
た場合、シークの際に再生ヘッドがトラックを横切り、
隣接するトラックの中間あたりを通過したとき、トラッ
クアドレスに対応する再生信号を、閾値検出やピーク検
出によりバイナリデータに変換すると、僅かなノイズ等
によって両方のトラックアドレスとなんら関係ない値が
得られる。また、これはグレイコードの性質を有してい
ない。When a Gray code that does not satisfy this condition is used, the reproducing head crosses the track when seeking.
When a reproduction signal corresponding to a track address is converted into binary data by passing through the middle of adjacent tracks, a value having nothing to do with both track addresses is obtained due to slight noise or the like. Also, it does not have the properties of Gray code.
【0009】そこで、上述の条件を満たすようなコード
として、本願出願人は、特開平04−26958号公開
公報において、グレイコードを変換したグレイライクコ
ードや、さらにそのグレイライクコードにダミービット
を付加したコードを用いること等を提案している。Therefore, as a code satisfying the above-mentioned condition, the applicant of the present application has disclosed in Japanese Patent Laid-Open No. 04-26958 that a gray-like code obtained by converting a gray code or a dummy bit is added to the gray-like code. It proposes to use the code that was done.
【0010】[0010]
【発明が解決しようとする課題】ところで、上述のよう
に、グレイライクコード、もしくはグレイライクコード
とダミービットからなるコードを用いると、冗長度を加
えていることになるので、トラックアドレスを記録する
ために必要とされる領域が増加してしまうという問題が
あった。By the way, as described above, when the gray-like code or the code composed of the gray-like code and the dummy bit is used, the redundancy is added, so that the track address is recorded. Therefore, there is a problem that the area required for this is increased.
【0011】すなわち、グレイライクコード等を用いる
と、トラックアドレスとして必要なビット数を記録する
領域に対して、1.5倍〜2倍の記録領域が必要とな
り、磁気ディスクのデータ記録容量を減少させてしまう
ことになっていた。That is, when the Gray-like code or the like is used, a recording area 1.5 to 2 times as large as the area for recording the number of bits required for the track address is required, which reduces the data recording capacity of the magnetic disk. I was supposed to let it happen.
【0012】本発明は、このような実情に鑑みてなされ
たものであり、トラックを特定するためのアドレス情報
に冗長度を付加することなく、必要なビット数だけを用
い、トラックを横切るシーク時においても確実にアドレ
ス情報を再生することができる磁気記録媒体及びデータ
再生装置を提供することを目的とする。The present invention has been made in view of such a situation, and when seeking across a track using only the required number of bits without adding redundancy to address information for specifying a track. It is an object of the present invention to provide a magnetic recording medium and a data reproducing device capable of surely reproducing address information.
【0013】[0013]
【課題を解決するための手段】上述の課題を解決するた
めに、本に係る磁気記録媒体は、データを記録するトラ
ックを特定するためのアドレス情報が、磁化の方向とし
て記録された磁気記録媒体であって、アドレス情報に基
づいた磁化の方向が、隣接するトラック間でグレイコー
ドとなっていることを特徴とする。In order to solve the above problems, a magnetic recording medium according to the present invention is a magnetic recording medium in which address information for specifying a track for recording data is recorded as a direction of magnetization. The direction of magnetization based on the address information is gray code between adjacent tracks.
【0014】また、本に係る磁気記録媒体は、データを
記録するトラックを特定するためのアドレス情報が、着
磁の有無として記録された磁気記録媒体であって、アド
レス情報に基づいた着磁の有無が、隣接するトラック間
でグレイコードとなっていることを特徴とする。Further, the magnetic recording medium according to the present invention is a magnetic recording medium in which address information for specifying a track on which data is recorded is recorded as presence / absence of magnetization, and the magnetization based on the address information is performed. The presence / absence is characterized by a gray code between adjacent tracks.
【0015】また、本発明に係るデータ再生装置は、デ
ータを記録するトラックを特定するためのアドレス情報
が磁化の方向として記録された磁気記録媒体であって、
アドレス情報に基づいた磁化の方向が隣接するトラック
間でグレイコードとなっている磁気記録媒体から再生信
号を検出する磁気ヘッドと、磁気ヘッドからの再生信号
を最尤復号して、トラック情報を再生する最尤復号手段
とを備えることを特徴とする。Further, the data reproducing apparatus according to the present invention is a magnetic recording medium in which address information for specifying a track for recording data is recorded as a direction of magnetization.
A magnetic head that detects a reproduction signal from a magnetic recording medium in which the direction of magnetization based on address information is a gray code between adjacent tracks, and maximum likelihood decoding of the reproduction signal from the magnetic head to reproduce the track information. And maximum likelihood decoding means for performing the above.
【0016】また、本発明に係るデータ再生装置は、デ
ータを記録するトラックを特定するためのアドレス情報
が着磁の有無として記録された磁気記録媒体であって、
アドレス情報に基づいた磁化の有無が隣接するトラック
間でグレイコードとなっている磁気記録媒体から再生信
号を検出する磁気ヘッドと、磁気ヘッドからの再生信号
を最尤復号して、トラック情報を再生する最尤復号手段
とを備えることを特徴とする。Further, the data reproducing apparatus according to the present invention is a magnetic recording medium in which address information for specifying a track on which data is recorded is recorded as presence / absence of magnetization.
A magnetic head that detects a reproduction signal from a magnetic recording medium in which the presence or absence of magnetization based on address information is a gray code between adjacent tracks, and a reproduction signal from the magnetic head is subjected to maximum likelihood decoding to reproduce the track information. And maximum likelihood decoding means for performing the above.
【0017】[0017]
【作用】本発明では、データを記録するトラックを特定
するためのアドレス情報を、アドレス情報に基づいた磁
化の方向又は着磁の有無が隣接するトラック間でグレイ
コードとなるように、磁気記録媒体に記録する。そし
て、このアドレス情報の再生信号を最尤復号して、アド
レス情報を再生する。According to the present invention, the address information for specifying the track for recording the data is recorded on the magnetic recording medium so that the direction of magnetization based on the address information or the presence or absence of magnetization becomes a gray code between the adjacent tracks. To record. Then, the reproduction signal of this address information is subjected to maximum likelihood decoding to reproduce the address information.
【0018】[0018]
【実施例】以下、本発明に係る磁気記録媒体及びデータ
再生装置の一実施例を図面を用いて詳細に説明する。こ
の実施例は、磁気記録媒体として例えば磁気ディスクを
用い、この磁気ディスクにデータを記録し、また磁気デ
ィスクからデータを再生する磁気ディスク装置に本発明
を適用したものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a magnetic recording medium and a data reproducing apparatus according to the present invention will be described in detail below with reference to the drawings. In this embodiment, the present invention is applied to a magnetic disk device which uses, for example, a magnetic disk as a magnetic recording medium, records data on the magnetic disk, and reproduces data from the magnetic disk.
【0019】まず、この本発明を適用した磁気ディスク
装置に用いられる磁気ディスクについて説明する。First, a magnetic disk used in the magnetic disk device to which the present invention is applied will be described.
【0020】磁気ディスク1は、例えば図1に示すよう
に、一般の磁気ディスクからなり、その記録面には、同
心円状又は渦巻状にデータを記録する複数のトラック2
が形成されている。各トラック2は、円周方向φにおい
て複数のセクタ3に分割されている。また、これらのセ
クタ3間には、サーボ領域(サーボゾーン)4が設けら
れている。The magnetic disk 1 is, for example, as shown in FIG. 1, a general magnetic disk, and a plurality of tracks 2 for recording data concentrically or spirally on its recording surface.
Are formed. Each track 2 is divided into a plurality of sectors 3 in the circumferential direction φ. A servo area (servo zone) 4 is provided between these sectors 3.
【0021】すなわち、具体的には、例えば図2に示す
ように、磁気ディスク1には、トラック2が、その半径
方向RにおけるトラックピッチTpで形成されており、
各トラック2のセクタ3には、ハッチングで示すよう
に、データが記録される。また、セクタ3の先頭部に
は、IDフィールド等が形成され、このIDフィールド
中には、トラックアドレス(シリンダアドレス)とセク
タアドレスとが記録されている。ここで、2点鎖線は、
トラック2の中心であるトラックセンタ2Mを表し、隣
接するトラック2の間をトラック境界2Bと称する。That is, specifically, as shown in FIG. 2, for example, tracks 2 are formed on the magnetic disk 1 at a track pitch Tp in the radial direction R,
Data is recorded in the sector 3 of each track 2 as indicated by hatching. An ID field or the like is formed at the beginning of the sector 3, and a track address (cylinder address) and a sector address are recorded in this ID field. Here, the two-dot chain line is
The track center 2M, which is the center of the track 2, is shown, and the space between adjacent tracks 2 is called a track boundary 2B.
【0022】一方、同一トラック上の隣接するセクタ3
間に配設されたサーボゾーン4には、例えば上述の図2
に示すように、サーボパターンとして、円周方向φに順
次、再生信号の基準となるAGC(Automatic Gain Con
trol)5と、ヘッダ6と、所謂シーク動作時等における
粗い位置決めに使用されるトラックアドレス7と、オン
トラック状態を保持する等の細かい位置決めに使用され
るファインパターン8とが記録されている。On the other hand, adjacent sectors 3 on the same track
In the servo zone 4 arranged between them, for example, the above-mentioned FIG.
As shown in FIG. 3, the servo pattern has an AGC (Automatic Gain Conse
5), a header 6, a track address 7 used for coarse positioning during so-called seek operation, and a fine pattern 8 used for fine positioning such as holding an on-track state.
【0023】この実施例の磁気ディスク1では、トラッ
クアドレス7は、従来のように磁化反転のあるビットを
1とする記録の仕方ではなく、例えば磁気ヘッドの走行
方向に磁化されたビットを1、反対方向に磁化されたビ
ットを0としたときに(逆でも同様であるが)、磁化の
方向がグレイコードとなるように記録され、トラック2
と直交する方向に揃えられて配されている。In the magnetic disk 1 of this embodiment, the track address 7 is not the conventional recording method in which the bit having the magnetization reversal is set to 1, but the bit magnetized in the running direction of the magnetic head is set to 1, for example. When the bit magnetized in the opposite direction is set to 0 (and vice versa), the recording is performed so that the direction of the magnetization becomes the gray code, and the track 2
They are arranged in the direction orthogonal to.
【0024】具体的には、例えば図3Aに示すように、
図で右向きの磁化を1、左向きの磁化を0であるとする
と、トラックアドレスに基づいた磁化の方向が、トラッ
クk+1では1100、トラックkでは1000、トラ
ックk−1では1010とされている。すなわち、これ
らの磁化の方向は、互いに隣接するトラック間では1ビ
ットだけ異なり、グレイコードの条件を満足している。Specifically, as shown in FIG. 3A, for example,
If the rightward magnetization is 1 and the leftward magnetization is 0 in the figure, the directions of magnetization based on the track address are 1100 for track k + 1, 1000 for track k, and 1010 for track k-1. That is, the directions of these magnetizations differ by 1 bit between the tracks adjacent to each other, and satisfy the Gray code condition.
【0025】ファインパターン8は、Aパターン8a、
Bパターン8b及びCパターン8cからなる。The fine pattern 8 is the A pattern 8a,
It is composed of a B pattern 8b and a C pattern 8c.
【0026】ところで、トラックアドレス7等のサーボ
パターンは、サーボトラックライタにより予め記録され
ている。また、サーボパターンの記録は、サーボトラッ
クライタによっておこなうばかりでなく、磁性体の一部
を除去することによって行ってもよいし、またディスク
に凹凸をつけることによって行ってもよい。By the way, the servo patterns such as the track address 7 are recorded in advance by the servo track writer. Further, the recording of the servo pattern may be performed not only by the servo track writer but also by removing a part of the magnetic material or by making the disk uneven.
【0027】具体的には、例えば図4に示すように、右
向きの磁化の領域を凸とし、左向きの磁化の領域を凹と
して、トラックアドレスを、トラックアドレスに基づい
た磁化の方向が隣接するトラック間でグレイコードとな
るように記録する。また、例えば図5に示すように、着
磁が存在するときを1とし、着磁が無いときを0とし
て、トラックアドレスを、トラックアドレスに基づいた
磁化の有無が隣接するトラック間でグレイコードとなる
ように記録する。Specifically, as shown in FIG. 4, for example, the rightward magnetization region is made convex and the leftward magnetization region is made concave, and the track address is a track whose magnetization direction based on the track address is adjacent. It records so that it may become a gray code between. Further, as shown in FIG. 5, for example, when magnetization is present, 1 is set, and when there is no magnetization, 0 is set, and the track address is a gray code between adjacent tracks with or without magnetization based on the track address. Record so that
【0028】そして、磁気ヘッドがオントラック状態に
あるときに、磁気ディスク1が円周方向φに回転するこ
とにより、磁気ヘッドは、サーボ制御によってトラック
センタ2Mを走査する。すなわち、磁気ヘッドは、オン
トラック状態では、磁気ディスク1の半径方向Rにおい
てほぼ同一位置上に存在することになる。一方、シーク
状態では、磁気ヘッドは、回転している磁気ディスク1
のほぼ半径方向Rに移動し、トラック境界2B上も走査
する。When the magnetic head is in the on-track state, the magnetic disk 1 rotates in the circumferential direction φ so that the magnetic head scans the track center 2M by servo control. That is, the magnetic heads are located at substantially the same position in the radial direction R of the magnetic disk 1 in the on-track state. On the other hand, in the seek state, the magnetic head moves to the rotating magnetic disk 1.
In the radial direction R, and scans also on the track boundary 2B.
【0029】つぎに、上述のような磁気ディスク1に、
データを記録し、また、磁気ディスクからデータを再生
する磁気ディスク装置について説明する。Next, in the magnetic disk 1 as described above,
A magnetic disk device for recording data and reproducing data from a magnetic disk will be described.
【0030】この本発明を適用した磁気ディスク装置
は、例えば図6に示すように、データの記録又は再生を
行う磁気ヘッド11と、該磁気ヘッド11からの再生信
号を増幅する再生アンプ12と、該再生アンプ12から
の再生信号のレベルを調整する信号処理回路13と、該
信号処理回路13からの再生信号を最尤復号して、トラ
ックアドレスを検出するサーボ検出回路14と、上記信
号処理回路13からの再生信号の包絡線を検出するエン
ベロープ検出回路15と、該エンベロープ検出回路15
からの再生信号の包絡線をディジタル信号に変換するア
ナログ/ディジタル変換器(以下、A/D変換器とい
う。)16と、上記サーボ検出回路14からのトラック
アドレスに基づいて、上記磁気ヘッド11を駆動するデ
ィジタル・シグナル・プロセッサ(以下、DSPとい
う。)22と、この装置全体を制御する中央演算処理装
置(以下、CPUという。)23と、上記サーボ検出回
路14からのトラックアドレス等を記憶するランダム・
アクセス・メモリ(以下、RAMという。)24と、上
記DSP22からの制御データをパルス信号に変換する
信号処理回路31と、上記磁気ヘッド11を駆動するV
CM(Voice Coil Moter)駆動回路32とを備える。A magnetic disk device to which the present invention is applied, for example, as shown in FIG. 6, a magnetic head 11 for recording or reproducing data, and a reproducing amplifier 12 for amplifying a reproduced signal from the magnetic head 11. A signal processing circuit 13 that adjusts the level of the reproduction signal from the reproduction amplifier 12, a servo detection circuit 14 that detects the track address by performing maximum likelihood decoding of the reproduction signal from the signal processing circuit 13, and the signal processing circuit described above. An envelope detection circuit 15 for detecting the envelope of the reproduction signal from the envelope 13, and the envelope detection circuit 15
Based on the track address from the analog / digital converter (hereinafter referred to as an A / D converter) 16 for converting the envelope of the reproduced signal from the digital signal into a digital signal and the track address from the servo detection circuit 14, A digital signal processor (to be referred to as a DSP hereinafter) 22 to be driven, a central processing unit (to be referred to as a CPU hereinafter) 23 for controlling the entire apparatus, a track address from the servo detection circuit 14 and the like are stored. random·
An access memory (hereinafter referred to as RAM) 24, a signal processing circuit 31 that converts the control data from the DSP 22 into a pulse signal, and a V that drives the magnetic head 11.
And a CM (Voice Coil Moter) drive circuit 32.
【0031】磁気ヘッド11は、例えばスピンドルモー
タによって円周方向φに回転される磁気ディスク1に対
面して、ほぼ半径方向Rに移動するように配設されてい
る。そして、磁気ヘッド11は、シーク時には、ほぼ半
径方向Rに移動され、データの記録又は再生中には、磁
気ディスク1に対して相対的に円周方向φに移動され
る。The magnetic head 11 is arranged so as to face the magnetic disk 1 rotated in the circumferential direction φ by, for example, a spindle motor, and to move in the substantially radial direction R. Then, the magnetic head 11 is moved substantially in the radial direction R at the time of seek, and is moved in the circumferential direction φ relatively to the magnetic disk 1 during recording or reproducing of data.
【0032】以下、上述のように構成される磁気ディス
ク装置の再生動作について説明する。The reproducing operation of the magnetic disk device configured as described above will be described below.
【0033】磁気ヘッド11によって連続的に検出され
た磁化反転に対応する再生信号(以下、RF信号S1と
いう。)は、再生アンプ12に供給される。そして、再
生アンプ12は、RF信号S1を増幅して信号処理回路
13に供給する。A reproduction signal (hereinafter referred to as an RF signal S1) corresponding to the magnetization reversal continuously detected by the magnetic head 11 is supplied to the reproduction amplifier 12. Then, the reproduction amplifier 12 amplifies the RF signal S1 and supplies it to the signal processing circuit 13.
【0034】信号処理回路13は、例えば自動利得制御
(AGC:Automatic Gain Control)回路とローパスフ
ィルタ(LPF:Low Pass Filter)が直列接続された
回路からなり、再生アンプ12から供給されるRF信号
S1を、サーボゾーン4のAGC5に対応するレベルが
一定となるように増幅すると共に、高周波の雑音成分を
除去し、得られるRF信号S2をサーボ検出回路14及
びエンベロープ検出回路15に供給する。The signal processing circuit 13 comprises, for example, a circuit in which an automatic gain control (AGC: Automatic Gain Control) circuit and a low pass filter (LPF: Low Pass Filter) are connected in series, and the RF signal S1 supplied from the reproducing amplifier 12 is provided. Is amplified so that the level corresponding to the AGC 5 of the servo zone 4 becomes constant, high-frequency noise components are removed, and the obtained RF signal S2 is supplied to the servo detection circuit 14 and the envelope detection circuit 15.
【0035】サーボ検出回路14は、最尤復号器等を備
え、サーボゾーン4のトラックアドレス7に対応するR
F信号S2を最尤復号して、バイナリデータBnからな
るトラックアドレスを再生し、このトラックアドレスを
バス21を介してDSP22に供給する。The servo detection circuit 14 is provided with a maximum likelihood decoder and the like, and R corresponding to the track address 7 of the servo zone 4 is read.
The F signal S2 is subjected to maximum likelihood decoding to reproduce the track address composed of the binary data Bn, and the track address is supplied to the DSP 22 via the bus 21.
【0036】一方、エンベロープ検出回路15は、サー
ボゾーン4のファインパターン8に対応するRF信号S
2の包絡線を検出する。A/D変換器16は、この包絡
線をディジタル化して、再生データS3を生成し、この
再生データS3をバス21を通してDSP22に供給す
る。On the other hand, the envelope detection circuit 15 outputs the RF signal S corresponding to the fine pattern 8 in the servo zone 4.
Detect the envelope of 2. The A / D converter 16 digitizes this envelope to generate reproduction data S3, and supplies the reproduction data S3 to the DSP 22 through the bus 21.
【0037】DSP22は、データ再生の際には、エン
ベロープ検出回路15から供給される再生データS3に
基づいて、すなわちファインパターン8のAパターン8
a、Bパターン8b及びCパターン8cを再生したとき
の再生データS3を比較して、磁気ヘッド11をトラッ
クセンタ2Mに保持する(オントラックさせる)サーボ
制御を行う。When reproducing data, the DSP 22 uses the reproduction data S3 supplied from the envelope detection circuit 15, that is, the A pattern 8 of the fine pattern 8.
The reproduced data S3 obtained when the a, B pattern 8b and C pattern 8c are reproduced is compared, and servo control for holding (on-tracking) the magnetic head 11 at the track center 2M is performed.
【0038】また、DSP22は、CPU23から発行
されたシークコマンドによって指定されたトラック2に
磁気ヘッド11をシークさせて、オントラックさせるな
どの動作を行う。すなわち、DSP22は、トラックア
ドレス7の再生データであるバイナリデータBnとファ
インパターン8の再生データS3に基づいて、磁気ヘッ
ド11をその半径方向Rに移動するためのデータを生成
し、このデータを信号処理回路31に供給する。なお、
シークするときの速度プロファイルデータ等は予めRA
M25に記憶されており、DSP22は、必要に応じて
これらを読み出して、磁気ヘッド11のシーク制御を行
う。Further, the DSP 22 performs operations such as seeking the magnetic head 11 to the track 2 designated by the seek command issued from the CPU 23 so that the magnetic head 11 is on-track. That is, the DSP 22 generates data for moving the magnetic head 11 in the radial direction R based on the binary data Bn which is the reproduction data of the track address 7 and the reproduction data S3 of the fine pattern 8 and outputs this data as a signal. It is supplied to the processing circuit 31. In addition,
The speed profile data etc. when seeking are RA
It is stored in the M25, and the DSP 22 reads out these as needed to perform seek control of the magnetic head 11.
【0039】信号処理回路31は、例えばパルス幅変調
回路、3次のLPF、D/A変換器等を備え、データ再
生時には、DSP22からバス21を介して供給される
磁気ヘッド11をオントラックするためのデータを、パ
ルス幅に変換すると共に、アナログ信号に変換して、得
られるPWM信号をVCM駆動回路32供給する。The signal processing circuit 31 includes, for example, a pulse width modulation circuit, a third-order LPF, a D / A converter, etc., and on-tracks the magnetic head 11 supplied from the DSP 22 via the bus 21 during data reproduction. Data is converted into a pulse width and converted into an analog signal, and the obtained PWM signal is supplied to the VCM drive circuit 32.
【0040】一方、シーク時には、信号処理回路31
は、DSP22からバス21を介し供給されるデータ
を、パルス幅に変換すると共に、アナログ信号に変換し
て、得られるPWM信号をVCM駆動回路32供給す
る。On the other hand, when seeking, the signal processing circuit 31
Converts the data supplied from the DSP 22 via the bus 21 into a pulse width, converts the data into an analog signal, and supplies the obtained PWM signal to the VCM drive circuit 32.
【0041】そして、VCM駆動回路32は、これらの
PWM信号に基づいて、磁気ヘッド11を磁気ディスク
1の半径方向Rに移動するためのボイスコイルを駆動す
る。すなわち、DSP22は、PWM信号のデューティ
を制御することによって、磁気ヘッド11を駆動する。
かくして、データ再生時には、磁気ヘッド11がオント
ラックするようにサーボ制御され、磁気ヘッド11がオ
ントラックした状態において、データの再生が行われ
る。一方、シーク時には、磁気ヘッド11が目的のトラ
ックアドレスを有するトラックにシークされる。なお、
磁気ディスク1のサーボゾーン4に予め記録されている
トラックアドレス7は、最外周のトラック2から最内周
のトラック2まで連続番号が付けられている。Then, the VCM drive circuit 32 drives the voice coil for moving the magnetic head 11 in the radial direction R of the magnetic disk 1 based on these PWM signals. That is, the DSP 22 drives the magnetic head 11 by controlling the duty of the PWM signal.
Thus, during data reproduction, the magnetic head 11 is servo-controlled so as to be on-track, and data reproduction is carried out in the state where the magnetic head 11 is on-track. On the other hand, at the time of seek, the magnetic head 11 seeks to the track having the target track address. In addition,
The track addresses 7 previously recorded in the servo zone 4 of the magnetic disk 1 are numbered consecutively from the outermost track 2 to the innermost track 2.
【0042】ここで、最尤復号荷ついて説明する。Here, the maximum likelihood decoding load will be described.
【0043】磁気ディスク装置等では、パーシャルレス
ポンスの技術が用いられることがある。パーシャルレス
ポンスの種類としては、良く使われるものにパーシャル
レスポンス(1,1)(以下、PRS(1,1)とい
う。)、PRS(1,−1)、PRS(1,0,−1)
等があり、これらのシステム多項式は、それぞれ下記式
1、2、3で表すことができる。ここで、Dは1ビット
遅延を表す。A magnetic disk device or the like may use a partial response technique. As the types of partial responses, those commonly used are partial response (1,1) (hereinafter referred to as PRS (1,1)), PRS (1, -1), PRS (1,0, -1).
Etc., and these system polynomials can be expressed by the following equations 1, 2, and 3, respectively. Here, D represents a 1-bit delay.
【0044】G(D)=1+D ・・・ 式1 G(D)=1−D ・・・ 式2 G(D)=1−D2 ・・・ 式3 例えば、入力として孤立した情報1があった場合、すな
わち2進数表現で0001000が、PRS(1,1)
に対応したプリコーダに入力されると、その出力は00
01100となり、同じデータがPRS(1,−1)に
対応したプリコーダに入力されると、その出力は000
1−100となる。G (D) = 1 + D equation 1 G (D) = 1-D equation 2 G (D) = 1-D 2 equation 3 For example, the isolated information 1 is input. If there is, that is, 0001000 in binary notation is PRS (1,1)
When input to the precoder corresponding to, the output is 00
01100. When the same data is input to the precoder corresponding to PRS (1, -1), its output is 000.
It becomes 1-100.
【0045】ところで、磁気記録再生系は微分特性を示
すので、それ自体PRS(1,−1)に近い特性を持っ
ている。そこで、このサーボ検出回路14は、PRS
(1,−1)に対応した最尤復号を行う。By the way, since the magnetic recording / reproducing system exhibits a differential characteristic, the magnetic recording / reproducing system itself has a characteristic close to PRS (1, -1). Therefore, the servo detection circuit 14 is
Maximum likelihood decoding corresponding to (1, -1) is performed.
【0046】また、ところで、再生アンプ12から出力
されるRF信号S1は、その最大レベルを±2とする
と、−2、0、+2の3つの値のいずれか1つの値をと
り、これをバイナリーデータにデコードするには、固定
の閾値を用いる3値レベル検出と、最尤復号であるビタ
ビ復号等がある。3値レベル検出は、0と+2及び0と
−2の間に閾値を設定し、サンプル点の値がどの領域に
入るかによってデコードするものであり、回路構成が非
常に簡単ですむ代わりに検出能力はあまり高いとは言え
ない。これに対し、最尤復号であるビタビ復号は、連続
するサンプル点の値を用いて、例えば所謂トレリス線図
(Trellis diagram)における尤度が最も高いパスを検出
することにより、復号(デコード)するという方法で、
3値レベル検出に較べて高い検出能力を持っている。By the way, the RF signal S1 output from the reproduction amplifier 12 takes any one of the three values of -2, 0 and +2 when the maximum level is ± 2, and the RF signal S1 is binary. Decoding to data includes ternary level detection using a fixed threshold, Viterbi decoding which is maximum likelihood decoding, and the like. The ternary level detection is to set threshold values between 0 and +2 and 0 and -2, and decode depending on which area the value of the sample point falls into. Detecting the circuit structure is very simple, The ability is not very high. On the other hand, Viterbi decoding, which is maximum likelihood decoding, decodes (decodes) by using the values of consecutive sample points, for example, by detecting the path with the highest likelihood in a so-called Trellis diagram. In that way,
It has a higher detection ability than the three-value level detection.
【0047】ここで、ビタビ復号について説明する。Viterbi decoding will be described below.
【0048】ビタビ復号のアルゴリズムとは、ある時刻
kにおける各々の状態について、そこに至るまでの尤度
(メトリック)が最も大きくなるようなパスを1つにし
ぼりながら、データを決定していくものである。図7
は、PRS(1,−1)に対するビタビ復号におけるト
レリス線図であり、この図7には、所謂ブランチメトリ
ックも合わせて表示してある。The Viterbi decoding algorithm is for determining data for each state at a certain time k while narrowing down one path having the largest likelihood (metric) up to that state. Is. Figure 7
Is a trellis diagram in Viterbi decoding for PRS (1, -1), and FIG. 7 also shows so-called branch metrics.
【0049】これらのブランチメトリックの総和が最大
になるようなパスを見つけ出すため、あるサンプル時刻
kまでのパスメトリックLk +、Lk -は、1つ前のサンプ
ル時刻k−2までのパスメトリックの値Lk-2 +、Lk-2 -
を用いて、下記式4、5により求めることができる。な
お、max(A,B)は、大きな方を選択することを表す。[0049] Since the sum of these branch metrics finding a path that maximizes lies sampling time k to the path metric L k +, L k - is the previous path metric to sampling time k-2 of the value L k-2 +, L k -2 -
Can be obtained by the following equations 4 and 5. Note that max (A, B) indicates that the larger one is selected.
【0050】 Lk +=max(Lk-2 ++(-(yk-0)2),Lk-2 -+(-(yk-2)2)) ・・・ 式4 Lk -=max(Lk-2 ++(-(yk+2)2),Lk-2 -+(-(yk-0)2)) ・・・ 式5 これらのパスメトリックLk +、Lk -を計算しながら最適
なパスを得るためには、自乗器が3個、加算器が6個、
コンパレータが2個必要となる。さらに、パスを記憶し
ておくためのシリアルシフト/パラレルロードのシフト
レジスタが必要となる。[0050] L k + = max (L k -2 + + (- (y k -0) 2), L k-2 - + (- (y k -2) 2)) ··· Equation 4 L k - = max (L k-2 + + (- (y k +2) 2), L k-2 - + (- (y k -0) 2)) ··· equation 5 of the path metric L k + , L k − to obtain an optimum path, three squarers, six adders,
Two comparators are required. Furthermore, a serial shift / parallel load shift register for storing the path is required.
【0051】そこで、この実施例では、パスメトリック
を忠実に計算していくのではなく、回路を簡単にするた
めに所謂差動メトリックのアルゴリズムを使用する。上
述のPRS(1,−1)に対するビタビ復号のように状
態が2つしかない場合、ある時点で生き残るブランチ
は、 状態<-1> → 状態<-1> かつ 状態<-1> → 状態<+1> 状態<-1> → 状態<-1> かつ 状態<+1> → 状態<+1> 状態<+1> → 状態<+1> かつ 状態<+1> → 状態<-1> の3通りのパターンしかありえない(これらのパターン
をそれぞれ→↑、→→、→↓と書くことにする。)。す
なわち、 状態<+1> → 状態<-1> かつ 状態<-1> → 状態<+1> のパターンはありえない。そして、ビタビ復号では、そ
れぞれのブランチについて、これらの内でちでどのパタ
ーンが生き残るのかを、パスメトリックを計算しながら
判定していく。Therefore, in this embodiment, a so-called differential metric algorithm is used in order to simplify the circuit, instead of faithfully calculating the path metric. When there are only two states as in the case of Viterbi decoding for PRS (1, -1) described above, the branches that survive at a certain point are: state <-1> → state <-1> and state <-1> → state <+1> state <-1> → state <-1> and state <+1> → state <+1> state <+1> → state <+1> and state <+1> → state <-1> There can be only three patterns (we will write these patterns as → ↑, →→, → ↓ respectively). That is, there is no pattern of state <+1> → state <-1> and state <-1> → state <+1>. Then, in the Viterbi decoding, for each branch, which of these patterns survives is determined by calculating a path metric.
【0052】ここで、状態は2つしかないから、それぞ
れのパスメトリックの差(以下、差分メトリックとい
う。)ΔLを、下記式6によって求め、この差分メトリ
ックΔLを用いて、どのパターンが生き残るかを判定す
る。Since there are only two states, the difference (hereinafter referred to as the difference metric) ΔL between the path metrics is obtained by the following equation 6, and which pattern survives using this difference metric ΔL. To judge.
【0053】 ΔL=Lk +-Lk - =max(Lk-2 +,Lk-2 -+4yk-4)-max(Lk-2 +-4yk-4,Lk-2 -) =-ΔLk-2+8yk-min(4,4yk-ΔLk-2)-max(-4,4yk-ΔLk-2) ・・・式
6 すなわち、4yk-ΔLk-2が共通なので、この値を4及び
−4と比較して、その大小を判定することにより、どち
らのブランチを選択すべきかがわかる。したがって、差
分メトリックΔLを計算することにより、上述のどのパ
ターンのブランチが生き残っているかを判定する。[0053] ΔL = L k + -L k - = max (L k-2 +, L k-2 - + 4y k -4) -max (L k-2 + -4y k -4, L k-2 - ) = -ΔL k-2 + 8y k -min (4,4y k -ΔL k-2 ) -max (-4,4y k -ΔL k-2 ) ... Equation 6 That is, 4y k -ΔL k Since -2 is common, it is possible to know which branch should be selected by comparing this value with 4 and -4 and judging the magnitude. Therefore, by calculating the difference metric ΔL, it is determined which of the above-mentioned pattern branches survives.
【0054】換言すると、パスメトリックそのものを計
算しなくても、差動メトリックΔLを計算すれば、その
課程でパスを決定することができる。式6を、4yk-Δ
Lk-2の値によって3通り分けて変形すると、下記式
7、8、9となる。In other words, even if the path metric itself is not calculated, if the differential metric ΔL is calculated, the path can be determined in that process. Formula 6 is changed to 4y k -Δ
The following equations 7, 8 and 9 are obtained by transforming the value in three different ways according to the value of L k-2 .
【0055】 ΔLk=4yk-4 (4<4yk-ΔLk-2) ・・・ 式7 =ΔLk (-4<4yk-ΔLk-2<4) ・・・ 式8 =4yk+4 (4yk-ΔLk-2<-4) ・・・ 式9 さらに、ΔLk=4yp-4βとおいて、式7〜式9を変換す
ると、下記式10、11、12を得ることができる。ΔL k = 4y k -4 (4 <4y k -ΔL k-2 ) ... Equation 7 = ΔL k (-4 <4y k -ΔL k-2 <4) ・ ・ ・ Equation 8 = 4y k + 4 (4y k -ΔL k-2 <−4) ... Equation 9 Further, when ΔL k = 4y p −4β, the following Equations 10, 11, and 12 are obtained by converting Equations 7 to 9. be able to.
【0056】 yp-β=yk-1 (-β+1<yk-yp) ・・・ 式10 =yp-β (-β-1<yk-yp<-β+1) ・・・ 式11 =yk+1 (yk-yp<-β-1) ・・・ 式12 ここで、データβは、−1、+1の2つの値のいずれか
1つの値をとり、直前の状態遷移候補(location p)で
の遷移のパターンを表している。すなわち、データβ
は、現在の時刻から遡って最初の平行パス以外の遷移
(→↑又は→↓)が候補として考えられる地点での、遷
移の種類を表している。換言すると、データβは、式上
では判定するための閾値にオフセットを加える役割をし
ている。また、データyp は、そのときのデータyk の
値である。Y p -β = y k -1 (-β + 1 <y k -y p ) ... Formula 10 = y p -β (-β-1 <y k -y p <-β + 1 ) Equation 11 = y k +1 (y k -y p <-β-1) Equation 12 Here, the data β is one of two values −1 and +1. In other words, it represents the transition pattern of the immediately preceding state transition candidate (location p). That is, the data β
Indicates the type of transition at a point where the transition (→ ↑ or → ↓) other than the first parallel path dating back from the current time is considered as a candidate. In other words, the data β plays a role of adding an offset to the threshold value for the determination in the formula. The data y p is the value of the data y k at that time.
【0057】例えば、1つ前(確定していない最後のブ
ランチ)に→↑がおきたらしいときには、β=+1とな
り、そのときの判定条件及びデータβとデータyp の更
新ルールは、例えば図8に示すようになる。For example, when it seems that → ↑ occurs at the immediately preceding one (the last branch that has not been fixed), β = + 1, and the determination condition and the update rule of the data β and the data y p at that time are, for example, as shown in FIG. As shown in.
【0058】このようなアルゴリズムに基づいて、ビタ
ビ復号器を構成すると、自乗器が0個、加算器が1個、
コンパレータが2個ですむことになる。When a Viterbi decoder is constructed based on such an algorithm, there are 0 squarer, 1 adder,
Only two comparators are needed.
【0059】つぎに、上述したビタビ復号により、トラ
ックアドレスを再生するサーボ検出回路14の具体的な
構成について説明する。Next, a specific configuration of the servo detection circuit 14 for reproducing the track address by the above-mentioned Viterbi decoding will be described.
【0060】サーボ検出回路14は、例えば図9に示す
ように、ビタビ復号器50と、該ビタビ復号器50の出
力をトラックアドレスに変換する論理演算回路70とを
備える。The servo detection circuit 14 includes, for example, as shown in FIG. 9, a Viterbi decoder 50 and a logical operation circuit 70 for converting the output of the Viterbi decoder 50 into a track address.
【0061】さらに、ビタビ復号器50は、上述の図9
に示すように、上記信号処理回路13から供給されるR
F信号S2をディジタル信号に変換するA/D変換器5
2と、該A/D変換器52からのデータyk をデータy
p として記憶するラッチ回路53と、上記A/D変換器
52からのデータyk から上記ラッチ回路53にラッチ
されているデータyp を減算する減算器54と、該減算
器54の出力を所定の閾値と比較する比較論理回路55
と、ビタビ復号におけるトレリス線図のパスを決定する
ためのシフトレジスタ56とを備える。Further, the Viterbi decoder 50 is the same as that shown in FIG.
As shown in, R supplied from the signal processing circuit 13
A / D converter 5 for converting the F signal S2 into a digital signal
2 and the data y k from the A / D converter 52 are data y
given a latch circuit 53, a subtracter 54 for subtracting the data y p latched in the latch circuit 53 from the data y k from the A / D converter 52, the output of the subtracter 54 for storing the p Comparison logic circuit 55 for comparing with the threshold value of
And a shift register 56 for determining the path of the trellis diagram in Viterbi decoding.
【0062】そして、A/D変換器52は、信号処理回
路13から端子51を介して供給されるRF信号S2の
うちのトラックアドレス7に相当する部分をディジタル
信号に変換し、得られるデータyk をラッチ回路53、
減算器54に供給する。Then, the A / D converter 52 converts the portion of the RF signal S2 supplied from the signal processing circuit 13 via the terminal 51 corresponding to the track address 7 into a digital signal, and obtains the obtained data y. k is a latch circuit 53,
It is supplied to the subtractor 54.
【0063】ラッチ回路53は、例えば2つのラッチ回
路53a、53bからなり、ラッチ回路53bは、後述
するマージ(merge)信号に基づいて、A/D変換器5
2から供給されるデータyk をデータyp として記憶す
る。減算器54は、A/D変換器52から供給されるデ
ータyk からラッチ回路53bに記憶されているデータ
yp を減算して、比較論理回路55に供給する。The latch circuit 53 is composed of, for example, two latch circuits 53a and 53b, and the latch circuit 53b is based on a merge signal which will be described later, and the A / D converter 5 is provided.
The data y k supplied from 2 is stored as the data y p . The subtractor 54 subtracts the data y p stored in the latch circuit 53 b from the data y k supplied from the A / D converter 52, and supplies it to the comparison logic circuit 55.
【0064】比較論理回路55には、減算器54の出力
の他に、ラッチ回路53bからのデータβ、値がそれぞ
れ+2、0、−2の閾値が入力されており、この比較論
理回路55は、これらの入力を比較演算して、新たなデ
ータβ、マージ信号、データαを生成する。To the comparison logic circuit 55, in addition to the output of the subtractor 54, the data β from the latch circuit 53b and the threshold values of +2, 0 and -2, respectively, are input. , These inputs are compared and calculated, and new data β, merge signal, and data α are generated.
【0065】具体的には、比較論理回路55は、例えば
図10に示すように、減算器54の出力、すなわちyk
−ypと+2、0、−2を比較して、ラッチ回路53a
からデータβが1の時であって、yk−yp≦−2のとき
を条件Aとし、−2<yk−yp≦0のときを条件Bと
し、0<yk−ypのときを条件Cとする。また、比較論
理回路55は、データβが−1の時であって、yk−yp
<0のときを条件Dとし、0≦yk−yp<+2のときを
条件Eとし、+2≦yk−ypのときを条件Fとする。Specifically, the comparison logic circuit 55 outputs the output of the subtractor 54, that is, y k , as shown in FIG.
-Y p and + 2,0 compares -2, latch circuits 53a
Therefore, when the data β is 1, the condition A is y k −y p ≦ −2, the condition B is −2 <y k −y p ≦ 0, and 0 <y k −y p The condition C is when. In addition, the comparison logic circuit 55 outputs y k −y p when the data β is −1.
When <0, the condition D is set, when 0 ≦ y k −y p <+2, the condition E is set, and when + 2 ≦ y k −y p , the condition F is set.
【0066】そして、比較論理回路55は、条件A、
C、D及びFのとき、マージ信号を1として出力すると
共に、データβを条件A、C、D、Fに対応して−1、
1、−1、1として出力する。一方、比較論理回路55
は、条件B、Eのとき、マージ信号を0として出力しす
る。また、比較論理回路55は、条件A、B、C、D、
E、Fに対応して、データαを1、0、0、1、0、0
として出力する。Then, the comparison logic circuit 55 uses the condition A,
In the case of C, D and F, the merge signal is output as 1, and the data β corresponds to the conditions A, C, D and F, −1,
It is output as 1, -1, 1. On the other hand, the comparison logic circuit 55
Outputs the merge signal as 0 under the conditions B and E. Further, the comparison logic circuit 55 uses the conditions A, B, C, D,
The data α is set to 1, 0, 0, 1, 0, 0 corresponding to E and F.
Output as
【0067】比較論理回路55は、このようにして求め
たデータβとマージ信号をラッチ回路53に供給し、マ
ージ信号とデータαをシフトレジスタ56に供給する。The comparison logic circuit 55 supplies the data β and the merge signal thus obtained to the latch circuit 53, and supplies the merge signal and the data α to the shift register 56.
【0068】ラッチ回路53a、53bは、マージ信号
が1のときにラッチ動作を行い、すなわち、ラッチ回路
53aは、条件A、Dのとき、データβとして−1をラ
ッチ(記憶)し、条件C、Fのとき、データβとして1
を記憶し、条件B、Eのとき、前のデータβの値を保持
する。一方、ラッチ回路53bは、条件A、C、D、F
のときに、現在入力されているデータyk をデータyp
として記憶する。The latch circuits 53a and 53b perform the latch operation when the merge signal is 1, that is, the latch circuit 53a latches (stores) -1 as the data β under the conditions A and D, and the condition C. , F is 1 as data β
Is stored, and under the conditions B and E, the previous value of the data β is held. On the other hand, the latch circuit 53b uses the conditions A, C, D, and F.
, The currently input data y k is changed to data y p
Memorize as.
【0069】シフトレジスタ56は、2本のパラレルロ
ード/シリアルシフトのレジスタを備え、すなわち、例
えば図11に示すように、セレクタ66とラッチ回路6
7からなる回路(上段)と、セレクタ68とラッチ回路
69からなる回路(下段)とがそれぞれN段縦続接続さ
れた2本のシフトレジスタを備える。また、シフトレジ
スタ56は、上記比較論理回路55からのマージ信号を
ラッチするラッチ回路65を備える。The shift register 56 includes two parallel load / serial shift registers, that is, as shown in FIG. 11, for example, a selector 66 and a latch circuit 6 are provided.
Two shift registers in which a circuit (7) (7) and a circuit (lower) that includes the selector 68 and the latch circuit 69 are cascade-connected in N stages are provided. The shift register 56 also includes a latch circuit 65 that latches the merge signal from the comparison logic circuit 55.
【0070】シフトレジスタ56の各段の接続は、例え
ば#n段目のラッチ回路67、69の両出力がそれぞれ
#n+1段目のセレクタ66、68に供給されると共
に、セレクタ66、68には、比較論理回路55から端
子62、63を介してデータα、マージ信号が選択信号
として供給される接続となっている。また、#1段目の
セレクタ66には、端子63を介して供給されるマージ
信号を入力とするラッチ回路65の出力が供給され、セ
レクタ68には端子64を介して0が供給される。For connection of each stage of the shift register 56, for example, both outputs of the #nth stage latch circuits 67 and 69 are supplied to the # n + 1th stage selectors 66 and 68, respectively. , The data α and the merge signal are supplied as selection signals from the comparison logic circuit 55 via the terminals 62 and 63. Further, the output of the latch circuit 65, which receives the merge signal supplied through the terminal 63, is supplied to the # 1 stage selector 66, and 0 is supplied to the selector 68 through the terminal 64.
【0071】そして、ラッチ回路65、67、69は、
例えばD型のフリップフロップからなり、端子61を介
して供給されるクロックに同期して、ラッチ動作を行
う。この結果、端子63を介して入力されたマージ信号
と端子64を介して入力された0は、クロックに同期し
て1段ずつ右にシフトされる。具体的には、例えば図1
2に示すように、マージ信号が0のときは、#n+1段
目のセレクタ66は、#n段目のラッチ回路67の出力
(A)を選択して出力し、#n+1段目のセレクタ68
は、#n段目のラッチ回路69の出力(B)を選択して
出力する。すなわち、上段の信号は上段へ、下段の信号
は下段へとシフトされる。一方、 マージ信号が1であ
って、データαが1のときは、#n+1段目のセレクタ
66、68は、#n段目のラッチ回路67の出力(A)
を選択して出力する。すなわち、上段の信号は上段と下
段へシフトされる。また、 マージ信号が1であって、
データαが0のときは、#n+1段目のセレクタ66、
68は、#n段目のラッチ回路69の出力(B)を選択
して出力する。すなわち、下段の信号は上段と下段へシ
フトされる。換言すると、 マージ信号=0は平行パス
であることを示すので、各シフトレジスタは互いに独立
に1段シフトする。 マージ信号=1はパスがマージす
ることを示しているので、データαの値によって上段又
は下段の内容を相手の系列にコピーする。The latch circuits 65, 67 and 69 are
For example, it is composed of a D-type flip-flop and performs a latch operation in synchronization with a clock supplied via the terminal 61. As a result, the merge signal input via the terminal 63 and 0 input via the terminal 64 are shifted to the right one stage at a time in synchronization with the clock. Specifically, for example, FIG.
As shown in FIG. 2, when the merge signal is 0, the # n + 1 stage selector 66 selects and outputs the output (A) of the #n stage latch circuit 67, and the # n + 1 stage selector 68.
Selects and outputs the output (B) of the #nth stage latch circuit 69. That is, the signal in the upper stage is shifted to the upper stage and the signal in the lower stage is shifted to the lower stage. On the other hand, when the merge signal is 1 and the data α is 1, the # n + 1th stage selectors 66, 68 output the output (A) of the #nth stage latch circuit 67.
To output. That is, the upper signal is shifted to the upper and lower signals. Also, when the merge signal is 1,
When the data α is 0, the selector 66 of the # n + 1th stage,
68 selects and outputs the output (B) of the #nth stage latch circuit 69. That is, the lower signal is shifted to the upper and lower signals. In other words, since the merge signal = 0 indicates a parallel path, each shift register shifts by one stage independently of each other. Since the merge signal = 1 indicates that the paths are merged, the contents of the upper stage or the lower stage are copied to the partner's series depending on the value of the data α.
【0072】かくして、例えば、上段のシフトレジスタ
の最終段のラッチ回路67から、再生データがバイナリ
データVnとして出力される。Thus, for example, the reproduced data is output as the binary data Vn from the latch circuit 67 at the final stage of the upper shift register.
【0073】ここで、ビタビ復号器50に、信号処理回
路13から端子51を介して、例えば図13Aに示すよ
なRF信号S2がに入力されたときのビタビ復号器50
の具体的な動作について説明する。ただし、例えば図1
3G、E、Dに示すように、k=0におけるデータy
p 、データのβ初期値を−2、−1とする。Here, the Viterbi decoder 50 when the RF signal S2 as shown in FIG. 13A, for example, is input to the Viterbi decoder 50 from the signal processing circuit 13 via the terminal 51.
The specific operation of will be described. However, for example, in FIG.
As shown in 3G, E, and D, data y at k = 0
Let p and β initial values of the data be -2 and -1.
【0074】k=0(図13G)において、ビタビ復号
器50に図13Aに示すようなRF信号S2が入力され
ると、A/D変換器52は、データy0 を1.6として
減算器54に入力する(以下、単にk=0において、デ
ータy0 が1.6として入力されたときという。)。When k = 0 (FIG. 13G), when the RF signal S2 shown in FIG. 13A is input to the Viterbi decoder 50, the A / D converter 52 sets the data y 0 to 1.6 and subtracts it. It is input to 54 (hereinafter, simply when the data y 0 is input as 1.6 at k = 0).
【0075】yk−yp>2なので、比較論理回路55
は、条件Fであったと判断し、すなわち図13Bに示す
ように上向きの分岐と判断して、データβを+1とし、
マージ信号を1とし、データαを0として出力する。そ
して、ラッチ回路53aは、図13Dに示すように、デ
ータβとして+1をラッチ(記憶)し、ラッチ回路53
bは、図13E、Hに示すように、データy0 をデータ
yp(p=0)として記憶する。また、このとき、シフト
レジスタ56の上段のラッチ回路65は、1(マージ信
号)を候補として記憶する。Since y k −y p > 2, the comparison logic circuit 55
Determines that the condition is F, that is, the branch is an upward branch as shown in FIG. 13B, and the data β is set to +1.
The merge signal is set to 1 and the data α is set to 0 and output. Then, the latch circuit 53a latches (stores) +1 as the data β, as shown in FIG.
As shown in FIGS. 13E and H, b stores data y 0 as data y p (p = 0). At this time, the upper latch circuit 65 of the shift register 56 stores 1 (merge signal) as a candidate.
【0076】k=1において、データy1 が0.2とし
て入力されたとき、2<yk−yp≦0なので、比較論理
回路55は、条件Bであったと判断し、すなわち平行パ
スと判断して、マージ信号を0とし、データαを0とし
て出力する。これにより、ラッチ回路53aは、データ
β(+1)をそのまま保持し、ラッチ回路53bは、デ
ータyp(y0)をそのまま保持する。また、このとき、#
n+1段目のセレクタ66、68は、それぞれ#n段目
のラッチ回路67、69の出力(A、B)を選択する。
すなわち、シフトレジスタ56は、上段、下段共にそれ
ぞれ右に1段ずつシフトする。具体的には、#1段目の
ラッチ回路67、69は、それぞれ1、0を記憶する。
また、ラッチ回路65は、0(マージ信号)を記憶す
る。When k = 1, when the data y 1 is input as 0.2, 2 <y k −y p ≦ 0. Therefore, the comparison logic circuit 55 determines that the condition B is satisfied, that is, the parallel path is determined. It is determined that the merge signal is 0 and the data α is 0, and the data is output. As a result, the latch circuit 53a holds the data β (+1) as it is, and the latch circuit 53b holds the data y p (y 0 ) as it is. Also, at this time, #
The n + 1th stage selectors 66, 68 select the outputs (A, B) of the #nth stage latch circuits 67, 69, respectively.
That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. Specifically, the # 1 stage latch circuits 67 and 69 store 1 and 0, respectively.
Further, the latch circuit 65 stores 0 (merge signal).
【0077】k=2において、データy2 が−0.2と
して入力されたとき、−2<yk−yp≦0なので、比較
論理回路55は、条件Bであったと判断し、すなわち平
行パスと判断して、マージ信号を0とし、データαを0
として出力する。これにより、ラッチ回路53aは、デ
ータβ(+1)をそのまま保持し、ラッチ回路53b
は、データyp(y0)をそのまま保持する。また、このと
き、#n+1段目のセレクタ66、68は、それぞれ#
n段目のラッチ回路67、69の出力(A、B)を選択
する。すなわち、シフトレジスタ56は、上段、下段共
にそれぞれ右に1段ずつシフトする。具体的には、#1
段目のラッチ回路67、69は、ともに0を記憶し、#
2段目のラッチ回路67、69は、それぞれ1、0を記
憶する。また、ラッチ回路65は、0(マージ信号)を
記憶する。At k = 2, when the data y 2 is input as -0.2, -2 <y k -y p ≤0. Therefore, the comparison logic circuit 55 judges that the condition B has been satisfied, that is, the parallel condition. It is judged as a path, the merge signal is set to 0, and the data α is set to 0.
Output as As a result, the latch circuit 53a holds the data β (+1) as it is and the latch circuit 53b.
Holds the data y p (y 0 ) as it is. Further, at this time, the selectors 66 and 68 of the # n + 1-th stage are respectively #
The outputs (A, B) of the n-th stage latch circuits 67, 69 are selected. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. Specifically, # 1
The latch circuits 67 and 69 in the first stage both store 0,
The second-stage latch circuits 67 and 69 store 1 and 0, respectively. Further, the latch circuit 65 stores 0 (merge signal).
【0078】k=3において、データy3 が2として入
力されたとき、yk−yp>0なので、比較論理回路55
は、条件Cであったと判断し、すなわち上向きの分岐と
判断して、データβを+1とし、マージ信号を1とし、
データαを0として出力する。そして、ラッチ回路53
aは、データβとして+1を記憶し、ラッチ回路53b
は、データy3 をデータyp(p=3)として記憶する。
また、このとき、#n+1段目のセレクタ66、68
は、ともに#n段目のラッチ回路69の出力(B)を選
択する。すなわち、先ほど上段に記憶された候補は正し
くないとされ、シフトレジスタ56の下段の内容が上段
にコピーされる。具体的には、#1〜#3段目の全ての
ラッチ回路67、69は0を記憶する。また、ラッチ回
路65は、1(マージ信号)を候補として記憶する。At k = 3, when the data y 3 is input as 2, y k −y p > 0, so the comparison logic circuit 55
Determines that the condition C has been met, that is, the branch is an upward branch, the data β is set to +1 and the merge signal is set to 1.
The data α is output as 0. Then, the latch circuit 53
a stores +1 as the data β, and the latch circuit 53b
Stores the data y 3 as the data y p (p = 3).
Further, at this time, the selectors 66, 68 of the # n + 1th stage
Both select the output (B) of the #nth stage latch circuit 69. That is, the candidate stored in the upper row is incorrect, and the contents of the lower row of the shift register 56 are copied to the upper row. Specifically, all the latch circuits 67 and 69 in the # 1 to # 3 stages store 0. Further, the latch circuit 65 stores 1 (merge signal) as a candidate.
【0079】k=4において、データy4 が0.2とし
て入力されたとき、−2<yk−yp<0なので、比較論
理回路55は、条件Bであったと判断し、すなわち平行
パスと判断して、マージ信号を0とし、データαを0と
して出力する。これにより、ラッチ回路53aは、デー
タβ(+1)をそのまま保持し、ラッチ回路53bは、
データyp(y3)をそのまま保持する。また、このとき、
#n+1段目のセレクタ66、68は、それぞれ#n段
目のラッチ回路67、69の出力(A、B)を選択す
る。すなわち、シフトレジスタ56は、上段、下段共に
それぞれ右に1段ずつシフトする。具体的には、#1段
目のラッチ回路67、69は、それぞれ1、0を記憶
し、#2〜#4段目の全てのラッチ回路67、69は0
を記憶する(以下、1を記憶するラッチ回路のみを記述
する)。また、ラッチ回路65は、0(マージ信号)を
記憶する。At k = 4, when the data y 4 is input as 0.2, -2 <y k -y p <0. Therefore, the comparison logic circuit 55 judges that the condition B has been satisfied, that is, the parallel path. Then, the merge signal is set to 0, and the data α is output as 0. As a result, the latch circuit 53a holds the data β (+1) as it is, and the latch circuit 53b,
The data y p (y 3 ) is held as it is. At this time,
The # n + 1th stage selectors 66 and 68 select the outputs (A, B) of the #nth stage latch circuits 67 and 69, respectively. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. Specifically, the # 1 stage latch circuits 67 and 69 store 1 and 0 respectively, and all the # 2 to # 4 stage latch circuits 67 and 69 store 0.
(Hereinafter, only the latch circuit that stores 1 is described). Further, the latch circuit 65 stores 0 (merge signal).
【0080】k=5において、データy5 が=−0.4
として入力されたとき、yk−yp≦−2なので、比較論
理回路55は、条件Aであったと判断し、すなわち、下
向きの分岐と判断して、データβを−1とし、マージ信
号を1とし、データαを1として出力する。そして、ラ
ッチ回路53aは、データβとして−1を記憶し、ラッ
チ回路53bは、データy5 をデータyp(p=5)とし
て記憶する。また、このとき、#n+1段目のセレクタ
66、68は、ともに#n段目のラッチ回路67の出力
(A)を選択する。すなわち、先ほど上段に記憶された
候補は正しかったことになるから、シフトレジスタ56
の上段の内容が下段にコピーされる。具体的には、#2
段目のラッチ回路67、69は、1を記憶する。また、
ラッチ回路65は、1(マージ信号)を候補として記憶
する。At k = 5, the data y 5 is -0.4.
, Y k −y p ≦ −2, the comparison logic circuit 55 determines that the condition A has been met, that is, determines that the branch is a downward branch, sets the data β to −1, and outputs the merge signal. 1 and the data α is output as 1. Then, the latch circuit 53a stores −1 as the data β, and the latch circuit 53b stores the data y 5 as the data y p (p = 5). At this time, the # n + 1th stage selectors 66 and 68 both select the output (A) of the #nth stage latch circuit 67. That is, since the candidate stored in the upper row is correct, the shift register 56
The contents of the upper row are copied to the lower row. Specifically, # 2
The first-stage latch circuits 67 and 69 store 1. Also,
The latch circuit 65 stores 1 (merge signal) as a candidate.
【0081】k=6において、データy6 が−0.2と
して入力されたとき、0≦yk−yp<+2なので、比較
論理回路55は、条件Eであったと判断し、すなわち平
行パスと判断して、マージ信号を0とし、データαを0
として出力する。これにより、ラッチ回路53aは、デ
ータβ(−1)をそのまま保持し、ラッチ回路53b
は、データyp(y5)をそのまま保持する。また、このと
き、#n+1段目のセレクタ66、68は、それぞれ#
n段目のラッチ回路67、69の出力(A、B)を選択
する。すなわち、シフトレジスタ56は、上段、下段共
にそれぞれ右に1段ずつシフトする。具体的には、#1
段目のラッチ回路67及び#3段目のラッチ回路67、
69は、1を記憶する。また、ラッチ回路65は、0
(マージ信号)を記憶する。When the data y 6 is input as -0.2 at k = 6, 0 ≦ y k −y p <+2, so the comparison logic circuit 55 judges that the condition E has been satisfied, that is, the parallel path. Therefore, the merge signal is set to 0 and the data α is set to 0.
Output as As a result, the latch circuit 53a holds the data β (-1) as it is and the latch circuit 53b.
Holds the data y p (y 5 ) as it is. Further, at this time, the selectors 66 and 68 of the # n + 1-th stage are respectively #
The outputs (A, B) of the n-th stage latch circuits 67, 69 are selected. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. Specifically, # 1
The latch circuit 67 of the third stage and the latch circuit 67 of the third stage,
69 stores 1. Further, the latch circuit 65 is set to 0
(Merge signal) is stored.
【0082】k=7において、データy7 が−2.0と
して入力されたとき、yk−yp<0なので、比較論理回
路55は、条件Dであったと判断し、すなわち下向きの
分岐と判断して、データβを−1とし、マージ信号を1
とし、データαを1として出力する。そして、ラッチ回
路53aは、データβとして−1を記憶し、ラッチ回路
53bは、データy7 をデータyp(p=7)として記憶
する。また、このとき、#n+1段目のセレクタ66、
68は、#n段目のラッチ回路67の出力(A)を選択
する。すなわち、先ほど上段に記憶された候補は正しい
とされ、シフトレジスタ56の上段の内容が下段にコピ
ーされる。具体的には、#2段目及び#4段目のラッチ
回路67、69は、1を記憶する。また、ラッチ回路6
5は、1(マージ信号)を候補として記憶する。When the data y 7 is input as -2.0 at k = 7, y k -y p <0. Therefore, the comparison logic circuit 55 determines that the condition D has been satisfied, that is, the branch downward. Judgment, the data β is set to -1, and the merge signal is set to 1
And the data α is output as 1. Then, the latch circuit 53a stores −1 as the data β, and the latch circuit 53b stores the data y 7 as the data y p (p = 7). Further, at this time, the # n + 1-stage selector 66,
68 selects the output (A) of the #nth stage latch circuit 67. That is, the candidate stored in the upper row is correct, and the contents of the upper row of the shift register 56 are copied to the lower row. Specifically, the # 2 and # 4 latch circuits 67 and 69 store 1. Also, the latch circuit 6
5 stores 1 (merge signal) as a candidate.
【0083】k=8において、データy8 が0.2とし
て入力されたとき、+2≦yk−ypなので、比較論理回
路55は、条件Fであったと判断し、すなわち上向きの
分岐と判断して、データβを+1とし、マージ信号を1
とし、データαを0として出力する。そして、ラッチ回
路53aは、データβとして+1を記憶し、ラッチ回路
53bは、データy8 をデータyp(p=8)として記憶
する。また、このとき、#n+1段目のセレクタ66、
68は、#n段目のラッチ回路69の出力(B)を選択
する。すなわち、先ほど上段に記憶された候補は正しく
ないとされ、シフトレジスタ56の下段の内容が上段に
コピーされる。具体的には、#3段目及び#5段目のラ
ッチ回路67、69は、1を記憶する。また、ラッチ回
路65は、1(マージ信号)を候補として記憶する。At k = 8, when the data y 8 is input as 0.2, since + 2 ≦ y k −y p , the comparison logic circuit 55 judges that the condition F is satisfied, that is, it is judged as an upward branch. Then, the data β is set to +1 and the merge signal is set to 1
And outputs the data α as 0. The latch circuit 53a stores +1 as the data β, and the latch circuit 53b stores the data y 8 as the data y p (p = 8). Further, at this time, the # n + 1-stage selector 66,
68 selects the output (B) of the #nth stage latch circuit 69. That is, the candidate stored in the upper row is incorrect, and the contents of the lower row of the shift register 56 are copied to the upper row. Specifically, the # 3 and # 5 latch circuits 67 and 69 store 1. Further, the latch circuit 65 stores 1 (merge signal) as a candidate.
【0084】そして、ビット列の最後に、必ず条件A、
C、D、Fのうちいずれかを生じさせるビットを付加し
ておくことにより、上・下段のシフトレジスタの内容は
一致するので、どちらでもよいが、例えば上段の内容を
出力することにより、復号(デコード)結果を得ること
ができる。At the end of the bit string, condition A,
By adding a bit that causes any of C, D, and F, the contents of the upper and lower shift registers match, so either may be used, but for example, by outputting the contents of the upper stage, decoding can be performed. (Decoding) result can be obtained.
【0085】そして、上述のようなビタビ復号によって
得られるバイナリデータVnは、上述の図9に示すよう
に、論理演算回路70に供給される。論理演算回路70
は、バイナリデータVnに対して下記式13に示す演算
を施すことによって、バイナリデータVnをグレイコー
ドGnに変換する。Then, the binary data Vn obtained by the Viterbi decoding as described above is supplied to the logical operation circuit 70 as shown in FIG. 9 described above. Logical operation circuit 70
Converts the binary data Vn into the gray code Gn by performing the calculation shown in the following Expression 13 on the binary data Vn.
【0086】1/(1%D) ・・・ 式13 ここで、%は排他的論理和である。1 / (1% D) Equation 13 Here,% is an exclusive OR.
【0087】さらに、この論理演算回路70は、グレイ
コードGnに対して、もう一度下記式14に示す演算を
施すことによって、元のトラックアドレスであるバイナ
リコードBnを再生する。Further, the logical operation circuit 70 reproduces the binary code Bn which is the original track address by again performing the operation shown in the following equation 14 on the gray code Gn.
【0088】1/(1%D) ・・・ 式14 ここで、例えば上述の図3に示すように、磁気ヘッドの
走行方向に磁化されたビットを1、反対方向に磁化され
たビットを0としたときに、磁化の方向がグレイコード
となるように、トラックアドレスが記録された磁気ディ
スク1からトラックアドレスを再生する際のサーボ検出
回路14の具体的な動作について説明する。1 / (1% D) Equation 14 Here, for example, as shown in FIG. 3, the bit magnetized in the running direction of the magnetic head is 1, and the bit magnetized in the opposite direction is 0. Then, a specific operation of the servo detection circuit 14 at the time of reproducing the track address from the magnetic disk 1 in which the track address is recorded so that the magnetization direction becomes the gray code will be described.
【0089】サーボ検出回路14のPRS(1,−1)
用のビタビ復号器50で使用する状態は、磁化の向きで
あり、トレリス線図は、磁化の変化を追跡したもの表し
たものとなる。PRS (1, -1) of the servo detection circuit 14
The state used in the Viterbi decoder 50 for use is the direction of the magnetization, and the trellis diagram is a traced change of the magnetization.
【0090】例えば、図3Aに示すように磁化されたパ
ターンを再生する場合を考える。Consider, for example, the case of reproducing a magnetized pattern as shown in FIG. 3A.
【0091】この場合、例えば図で右向きの磁化を1、
左向きの磁化を0であるとすると、トラックk+1での
アドレスは1100、トラックkでのアドレスは100
0であり、両者はグレイコードの条件に従って、1ビッ
トだけが異なるように記録されている。In this case, for example, if the rightward magnetization in the figure is 1,
If the leftward magnetization is 0, the address on track k + 1 is 1100, and the address on track k is 100.
It is 0, and both are recorded so that only 1 bit is different according to the Gray code condition.
【0092】この時は、磁気ヘッドがトラックkからk
+1の間を通過すると、通過する場所によって、図3B
に示すような再生信号が得られるが、この時再生信号に
ノイズが付加されているとしても、取り得るパスは、例
えば図14に示す8通りしかない。At this time, the magnetic head moves from the track k to the track k.
When passing between +1, depending on the place to pass, FIG.
Although a reproduction signal as shown in FIG. 14 is obtained, even if noise is added to the reproduction signal at this time, there are only eight possible paths shown in FIG. 14, for example.
【0093】このトレリス線図において、ビタビ復号器
50が出力する値(バイナリデータVn)は、図14
A、B、C、Dの4パターンに対しては10101であ
り、図14E、F、G、Hの4パターンに対しては11
001である。これらの値に対して上述の式13に示す
演算処理を施すと、それぞれ1100、1000という
グレイコードを満足した値となる。これは、磁化パター
ンの右向き磁化を1、左向き磁化を0としたときと同じ
値であり、正しく復号(デコード)されていることがわ
かる。In this trellis diagram, the value (binary data Vn) output by the Viterbi decoder 50 is shown in FIG.
10101 for the four patterns A, B, C, and D, and 11 for the four patterns of FIGS. 14E, F, G, and H.
It is 001. When these values are subjected to the arithmetic processing shown in the above Expression 13, the values satisfy the Gray codes of 1100 and 1000, respectively. This is the same value as when the rightward magnetization of the magnetization pattern is 1 and the leftward magnetization is 0, and it can be seen that the decoding is correctly performed.
【0094】ところで、上述したように、トラックアド
レスを復号するための復号器(デコーダ)として、図9
に示したビタビ復号器50を使用するとき、トラックア
ドレスの最後のビットがビタビ復号器50に入力された
時点では、トレリス線図における各状態は全て確定して
はいないため、これを確定するための終端ビットが必要
であった。By the way, as described above, as a decoder (decoder) for decoding the track address, FIG.
When the Viterbi decoder 50 shown in FIG. 1 is used, at the time when the last bit of the track address is input to the Viterbi decoder 50, all the states in the trellis diagram are not fixed. Was needed.
【0095】ここで、この終端ビットをクロックマーク
信号と兼用することによって、新たに終端ビットを設け
ることを不要にした磁気ディスクの具体的なフォーマッ
トについて説明する。Now, a specific format of the magnetic disk which does not need to be provided with a new end bit by using the end bit also as a clock mark signal will be described.
【0096】この磁気ディスクのフォーマットは、例え
ば図15に示すように、トラックアドレス7の直後に、
磁気ディスクに対して略放射状にクロックマーク9が記
録されたフォーマットである。このクロックマーク9
は、データ記録又は再生の際に使用されるクロックの生
成に用いられる。すなわち、クロックマーク9の再生信
号からクロックを生成し、このクロックに従ってデータ
の記録又は再生を行う。なお、図3に示す磁気ディスク
と同じものには、同じ指示番号を付けて説明を省略す
る。The format of this magnetic disk is, for example, as shown in FIG.
This is a format in which clock marks 9 are recorded in a substantially radial pattern on a magnetic disk. This clock mark 9
Is used to generate a clock used when recording or reproducing data. That is, a clock is generated from the reproduction signal of the clock mark 9 and data is recorded or reproduced according to this clock. It should be noted that the same magnetic disk as that shown in FIG.
【0097】そして、ビタビ復号器を、クロックマーク
9の再生信号が入力されるまでをデコードするような構
成とする。Then, the Viterbi decoder is configured to decode until the reproduction signal of the clock mark 9 is input.
【0098】すなわち、ビタビ復号器にトラックアドレ
ス7のうち最後のビットが入力された時点では、例えば
図11に示すシフトレジスタ56において、上段のレジ
スタと下段のレジスタの値は、全ての段において一致し
ていないため、値が不定である。ところが、引き続いて
ビタビ復号器に入力されるクロックマークの再生信号
は、ビタビ復号器に対しては振幅が+2(又は−2)の
信号である。したがって、ビタビ復号器にクロックマー
ク9の再生信号を入力すると、その条件判断の結果は、
必ず発散(マージ信号=1)となり、全ての段において
上段のレジスタと下段のレジスタの値は一致する。That is, when the last bit of the track address 7 is input to the Viterbi decoder, for example, in the shift register 56 shown in FIG. 11, the values of the upper register and the lower register are the same in all the stages. The value is undefined because it has not been done. However, the reproduced signal of the clock mark that is subsequently input to the Viterbi decoder is a signal whose amplitude is +2 (or -2) for the Viterbi decoder. Therefore, when the reproduction signal of the clock mark 9 is input to the Viterbi decoder, the result of the condition judgment is
There is always divergence (merge signal = 1), and the values of the upper register and the lower register match in all stages.
【0099】すなわち、このクロックマーク9によっ
て、トラックアドレスとして記録された全ての信号をデ
コードすることができ、磁気ディスクに、ビタビ復号に
おけるトレリス線図を終端するための信号を新たに設け
る必要がない。That is, all the signals recorded as track addresses can be decoded by the clock mark 9, and it is not necessary to newly provide a signal for terminating the trellis diagram in Viterbi decoding on the magnetic disk. .
【0100】なお、本発明は上述の実施例に限定される
ものではなく、例えば、上述の実施例では、トラックア
ドレスを、トラックアドレスに基づいた磁化の方向が隣
接するトラック間でグレイコードとなるように、磁気デ
ィスクに記録した具体例について説明したが、上述の図
5に示すように、トラックアドレスを、トラックアドレ
スに基づいた着磁の有無が隣接するトラック間でグレイ
コードとなるように、磁気ディスクに記録し、このトラ
ックアドレスの再生信号をビタビ復号するようにしても
よい。すなわち、この場合のトラックアドレスの再生信
号は上述の図3Bに示す信号と同じであり、上述した効
果を得ることができる。The present invention is not limited to the above-described embodiment. For example, in the above-mentioned embodiment, the track address is a gray code between the tracks whose magnetization directions based on the track address are adjacent to each other. As described above, the specific example of recording on the magnetic disk has been described. However, as shown in FIG. 5 described above, the track address may be gray code between adjacent tracks depending on the presence or absence of magnetization based on the track address. You may make it record on a magnetic disk and carry out Viterbi decoding of the reproduction signal of this track address. That is, the reproduction signal of the track address in this case is the same as the signal shown in FIG. 3B described above, and the effects described above can be obtained.
【0101】[0101]
【発明の効果】以上の説明でも明らかなように、本発明
では、データを記録するトラックを特定するためのアド
レス情報を、アドレス情報に基づいた磁化の方向又は着
磁の有無が隣接するトラック間でグレイコードとなるよ
うに、磁気記録媒体に記録する。そして、このアドレス
情報の再生信号を最尤復号して、アドレス情報を再生す
ることにより、アドレス情報として必要な情報量のビッ
ト数に対して冗長度を付加することなく、グレイコード
としての性質を保ったまま、アドレス情報をより確実に
復号(デコード)することができる。As is apparent from the above description, in the present invention, the address information for specifying the track on which data is recorded is provided between the tracks which are adjacent to each other in the direction of magnetization based on the address information or the presence or absence of magnetization. Then, it is recorded on the magnetic recording medium so that the gray code is obtained. Then, the reproduction signal of this address information is subjected to maximum likelihood decoding and the address information is reproduced, so that the property as a gray code can be obtained without adding redundancy to the number of bits of the information amount required as the address information. The address information can be decoded more surely while keeping the same.
【0102】すなわち、アドレス情報を記録するための
領域を、従来の例えば磁気ディスクに比して減少させる
ことができ、磁気ディスクの記録容量を増加させること
ができる。また、アドレス情報として必要な領域を減少
させることは、磁気ヘッドの高速移動を可能にし、シー
ク時間を短縮することができる。That is, the area for recording the address information can be reduced as compared with the conventional magnetic disk, for example, and the recording capacity of the magnetic disk can be increased. Further, reducing the area required for address information enables high-speed movement of the magnetic head and shortens the seek time.
【0103】また、クロックマークをビタビ復号におけ
る終端ビットとすることにより、ビタビ復号器の内部状
態を確定させる信号を余分に付ける必要がないく、さら
に記録容量を増大することができる。By using the clock mark as the terminal bit in Viterbi decoding, it is not necessary to add an extra signal for determining the internal state of the Viterbi decoder, and the recording capacity can be further increased.
【図1】 磁気ディスクのフォーマットを示す平面図で
ある。FIG. 1 is a plan view showing a format of a magnetic disk.
【図2】 上記磁気ディスクのサーボパターンを示す平
面図である。FIG. 2 is a plan view showing a servo pattern of the magnetic disk.
【図3】 本発明を適用したグレイコード化された磁化
パターンの具体例と、その再生信号とを示す図である。FIG. 3 is a diagram showing a specific example of a gray-coded magnetization pattern to which the present invention is applied and a reproduction signal thereof.
【図4】 本発明を適用したグレイコード化された磁化
パターンの他の具体例を示す図である。FIG. 4 is a diagram showing another specific example of a gray-coded magnetization pattern to which the present invention has been applied.
【図5】 本発明を適用したグレイコード化された磁化
パターンの他の具体例を示す図である。FIG. 5 is a diagram showing another specific example of a gray-coded magnetization pattern to which the present invention has been applied.
【図6】 本発明を適用した磁気ディスク装置の具体的
な構成を示すブロック図である。FIG. 6 is a block diagram showing a specific configuration of a magnetic disk device to which the present invention is applied.
【図7】 PRS(1,−1)のトレリス線図を示す図
である。FIG. 7 is a diagram showing a trellis diagram of PRS (1, -1).
【図8】 入力された値によって条件分岐するパスを示
す図である。FIG. 8 is a diagram showing a path for conditional branching according to an input value.
【図9】 上記磁気ディスク装置を構成するビタビ復号
器の具体的な構成を示すブロック図である。FIG. 9 is a block diagram showing a specific configuration of a Viterbi decoder that constitutes the magnetic disk device.
【図10】 上記ビタビ復号器の動作を説明するための
図である。FIG. 10 is a diagram for explaining the operation of the Viterbi decoder.
【図11】 上記ビタビ復号器を構成するシフトレジス
タの具体的な構成を示す回路図である。FIG. 11 is a circuit diagram showing a specific configuration of a shift register that constitutes the Viterbi decoder.
【図12】 上記ビタビ復号器の動作を説明するための
図である。FIG. 12 is a diagram for explaining the operation of the Viterbi decoder.
【図13】 上記ビタビ復号器の動作を説明するための
タイムチャートである。FIG. 13 is a time chart for explaining the operation of the Viterbi decoder.
【図14】 パスのとりうるパターンを示す図である。FIG. 14 is a diagram showing possible patterns of paths.
【図15】 本発明を適用した磁気ディスクの他のサー
ボパターンを示す平面図である。FIG. 15 is a plan view showing another servo pattern of the magnetic disk to which the present invention is applied.
1 磁気ディスク 2 トラック 4 サーボゾーン 7 トラックアドレス 9 クロックマーク 14 サーボ検出回路 50 ビタビ復号器 52 A/D変調器 53 ラッチ回路 54 減算器 55 比較論理回路 56 シフトレジスタ 70 論理演算回路 1 magnetic disk 2 tracks 4 servo zone 7 track address 9 clock mark 14 servo detection circuit 50 Viterbi decoder 52 A / D modulator 53 latch circuit 54 subtractor 55 comparison logic circuit 56 shift register 70 logic operation circuit
Claims (4)
めのアドレス情報が、磁化の方向として記録された磁気
記録媒体であって、 上記アドレス情報に基づいた磁化の方向が、隣接するト
ラック間でグレイコードとなっていることを特徴とする
磁気記録媒体。1. A magnetic recording medium in which address information for specifying a track for recording data is recorded as a direction of magnetization, and a direction of magnetization based on the address information is grayed between adjacent tracks. A magnetic recording medium characterized by being a code.
めのアドレス情報が、着磁の有無として記録された磁気
記録媒体であって、 上記アドレス情報に基づいた着磁の有無が、隣接するト
ラック間でグレイコードとなっていることを特徴とする
磁気記録媒体。2. A magnetic recording medium in which address information for specifying a track for recording data is recorded as presence / absence of magnetization, and presence / absence of magnetization based on the address information is recorded between adjacent tracks. Magnetic recording medium characterized by gray code in.
めのアドレス情報が磁化の方向として記録された磁気記
録媒体であって、該アドレス情報に基づいた磁化の方向
が隣接するトラック間でグレイコードとなっている磁気
記録媒体から再生信号を検出する磁気ヘッドと、 該磁気ヘッドからの再生信号を最尤復号して、トラック
情報を再生する最尤復号手段とを備えることを特徴とす
るデータ再生装置。3. A magnetic recording medium in which address information for specifying a track for recording data is recorded as a direction of magnetization, and a gray code is generated between tracks adjacent to each other in a direction of magnetization based on the address information. Data reproducing apparatus comprising a magnetic head for detecting a reproduction signal from a magnetic recording medium, and a maximum likelihood decoding means for performing maximum likelihood decoding of the reproduction signal from the magnetic head to reproduce track information. .
めのアドレス情報が着磁の有無として記録された磁気記
録媒体であって、該アドレス情報に基づいた磁化の有無
が隣接するトラック間でグレイコードとなっている磁気
記録媒体から再生信号を検出する磁気ヘッドと、 該磁気ヘッドからの再生信号を最尤復号して、トラック
情報を再生する最尤復号手段とを備えることを特徴とす
るデータ再生装置。4. A magnetic recording medium in which address information for specifying a track for recording data is recorded as presence / absence of magnetization, and presence / absence of magnetization based on the address information is a gray code between adjacent tracks. A magnetic head for detecting a reproduction signal from a magnetic recording medium, and a maximum likelihood decoding means for maximum-likelihood decoding the reproduction signal from the magnetic head to reproduce track information. apparatus.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00707095A JP3477872B2 (en) | 1995-01-20 | 1995-01-20 | Magnetic recording medium and data reproducing device |
US08/588,020 US6424479B1 (en) | 1995-01-20 | 1996-01-17 | Magnetic disk having address information in a form which represents grey code between neighboring recording tracks and a reproducing apparatus therefor |
KR1019960001192A KR100402874B1 (en) | 1995-01-20 | 1996-01-20 | Magnetic disk and data player |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00707095A JP3477872B2 (en) | 1995-01-20 | 1995-01-20 | Magnetic recording medium and data reproducing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08194904A true JPH08194904A (en) | 1996-07-30 |
JP3477872B2 JP3477872B2 (en) | 2003-12-10 |
Family
ID=11655824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00707095A Expired - Fee Related JP3477872B2 (en) | 1995-01-20 | 1995-01-20 | Magnetic recording medium and data reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3477872B2 (en) |
-
1995
- 1995-01-20 JP JP00707095A patent/JP3477872B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3477872B2 (en) | 2003-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600664A (en) | Information reproducing apparatus | |
JP3674160B2 (en) | Margin detection device for information recording / reproducing apparatus | |
US6201652B1 (en) | Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection | |
JPH0544118B2 (en) | ||
JP3886300B2 (en) | Signal processing apparatus and signal processing method thereof | |
US6233715B1 (en) | Synchronous servo gray code detector using a PR4 matched filter | |
JP3395235B2 (en) | Information recording disc | |
KR100543381B1 (en) | Static viterbi detector for channels utilizing a code having time varying constraints | |
KR100402874B1 (en) | Magnetic disk and data player | |
JP3528929B2 (en) | Magnetic recording device | |
JP2001519583A (en) | Method and apparatus for detecting data in magnetic recording using decision feedback | |
JPH08116275A (en) | Digital signal decoding processing unit | |
JP3477872B2 (en) | Magnetic recording medium and data reproducing device | |
JP2003151218A (en) | Optical disk device | |
JPH10172251A (en) | Optical information reproducing method and reproducing apparatus | |
JP4161487B2 (en) | Data decoding apparatus and method | |
JPH08221728A (en) | Magnetic recording medium and data reproducing device | |
JP2002025200A (en) | Information reproducing device | |
US7010065B2 (en) | Method and apparatus for word synchronization with large coding distance and fault tolerance for PRML systems | |
JP3208615B2 (en) | Head positioning mechanism for magnetic disk drive | |
JP4238425B2 (en) | Disk drive device and servo information detection method | |
JPH1131978A (en) | Device and method for decoding, and data reproducing device | |
JPH05314676A (en) | Data reproducing device | |
JPH0636476A (en) | Information reproducing device | |
US6674591B1 (en) | Method and apparatus for identifying a track of a rotating disk using EPR4 data equalization and detection techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |