JPH08221728A - Magnetic recording medium and data reproducing device - Google Patents

Abstract

PURPOSE: To surely reproduce an address information even at the time of seeking to traverse a track by using only a required number of bits without adding the redundancy to the address information specifying the track. CONSTITUTION: On a magnetic disk 1, for instance, when the bit magnetized in the running direction of a magnetic head is defined as 1 and the bit magnetized in the opposed direction is defined as 0, 1 is recorded on the track address such as the magnetized direction becomes a gray code and on an air gap of the track address. A servo detecting circuit 14 is provided with a Viterbi decoder, and the track address is reproduced by Viterbi-decoding the reproducing signals of the track address and the air gap. By this arrangement, the decoding is surely attained from the track address while keeping the performance as the gray code, without adding the redundancy against the number of bits of the information amount required as the track address.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、磁気記録媒体及びデー
タ再生装置に関し、特に、データを記録するトラックを
特定するためのアドレス情報に基づいた磁化パターン
が、隣接するトラック間でグレイコードとなっている磁
気ディスク等の磁気記録媒体及び該磁気記録媒体からデ
ータを再生するデータ再生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording medium and a data reproducing apparatus, and more particularly, a magnetization pattern based on address information for specifying a track for recording data becomes a gray code between adjacent tracks. The present invention relates to a magnetic recording medium such as a magnetic disk and a data reproducing device for reproducing data from the magnetic recording medium.

【０００２】[0002]

【従来の技術】磁気ディスク装置やフロピィディスク装
置では、磁気記録媒体として磁気ディスクが用いられ
る。この磁気ディスクには、同心円状又は渦巻状にデー
タを記録する複数のトラックが形成されている。各トラ
ックは、円周方向において複数のセクタに分割されてい
る。したがって、磁気ディスクでは、トラックの番号
（以下、トラックアドレスという。）とセクタの番号
（以下、セクタアドレスという。）を指定することによ
って、データの記録又は再生を行う領域を指定すること
ができるようになっている。2. Description of the Related Art In a magnetic disk device or floppy disk device, a magnetic disk is used as a magnetic recording medium. A plurality of tracks for recording data are formed on the magnetic disk in a concentric or spiral shape. Each track is divided into a plurality of sectors in the circumferential direction. Therefore, in the magnetic disk, an area for recording or reproducing data can be designated by designating a track number (hereinafter, referred to as a track address) and a sector number (hereinafter, referred to as a sector address). It has become.

【０００３】また、磁気ディスクの半径方向Ｒにおいて
記録ヘッドや再生ヘッドを位置決めし、記録ヘッドや再
生ヘッドを目的のトラックアドレスを有するトラックの
中心上に保持する、所謂オントラックさせる制御方式と
して、磁気ディスクの記録面に位置決め用のサーボパタ
ーンを、通常のデータと共に時分割で記録するセクタサ
ーボ方式が知られている。Further, as a so-called on-track control method for positioning a recording head or a reproducing head in the radial direction R of a magnetic disk and holding the recording head or the reproducing head on the center of a track having a target track address, a magnetic method is used. A sector servo system is known in which a positioning servo pattern is recorded on a recording surface of a disk together with normal data in a time division manner.

【０００４】具体的には、同一トラック上のセクタ間に
はサーボ領域（サーボゾーン）が設けられており、これ
らのサーボゾーンには、サーボパターンとして、所謂シ
ーク動作時等における粗い位置決めに使用されるトラッ
クアドレス、オントラック状態を保持する等の細かい位
置決めに使用されるファインパターン等が記録されてい
る。そして、トラックアドレスは、トラックと直交する
方向に揃えられて設けられている。Specifically, servo areas (servo zones) are provided between the sectors on the same track, and these servo zones are used as a servo pattern for rough positioning during so-called seek operation. Track addresses, fine patterns used for fine positioning such as holding the on-track state, and the like are recorded. The track addresses are arranged in the direction orthogonal to the tracks.

【０００５】一般に、データは磁化反転のあるビットを
１として記録・再生され、トラックアドレスとしてはグ
レイコード等がよく使用される。具体的には、磁気ディ
スクでは、トラックアドレスとしてグレイコードを用
い、グレイコードにおける１のビットに対応して磁化の
方向を反転させて、トラックアドレスを各トラックに記
録する。すなわち、トラックアドレスとしてグレイコー
ドを用いるのは、隣接するトラックに記録されたコー
ド、すなわち隣り合うコード同士のうちで異なるビット
は１ビットだけであり、仮に再生ヘッドが２本のトラッ
クを横切った場合でも、その再生ヘッドから再生される
値は、これら２本のトラックのいずれか一方のアドレス
を示すので、シーク動作上、都合がよいからである。In general, data is recorded / reproduced with a bit having a magnetization reversal as 1, and a Gray code or the like is often used as a track address. Specifically, in a magnetic disk, a gray code is used as a track address, the direction of magnetization is inverted corresponding to 1 bit in the gray code, and the track address is recorded in each track. That is, the gray code is used as the track address because the code recorded in the adjacent tracks is only one bit which is different between the adjacent codes, and if the reproducing head crosses two tracks. However, since the value reproduced from the reproducing head indicates the address of either one of these two tracks, it is convenient for the seek operation.

【０００６】ところで、磁気ディスクのトラックアドレ
スとしてグレイコードのようなコードを使用する場合、
そのコードは次のような条件が必要とされていた。By the way, when a code such as a Gray code is used as the track address of the magnetic disk,
The code had the following requirements:

【０００７】隣接するトラックの円周方向における同じ
位置で磁化反転が生じる場合は、磁束の干渉を防止する
ため、かつ再生ヘッドがそれらトラックを横切るときに
磁束の変化を正確に検出するため、それらの磁化反転の
方向は同じでなければならない。When the magnetization reversal occurs at the same position in the circumferential direction of the adjacent tracks, it is necessary to prevent the interference of the magnetic flux and to accurately detect the change of the magnetic flux when the reproducing head crosses those tracks. The directions of magnetization reversal must be the same.

【０００８】この条件を満たさないグレイコードを用い
た場合、シークの際に再生ヘッドがトラックを横切り、
隣接するトラックの中間あたりを通過したとき、トラッ
クアドレスに対応する再生信号を、閾値検出やピーク検
出によりバイナリデータに変換すると、僅かなノイズ等
によって両方のトラックアドレスとなんら関係ない値が
得られる。また、これはグレイコードの性質を有してい
ない。When a Gray code that does not satisfy this condition is used, the reproducing head crosses the track when seeking.
When a reproduction signal corresponding to a track address is converted into binary data by passing through the middle of adjacent tracks, a value having nothing to do with both track addresses is obtained due to slight noise or the like. Also, it does not have the properties of Gray code.

【０００９】そこで、上述の条件を満たすようなコード
として、本願出願人は、特開平０４−２６９５８号公開
公報において、グレイコードを変換したグレイライクコ
ードや、さらにそのグレイライクコードにダミービット
を付加したコードを用いること等を提案している。Therefore, as a code satisfying the above-mentioned condition, the applicant of the present application has disclosed in Japanese Patent Laid-Open No. 04-26958 that a gray-like code obtained by converting a gray code or a dummy bit is added to the gray-like code. It proposes to use the code that was done.

【００１０】[0010]

【発明が解決しようとする課題】ところで、上述のよう
に、グレイライクコード、もしくはグレイライクコード
とダミービットからなるコードを用いると、冗長度を加
えていることになるので、トラックアドレスを記録する
ために必要とされる領域が増加してしまうという問題が
あった。By the way, as described above, when the gray-like code or the code composed of the gray-like code and the dummy bit is used, the redundancy is added, so that the track address is recorded. Therefore, there is a problem that the area required for this is increased.

【００１１】すなわち、グレイライクコード等を用いる
と、トラックアドレスとして必要なビット数を記録する
領域に対して、１．５倍〜２倍の記録領域が必要とな
り、磁気ディスクのデータ記録容量を減少させてしまう
ことになっていた。That is, when the Gray-like code or the like is used, a recording area 1.5 to 2 times as large as the area for recording the number of bits required for the track address is required, which reduces the data recording capacity of the magnetic disk. I was supposed to let it happen.

【００１２】本発明は、このような実情に鑑みてなされ
たものであり、トラックを特定するアドレス情報に冗長
度を付加することなく、必要なビット数だけを用い、ト
ラックを横切るシーク時においても確実にアドレス情報
を再生することができる磁気記録媒体及びデータ再生装
置を提供することを目的とする。The present invention has been made in view of the above circumstances, and uses only the required number of bits without adding redundancy to the address information for specifying a track, even when seeking across a track. An object of the present invention is to provide a magnetic recording medium and a data reproducing device capable of surely reproducing address information.

【００１３】[0013]

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る磁気記録媒体は、データを記録する
トラックを特定するためのアドレス情報が、磁化の方向
として記録された磁気記録媒体であって、上記アドレス
情報に基づいた磁化の方向が、隣接するトラック間でグ
レイコードとなっており、該アドレス情報の終端領域に
所定の磁化方向である終端情報が記録されたことを特徴
とする。In order to solve the above problems, a magnetic recording medium according to the present invention is a magnetic recording in which address information for specifying a track for recording data is recorded as a direction of magnetization. The medium is characterized in that the direction of magnetization based on the address information is a gray code between adjacent tracks, and the termination information having a predetermined magnetization direction is recorded in the termination region of the address information. And

【００１４】また、データを記録するトラックを特定す
るためのアドレス情報が、着磁の有無として記録された
磁気記録媒体であって、上記アドレス情報に基づいた着
磁の有無が、隣接するトラック間でグレイコードとなっ
ており、該アドレス情報の終端領域に所定の着磁条件で
ある終端情報が記録されたことを特徴とする。Further, in a magnetic recording medium in which address information for specifying a track on which data is recorded is recorded as presence / absence of magnetization, and presence / absence of magnetization based on the address information is recorded between adjacent tracks. Is a gray code, and the end information, which is a predetermined magnetizing condition, is recorded in the end area of the address information.

【００１５】また、本発明に係るデータ再生装置は、デ
ータを記録するトラックを特定するためのアドレス情報
及び該アドレス情報の終端情報が磁化の方向として記録
され、該アドレス情報に基づいた磁化の方向が隣接する
トラック間でグレイコードとなっている磁気記録媒体か
ら再生信号を検出する磁気ヘッドと、該磁気ヘッドから
の再生信号を最尤復号して、磁化の方向に基づくトラッ
ク情報を再生する最尤復号手段とを備える。Further, in the data reproducing apparatus according to the present invention, the address information for specifying the track on which the data is recorded and the end information of the address information are recorded as the magnetization direction, and the magnetization direction based on the address information is recorded. A magnetic head that detects a reproduction signal from a magnetic recording medium having a gray code between adjacent tracks and a maximum likelihood decoding of the reproduction signal from the magnetic head to reproduce track information based on the direction of magnetization. And a likelihood decoding means.

【００１６】また、データを記録するトラックを特定す
るためのアドレス情報及び該アドレス情報の終端情報が
着磁の有無として記録され、該アドレス情報に基づいた
着磁の有無が隣接するトラック間でグレイコードとなっ
ている磁気記録媒体から再生信号を検出する磁気ヘッド
と、該磁気ヘッドからの再生信号を最尤復号して、着磁
の有無に基づくトラック情報を再生する最尤復号手段と
を備える。Further, address information for specifying a track on which data is recorded and end information of the address information are recorded as presence / absence of magnetization, and presence / absence of magnetization based on the address information is grayed between adjacent tracks. A magnetic head for detecting a reproduction signal from a magnetic recording medium that is a code and a maximum likelihood decoding means for performing maximum likelihood decoding of the reproduction signal from the magnetic head and reproducing track information based on the presence or absence of magnetization. .

【００１７】[0017]

【作用】本発明では、データを記録するトラックを特定
するためのアドレス情報を、アドレス情報及び終端情報
に基づいた磁化の方向又は着磁の有無が隣接するトラッ
ク間でグレイコードとなるように磁気記録媒体に記録す
る。そして、アドレス情報及び終端情報の再生信号を最
尤復号して、該磁化の方向又は着磁の有無に基づくアド
レス情報及び終端情報を再生することにより、アドレス
情報として必要な情報量のビット数に対して冗長度を付
加することなく、グレイコードとしての性質を保ったま
ま、アドレス情報をより確実に復号（デコード）するこ
とができる。According to the present invention, the address information for specifying the track on which the data is recorded is magnetically changed so that the direction of magnetization or the presence or absence of magnetization based on the address information and the end information becomes a gray code between the adjacent tracks. Record on a recording medium. Then, the reproduction signal of the address information and the termination information is subjected to maximum likelihood decoding to reproduce the address information and the termination information based on the direction of the magnetization or the presence or absence of magnetization, so that the number of bits of the information amount required as the address information is reduced. On the other hand, without adding redundancy, the address information can be more surely decoded (decoded) while maintaining the property as the Gray code.

【００１８】[0018]

【実施例】以下、本発明に係る磁気記録媒体及びデータ
再生装置の一実施例を図面を用いて詳細に説明する。こ
の実施例は、磁気記録媒体として例えば磁気ディスクを
用い、この磁気ディスクにデータを記録し、また磁気デ
ィスクからデータを再生する磁気ディスク装置に本発明
を適用したものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a magnetic recording medium and a data reproducing apparatus according to the present invention will be described in detail below with reference to the drawings. In this embodiment, the present invention is applied to a magnetic disk device which uses, for example, a magnetic disk as a magnetic recording medium, records data on the magnetic disk, and reproduces data from the magnetic disk.

【００１９】まず、この本発明を適用した磁気ディスク
装置に用いられる磁気ディスクについて説明する。First, a magnetic disk used in the magnetic disk device to which the present invention is applied will be described.

【００２０】磁気ディスク１は、例えば図１に示すよう
に、一般の磁気ディスクからなり、その記録面には、同
心円状又は渦巻状にデータを記録する複数のトラック２
が形成されている。各トラック２は、円周方向φにおい
て複数のセクタ３に分割されている。また、これらのセ
クタ３間には、サーボ領域（サーボゾーン）４が設けら
れている。The magnetic disk 1 is, for example, as shown in FIG. 1, a general magnetic disk, and a plurality of tracks 2 for recording data concentrically or spirally on its recording surface.
Are formed. Each track 2 is divided into a plurality of sectors 3 in the circumferential direction φ. A servo area (servo zone) 4 is provided between these sectors 3.

【００２１】すなわち、具体的には、例えば図２に示す
ように、磁気ディスク１には、トラック２が、その半径
方向ＲにおけるトラックピッチＴｐで形成されており、
各トラック２のセクタ３には、ハッチングで示すよう
に、データが記録される。また、セクタ３の先頭部に
は、ＩＤフィールド等が形成され、このＩＤフィールド
中には、トラックアドレス（シリンダアドレス）とセク
タアドレスとが記録されている。ここで、２点鎖線は、
トラック２の中心であるトラックセンタ２Ｍを表し、隣
接するトラック２の間をトラック境界２Ｂと称する。That is, specifically, as shown in FIG. 2, for example, tracks 2 are formed on the magnetic disk 1 at a track pitch Tp in the radial direction R,
Data is recorded in the sector 3 of each track 2 as indicated by hatching. An ID field or the like is formed at the beginning of the sector 3, and a track address (cylinder address) and a sector address are recorded in this ID field. Here, the two-dot chain line is
The track center 2M, which is the center of the track 2, is shown, and the space between adjacent tracks 2 is called a track boundary 2B.

【００２２】一方、同一トラック上の隣接するセクタ３
間に配設されたサーボゾーン４には、例えば上述の図２
に示すように、サーボパターンとして、円周方向φに順
次、再生信号の基準となるＡＧＣ（Automatic Gain Con
trol）５と、ヘッダ６と、所謂シーク動作時等における
粗い位置決めに使用されるトラックアドレス７と、オン
トラック状態を保持する等の細かい位置決めに使用され
るファインパターン８とが記録されている。On the other hand, adjacent sectors 3 on the same track
In the servo zone 4 arranged between them, for example, the above-mentioned FIG.
As shown in FIG. 3, the servo pattern has an AGC (Automatic Gain Conse
5), a header 6, a track address 7 used for coarse positioning during so-called seek operation, and a fine pattern 8 used for fine positioning such as holding an on-track state.

【００２３】この実施例の磁気ディスク１では、トラッ
クアドレス７は、従来のように磁化反転のあるビットを
１とする記録の仕方ではなく、例えば磁気ヘッドの走行
方向に磁化されたビットを１、反対方向に磁化されたビ
ットを０としたときに（逆でも同様であるが）、磁化の
方向がグレイコードとなるように記録され、トラック２
と直交する方向に揃えられて配されている。In the magnetic disk 1 of this embodiment, the track address 7 is not the conventional recording method in which the bit having the magnetization reversal is set to 1, but the bit magnetized in the running direction of the magnetic head is set to 1, for example. When the bit magnetized in the opposite direction is set to 0 (and vice versa), the recording is performed so that the direction of the magnetization becomes the gray code, and the track 2
They are arranged in the direction orthogonal to.

【００２４】具体的には、例えば図３Ａに示すように、
図で右向きの磁化を１、左向きの磁化を０であるとする
と、トラックアドレスに基づいたセクタ３内の磁化の方
向が、トラックｋ＋１では１１００、トラックｋでは１
０００、トラックｋ−１では１０１０とされている。す
なわち、これらの磁化の方向は、互いに隣接するトラッ
ク間では１ビットだけ異なり、グレイコードの条件を満
足している。また、上記トラックアドレス７の端部のギ
ャップエリアＧＥは、右向きの磁化方向であるとする。Specifically, as shown in FIG. 3A, for example,
If the rightward magnetization is 1 and the leftward magnetization is 0 in the figure, the direction of the magnetization in the sector 3 based on the track address is 1100 in the track k + 1 and 1 in the track k.
000, and 1010 for track k-1. That is, the directions of these magnetizations differ by 1 bit between the tracks adjacent to each other, and satisfy the Gray code condition. In addition, the gap area GE at the end of the track address 7 has a rightward magnetization direction.

【００２５】ファインパターン８は、Ａパターン８ａ、
Ｂパターン８ｂ及びＣパターン８ｃからなる。The fine pattern 8 is the A pattern 8a,
It is composed of a B pattern 8b and a C pattern 8c.

【００２６】ところで、トラックアドレス７等のサーボ
パターンは、サーボトラックライタにより予め記録され
ている。また、サーボパターンの記録は、サーボトラッ
クライタによっておこなうばかりでなく、磁性体の一部
を除去することによって行ってもよいし、またディスク
に凹凸をつけることによって行ってもよい。By the way, the servo patterns such as the track address 7 are recorded in advance by the servo track writer. Further, the recording of the servo pattern may be performed not only by the servo track writer but also by removing a part of the magnetic material or by making the disk uneven.

【００２７】具体的には、例えば図４に示すように、右
向きの磁化の領域を凸とし、左向きの磁化の領域を凹と
して、トラックアドレスを、トラックアドレスに基づい
た磁化の方向が隣接するトラック間でグレイコードとな
るように記録する。また、例えば図５に示すように、着
磁された領域を１とし、着磁されていない領域を０とし
て、トラックアドレスを、トラックアドレスに基づいた
磁化の有無が隣接するトラック間でグレイコードとなる
ように記録する。Specifically, as shown in FIG. 4, for example, the rightward magnetization region is made convex and the leftward magnetization region is made concave, and the track address is a track whose magnetization direction based on the track address is adjacent. It records so that it may become a gray code between. Further, as shown in FIG. 5, for example, the magnetized area is set to 1, the non-magnetized area is set to 0, and the track address is represented by a gray code between adjacent tracks that are magnetized based on the track address. Record so that

【００２８】そして、磁気ヘッドがオントラック状態に
あるときに、磁気ディスク１が円周方向φに回転するこ
とにより、磁気ヘッドは、サーボ制御によってトラック
センタ２Ｍを走査する。すなわち、磁気ヘッドは、オン
トラック状態では、磁気ディスク１の半径方向Ｒにおい
てほぼ同一位置上に存在することになる。一方、シーク
状態では、磁気ヘッドは、回転している磁気ディスク１
のほぼ半径方向Ｒに移動し、トラック境界２Ｂ上も走査
する。When the magnetic head is in the on-track state, the magnetic disk 1 rotates in the circumferential direction φ so that the magnetic head scans the track center 2M by servo control. That is, the magnetic heads are located at substantially the same position in the radial direction R of the magnetic disk 1 in the on-track state. On the other hand, in the seek state, the magnetic head moves to the rotating magnetic disk 1.
In the radial direction R, and scans also on the track boundary 2B.

【００２９】つぎに、上述のような磁気ディスク１に、
データを記録し、また、磁気ディスクからデータを再生
する磁気ディスク装置について説明する。Next, in the magnetic disk 1 as described above,
A magnetic disk device for recording data and reproducing data from a magnetic disk will be described.

【００３０】この本発明を適用した磁気ディスク装置
は、例えば図６に示すように、データの記録又は再生を
行う磁気ヘッド１１と、該磁気ヘッド１１からの再生信
号を増幅する再生アンプ１２と、該再生アンプ１２から
の再生信号のレベルを調整する信号処理回路１３と、該
信号処理回路１３からの再生信号を最尤復号して、トラ
ックアドレスを検出するサーボ検出回路１４と、上記信
号処理回路１３からの再生信号の包絡線を検出するエン
ベロープ検出回路１５と、該エンベロープ検出回路１５
からの再生信号の包絡線をディジタル信号に変換するア
ナログ／ディジタル変換器（以下、Ａ／Ｄ変換器とい
う。）１６と、上記サーボ検出回路１４からのトラック
アドレスに基づいて、上記磁気ヘッド１１を駆動するデ
ィジタル・シグナル・プロセッサ（以下、ＤＳＰとい
う。）２２と、この装置全体を制御する中央演算処理装
置（以下、ＣＰＵという。）２３と、上記サーボ検出回
路１４からのトラックアドレス等を記憶するランダム・
アクセス・メモリ（以下、ＲＡＭという。）２４と、上
記ＤＳＰ２２からの制御データをパルス信号に変換する
信号処理回路３１と、上記磁気ヘッド１１を駆動するＶ
ＣＭ（Voice Coil Moter）駆動回路３２とを備える。A magnetic disk device to which the present invention is applied, for example, as shown in FIG. 6, a magnetic head 11 for recording or reproducing data, and a reproducing amplifier 12 for amplifying a reproduced signal from the magnetic head 11. A signal processing circuit 13 that adjusts the level of the reproduction signal from the reproduction amplifier 12, a servo detection circuit 14 that detects the track address by performing maximum likelihood decoding of the reproduction signal from the signal processing circuit 13, and the signal processing circuit described above. An envelope detection circuit 15 for detecting the envelope of the reproduction signal from the envelope 13, and the envelope detection circuit 15
Based on the track address from the analog / digital converter (hereinafter referred to as an A / D converter) 16 for converting the envelope of the reproduced signal from the digital signal into a digital signal and the track address from the servo detection circuit 14, A digital signal processor (to be referred to as a DSP hereinafter) 22 to be driven, a central processing unit (to be referred to as a CPU hereinafter) 23 for controlling the entire apparatus, a track address from the servo detection circuit 14 and the like are stored. random·
An access memory (hereinafter referred to as RAM) 24, a signal processing circuit 31 that converts the control data from the DSP 22 into a pulse signal, and a V that drives the magnetic head 11.
And a CM (Voice Coil Moter) drive circuit 32.

【００３１】磁気ヘッド１１は、例えばスピンドルモー
タによって円周方向φに回転される磁気ディスク１に対
面して、ほぼ半径方向Ｒに移動するように配設されてい
る。そして、磁気ヘッド１１は、シーク時には、ほぼ半
径方向Ｒに移動され、データの記録又は再生中には、ほ
ぼ半径方向Ｒにおいて停止しており、磁気ディスク１に
対して相対的に円周方向φに移動される。The magnetic head 11 is arranged so as to face the magnetic disk 1 rotated in the circumferential direction φ by, for example, a spindle motor, and to move in the substantially radial direction R. The magnetic head 11 is moved substantially in the radial direction R at the time of seeking, and is stopped in the substantially radial direction R during the recording or reproducing of data, and the circumferential direction φ is relatively to the magnetic disk 1. Be moved to.

【００３２】以下、上述のように構成される磁気ディス
ク装置の再生動作について説明する。The reproducing operation of the magnetic disk device configured as described above will be described below.

【００３３】磁気ヘッド１１によって連続的に検出され
た磁化反転に対応する再生信号（以下、ＲＦ信号Ｓ１と
いう。）は、再生アンプ１２に供給される。そして、再
生アンプ１２は、ＲＦ信号Ｓ１を増幅して信号処理回路
１３に供給する。A reproduction signal (hereinafter referred to as an RF signal S1) corresponding to the magnetization reversal continuously detected by the magnetic head 11 is supplied to the reproduction amplifier 12. Then, the reproduction amplifier 12 amplifies the RF signal S1 and supplies it to the signal processing circuit 13.

【００３４】信号処理回路１３は、例えば自動利得制御
（ＡＧＣ：Automatic Gain Control）回路とローパスフ
ィルタ（ＬＰＦ：Low Pass Filter）が直列接続された
回路からなり、再生アンプ１２から供給されるＲＦ信号
Ｓ１を、サーボゾーン４のＡＧＣ５に対応するレベルが
一定となるように増幅すると共に、高周波の雑音成分を
除去し、得られるＲＦ信号Ｓ２をサーボ検出回路１４及
びエンベロープ検出回路１５に供給する。The signal processing circuit 13 comprises, for example, a circuit in which an automatic gain control (AGC: Automatic Gain Control) circuit and a low pass filter (LPF: Low Pass Filter) are connected in series, and the RF signal S1 supplied from the reproducing amplifier 12 is provided. Is amplified so that the level corresponding to the AGC 5 of the servo zone 4 becomes constant, high-frequency noise components are removed, and the obtained RF signal S2 is supplied to the servo detection circuit 14 and the envelope detection circuit 15.

【００３５】サーボ検出回路１４は、最尤復号器等を備
え、サーボゾーン４のトラックアドレス７に対応するＲ
Ｆ信号Ｓ２を最尤復号して、バイナリデータＢｎからな
るトラックアドレスを再生し、このトラックアドレスを
バス２１を介してＤＳＰ２２に供給する。The servo detection circuit 14 is provided with a maximum likelihood decoder and the like, and R corresponding to the track address 7 of the servo zone 4 is read.
The F signal S2 is subjected to maximum likelihood decoding to reproduce the track address composed of the binary data Bn, and the track address is supplied to the DSP 22 via the bus 21.

【００３６】一方、エンベロープ検出回路１５は、サー
ボゾーン４のファインパターン８に対応するＲＦ信号Ｓ
２の包絡線を検出する。Ａ／Ｄ変換器１６は、この包絡
線をディジタル化して、再生データＳ３を生成し、この
再生データＳ３をバス２１を通してＤＳＰ２２に供給す
る。On the other hand, the envelope detection circuit 15 outputs the RF signal S corresponding to the fine pattern 8 in the servo zone 4.
Detect the envelope of 2. The A / D converter 16 digitizes this envelope to generate reproduction data S3, and supplies the reproduction data S3 to the DSP 22 through the bus 21.

【００３７】ＤＳＰ２２は、データ再生の際には、エン
ベロープ検出回路１５から供給される再生データＳ３に
基づいて、すなわちファインパターン８のＡパターン８
ａ、Ｂパターン８ｂ及びＣパターン８ｃを再生したとき
の再生データＳ３を比較して、磁気ヘッド１１をトラッ
クセンタ２Ｍに保持する（オントラックさせる）サーボ
制御を行う。When reproducing data, the DSP 22 uses the reproduction data S3 supplied from the envelope detection circuit 15, that is, the A pattern 8 of the fine pattern 8.
The reproduced data S3 obtained when the a, B pattern 8b and C pattern 8c are reproduced is compared, and servo control for holding (on-tracking) the magnetic head 11 at the track center 2M is performed.

【００３８】また、ＤＳＰ２２は、ＣＰＵ２３から発行
されたシークコマンドによって指定されたトラック２に
磁気ヘッド１１をシークさせて、オントラックさせるな
どの動作を行う。すなわち、ＤＳＰ２２は、トラックア
ドレス７の再生データであるバイナリデータＢｎとファ
インパターン８の再生データＳ３に基づいて、磁気ヘッ
ド１１をその半径方向Ｒに移動するためのデータを生成
し、このデータを信号処理回路３１に供給する。なお、
シークするときの速度プロファイルデータ等は予めＲＡ
Ｍ２５に記憶されており、ＤＳＰ２２は、必要に応じて
これらを読み出して、磁気ヘッド１１のシーク制御を行
う。Further, the DSP 22 performs operations such as seeking the magnetic head 11 to the track 2 designated by the seek command issued from the CPU 23 so that the magnetic head 11 is on-track. That is, the DSP 22 generates data for moving the magnetic head 11 in the radial direction R based on the binary data Bn which is the reproduction data of the track address 7 and the reproduction data S3 of the fine pattern 8 and outputs this data as a signal. It is supplied to the processing circuit 31. In addition,
The speed profile data etc. when seeking are RA
It is stored in the M25, and the DSP 22 reads out these as needed to perform seek control of the magnetic head 11.

【００３９】信号処理回路３１は、例えばパルス幅変調
回路、３次のＬＰＦ、Ｄ／Ａ変換器等を備え、データ再
生時には、ＤＳＰ２２からバス２１を介して供給される
磁気ヘッド１１をオントラックするためのデータを、パ
ルス幅に変換すると共に、アナログ信号に変換して、得
られるＰＷＭ信号をＶＣＭ駆動回路３２供給する。The signal processing circuit 31 includes, for example, a pulse width modulation circuit, a third-order LPF, a D / A converter, etc., and on-tracks the magnetic head 11 supplied from the DSP 22 via the bus 21 during data reproduction. Data is converted into a pulse width and converted into an analog signal, and the obtained PWM signal is supplied to the VCM drive circuit 32.

【００４０】一方、シーク時には、信号処理回路３１
は、ＤＳＰ２２からバス２１を介し供給されるデータ
を、アナログ信号に変換しＰＷＭ信号として、ＶＣＭ駆
動回路３２に供給する。On the other hand, when seeking, the signal processing circuit 31
Converts the data supplied from the DSP 22 via the bus 21 into an analog signal and supplies it as a PWM signal to the VCM drive circuit 32.

【００４１】そして、ＶＣＭ駆動回路３２は、これらの
ＰＷＭ信号に基づいて、磁気ヘッド１１を磁気ディスク
１の半径方向Ｒに移動するためのボイスコイルを駆動す
る。すなわち、ＤＳＰ２２は、ＰＷＭ信号のデューティ
を制御することによって、磁気ヘッド１１を駆動する。
かくして、データ再生時には、磁気ヘッド１１がオント
ラックするようにサーボ制御され、磁気ヘッド１１がオ
ントラックした状態において、データの再生が行われ
る。一方、シーク時には、磁気ヘッド１１が目的のトラ
ックアドレスを有するトラックにシークされる。なお、
磁気ディスク１のサーボゾーン４に予め記録されている
トラックアドレス７は、最外周のトラック２から最内周
のトラック２まで連続番号が付けられている。Then, the VCM drive circuit 32 drives the voice coil for moving the magnetic head 11 in the radial direction R of the magnetic disk 1 based on these PWM signals. That is, the DSP 22 drives the magnetic head 11 by controlling the duty of the PWM signal.
Thus, during data reproduction, the magnetic head 11 is servo-controlled so as to be on-track, and data reproduction is carried out in the state where the magnetic head 11 is on-track. On the other hand, at the time of seek, the magnetic head 11 seeks to the track having the target track address. In addition,
The track addresses 7 previously recorded in the servo zone 4 of the magnetic disk 1 are numbered consecutively from the outermost track 2 to the innermost track 2.

【００４２】ここで、最尤復号について説明する。Maximum likelihood decoding will be described below.

【００４３】磁気ディスク装置等では、パーシャルレス
ポンスの技術が用いられることがある。パーシャルレス
ポンスの種類としては、良く使われるものにパーシャル
レスポンス（１，１）（以下、ＰＲＳ（１，１）とい
う。）、ＰＲＳ（１，−１）、ＰＲＳ（１，０，−１）
等があり、これらのシステム多項式は、それぞれ下記式
１、２、３で表すことができる。ここで、Ｄは１ビット
遅延を表す。A magnetic disk device or the like may use a partial response technique. As the types of partial responses, those commonly used are partial response (1,1) (hereinafter referred to as PRS (1,1)), PRS (1, -1), PRS (1,0, -1).
Etc., and these system polynomials can be expressed by the following equations 1, 2, and 3, respectively. Here, D represents a 1-bit delay.

【００４４】Ｇ（Ｄ）＝１＋Ｄ ・・・ 式１ Ｇ（Ｄ）＝１−Ｄ ・・・ 式２ Ｇ（Ｄ）＝１−Ｄ² ・・・ 式３ 例えば、入力として孤立した情報１があった場合、すな
わち２進数表現で０００１０００が、ＰＲＳ（１，１）
に対応したプリコーダに入力されると、その出力は００
０１１００となり、同じデータがＰＲＳ（１，−１）に
対応したプリコーダに入力されると、その出力は０００
１−１００となる。G (D) = 1 + D equation 1 G (D) = 1-D equation 2 G (D) = 1-D ² equation 3 For example, the isolated information 1 is input. If there is, that is, 0001000 in binary notation is PRS (1,1)
When input to the precoder corresponding to, the output is 00
01100. When the same data is input to the precoder corresponding to PRS (1, -1), its output is 000.
It becomes 1-100.

【００４５】ところで、磁気記録再生系は微分特性を示
すので、それ自体ＰＲＳ（１，−１）に近い特性を持っ
ている。そこで、このサーボ検出回路１４は、ＰＲＳ
（１，−１）に対応した最尤復号を行う。By the way, since the magnetic recording / reproducing system exhibits a differential characteristic, the magnetic recording / reproducing system itself has a characteristic close to PRS (1, -1). Therefore, the servo detection circuit 14 is
Maximum likelihood decoding corresponding to (1, -1) is performed.

【００４６】また、ところで、再生アンプ１２から出力
されるＲＦ信号Ｓ１は、その最大レベルを±２とする
と、−２、０、＋２の３つの値のいずれか１つの値をと
り、これをバイナリーデータにデコードするには、固定
の閾値を用いる３値レベル検出と、最尤復号であるビタ
ビ復号等がある。３値レベル検出は、０と＋２及び０と
−２の間に閾値を設定し、サンプル点の値がどの領域に
入るかによってデコードするものであり、回路構成が非
常に簡単ですむ代わりに検出能力はあまり高いとは言え
ない。これに対し、最尤復号であるビタビ復号は、連続
するサンプル点の値を用いて、例えば所謂トレリス線図
（Trellis diagram)における尤度が最も高いパスを検出
することにより、復号（デコード）するという方法で、
３値レベル検出に較べて高い検出能力を持っている。By the way, the RF signal S1 output from the reproduction amplifier 12 takes any one of the three values of -2, 0 and +2 when the maximum level is ± 2, and the RF signal S1 is binary. Decoding to data includes ternary level detection using a fixed threshold, Viterbi decoding which is maximum likelihood decoding, and the like. The ternary level detection is to set threshold values between 0 and +2 and 0 and -2, and decode depending on which area the value of the sample point falls into. Detecting the circuit structure is very simple, The ability is not very high. On the other hand, Viterbi decoding, which is maximum likelihood decoding, decodes (decodes) by using the values of consecutive sample points, for example, by detecting the path with the highest likelihood in a so-called Trellis diagram. In that way,
It has a higher detection ability than the three-value level detection.

【００４７】ここで、ビタビ復号について説明する。Viterbi decoding will be described below.

【００４８】ビタビ復号のアルゴリズムとは、ある時刻
ｋにおける各々の状態について、そこに至るまでの尤度
（メトリック）が最も大きくなるようなパスを１つにし
ぼりながら、データを決定していくものである。図７
は、ＰＲＳ（１，−１）に対するビタビ復号におけるト
レリス線図であり、この図７には、所謂ブランチメトリ
ックも合わせて表示してある。The Viterbi decoding algorithm is for determining data for each state at a certain time k while narrowing down one path having the largest likelihood (metric) up to that state. Is. Figure 7
Is a trellis diagram in Viterbi decoding for PRS (1, -1), and FIG. 7 also shows so-called branch metrics.

【００４９】これらのブランチメトリックの総和が最大
になるようなパスを見つけ出すため、あるサンプル時刻
ｋまでのパスメトリックＬ_k ⁺、Ｌ_k ^-は、１つ前のサンプ
ル時刻ｋ−２までのパスメトリックの値Ｌ_k-2 ⁺、Ｌ_k-2 ^-
を用いて、下記式４、５により求めることができる。な
お、max(Ａ，Ｂ）は、大きな方を選択することを表す。[0049] Since the sum of these branch metrics finding a path that maximizes lies sampling time k to the path metric L _k ^+, L _k ^- is the previous path metric to sampling time k-2 of the value ^{_{L k-2 +, L k}} -2 -
Can be obtained by the following equations 4 and 5. Note that max (A, B) indicates that the larger one is selected.

【００５０】 Ｌ_k ⁺=max(Ｌ_k-1 ⁺+(-(ｙ_k-0)²),Ｌ_k-1 ^-+(-(ｙ_k-2)²)) ・・・ 式４ Ｌ_k ^-=max(Ｌ_k-1 ⁺+(-(ｙ_k+2)²),Ｌ_k-1 ^-+(-(ｙ_k-0)²)) ・・・ 式５ これらのパスメトリックＬ_k ⁺、Ｌ_k ^-を計算しながら最適
なパスを得るためには、自乗器が３個、加算器が６個、
コンパレータが２個必要となる。さらに、パスを記憶し
ておくためのシリアルシフト／パラレルロードのシフト
レジスタが必要となる。[0050] ^{_{L k + = max (L k}} -1 + + (- (y k -0) 2), L k-1 - + (- (y k -2) 2)) ··· Equation 4 L _{k ^{- = max (L k-1}} + + (- (y k +2) 2), L k-1 - + (- (y k -0) 2)) ··· equation 5 of the path metric L _k ⁺ , L _k ⁻ to obtain an optimum path, three squarers, six adders,
Two comparators are required. Furthermore, a serial shift / parallel load shift register for storing the path is required.

【００５１】そこで、この実施例では、パスメトリック
を忠実に計算していくのではなく、回路を簡単にするた
めに所謂差動メトリックのアルゴリズムを使用する。上
述のＰＲＳ（１，−１）に対するビタビ復号のように状
態が２つしかない場合、ある時点で生き残るブランチ
は、 状態<-1> → 状態<-1> かつ 状態<-1> → 状態<+1> 状態<-1> → 状態<-1> かつ 状態<+1> → 状態<+1> 状態<+1> → 状態<+1> かつ 状態<+1> → 状態<-1> の３通りのパターンしかありえない（これらのパターン
をそれぞれ→↑、→→、→↓と書くことにする。）。す
なわち、 状態<+1> → 状態<-1> かつ 状態<-1> → 状態<+1> のパターンはありえない。そして、ビタビ復号では、そ
れぞれのブランチについて、これらの内でちでどのパタ
ーンが生き残るのかを、パスメトリックを計算しながら
判定していく。Therefore, in this embodiment, a so-called differential metric algorithm is used in order to simplify the circuit, instead of faithfully calculating the path metric. When there are only two states as in the case of Viterbi decoding for PRS (1, -1) described above, the branches that survive at a certain point are: state <-1> → state <-1> and state <-1> → state <+1> state <-1> → state <-1> and state <+1> → state <+1> state <+1> → state <+1> and state <+1> → state <-1> There can be only three patterns (we will write these patterns as → ↑, →→, → ↓ respectively). That is, there is no pattern of state <+1> → state <-1> and state <-1> → state <+1>. Then, in the Viterbi decoding, for each branch, which of these patterns survives is determined by calculating a path metric.

【００５２】ここで、状態は２つしかないから、それぞ
れのパスメトリックの差（以下、差分メトリックとい
う。）ΔＬを、下記式６によって求め、この差分メトリ
ックΔＬを用いて、どのパターンが生き残るかを判定す
る。Since there are only two states, the difference (hereinafter referred to as the difference metric) ΔL between the path metrics is obtained by the following equation 6, and which pattern survives using this difference metric ΔL. To judge.

【００５３】 ΔＬ=Ｌ_k ⁺-Ｌ_k ^- =max(Ｌ_k-1 ⁺,Ｌ_k-1 ^-+4ｙ_k-4)-max(Ｌ_k-1 ⁺-4ｙ_k-4,Ｌ_k-1 ^-) =-ΔＬ_k-1+8ｙ_k-min(4,4ｙ_k-ΔＬ_k-1)-max(-4,4ｙ_k-ΔＬ_k-1) ・・・式６ すなわち、4ｙ_k-ΔＬ_k-1が共通なので、この値を４及び
−４と比較して、その大小を判定することにより、どち
らのブランチを選択すべきかがわかる。したがって、差
分メトリックΔＬを計算することにより、上述のどのパ
ターンのブランチが生き残っているかを判定する。[0053] ^{_{ΔL = L k + -L k -}} = max (L k-1 +, L k-1 - + 4y k -4) -max (L k-1 + -4y k -4, L k-1 ^- ) = -ΔL _k-1 + 8y _k -min (4,4y _k -ΔL _k-1 ) -max (-4,4y _k -ΔL _k-1 ) ... Equation 6 That is, 4y _k -ΔL _{k Since -1} is common, it is possible to know which branch should be selected by comparing this value with 4 and -4 and judging the magnitude. Therefore, by calculating the difference metric ΔL, it is determined which of the above-mentioned pattern branches survives.

【００５４】換言すると、パスメトリックそのものを計
算しなくても、差動メトリックΔＬを計算すれば、その
課程でパスを決定することができる。式６を、4ｙ_k-Δ
Ｌ_k-2の値によって３通り分けて変形すると、下記式
７、８、９となる。In other words, even if the path metric itself is not calculated, if the differential metric ΔL is calculated, the path can be determined in that process. Formula 6 is changed to 4y _k -Δ
The following equations 7, 8 and 9 are obtained by transforming the value in three different ways according to the value of L _k-2 .

【００５５】 ΔＬ_k=4ｙ_k-4 (4＜4ｙ_k-ΔＬ_k-1) ・・・ 式７ =ΔＬ_k (-4＜4ｙ_k-ΔＬ_k-1＜4) ・・・ 式８ =4ｙ_k+4 (4ｙ_k-ΔＬ_k-1＜-4) ・・・ 式９ さらに、ΔＬ_k=4ｙ_p-4βとおいて、式７〜式９を変換す
ると、下記式１０、１１、１２を得ることができる。ΔL _k = 4y _k -4 (4 <4y _k -ΔL _k-1 ) ... Equation 7 = ΔL _k (-4 <4y _k -ΔL _k-1 <4) ... Equation 8 = 4y _k + 4 (4y _k -ΔL _k-1 <−4) ... Formula 9 Further, when Formula 7 to Formula 9 are converted with ΔL _k = 4y _p −4β, the following formulas 10, 11, and 12 are obtained. be able to.

【００５６】 ｙ_p-β=ｙ_k-1 (-β+1＜ｙ_k-ｙ_p) ・・・ 式１０ =ｙ_p-β (-β-1＜ｙ_k-ｙ_p＜-β+1) ・・・ 式１１ =ｙ_k+1 (ｙ_k-ｙ_p＜-β-1) ・・・ 式１２ ここで、データβは、−１、＋１の２つの値のいずれか
１つの値をとり、直前の状態遷移候補（location ｐ)で
の遷移のパターンを表している。すなわち、データβ
は、現在の時刻から遡って最初の平行パス以外の遷移
（→↑又は→↓）が候補として考えられる地点での、遷
移の種類を表している。換言すると、データβは、式上
では判定するための閾値にオフセットを加える役割をし
ている。また、データｙ_p は、そのときのデータｙ_k の
値である。Y _p -β = y _k -1 (-β + 1 <y _k -y _p ) ... Formula 10 = y _p -β (-β-1 <y _k -y _p <-β + 1 ) Equation 11 = y _k +1 (y _k -y _p <-β-1) Equation 12 Here, the data β is one of two values −1 and +1. In other words, it represents the transition pattern of the immediately preceding state transition candidate (location p). That is, the data β
Indicates the type of transition at a point where the transition (→ ↑ or → ↓) other than the first parallel path dating back from the current time is considered as a candidate. In other words, the data β plays a role of adding an offset to the threshold value for the determination in the formula. The data y _p is the value of the data y _{k at} that time.

【００５７】例えば、１つ前（確定していない最後のブ
ランチ）に→↑がおきたらしいときには、β＝＋１とな
り、そのときの判定条件及びデータβとデータｙ_p の更
新ルールは、例えば図８に示すようになる。For example, when it seems that → ↑ occurs at the immediately preceding one (the last branch that has not been fixed), β = + 1, and the determination condition and the update rule of the data β and the data y _p at that time are, for example, as shown in FIG. As shown in.

【００５８】このようなアルゴリズムに基づいて、ビタ
ビ復号器を構成すると、自乗器が０個、加算器が１個、
コンパレータが２個ですむことになる。When a Viterbi decoder is constructed based on such an algorithm, there are 0 squarer, 1 adder,
Only two comparators are needed.

【００５９】つぎに、上述したビタビ復号により、トラ
ックアドレスを再生するサーボ検出回路１４の具体的な
構成について説明する。Next, a specific configuration of the servo detection circuit 14 for reproducing the track address by the above-mentioned Viterbi decoding will be described.

【００６０】上記サーボ検出回路１４は、例えば図９に
示すように、ビタビ復号器５０を備えている。The servo detection circuit 14 has a Viterbi decoder 50 as shown in FIG. 9, for example.

【００６１】このビタビ復号器５０は、上記信号処理回
路１３から供給されるＲＦ信号Ｓ２をディジタル信号に
変換するＡ／Ｄ変換器５２と、該Ａ／Ｄ変換器５２から
のデータｙ_k をデータｙ_p として記憶するラッチ回路５
３と、上記Ａ／Ｄ変換器５２からのデータｙ_k から上記
ラッチ回路５３にラッチされているデータｙ_p を減算す
る減算器５４と、該減算器５４の出力を所定の閾値と比
較する比較論理回路５５と、ビタビ復号におけるトレリ
ス線図のパスを決定するための第一、第二のシフトレジ
スタ６０、８０とを備える。The Viterbi decoder 50 converts the RF signal S2 supplied from the signal processing circuit 13 into a digital signal and an A / D converter 52, and data y _k from the A / D converter 52 as data. Latch circuit 5 to store as y _p
3, a subtracter 54 for subtracting the data y _p latched in the latch circuit 53 from the data y _k from the A / D converter 52, and a comparison for comparing the output of the subtractor 54 with a predetermined threshold value. A logic circuit 55 and first and second shift registers 60 and 80 for determining a path of a trellis diagram in Viterbi decoding are provided.

【００６２】そして、Ａ／Ｄ変換器５２は、信号処理回
路１３から端子５１を介して供給されるＲＦ信号Ｓ２の
うちのトラックアドレス７に相当する部分をディジタル
信号に変換し、得られるデータｙ_k をラッチ回路５３、
減算器５４に供給する。Then, the A / D converter 52 converts the portion of the RF signal S2 supplied from the signal processing circuit 13 via the terminal 51 corresponding to the track address 7 into a digital signal, and obtains the obtained data y. _k is a latch circuit 53,
It is supplied to the subtractor 54.

【００６３】ラッチ回路５３は、例えば２つのラッチ回
路５３ａ、５３ｂからなり、ラッチ回路５３ｂは、後述
するマージ（merge）信号に基づいて、Ａ／Ｄ変換器５
２から供給されるデータｙ_k をデータｙ_p として記憶す
る。減算器５４は、Ａ／Ｄ変換器５２から供給されるデ
ータｙ_k からラッチ回路５３ｂに記憶されているデータ
ｙ_p を減算して、比較論理回路５５に供給する。The latch circuit 53 is composed of, for example, two latch circuits 53a and 53b, and the latch circuit 53b is based on a merge signal which will be described later, and the A / D converter 5 is provided.
The data y _k supplied from 2 is stored as the data y _p . The subtractor 54 subtracts the data y _p stored in the latch circuit 53 b from the data y _k supplied from the A / D converter 52, and supplies it to the comparison logic circuit 55.

【００６４】比較論理回路５５には、減算器５４の出力
の他に、ラッチ回路５３ｂからのデータβ、値がそれぞ
れ＋２、０、−２の閾値が入力されており、この比較論
理回路５５は、これらの入力を比較演算して、新たなデ
ータβ、マージ信号、データαを生成する。To the comparison logic circuit 55, in addition to the output of the subtractor 54, the data β from the latch circuit 53b and the threshold values of +2, 0 and -2, respectively, are input. , These inputs are compared and calculated, and new data β, merge signal, and data α are generated.

【００６５】具体的には、比較論理回路５５は、例えば
図１０に示すように、減算器５４の出力、すなわちｙ_k
−ｙ_pと＋２、０、−２を比較して、ラッチ回路５３ａ
からデータβが１の時であって、ｙ_k−ｙ_p≦−２のとき
を条件Ｊ１とし、−２＜ｙ_k−ｙ_p≦０のときを条件Ｊ２
とし、０＜ｙ_k−ｙ_pのときを条件Ｊ３とする。また、比
較論理回路５５は、データβが−１の時であって、ｙ_k
−ｙ_p＜０のときを条件Ｊ７とし、０≦ｙ_k−ｙ_p＜＋２
のときを条件Ｊ８とし、＋２≦ｙ_k−ｙ_pのときを条件Ｊ
９とする。Specifically, the comparison logic circuit 55 outputs the output of the subtractor 54, that is, y _k , as shown in FIG.
-Y _p and + 2,0 compares -2, latch circuits 53a
Therefore, when the data β is 1, the condition J1 is when y _k −y _p ≦ −2, and the condition J2 is when −2 <y _k −y _p ≦ 0.
When 0 <y _k −y _p , the condition J3 is set. Further, the comparison logic circuit 55 outputs y _k when the data β is −1.
When −y _p <0 is set as the condition J7, 0 ≦ y _k −y _p <+2
Is _defined as condition J8, and when + 2 ≦ y _k −y _p is _defined as condition J8.
Set to 9.

【００６６】そして、比較論理回路５５は、条件Ｊ１、
Ｊ３、Ｊ７及びＪ９のとき、マージ信号を１として出力
すると共に、データβを条件Ｊ１、Ｊ３、Ｊ７、Ｊ９に
対応して−１、１、−１、１として出力する。一方、比
較論理回路５５は、条件Ｊ２、Ｊ８のとき、マージ信号
を０として出力しする。また、比較論理回路５５は、条
件Ｊ１、Ｊ２、Ｊ３、Ｊ７、Ｊ８、Ｊ９に対応して、デ
ータαを１、０、０、１、０、０として出力する。Then, the comparison logic circuit 55 uses the condition J1,
In the case of J3, J7 and J9, the merge signal is output as 1, and the data β is output as -1, 1, -1, 1 corresponding to the conditions J1, J3, J7, J9. On the other hand, the comparison logic circuit 55 outputs the merge signal as 0 under the conditions J2 and J8. Further, the comparison logic circuit 55 outputs the data α as 1, 0, 0, 1, 0, 0 corresponding to the conditions J1, J2, J3, J7, J8, J9.

【００６７】比較論理回路５５は、このようにして求め
たデータβとマージ信号をラッチ回路５３に供給し、マ
ージ信号とデータαを第一、第二のシフトレジスタ６
０、８０に供給する。The comparison logic circuit 55 supplies the data β and the merge signal thus obtained to the latch circuit 53, and the merge signal and the data α are supplied to the first and second shift registers 6.
Supply 0,80.

【００６８】ラッチ回路５３ａ、５３ｂは、マージ信号
が１のときにラッチ動作を行い、すなわち、ラッチ回路
５３ａは、条件Ｊ１、Ｊ７のとき、データβとして−１
をラッチ（記憶）し、条件Ｊ３、Ｊ９のとき、データβ
として１を記憶し、条件Ｊ２、Ｊ８のとき、前のデータ
βの値を保持する。一方、ラッチ回路５３ｂは、条件Ｊ
１、Ｊ３、Ｊ７、Ｊ９のときに、現在入力されているデ
ータｙ_k をデータｙ_pとして記憶する。The latch circuits 53a and 53b perform a latch operation when the merge signal is 1, that is, the latch circuit 53a has -1 as the data β under the conditions J1 and J7.
Is stored (stored), and under the conditions J3 and J9, the data β
Is stored as 1, and under the conditions J2 and J8, the previous value of the data β is held. On the other hand, the latch circuit 53b uses the condition J
At the time of 1, J3, J7, and J9, the currently input data y _k is stored as the data y _p .

【００６９】上記第一のシフトレジスタ６０は、２本の
パラレルロード／シリアルシフトのレジスタを備え、す
なわち、例えば図１１に示すように、セレクタ６６とラ
ッチ回路６７からなる回路（上段）と、セレクタ６８と
ラッチ回路６９からなる回路（下段）とがそれぞれＮ段
縦続接続された２本のシフトレジスタを備える。The first shift register 60 includes two parallel load / serial shift registers, that is, as shown in FIG. 11, for example, a circuit (upper stage) including a selector 66 and a latch circuit 67 and a selector. Two shift registers in which a circuit 68 and a circuit (lower stage) including the latch circuit 69 are cascade-connected in N stages are provided.

【００７０】上記第一のシフトレジスタ６０の各段の接
続は、例えば＃ｎ段目のラッチ回路６７、６９の両出力
がそれぞれ＃ｎ＋１段目のセレクタ６６、６８に供給さ
れ、最終段目のラッチ回路６７、６９の両出力がセレク
タ７１に供給され、セレクタ７１の出力がラッチ回路７
２に供給されると共に、セレクタ６６、６８、７１に
は、比較論理回路５５から端子６２、６３を介してデー
タα、マージ信号が選択信号として供給される接続とな
っており、また、＃１段目のセレクタ６６、６８には、
端子６４を介して１が供給され、端子６５を介して０が
供給される。For connection of each stage of the first shift register 60, for example, both outputs of the #nth stage latch circuits 67 and 69 are supplied to the # n + 1th stage selectors 66 and 68, respectively, and the final stage of the final stage. Both outputs of the latch circuits 67 and 69 are supplied to the selector 71, and the output of the selector 71 is the latch circuit 7.
2 is supplied to the selectors 66, 68, 71 from the comparison logic circuit 55 via the terminals 62, 63 as data selection signals and merge signals. The selectors 66 and 68 in the tier have
1 is supplied via the terminal 64 and 0 is supplied via the terminal 65.

【００７１】上記第二のシフトレジスタ８０は、２本の
パラレルロード／シリアルシフトのレジスタを備え、す
なわち、例えば図１２に示すように、セレクタ６６とラ
ッチ回路６７からなる回路（上段）と、セレクタ６８と
ラッチ回路６９からなる回路（下段）とがそれぞれＮ段
縦続接続された２本のシフトレジスタを備える。The second shift register 80 includes two parallel load / serial shift registers, that is, for example, as shown in FIG. 12, a circuit (upper stage) including a selector 66 and a latch circuit 67, and a selector. Two shift registers in which a circuit 68 and a circuit (lower stage) including the latch circuit 69 are cascade-connected in N stages are provided.

【００７２】上記第二のシフトレジスタ８０の各段の接
続は、例えば＃ｎ段目のラッチ回路６７、６９の両出力
がそれぞれ＃ｎ＋１段目のセレクタ６６、６８に供給さ
れ、最終段目のラッチ回路６７、６９の両出力がセレク
タ７５に供給され、セレクタ７５の出力がラッチ回路７
６に供給されると共に、セレクタ６６、６８、７５に
は、比較論理回路５５から端子６２、６３を介してデー
タα、マージ信号が選択信号として供給される接続とな
っており、また、＃１段目のセレクタ６６、６８には、
端子６４を介して１が供給され、端子６５を介して０が
供給される。For connection of the respective stages of the second shift register 80, for example, both outputs of the #nth stage latch circuits 67 and 69 are supplied to the # n + 1th stage selectors 66 and 68, respectively, and the final stage of the # n + 1 stage selectors 66 and 68, respectively. Both outputs of the latch circuits 67 and 69 are supplied to the selector 75, and the output of the selector 75 is output to the latch circuit 7.
6, the selector 66, 68, 75 is supplied with the data α and the merge signal from the comparison logic circuit 55 via the terminals 62, 63 as the selection signal. The selectors 66 and 68 in the tier have
1 is supplied via the terminal 64 and 0 is supplied via the terminal 65.

【００７３】上記第一、第二のシフトレジスタ６０、８
０のラッチ回路６７、６９は、例えばＤ型のフリップフ
ロップからなり、端子６１を介して供給されるクロック
に同期して、ラッチ動作を行う。The above first and second shift registers 60, 8
The 0 latch circuits 67 and 69 are, for example, D-type flip-flops, and perform a latch operation in synchronization with a clock supplied via the terminal 61.

【００７４】上記第一、第二のシフトレジスタ６０、８
０は、例えば図１４に示すように、マージ信号が０のと
きは、＃ｎ＋１段目のセレクタ６６は、＃ｎ段目のラッ
チ回路６７の出力（Ａ）を選択して出力し、＃ｎ＋１段
目のセレクタ６８は、＃ｎ段目のラッチ回路６９の出力
（Ｂ）を選択して出力する。すなわち、上段の信号は上
段へ、下段の信号は下段へとシフトする平行パスであ
り、各シフトレジスタは互いに独立に１段シフトする。
また、該第一のシフトレジスタ６０のセレクタ７１は上
段の出力（Ａ）を選択して出力し、該第二のシフトレジ
スタ８０のセレクタ７５は下段の出力（Ｂ）を選択して
出力する。The above first and second shift registers 60, 8
For example, as shown in FIG. 14, when the merge signal is 0, the selector 66 at the # n + 1-th stage selects and outputs the output (A) of the latch circuit 67 at the # n-th stage. The selector 68 of the stage selects and outputs the output (B) of the latch circuit 69 of the #n stage. That is, the upper stage signal is a parallel path in which the lower stage signal is shifted to the upper stage and the lower stage signal is shifted to the lower stage.
The selector 71 of the first shift register 60 selects and outputs the upper output (A), and the selector 75 of the second shift register 80 selects and outputs the lower output (B).

【００７５】一方、 マージ信号が１であって、データ
αが１のときは、＃ｎ＋１段目のセレクタ６６、６８
は、＃ｎ段目のラッチ回路６７の出力（Ａ）を選択して
出力する。すなわち、上段の信号は上段と下段へシフト
される。また、 マージ信号が１であって、データαが
０のときは、＃ｎ＋１段目のセレクタ６６、６８は、＃
ｎ段目のラッチ回路６９の出力（Ｂ）を選択して出力す
る。すなわち、下段の信号は上段と下段へシフトされ
る。このように、データαの値によって上段又は下段の
内容を相手の系列にコピーし、＃ｎ＋１段目のラッチ回
路６７、６９は同一の値となり、第一のシフトレジスタ
６０のセレクタ７１からラッチ回路６７の値を出力し、
第二のシフトレジスタ８０のセレクタ７５からラッチ回
路６９の値を出力する。On the other hand, when the merge signal is 1 and the data α is 1, the selectors 66 and 68 of the # n + 1-th stage are
Selects and outputs the output (A) of the #nth stage latch circuit 67. That is, the upper signal is shifted to the upper and lower signals. When the merge signal is 1 and the data α is 0, the # n + 1-stage selectors 66 and 68 are
The output (B) of the n-th stage latch circuit 69 is selected and output. That is, the lower signal is shifted to the upper and lower signals. In this way, the contents of the upper stage or the lower stage are copied to the partner's series according to the value of the data α, the # n + 1 stage latch circuits 67 and 69 have the same value, and the selector 71 of the first shift register 60 causes the latch circuit Output the value of 67,
The selector 75 of the second shift register 80 outputs the value of the latch circuit 69.

【００７６】かくして、第一のシフトレジスタ６０のラ
ッチ回路７２から再生データがバイナリデータＶｎ１と
して出力され、第二のシフトレジスタ８０のラッチ回路
７５から再生データがバイナリデータＶｎ２として出力
される。Thus, the latch circuit 72 of the first shift register 60 outputs the reproduced data as binary data Vn1, and the latch circuit 75 of the second shift register 80 outputs the reproduced data as binary data Vn2.

【００７７】ここで、ビタビ復号器５０に、信号処理回
路１３から端子５１を介して、例えば図１４Ａに示すよ
うなＲＦ信号Ｓ２が入力されたときのビタビ復号器５０
の具体的な動作について説明する。ただし、例えば図１
４Ｇ、Ｅ、Ｄに示すように、ｋ＝０におけるデータｙ
_p 、データβの初期値を−２、−１とする。Here, the Viterbi decoder 50 when the RF signal S2 as shown in FIG. 14A, for example, is inputted to the Viterbi decoder 50 from the signal processing circuit 13 via the terminal 51.
The specific operation of will be described. However, for example, in FIG.
As shown in 4G, E, and D, data y at k = 0
The initial values of _p and data β are -2 and -1.

【００７８】ｋ＝０（図１４Ｇ）において、ビタビ復号
器５０に図１４Ａに示すようなＲＦ信号Ｓ２が入力され
ると、Ａ／Ｄ変換器５２は、データｙ₀ を１．６として
減算器５４に入力する（以下、単にｋ＝０において、デ
ータｙ₀ が１．６として入力されたときという。）。When the RF signal S2 as shown in FIG. 14A is input to the Viterbi decoder 50 when k = 0 (FIG. 14G), the A / D converter 52 sets the data y ₀ to 1.6 and subtracts it. It is input to 54 (hereinafter, simply when the data y ₀ is input as 1.6 at k = 0).

【００７９】ｙ_k−ｙ_p＞２なので、比較論理回路５５
は、条件Ｊ９であったと判断し、すなわち図１４Ｂに示
すように上向きの分岐と判断して、データβを＋１と
し、マージ信号を１とし、データαを０として出力す
る。そして、ラッチ回路５３ａは、図１４Ｄに示すよう
に、データβとして＋１をラッチ（記憶）し、ラッチ回
路５３ｂは、図１４Ｅ、Ｈに示すように、データｙ₀ を
データｙ_p(ｐ＝０）として記憶する。Since y _k −y _p > 2, the comparison logic circuit 55
Determines that the condition is J9, that is, as shown in FIG. 14B, that the branch is an upward branch, and outputs the data β as +1, the merge signal as 1, and the data α as 0. Then, the latch circuit 53a latches (stores) +1 as the data β as shown in FIG. 14D, and the latch circuit 53b converts the data y ₀ into the data y _p (p = 0) as shown in FIGS. 14E and 14H. ) Is stored as.

【００８０】ｋ＝１において、データｙ₁ が０．２とし
て入力されたとき、２＜ｙ_k−ｙ_p≦０なので、比較論理
回路５５は、条件Ｊ２であったと判断し、すなわち平行
パスと判断して、マージ信号を０とし、データαを０と
して出力する。これにより、ラッチ回路５３ａは、デー
タβ（＋１）をそのまま保持し、ラッチ回路５３ｂは、
データｙ_p(ｙ₀)をそのまま保持する。また、このとき、
＃ｎ＋１段目のセレクタ６６、６８は、それぞれ＃ｎ段
目のラッチ回路６７、６９の出力（Ａ、Ｂ）を選択す
る。すなわち、シフトレジスタ６０は、上段、下段共に
それぞれ右に１段ずつシフトする。具体的には、＃１段
目のラッチ回路６７、６９は、それぞれ端子６４、６５
から供給された１、０を記憶する。When k = 1, when the data y ₁ is input as 0.2, 2 <y _k −y _p ≦ 0. Therefore, the comparison logic circuit 55 determines that the condition J2 is satisfied, that is, the parallel path is determined. It is determined that the merge signal is 0 and the data α is 0, and the data is output. As a result, the latch circuit 53a holds the data β (+1) as it is, and the latch circuit 53b,
The data y _p (y ₀ ) is held as it is. At this time,
The # n + 1th stage selectors 66 and 68 select the outputs (A, B) of the #nth stage latch circuits 67 and 69, respectively. That is, the shift register 60 shifts one stage to the right for both the upper stage and the lower stage. Specifically, the # 1 stage latch circuits 67 and 69 have terminals 64 and 65, respectively.
Stores 1 and 0 supplied from.

【００８１】ｋ＝２において、データｙ₂ が−０．２と
して入力されたとき、−２＜ｙ_k−ｙ_p≦０なので、比較
論理回路５５は、条件Ｊ２であったと判断し、すなわち
平行パスと判断して、マージ信号を０とし、データαを
０として出力する。これにより、ラッチ回路５３ａは、
データβ（＋１）をそのまま保持し、ラッチ回路５３ｂ
は、データｙ_p(ｙ₀)をそのまま保持する。また、このと
き、＃ｎ＋１段目のセレクタ６６、６８は、それぞれ＃
ｎ段目のラッチ回路６７、６９の出力（Ａ、Ｂ）を選択
する。すなわち、シフトレジスタ６０は、上段、下段共
にそれぞれ右に１段ずつシフトする。具体的には、＃１
段目のラッチ回路６７、６９は、ともに端子６５から供
給された０を記憶し、＃２段目のラッチ回路６７、６９
は、それぞれ１、０を記憶する。At k = 2, when the data y ₂ is input as -0.2, -2 <y _k -y _p ≤0. Therefore, the comparison logic circuit 55 determines that the condition J2 has been satisfied, that is, the parallel condition. It is judged as a pass, the merge signal is set to 0, and the data α is set to 0 and output. As a result, the latch circuit 53a
The data β (+1) is held as it is, and the latch circuit 53b
Holds the data y _p (y ₀ ) as it is. Further, at this time, the selectors 66 and 68 of the # n + 1-th stage are respectively #
The outputs (A, B) of the n-th stage latch circuits 67, 69 are selected. That is, the shift register 60 shifts one stage to the right for both the upper stage and the lower stage. Specifically, # 1
The latch circuits 67, 69 in the second stage both store 0 supplied from the terminal 65, and the latch circuits 67, 69 in the # 2 stage.
Stores 1 and 0, respectively.

【００８２】ｋ＝３において、データｙ₃ が２として入
力されたとき、ｙ_k−ｙ_p＞０なので、比較論理回路５５
は、条件Ｊ３であったと判断し、すなわち上向きの分岐
と判断して、データβを＋１とし、マージ信号を１と
し、データαを０として出力する。そして、ラッチ回路
５３ａは、データβとして＋１を記憶し、ラッチ回路５
３ｂは、データｙ₃ をデータｙ_p(ｐ＝３）として記憶す
る。また、このとき、＃ｎ＋１段目のセレクタ６６、６
８は、ともに＃ｎ段目のラッチ回路６９の出力（Ｂ）を
選択する。すなわち、先ほど上段に記憶された候補は正
しくないとされ、シフトレジスタ６０の下段の内容が上
段にコピーされる。具体的には、＃１〜＃３段目の全て
のラッチ回路６７、６９は端子６５から供給された０を
記憶する。At k = 3, when the data y ₃ is input as 2, y _k −y _p > 0, so the comparison logic circuit 55
Determines that the condition J3 has been met, that is, determines that the branch is upward, and outputs the data β as +1, the merge signal as 1, and the data α as 0. Then, the latch circuit 53a stores +1 as the data β, and the latch circuit 5a
3b stores data y ₃ as data y _p (p = 3). At this time, the selectors 66, 6 of the # n + 1th stage
8 both select the output (B) of the #nth stage latch circuit 69. That is, the candidate stored in the upper stage is incorrect, and the contents of the lower stage of the shift register 60 are copied to the upper stage. Specifically, all the latch circuits 67 and 69 of the # 1 to # 3 stages store 0 supplied from the terminal 65.

【００８３】ｋ＝４において、データｙ₄ が０．２とし
て入力されたとき、−２＜ｙ_k−ｙ_p＜０なので、比較論
理回路５５は、条件Ｊ２であったと判断し、すなわち平
行パスと判断して、マージ信号を０とし、データαを０
として出力する。これにより、ラッチ回路５３ａは、デ
ータβ（＋１）をそのまま保持し、ラッチ回路５３ｂ
は、データｙ_p(ｙ₃)をそのまま保持する。また、このと
き、＃ｎ＋１段目のセレクタ６６、６８は、それぞれ＃
ｎ段目のラッチ回路６７、６９の出力（Ａ、Ｂ）を選択
する。すなわち、シフトレジスタ６０は、上段、下段共
にそれぞれ右に１段ずつシフトする。具体的には、＃１
段目のラッチ回路６７、６９は、それぞれ端子６４、６
５から供給された１、０を記憶し、＃２〜＃４段目の全
てのラッチ回路６７、６９は０を記憶する（以下、１を
記憶するラッチ回路のみを記述する）。At k = 4, when the data y ₄ is input as 0.2, −2 <y _k −y _p <0. Therefore, the comparison logic circuit 55 judges that the condition J2 has been satisfied, that is, the parallel path. Therefore, the merge signal is set to 0 and the data α is set to 0.
Output as As a result, the latch circuit 53a holds the data β (+1) as it is and the latch circuit 53b.
Holds the data y _p (y ₃ ) as it is. Further, at this time, the selectors 66 and 68 of the # n + 1-th stage are respectively #
The outputs (A, B) of the n-th stage latch circuits 67, 69 are selected. That is, the shift register 60 shifts one stage to the right for both the upper stage and the lower stage. Specifically, # 1
The latch circuits 67 and 69 of the stage are terminals 64 and 6 respectively.
The latch circuits 67 and 69 of the # 2 to # 4 stages store 0 and 1 supplied from the circuit 5, respectively (hereinafter, only the latch circuit storing 1 will be described).

【００８４】ｋ＝５において、データｙ₅ が＝−０．４
として入力されたとき、ｙ_k−ｙ_p≦−２なので、比較論
理回路５５は、条件Ｊ１であったと判断し、すなわち、
下向きの分岐と判断して、データβを−１とし、マージ
信号を１とし、データαを１として出力する。そして、
ラッチ回路５３ａは、データβとして−１を記憶し、ラ
ッチ回路５３ｂは、データｙ₅ をデータｙ_p(ｐ＝５）と
して記憶する。また、このとき、＃ｎ＋１段目のセレク
タ６６、６８は、ともに＃ｎ段目のラッチ回路６７の出
力（Ａ）を選択する。すなわち、先ほど上段に記憶され
た候補は正しかったことになるから、シフトレジスタ６
０の上段の内容が下段にコピーされる。具体的には、＃
２段目のラッチ回路６７、６９は、１を記憶する。ｋ＝
６において、データｙ₆ が−０．２として入力されたと
き、０≦ｙ_k−ｙ_p＜＋２なので、比較論理回路５５は、
条件Ｊ８であったと判断し、すなわち平行パスと判断し
て、マージ信号を０とし、データαを０として出力す
る。これにより、ラッチ回路５３ａは、データβ（−
１）をそのまま保持し、ラッチ回路５３ｂは、データｙ
_p(ｙ₅)をそのまま保持する。また、このとき、＃ｎ＋１
段目のセレクタ６６、６８は、それぞれ＃ｎ段目のラッ
チ回路６７、６９の出力（Ａ、Ｂ）を選択する。すなわ
ち、シフトレジスタ６０は、上段、下段共にそれぞれ右
に１段ずつシフトする。具体的には、＃１段目のラッチ
回路６７及び＃３段目のラッチ回路６７、６９は、端子
６４から供給された１を記憶する。When k = 5, the data y ₅ is -0.4.
, Y _k −y _p ≦ −2, the comparison logic circuit 55 judges that the condition J1 is satisfied, that is,
It is determined that the branch is a downward branch, the data β is set to -1, the merge signal is set to 1, and the data α is set to 1. And
The latch circuit 53a stores −1 as the data β, and the latch circuit 53b stores the data y ₅ as the data y _p (p = 5). At this time, the # n + 1th stage selectors 66 and 68 both select the output (A) of the #nth stage latch circuit 67. That is, since the candidate stored in the upper row is correct, the shift register 6
The contents of the upper part of 0 are copied to the lower part. In particular,#
The latch circuits 67 and 69 in the second stage store 1. k =
6, when the data y ₆ is input as −0.2, 0 ≦ y _k −y _p <+2, so the comparison logic circuit 55
It is determined that the condition J8 is satisfied, that is, the parallel path is determined, and the merge signal is set to 0 and the data α is set to 0 and output. As a result, the latch circuit 53a causes the data β (−
1) is held as it is, and the latch circuit 53b outputs the data y
Hold _p (y ₅ ) as is. At this time, # n + 1
The selectors 66 and 68 of the stage select the outputs (A and B) of the latch circuits 67 and 69 of the #n stage, respectively. That is, the shift register 60 shifts one stage to the right for both the upper stage and the lower stage. Specifically, the # 1 stage latch circuit 67 and the # 3 stage latch circuits 67 and 69 store 1 supplied from the terminal 64.

【００８５】ｋ＝７において、データｙ₇ が−２．０と
して入力されたとき、ｙ_k−ｙ_p＜０なので、比較論理回
路５５は、条件Ｊ７であったと判断し、すなわち下向き
の分岐と判断して、データβを−１とし、マージ信号を
１とし、データαを１として出力する。そして、ラッチ
回路５３ａは、データβとして−１を記憶し、ラッチ回
路５３ｂは、データｙ₇ をデータｙ_p(ｐ＝７）として記
憶する。また、このとき、＃ｎ＋１段目のセレクタ６
６、６８は、＃ｎ段目のラッチ回路６７の出力（Ａ）を
選択する。すなわち、先ほど上段に記憶された候補は正
しいとされ、シフトレジスタ６０の上段の内容が下段に
コピーされる。具体的には、＃２段目及び＃４段目のラ
ッチ回路６７、６９は、１を記憶する。When the data y ₇ is input as -2.0 at k = 7, y _k -y _p <0. Therefore, the comparison logic circuit 55 determines that the condition J7 is satisfied, that is, the downward branch is performed. It is judged that the data β is −1, the merge signal is 1, and the data α is 1 and output. Then, the latch circuit 53a stores −1 as the data β, and the latch circuit 53b stores the data y ₇ as the data y _p (p = 7). At this time, the selector 6 of the # n + 1th stage
Reference numerals 6 and 68 select the output (A) of the #nth stage latch circuit 67. That is, the candidate stored in the upper row is correct and the contents of the upper row of the shift register 60 are copied to the lower row. Specifically, the # 2 and # 4 latch circuits 67 and 69 store 1.

【００８６】ｋ＝８において、データｙ₈ が０．２とし
て入力されたとき、＋２≦ｙ_k−ｙ_pなので、比較論理回
路５５は、条件Ｊ９であったと判断し、すなわち上向き
の分岐と判断して、データβを＋１とし、マージ信号を
１とし、データαを０として出力する。そして、ラッチ
回路５３ａは、データβとして＋１を記憶し、ラッチ回
路５３ｂは、データｙ₈ をデータｙ_p(ｐ＝８）として記
憶する。また、このとき、＃ｎ＋１段目のセレクタ６
６、６８は、＃ｎ段目のラッチ回路６９の出力（Ｂ）を
選択する。すなわち、先ほど上段に記憶された候補は正
しくないとされ、シフトレジスタ６０の下段の内容が上
段にコピーされる。具体的には、＃３段目及び＃５段目
のラッチ回路６７、６９は、１を記憶する。At k = 8, when the data y ₈ is input as 0.2, since + 2 ≦ y _k −y _p , the comparison logic circuit 55 judges that the condition J9 has been satisfied, that is, it is judged as an upward branch. Then, the data β is set to +1, the merge signal is set to 1, and the data α is set to 0 and output. The latch circuit 53a stores +1 as the data β, and the latch circuit 53b stores the data y ₈ as the data y _p (p = 8). At this time, the selector 6 of the # n + 1th stage
Reference numerals 6 and 68 select the output (B) of the #nth stage latch circuit 69. That is, the candidate stored in the upper stage is incorrect, and the contents of the lower stage of the shift register 60 are copied to the upper stage. Specifically, the # 3 and # 5 latch circuits 67 and 69 store 1.

【００８７】ここで、例えば上述の図３に示すように、
磁気ヘッドの走行方向に磁化されたビットを１、反対方
向に磁化されたビットを０としたときに、磁化の方向が
グレイコードとなるように、トラックアドレスが記録さ
れた磁気ディスク１からトラックアドレスを再生する際
のサーボ検出回路１４の具体的な動作について説明す
る。Here, for example, as shown in FIG.
When the bit magnetized in the running direction of the magnetic head is 1 and the bit magnetized in the opposite direction is 0, the track address is recorded from the magnetic disk 1 so that the direction of magnetization becomes a gray code. A specific operation of the servo detection circuit 14 when reproducing is described.

【００８８】上記サーボ検出回路１４のＰＲＳ（１，−
１）用のビタビ復号器５０で使用する状態は、磁化の向
きであり、トレリス線図は、磁化の向きを追跡したもの
を表したものである。PRS (1,-of the servo detection circuit 14
The state used in the Viterbi decoder 50 for 1) is the direction of magnetization, and the trellis diagram shows the traced direction of magnetization.

【００８９】例えば、図３Ａに示すように磁化されたパ
ターンを再生する場合を考える。Consider, for example, the case of reproducing a magnetized pattern as shown in FIG. 3A.

【００９０】この場合、例えば図で右向きの磁化を１、
左向きの磁化を０であるとすると、トラックｋ＋１での
アドレスは１１００、トラックｋでのアドレスは１００
０であり、両者はグレイコードの条件に従って、１ビッ
トだけが異なるように記録されている。In this case, for example, if the rightward magnetization is 1,
If the leftward magnetization is 0, the address on track k + 1 is 1100, and the address on track k is 100.
It is 0, and both are recorded so that only 1 bit is different according to the Gray code condition.

【００９１】この時は、磁気ヘッドがトラックｋからｋ
＋１の間を通過すると、通過する場所によって、図３Ｂ
に示すような再生信号が得られるが、この時再生信号に
ノイズが付加されているとしても、取り得るパスは、例
えば図１５に示す８通りしかない。At this time, the magnetic head moves from the track k to the track k.
When passing between +1, depending on the place to pass, FIG.
Although the reproduced signal as shown in FIG. 15 is obtained, even if noise is added to the reproduced signal at this time, there are only eight possible paths shown in FIG.

【００９２】このトレリス線図において、ビタビ復号器
５０が出力する値（バイナリデータＶｎ）は、図１５
Ａ、Ｂ、Ｃ、Ｄの４パターンに対しては１０００であ
り、図１５Ｅ、Ｆ、Ｇ、Ｈの４パターンに対しては１１
００である。これは、磁化パターンの右向き磁化を１、
左向き磁化を０としたときと同じ値であり、正しく復号
（デコード）されていることがわかる。In this trellis diagram, the value (binary data Vn) output from the Viterbi decoder 50 is shown in FIG.
It is 1000 for the four patterns A, B, C, and D, and 11 for the four patterns of FIGS. 15E, F, G, and H.
00. This changes the rightward magnetization of the magnetization pattern to 1,
It is the same value as when the leftward magnetization is set to 0, and it can be seen that the decoding is correctly performed.

【００９３】ところで、図３に示したようにトラックア
ドレス７の端部であるギャップエリアＧＥが右向きの磁
化１とした場合において、上記トラック３の最終ビット
が左向きの磁化０である際に、該最終ビットと該ギャッ
プエリアＧＥとの境界での磁化遷移が存在し、ビタビ復
号器５０の第一シフトレジスタ６０により、該磁化遷移
の再生信号を用いて最終ビットのパスを決定する。By the way, as shown in FIG. 3, when the gap area GE which is the end of the track address 7 is set to the magnetization 1 to the right, when the final bit of the track 3 is the magnetization 0 to the left, There is a magnetization transition at the boundary between the last bit and the gap area GE, and the first shift register 60 of the Viterbi decoder 50 determines the path of the last bit using the reproduction signal of the magnetization transition.

【００９４】一方、例えば図１６に示すようにトラック
アドレス７の最終ビットが上記ギャップエリアＧＥと同
一の右向きの磁化１である際においては、上記最終ビッ
トとギャップエリアＧＥとの境界での磁化遷移が無く平
行パスでマージ信号が０となり、上記シフトレジスタ６
０では最終ビットのパスを決定できないが、上記シフト
レジスタ８０では、セクタ７５で最終ビットを０としマ
ージ信号を１として、最終ビットのパスを決定する。On the other hand, when the last bit of the track address 7 has the same rightward magnetization 1 as the gap area GE as shown in FIG. 16, for example, the magnetization transition at the boundary between the last bit and the gap area GE. , The merge signal becomes 0 in the parallel path, and the shift register 6
Although 0 cannot determine the path of the final bit, the shift register 80 determines the path of the final bit by setting the final bit to 0 and the merge signal to 1 in the sector 75.

【００９５】具体的例として、図１６Ａに示すようにト
ラックアドレス７の最終ビットが上記ギャップエリアＧ
Ｅと同一の右向きの磁化１に磁化されたパターンを再生
する場合について説明する。As a concrete example, as shown in FIG. 16A, the last bit of the track address 7 is the gap area G.
The case of reproducing a pattern magnetized to the same magnetization 1 to the right as in E will be described.

【００９６】この場合、例えば図で右向きの磁化を１、
左向きの磁化を０であるとすると、上記最終ビットとギ
ャップエリアＧＥとの境界での磁化遷移が無く平行パス
となり、上記シフトレジスタ６０では最終ビットのパス
を決定できないが、上記シフトレジスタ８０では、最終
ビットを１に確定できてトラックｋ＋１でのアドレスは
００１１、トラックｋでのアドレスは０１１１であり、
両者はグレイコードの条件に従って、１ビットだけが異
なるように記録されている。In this case, for example, if the rightward magnetization is 1,
If the leftward magnetization is 0, there is no magnetization transition at the boundary between the final bit and the gap area GE, and a parallel path occurs, and the shift register 60 cannot determine the path of the final bit. Since the final bit can be set to 1, the address on track k + 1 is 0011, the address on track k is 0111,
Both are recorded so that only one bit is different according to the Gray code conditions.

【００９７】この時は、磁気ヘッドがトラックｋからｋ
＋１の間を通過すると、通過する場所によって、図１６
Ｂに示すような再生信号が得られるが、この時再生信号
にノイズが付加されているとしても、取り得るパスは、
例えば図１７に示す８通りしかない。At this time, the magnetic head moves from the track k to the track k.
When passing between +1 and FIG.
Although the reproduced signal as shown in B is obtained, even if noise is added to the reproduced signal at this time, the path that can be taken is
For example, there are only eight ways shown in FIG.

【００９８】このトレリス線図において、ビタビ復号器
５０が出力する値（バイナリデータＶｎ）は、図１７
Ａ、Ｂ、Ｃ、Ｄの４パターンに対しては００１１であ
り、図１７Ｅ、Ｆ、Ｇ、Ｈの４パターンに対しては０１
１１である。これは、磁化パターンの右向き磁化を１、
左向き磁化を０としたときと同じ値であり、正しく復号
（デコード）されていることがわかる。In this trellis diagram, the value (binary data Vn) output by the Viterbi decoder 50 is shown in FIG.
It is 0011 for the four patterns A, B, C, and D, and 01 for the four patterns of FIGS. 17E, F, G, and H.
Eleven. This changes the rightward magnetization of the magnetization pattern to 1,
It is the same value as when the leftward magnetization is set to 0, and it can be seen that the decoding is correctly performed.

【００９９】従って、以上の構成によるビタビ復号器５
０では、ギャップエリアＧＥの磁化方向が１の場合は、
上記第一のシフトレジスタ６０の再生データＶｎ１が正
しく復号され、ギャップエリアＧＥの磁化方向が０の場
合は、上記第二のシフトレジスタ８０の再生データＶｎ
２が正しく復号される。このため、ギャップエリアＧＥ
の磁化方向に基づいて第一のシフトレジスタ６０又は第
二のシフトレジスタ８０の再生データを出力信号として
正しい復号信号を送出する。Therefore, the Viterbi decoder 5 having the above configuration is used.
At 0, when the magnetization direction of the gap area GE is 1,
When the reproduction data Vn1 of the first shift register 60 is correctly decoded and the magnetization direction of the gap area GE is 0, the reproduction data Vn of the second shift register 80 is obtained.
2 is decoded correctly. Therefore, the gap area GE
Based on the magnetization direction of, the reproduction data of the first shift register 60 or the second shift register 80 is used as an output signal to output a correct decoded signal.

【０１００】なお、本発明は上述の実施例に限定される
ものではなく、例えば、上述の実施例では、トラックア
ドレスを、トラックアドレスに基づいた磁化の方向が隣
接するトラック間でグレイコードとなるように、磁気デ
ィスクに記録した具体例について説明したが、上述の図
５に示すように、トラックアドレスを、トラックアドレ
スに基づいた着磁の有無が隣接するトラック間でグレイ
コードとなるように、磁気ディスクに記録し、このトラ
ックアドレスの再生信号をビタビ復号するようにしても
よい。すなわち、この場合のトラックアドレスの再生信
号は上述の図３Ｂ、図１６Ｂに示す信号と同じであり、
上述した効果を得ることができる。The present invention is not limited to the above-described embodiment. For example, in the above-mentioned embodiment, the track address is a gray code between the tracks whose magnetization directions based on the track address are adjacent to each other. As described above, the specific example of recording on the magnetic disk has been described. However, as shown in FIG. 5 described above, the track address may be gray code between adjacent tracks depending on the presence or absence of magnetization based on the track address. You may make it record on a magnetic disk and carry out Viterbi decoding of the reproduction signal of this track address. That is, the reproduction signal of the track address in this case is the same as the above-mentioned signals shown in FIGS. 3B and 16B,
The effects described above can be obtained.

【０１０１】また、上述の実施例では、ギャップエリア
ＧＥの磁化方向がいずれの場合にも対応可能な構成とす
るため、ビタビ復号器５０に第一のシフトレジスタ６０
及び第二のシフトレジスタ８０が設けられた場合につい
て説明したが、本発明はこのようなビタビ復号器５０の
構成に限定されるものでは無く、例えば上記磁気ディス
ク１の仕様により、予めトラックアドレス７の端部のギ
ャップエリアＧＥの磁化方向を１で固定とした場合には
該第二のシフトレジスタ８０を設ける必要は無く、また
ギャップエリアＧＥの磁化方向を０で固定とした場合に
は該第一のシフトレジスタ６０を設ける必要は無く、い
ずれの場合にも本発明に適用可能である。Further, in the above-mentioned embodiment, the first shift register 60 is provided in the Viterbi decoder 50 because the gap area GE has a structure capable of coping with any direction.
The case where the second shift register 80 and the second shift register 80 are provided has been described, but the present invention is not limited to the configuration of the Viterbi decoder 50 as described above. For example, according to the specifications of the magnetic disk 1, the track address 7 is set in advance. It is not necessary to provide the second shift register 80 when the magnetization direction of the end gap area GE is fixed at 1, and when the magnetization direction of the gap area GE is fixed at 0, the second shift register 80 is not provided. It is not necessary to provide one shift register 60, and it is applicable to the present invention in any case.

【０１０２】[0102]

【発明の効果】以上の説明でも明らかなように、本発明
では、データを記録するトラックを特定するためのアド
レス情報を、アドレス情報及び終端情報に基づいた磁化
の方向又は着磁の有無が隣接するトラック間でグレイコ
ードとなるように磁気記録媒体に記録する。そして、ア
ドレス情報及び終端情報の再生信号を最尤復号して、該
磁化の方向又は着磁の有無に基づくアドレス情報及び終
端情報を再生することにより、アドレス情報として必要
な情報量のビット数に対して冗長度を付加することな
く、グレイコードとしての性質を保ったまま、アドレス
情報をより確実に復号（デコード）することができる。As is apparent from the above description, in the present invention, the address information for specifying the track on which data is recorded is determined by the direction of magnetization or the presence / absence of magnetization based on the address information and the termination information. The data is recorded on the magnetic recording medium so that a gray code is formed between the tracks to be recorded. Then, the reproduction signal of the address information and the termination information is subjected to maximum likelihood decoding to reproduce the address information and the termination information based on the direction of the magnetization or the presence or absence of magnetization, so that the number of bits of the information amount required as the address information is reduced. On the other hand, without adding redundancy, the address information can be more surely decoded (decoded) while maintaining the property as the Gray code.

【０１０３】すなわち、アドレス情報の再生信号及び終
端情報を最尤復号するだけで再生するため、最尤復号手
段の構成を簡易としてデータ再生装置を安価とするだけ
でなく、アドレス情報の再生処理の高速化を可能とし
て、シーク時間を短縮することができる。That is, since the reproduction signal of the address information and the terminal information are reproduced only by maximum likelihood decoding, the structure of the maximum likelihood decoding means is simplified and the data reproducing apparatus is made inexpensive, and the reproduction processing of the address information is performed. The speed can be increased and the seek time can be shortened.

【０１０４】また、アドレス情報を記録するための領域
を、従来の例えば磁気ディスクに比して減少させること
ができ、磁気ディスクの記録容量を増加させることがで
きる。また、アドレス情報として必要な領域を減少させ
ることは、磁気ヘッドの高速移動を可能にし、シーク時
間を短縮することができる。また、ビタビ復号器の内部
状態を確定させるための終端ビットを不要とするため、
さらに記録容量を増大させることができる。Further, the area for recording the address information can be reduced as compared with the conventional magnetic disk, for example, and the recording capacity of the magnetic disk can be increased. Further, reducing the area required for address information enables high-speed movement of the magnetic head and shortens the seek time. Also, since the termination bit for fixing the internal state of the Viterbi decoder is unnecessary,
Further, the recording capacity can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図１】 磁気ディスクのフォーマットを示す平面図で
ある。FIG. 1 is a plan view showing a format of a magnetic disk.

【図２】 上記磁気ディスクのサーボパターンを示す平
面図である。FIG. 2 is a plan view showing a servo pattern of the magnetic disk.

【図３】 本発明を適用したグレイコード化された磁化
パターンの具体例と、その再生信号とを示す図である。FIG. 3 is a diagram showing a specific example of a gray-coded magnetization pattern to which the present invention is applied and a reproduction signal thereof.

【図４】 本発明を適用したグレイコード化された磁化
パターンの他の具体例を示す図である。FIG. 4 is a diagram showing another specific example of a gray-coded magnetization pattern to which the present invention has been applied.

【図５】 本発明を適用したグレイコード化された磁化
パターンの他の具体例を示す図である。FIG. 5 is a diagram showing another specific example of a gray-coded magnetization pattern to which the present invention has been applied.

【図６】 本発明を適用した磁気ディスク装置の具体的
な構成を示すブロック図である。FIG. 6 is a block diagram showing a specific configuration of a magnetic disk device to which the present invention is applied.

【図７】 ＰＲＳ（１，−１）のトレリス線図を示す図
である。FIG. 7 is a diagram showing a trellis diagram of PRS (1, -1).

【図８】 入力された値によって条件分岐するパスを示
す図である。FIG. 8 is a diagram showing a path for conditional branching according to an input value.

【図９】 上記磁気ディスク装置を構成するビタビ復号
器の具体的な構成を示すブロック図である。FIG. 9 is a block diagram showing a specific configuration of a Viterbi decoder that constitutes the magnetic disk device.

【図１０】 上記ビタビ復号器の動作を説明するための
図である。FIG. 10 is a diagram for explaining the operation of the Viterbi decoder.

【図１１】 上記ビタビ復号器を構成する第一のシフト
レジスタの具体的な構成を示す回路図である。FIG. 11 is a circuit diagram showing a specific configuration of a first shift register that constitutes the Viterbi decoder.

【図１２】 上記ビタビ復号器を構成する第二のシフト
レジスタの具体的な構成を示す回路図である。FIG. 12 is a circuit diagram showing a specific configuration of a second shift register that constitutes the Viterbi decoder.

【図１３】 上記ビタビ復号器の動作を説明するための
図である。FIG. 13 is a diagram for explaining the operation of the Viterbi decoder.

【図１４】 上記ビタビ復号器の動作を説明するための
タイムチャートである。FIG. 14 is a time chart for explaining the operation of the Viterbi decoder.

【図１５】 パスのとりうるパターンを示す図である。FIG. 15 is a diagram showing possible patterns of paths.

【図１６】 本発明を適用したグレイコード化された他
の磁化パターンの具体例と、その再生信号とを示す図で
ある。FIG. 16 is a diagram showing a specific example of another gray-coded magnetization pattern to which the present invention is applied and a reproduction signal thereof.

【図１７】 上記他の磁化パターンによるパスのとりう
るパターンを示す図である。FIG. 17 is a diagram showing patterns that can be taken as paths by the other magnetization patterns.

【符号の説明】[Explanation of symbols]

１ 磁気ディスク ２ トラック ４ サーボゾーン ７ トラックアドレス ９ クロックマーク １４ サーボ検出回路 ５０ ビタビ復号器 ５２ Ａ／Ｄ変調器 ５３ ラッチ回路 ５４ 減算器 ５５ 比較論理回路 ６０ 第一のシフトレジスタ ８０ 第二のシフトレジスタ 1 magnetic disk 2 tracks 4 servo zone 7 track address 9 clock mark 14 servo detection circuit 50 Viterbi decoder 52 A / D modulator 53 latch circuit 54 subtractor 55 comparison logic circuit 60 first shift register 80 second shift register

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 データを記録するトラックを特定するた
めのアドレス情報が、磁化の方向として記録された磁気
記録媒体であって、 上記アドレス情報に基づいた磁化の方向が、隣接するト
ラック間でグレイコードとなっており、該アドレス情報
の終端領域に所定の磁化方向である終端情報が記録され
たことを特徴とする磁気記録媒体。1. A magnetic recording medium in which address information for specifying a track for recording data is recorded as a direction of magnetization, and a direction of magnetization based on the address information is grayed between adjacent tracks. A magnetic recording medium, which is a code and has termination information that is a predetermined magnetization direction recorded in a termination region of the address information. 【請求項２】 データを記録するトラックを特定するた
めのアドレス情報が、着磁の有無として記録された磁気
記録媒体であって、 上記アドレス情報に基づいた着磁の有無が、隣接するト
ラック間でグレイコードとなっており、該アドレス情報
の終端領域に所定の着磁条件である終端情報が記録され
たことを特徴とする磁気記録媒体。2. A magnetic recording medium in which address information for specifying a track for recording data is recorded as presence / absence of magnetization, and presence / absence of magnetization based on the address information is recorded between adjacent tracks. The magnetic recording medium is gray coded and has end information that is a predetermined magnetizing condition recorded in the end region of the address information. 【請求項３】 データを記録するトラックを特定するた
めのアドレス情報及び該アドレス情報の終端情報が磁化
の方向として記録され、該アドレス情報に基づいた磁化
の方向が隣接するトラック間でグレイコードとなってい
る磁気記録媒体から再生信号を検出する磁気ヘッドと、 該磁気ヘッドからの再生信号を最尤復号して、磁化の方
向に基づくトラック情報を再生する最尤復号手段とを備
えるデータ再生装置。3. Address information for specifying a track for recording data and end information of the address information are recorded as a direction of magnetization, and a direction of magnetization based on the address information is a gray code between adjacent tracks. Data reproducing apparatus including a magnetic head for detecting a reproduction signal from a magnetic recording medium, and maximum likelihood decoding means for performing maximum likelihood decoding of the reproduction signal from the magnetic head to reproduce track information based on the direction of magnetization. . 【請求項４】 データを記録するトラックを特定するた
めのアドレス情報及び該アドレス情報の終端情報が着磁
の有無として記録され、該アドレス情報に基づいた着磁
の有無が隣接するトラック間でグレイコードとなってい
る磁気記録媒体から再生信号を検出する磁気ヘッドと、 該磁気ヘッドからの再生信号を最尤復号して、着磁の有
無に基づくトラック情報を再生する最尤復号手段とを備
えるデータ再生装置。4. Address information for specifying a track on which data is recorded and end information of the address information are recorded as presence / absence of magnetization, and presence / absence of magnetization based on the address information is grayed between adjacent tracks. A magnetic head for detecting a reproduction signal from a magnetic recording medium as a code, and a maximum likelihood decoding means for performing maximum likelihood decoding of the reproduction signal from the magnetic head and reproducing track information based on the presence or absence of magnetization. Data playback device.