JP3477872B2 - Magnetic recording medium and data reproducing device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、磁気記録媒体及びデー
タ再生装置に関し、特に、データを記録するトラックを
特定するためのアドレス情報に基づいた磁化パターン
が、隣接するトラック間でグレイコードとなっている磁
気ディスク等に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording medium and a data reproducing apparatus, and more particularly, a magnetization pattern based on address information for specifying a track for recording data becomes a gray code between adjacent tracks. Magnetic disk etc.

【０００２】[0002]

【従来の技術】磁気ディスク装置やフロッピディスク装
置では、磁気記録媒体として磁気ディスクが用いられ
る。この磁気ディスクには、同心円状又は渦巻状にデー
タを記録する複数のトラックが形成されている。各トラ
ックは、円周方向において複数のセクタに分割されてい
る。したがって、磁気ディスクでは、トラックの番号
（以下、トラックアドレスという。）とセクタの番号
（以下、セクタアドレスという。）を指定することによ
って、データの記録又は再生を行う領域を指定すること
ができるようになっている。2. Description of the Related Art In a magnetic disk device and a floppy disk device, a magnetic disk is used as a magnetic recording medium. A plurality of tracks for recording data are formed on the magnetic disk in a concentric or spiral shape. Each track is divided into a plurality of sectors in the circumferential direction. Therefore, in the magnetic disk, an area for recording or reproducing data can be designated by designating a track number (hereinafter, referred to as a track address) and a sector number (hereinafter, referred to as a sector address). It has become.

【０００３】また、磁気ディスクの半径方向Ｒにおいて
記録ヘッドや再生ヘッドを位置決めし、記録ヘッドや再
生ヘッドを目的のトラックアドレスを有するトラックの
中心上に保持する、所謂オントラックさせる制御方式と
して、磁気ディスクの記録面に位置決め用のサーボパタ
ーンを、通常のデータと共に時分割で記録するセクタサ
ーボ方式が知られている。Further, as a so-called on-track control method for positioning a recording head or a reproducing head in the radial direction R of a magnetic disk and holding the recording head or the reproducing head on the center of a track having a target track address, a magnetic method is used. A sector servo system is known in which a positioning servo pattern is recorded on a recording surface of a disk together with normal data in a time division manner.

【０００４】具体的には、同一トラック上のセクタ間に
はサーボ領域（サーボゾーン）が設けられており、これ
らのサーボゾーンには、サーボパターンとして、所謂シ
ーク動作時等における粗い位置決めに使用されるトラッ
クアドレス、オントラック状態を保持する等の細かい位
置決めに使用されるファインパターン等が記録されてい
る。そして、トラックアドレスは、トラックと直交する
方向に揃えられて設けられている。Specifically, servo areas (servo zones) are provided between the sectors on the same track, and these servo zones are used as a servo pattern for rough positioning during so-called seek operation. Track addresses, fine patterns used for fine positioning such as holding the on-track state, and the like are recorded. The track addresses are arranged in the direction orthogonal to the tracks.

【０００５】一般に、トラックアドレスとしてはグレイ
コード等がよく使用される。具体的には、磁気ディスク
では、トラックアドレスとしてグレイコードを用い、グ
レイコードにおける１のビットに対応して磁化の方向を
反転させて、トラックアドレスを各トラックに記録す
る。すなわち、トラックアドレスとしてグレイコードを
用いるのは、隣接するトラックに記録されたコード、す
なわち隣り合うコード同士のうちで異なるビットは１ビ
ットだけであり、仮に再生ヘッドが２本のトラックを横
切った場合でも、その再生ヘッドから再生される値は、
これら２本のトラックのいずれか一方のアドレスを示す
ので、シーク動作上、都合がよいからである。Generally, a gray code or the like is often used as the track address. Specifically, in a magnetic disk, a gray code is used as a track address, the direction of magnetization is inverted corresponding to 1 bit in the gray code, and the track address is recorded in each track. That is, the gray code is used as the track address because the code recorded on the adjacent tracks, that is, only one bit is different between the adjacent codes, and if the reproducing head crosses two tracks. But the value played from that playhead is
This is because the address of either one of these two tracks is shown, which is convenient for the seek operation.

【０００６】ところで、磁気ディスクのトラックアドレ
スとしてグレイコードのようなコードを使用する場合、
そのコードは次のような条件が必要とされていた。By the way, when a code such as a Gray code is used as the track address of the magnetic disk,
The code had the following requirements:

【０００７】隣接するトラックの円周方向における同じ
位置で磁化反転が生じる場合は、磁束の干渉を防止する
ため、かつ再生ヘッドがそれらトラックを横切るときに
磁束の変化を正確に検出するため、それらの磁化反転の
方向は同じでなければならない。When the magnetization reversal occurs at the same position in the circumferential direction of the adjacent tracks, it is necessary to prevent the interference of the magnetic flux and to accurately detect the change of the magnetic flux when the reproducing head crosses those tracks. The directions of magnetization reversal must be the same.

【０００８】この条件を満たさないグレイコードを用い
た場合、シークの際に再生ヘッドがトラックを横切り、
隣接するトラックの中間あたりを通過したとき、トラッ
クアドレスに対応する再生信号を、閾値検出やピーク検
出によりバイナリデータに変換すると、僅かなノイズ等
によって両方のトラックアドレスと何ら関係ない値が得
られる。また、これはグレイコードの性質を有していな
い。When a Gray code that does not satisfy this condition is used, the reproducing head crosses the track when seeking.
When a reproduction signal corresponding to a track address is converted into binary data by passing through the middle of adjacent tracks, a value irrelevant to both track addresses can be obtained by slight noise or the like. Also, it does not have the properties of Gray code.

【０００９】そこで、上述の条件を満たすようなコード
として、本願出願人は、特開平０４−２６９５８号公開
公報において、グレイコードを変換したグレイライクコ
ードや、さらにそのグレイライクコードにダミービット
を付加したコードを用いること等を提案している。Therefore, as a code satisfying the above-mentioned condition, the applicant of the present application has disclosed in Japanese Patent Laid-Open No. 04-26958 that a gray-like code obtained by converting a gray code or a dummy bit is added to the gray-like code. It proposes to use the code that was done.

【００１０】[0010]

【発明が解決しようとする課題】ところで、上述のよう
に、グレイライクコード、若しくはグレイライクコード
とダミービットからなるコードを用いると、冗長度を加
えていることになるので、トラックアドレスを記録する
ために必要とされる領域が増加してしまうという問題が
あった。By the way, as described above, when the gray-like code or the code consisting of the gray-like code and the dummy bit is used, redundancy is added, so the track address is recorded. Therefore, there is a problem that the area required for this is increased.

【００１１】すなわち、グレイライクコード等を用いる
と、トラックアドレスとして必要なビット数を記録する
領域に対して、１．５倍〜２倍の記録領域が必要とな
り、磁気ディスクのデータ記録容量を減少させてしまう
ことになっていた。That is, when the Gray-like code or the like is used, a recording area 1.5 to 2 times as large as the area for recording the number of bits required for the track address is required, which reduces the data recording capacity of the magnetic disk. I was supposed to let it happen.

【００１２】本発明は、このような実情に鑑みてなされ
たものであり、トラックを特定するためのアドレス情報
に冗長度を付加することなく、必要なビット数だけを用
い、トラックを横切るシーク時においても確実にアドレ
ス情報を再生することができる磁気記録媒体及びデータ
再生装置を提供することを目的とする。The present invention has been made in view of such a situation, and when seeking across a track using only the required number of bits without adding redundancy to address information for specifying a track. It is an object of the present invention to provide a magnetic recording medium and a data reproducing device capable of surely reproducing address information.

【００１３】[0013]

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る磁気記録媒体は、データを記録する
トラックが同心円状又は渦巻状に形成され、これらのト
ラックを特定するためのアドレス情報が、磁化の方向と
して記録された磁気記録媒体であって、アドレス情報を
構成するビットの一方の値を磁気ヘッドの走行方向に磁
化されたビットに、他方の値を反対方向に磁化されたビ
ットに対応させることにより、アドレス情報のビット数
と記録された磁化の方向のビット数が等しいとともに、
アドレス情報に基づいた磁化の方向が隣接するトラック
間でグレイコードとなっている。In order to solve the above problems, in a magnetic recording medium according to the present invention, tracks for recording data are formed concentrically or in a spiral shape, and are used to specify these tracks. In a magnetic recording medium in which address information is recorded as the direction of magnetization, one value of the bits forming the address information is magnetized in the running direction of the magnetic head and the other value is magnetized in the opposite direction. Corresponding to the number of bits, the number of bits of the address information is equal to the number of bits of the recorded magnetization direction,
The direction of magnetization based on the address information is a gray code between adjacent tracks.

【００１４】 また、本発明に係る磁気記録媒体は、デ
ータを記録するトラックが同心円状又は渦巻状に形成さ
れ、これらのトラックを特定するためのアドレス情報
が、着磁の有無として記録された磁気記録媒体であっ
て、アドレス情報を構成するビットの一方の値を着磁有
りに、他方の値を着磁無しに対応させることにより、ア
ドレス情報のビット数と記録された着磁の有無の数が等
しいとともに、アドレス情報に基づいた着磁の有無が隣
接するトラック間でグレイコードとなっている。Further, in the magnetic recording medium according to the present invention, tracks for recording data are formed in a concentric circle shape or a spiral shape, and address information for specifying these tracks is recorded as the presence or absence of magnetization. In the recording medium, the number of bits of address information and the number of recorded magnetizations are determined by associating one value of the bits forming the address information with magnetization and the other value without magnetization. Are equal, and the presence or absence of magnetization based on the address information is a gray code between adjacent tracks.

【００１５】 また、本発明に係るデータ再生装置は、
データを記録するトラックが同心円状又は渦巻状に形成
され、これらのトラックを特定するためのアドレス情報
が磁化の方向として記録された磁気記録媒体であって、
アドレス情報を構成するビットの一方の値を磁気ヘッド
の走行方向に磁化されたビットに、他方の値を反対方向
に磁化されたビットに対応させることにより、アドレス
情報のビット数と記録された磁化の方向のビット数が等
しいとともに、アドレス情報に基づいた磁化の方向が隣
接するトラック間でグレイコードとなっている磁気記録
媒体から再生信号を検出する磁気ヘッドと、磁気ヘッド
からの再生信号を最尤復号して、アドレス情報を再生す
る最尤復号手段とを備える。また、本発明に係るデータ
再生装置は、データを記録するトラックが同心円状又は
渦巻状に形成され、これらのトラックを特定するための
アドレス情報が着磁の有無として記録された磁気記録媒
体であって、アドレス情報を構成するビットの一方の値
を着磁有りに、他方の値を着磁無しに対応させることに
より、アドレス情報のビット数と記録された着磁の有無
の数が等しいとともに、アドレス情報に基づいた着磁の
有無が隣接するトラック間でグレイコードとなっている
磁気記録媒体から再生信号を検出する磁気ヘッドと、磁
気ヘッドからの再生信号を最尤復号して、アドレス情報
を再生する最尤復号手段とを備える。Further, the data reproducing apparatus according to the present invention is
A magnetic recording medium in which tracks for recording data are formed in concentric circles or spirals, and address information for specifying these tracks is recorded as a direction of magnetization,
The number of bits of the address information and the recorded magnetization are determined by associating one value of the bits forming the address information with a bit magnetized in the traveling direction of the magnetic head and the other value with a bit magnetized in the opposite direction. The magnetic head that detects a reproduction signal from a magnetic recording medium in which the number of bits in the direction of the magnetic field is the same and the direction of magnetization based on the address information is a gray code between adjacent tracks, and the reproduction signal from the magnetic head is the maximum. Maximum likelihood decoding means for performing likelihood decoding and reproducing address information. Further, the data reproducing apparatus according to the present invention is a magnetic recording medium in which tracks for recording data are formed in a concentric or spiral shape, and address information for specifying these tracks is recorded as presence / absence of magnetization. By associating one value of the bits forming the address information with magnetization and the other value without magnetization, the number of bits of the address information is equal to the number of recorded magnetizations, and A magnetic head that detects a reproduction signal from a magnetic recording medium in which the presence or absence of magnetization based on address information is a gray code between adjacent tracks, and the reproduction signal from the magnetic head is subjected to maximum likelihood decoding to obtain address information. And maximum likelihood decoding means for reproducing.

【００１６】 また、本発明に係るデータ再生装置は、
データを記録するトラックが同心円状又は渦巻状に形成
され、これらのトラックを特定するためのアドレス情報
が磁化の方向として記録された磁気記録媒体であって、
アドレス情報を構成するビットの一方の値を磁気ヘッド
の走行方向に磁化されたビットに、他方の値を反対方向
に磁化されたビットに対応させることにより、アドレス
情報のビット数と記録された磁化の方向のビット数が等
しいとともに、アドレス情報に基づいた磁化の方向が隣
接するトラック間でグレイコードとなっており、アドレ
ス情報に引き続いて、記録時又は再生時における基準ク
ロックを得るためのクロックマーク情報が記録された磁
気記録媒体から再生信号を検出する磁気ヘッドと、磁気
ヘッドからの再生信号を最尤復号して、アドレス情報を
再生する最尤復号手段であって、アドレス情報を復号す
る際にクロックマーク情報を用いて復号状態を確定させ
る最尤復号手段とを備える。また、本発明に係るデータ
再生装置は、データを記録するトラックが同心円状又は
渦巻状に形成され、これらのトラックを特定するための
アドレス情報が着磁の有無として記録された磁気記録媒
体であって、アドレス情報を構成するビットの一方の値
を着磁有りに、他方の値を着磁無しに対応させることに
より、アドレス情報のビット数と記録された着磁の有無
の数が等しいとともに、アドレス情報に基づいた着磁の
有無が隣接するトラック間でグレイコードとなってお
り、アドレス情報に引き続いて、記録時又は再生時にお
ける基準クロックを得るためのクロックマーク情報が記
録された磁気記録媒体から再生信号を検出する磁気ヘッ
ドと、磁気ヘッドからの再生信号を最尤復号して、アド
レス情報を再生する最尤復号手段であって、アドレス情
報を復号する際にクロックマーク情報を用いて復号状態
を確定させる最尤復号手段とを備える。Further, the data reproducing device according to the present invention is
A magnetic recording medium in which tracks for recording data are formed in concentric circles or spirals, and address information for specifying these tracks is recorded as a direction of magnetization,
The number of bits of the address information and the recorded magnetization are determined by associating one value of the bits forming the address information with a bit magnetized in the traveling direction of the magnetic head and the other value with a bit magnetized in the opposite direction. The number of bits in the same direction is the same, and the direction of magnetization based on the address information is a gray code between adjacent tracks. A clock mark for obtaining a reference clock at the time of recording or reproduction subsequent to the address information. A magnetic head for detecting a reproduction signal from a magnetic recording medium on which information is recorded, and a maximum likelihood decoding means for maximum-likelihood decoding the reproduction signal from the magnetic head to reproduce address information. And maximum likelihood decoding means for determining the decoding state using the clock mark information. Further, the data reproducing apparatus according to the present invention is a magnetic recording medium in which tracks for recording data are formed in a concentric or spiral shape, and address information for specifying these tracks is recorded as presence / absence of magnetization. By associating one value of the bits forming the address information with magnetization and the other value without magnetization, the number of bits of the address information is equal to the number of recorded magnetizations, and A magnetic recording medium in which the presence or absence of magnetization based on the address information is a gray code between adjacent tracks, and clock mark information for obtaining a reference clock at the time of recording or reproduction is recorded following the address information. And a maximum likelihood decoding means for maximum-likelihood decoding the reproduction signal from the magnetic head to reproduce the address information. Provided in decoding scan information and a maximum likelihood decoding means for determining the decoded state using the clock mark information.

【００１７】[0017]

【作用】本発明では、データを記録するトラックを特定
するためのアドレス情報を、アドレス情報に基づいた磁
化の方向又は着磁の有無がアドレス情報を構成するビッ
トの数と同じであるとともに、隣接するトラック間でグ
レイコードとなるように、磁気記録媒体に記録する。そ
して、このアドレス情報の再生信号を最尤復号して、ア
ドレス情報を再生する。また、本発明では、アドレス情
報に引き続いて、記録時又は再生時における基準クロッ
クを得るためのクロックマーク情報を記録する。そし
て、このクロックマーク情報を用いて復号状態を確定さ
せる。According to the present invention, the address information for specifying the track on which the data is recorded has the same direction of magnetization or presence / absence of magnetization based on the address information as the number of bits constituting the address information and is adjacent to each other. The data is recorded on the magnetic recording medium so that the gray code is generated between the selected tracks. Then, the reproduction signal of this address information is subjected to maximum likelihood decoding to reproduce the address information. Further, in the present invention, the clock mark information for obtaining the reference clock at the time of recording or reproduction is recorded subsequent to the address information. Then, the decoding state is confirmed using this clock mark information.

【００１８】[0018]

【実施例】以下、本発明に係る磁気記録媒体及びデータ
再生装置の一実施例を図面を用いて詳細に説明する。こ
の実施例は、磁気記録媒体として例えば磁気ディスクを
用い、この磁気ディスクにデータを記録し、また磁気デ
ィスクからデータを再生する磁気ディスク装置に本発明
を適用したものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a magnetic recording medium and a data reproducing apparatus according to the present invention will be described in detail below with reference to the drawings. In this embodiment, the present invention is applied to a magnetic disk device which uses, for example, a magnetic disk as a magnetic recording medium, records data on the magnetic disk, and reproduces data from the magnetic disk.

【００１９】まず、この本発明を適用した磁気ディスク
装置に用いられる磁気ディスクについて説明する。First, a magnetic disk used in the magnetic disk device to which the present invention is applied will be described.

【００２０】磁気ディスク１は、例えば図１に示すよう
に、一般の磁気ディスクからなり、その記録面には、同
心円状又は渦巻状にデータを記録する複数のトラック２
が形成されている。各トラック２は、円周方向φにおい
て複数のセクタ３に分割されている。また、これらのセ
クタ３間には、サーボ領域（サーボゾーン）４が設けら
れている。The magnetic disk 1 is, for example, as shown in FIG. 1, a general magnetic disk, and a plurality of tracks 2 for recording data concentrically or spirally on its recording surface.
Are formed. Each track 2 is divided into a plurality of sectors 3 in the circumferential direction φ. A servo area (servo zone) 4 is provided between these sectors 3.

【００２１】すなわち、具体的には、例えば図２に示す
ように、磁気ディスク１には、トラック２が、その半径
方向ＲにおけるトラックピッチＴｐで形成されており、
各トラック２のセクタ３には、ハッチングで示すよう
に、データが記録される。また、セクタ３の先頭部に
は、ＩＤフィールド等が形成され、このＩＤフィールド
中には、トラックアドレス（シリンダアドレス）とセク
タアドレスとが記録されている。ここで、２点鎖線は、
トラック２の中心であるトラックセンタ２Ｍを表し、隣
接するトラック２の間をトラック境界２Ｂと称する。That is, specifically, as shown in FIG. 2, for example, tracks 2 are formed on the magnetic disk 1 at a track pitch Tp in the radial direction R,
Data is recorded in the sector 3 of each track 2 as indicated by hatching. An ID field or the like is formed at the beginning of the sector 3, and a track address (cylinder address) and a sector address are recorded in this ID field. Here, the two-dot chain line is
The track center 2M, which is the center of the track 2, is shown, and the space between adjacent tracks 2 is called a track boundary 2B.

【００２２】一方、同一トラック上の隣接するセクタ３
間に配設されたサーボゾーン４には、例えば上述の図２
に示すように、サーボパターンとして、円周方向φに順
次、再生信号の基準となるＡＧＣ（Automatic Gain Con
trol）５と、ヘッダ６と、所謂シーク動作時等における
粗い位置決めに使用されるトラックアドレス７と、オン
トラック状態を保持する等の細かい位置決めに使用され
るファインパターン８とが記録されている。On the other hand, adjacent sectors 3 on the same track
In the servo zone 4 arranged between them, for example, the above-mentioned FIG.
As shown in FIG. 3, the servo pattern has an AGC (Automatic Gain Conse
5), a header 6, a track address 7 used for coarse positioning during so-called seek operation, and a fine pattern 8 used for fine positioning such as holding an on-track state.

【００２３】この実施例の磁気ディスク１では、トラッ
クアドレス７は、従来のように磁化反転のあるビットを
１とする記録の仕方ではなく、例えば磁気ヘッドの走行
方向に磁化されたビットを１、反対方向に磁化されたビ
ットを０としたときに（逆でも同様であるが）、磁化の
方向がグレイコードとなるように記録され、トラック２
と直交する方向に揃えられて配されている。In the magnetic disk 1 of this embodiment, the track address 7 is not the conventional recording method in which the bit having the magnetization reversal is set to 1, but the bit magnetized in the running direction of the magnetic head is set to 1, for example. When the bit magnetized in the opposite direction is set to 0 (and vice versa), the recording is performed so that the direction of the magnetization becomes the gray code, and the track 2
They are arranged in the direction orthogonal to.

【００２４】具体的には、例えば図３Ａに示すように、
図で右向きの磁化を１、左向きの磁化を０であるとする
と、トラックアドレスに基づいた磁化の方向が、トラッ
クｋ＋１では１１００、トラックｋでは１０００、トラ
ックｋ−１では１０１０とされている。すなわち、これ
らの磁化の方向は、互いに隣接するトラック間では１ビ
ットだけ異なり、グレイコードの条件を満足している。Specifically, as shown in FIG. 3A, for example,
If the rightward magnetization is 1 and the leftward magnetization is 0 in the figure, the directions of magnetization based on the track address are 1100 for track k + 1, 1000 for track k, and 1010 for track k-1. That is, the directions of these magnetizations differ by 1 bit between the tracks adjacent to each other, and satisfy the Gray code condition.

【００２５】ファインパターン８は、Ａパターン８ａ、
Ｂパターン８ｂ及びＣパターン８ｃからなる。The fine pattern 8 is the A pattern 8a,
It is composed of a B pattern 8b and a C pattern 8c.

【００２６】ところで、トラックアドレス７等のサーボ
パターンは、サーボトラックライタにより予め記録され
ている。また、サーボパターンの記録は、サーボトラッ
クライタによって行うばかりでなく、磁性体の一部を除
去することによって行ってもよいし、またディスクに凹
凸をつけることによって行ってもよい。By the way, the servo patterns such as the track address 7 are recorded in advance by the servo track writer. Further, the recording of the servo pattern may be performed not only by the servo track writer but also by removing a part of the magnetic material or by making the disk uneven.

【００２７】具体的には、例えば図４に示すように、右
向きの磁化の領域を凸とし、左向きの磁化の領域を凹と
して、トラックアドレスを、トラックアドレスに基づい
た磁化の方向が隣接するトラック間でグレイコードとな
るように記録する。また、例えば図５に示すように、着
磁が存在するときを１とし、着磁が無いときを０とし
て、トラックアドレスを、トラックアドレスに基づいた
磁化の有無が隣接するトラック間でグレイコードとなる
ように記録する。Specifically, as shown in FIG. 4, for example, the rightward magnetization region is made convex and the leftward magnetization region is made concave, and the track address is a track whose magnetization direction based on the track address is adjacent. It records so that it may become a gray code between. Further, as shown in FIG. 5, for example, when magnetization is present, 1 is set, and when there is no magnetization, 0 is set, and the track address is a gray code between adjacent tracks with or without magnetization based on the track address. Record so that

【００２８】そして、磁気ヘッドがオントラック状態に
あるときに、磁気ディスク１が円周方向φに回転するこ
とにより、磁気ヘッドは、サーボ制御によってトラック
センタ２Ｍを走査する。すなわち、磁気ヘッドは、オン
トラック状態では、磁気ディスク１の半径方向Ｒにおい
てほぼ同一位置上に存在することになる。一方、シーク
状態では、磁気ヘッドは、回転している磁気ディスク１
のほぼ半径方向Ｒに移動し、トラック境界２Ｂ上も走査
する。When the magnetic head is in the on-track state, the magnetic disk 1 rotates in the circumferential direction φ so that the magnetic head scans the track center 2M by servo control. That is, the magnetic heads are located at substantially the same position in the radial direction R of the magnetic disk 1 in the on-track state. On the other hand, in the seek state, the magnetic head moves to the rotating magnetic disk 1.
In the radial direction R, and scans also on the track boundary 2B.

【００２９】つぎに、上述のような磁気ディスク１に、
データを記録し、また、磁気ディスクからデータを再生
する磁気ディスク装置について説明する。Next, in the magnetic disk 1 as described above,
A magnetic disk device for recording data and reproducing data from a magnetic disk will be described.

【００３０】この本発明を適用した磁気ディスク装置
は、例えば図６に示すように、データの記録又は再生を
行う磁気ヘッド１１と、該磁気ヘッド１１からの再生信
号を増幅する再生アンプ１２と、該再生アンプ１２から
の再生信号のレベルを調整する信号処理回路１３と、該
信号処理回路１３からの再生信号を最尤復号して、トラ
ックアドレスを検出するサーボ検出回路１４と、上記信
号処理回路１３からの再生信号の包絡線を検出するエン
ベロープ検出回路１５と、該エンベロープ検出回路１５
からの再生信号の包絡線をディジタル信号に変換するア
ナログ／ディジタル変換器（以下、Ａ／Ｄ変換器とい
う。）１６と、上記サーボ検出回路１４からのトラック
アドレスに基づいて、上記磁気ヘッド１１を駆動するデ
ィジタル・シグナル・プロセッサ（以下、ＤＳＰとい
う。）２２と、この装置全体を制御する中央演算処理装
置（以下、ＣＰＵという。）２３と、上記サーボ検出回
路１４からのトラックアドレス等を記憶するランダム・
アクセス・メモリ（以下、ＲＡＭという。）２４と、上
記ＤＳＰ２２からの制御データをパルス信号に変換する
信号処理回路３１と、上記磁気ヘッド１１を駆動するＶ
ＣＭ（Voice Coil Moter）駆動回路３２とを備える。A magnetic disk device to which the present invention is applied, for example, as shown in FIG. 6, a magnetic head 11 for recording or reproducing data, and a reproducing amplifier 12 for amplifying a reproduced signal from the magnetic head 11. A signal processing circuit 13 that adjusts the level of the reproduction signal from the reproduction amplifier 12, a servo detection circuit 14 that detects the track address by performing maximum likelihood decoding of the reproduction signal from the signal processing circuit 13, and the signal processing circuit described above. An envelope detection circuit 15 for detecting the envelope of the reproduction signal from the envelope 13, and the envelope detection circuit 15
Based on the track address from the analog / digital converter (hereinafter referred to as an A / D converter) 16 for converting the envelope of the reproduced signal from the digital signal into a digital signal, and the magnetic head 11 based on the track address from the servo detection circuit 14. A digital signal processor (to be referred to as a DSP hereinafter) 22 to be driven, a central processing unit (to be referred to as a CPU hereinafter) 23 for controlling the entire apparatus, a track address from the servo detection circuit 14 and the like are stored. random·
An access memory (hereinafter referred to as RAM) 24, a signal processing circuit 31 that converts the control data from the DSP 22 into a pulse signal, and a V that drives the magnetic head 11.
And a CM (Voice Coil Moter) drive circuit 32.

【００３１】磁気ヘッド１１は、例えばスピンドルモー
タによって円周方向φに回転される磁気ディスク１に対
面して、ほぼ半径方向Ｒに移動するように配設されてい
る。そして、磁気ヘッド１１は、シーク時には、ほぼ半
径方向Ｒに移動され、データの記録又は再生中には、磁
気ディスク１に対して相対的に円周方向φに移動され
る。The magnetic head 11 is arranged so as to face the magnetic disk 1 rotated in the circumferential direction φ by, for example, a spindle motor, and to move in the substantially radial direction R. Then, the magnetic head 11 is moved substantially in the radial direction R at the time of seek, and is moved in the circumferential direction φ relatively to the magnetic disk 1 during recording or reproducing of data.

【００３２】以下、上述のように構成される磁気ディス
ク装置の再生動作について説明する。The reproducing operation of the magnetic disk device configured as described above will be described below.

【００３３】磁気ヘッド１１によって連続的に検出され
た磁化反転に対応する再生信号（以下、ＲＦ信号Ｓ１と
いう。）は、再生アンプ１２に供給される。そして、再
生アンプ１２は、ＲＦ信号Ｓ１を増幅して信号処理回路
１３に供給する。A reproduction signal (hereinafter referred to as an RF signal S1) corresponding to the magnetization reversal continuously detected by the magnetic head 11 is supplied to the reproduction amplifier 12. Then, the reproduction amplifier 12 amplifies the RF signal S1 and supplies it to the signal processing circuit 13.

【００３４】信号処理回路１３は、例えば自動利得制御
（ＡＧＣ：Automatic Gain Control）回路とローパスフ
ィルタ（ＬＰＦ：Low Pass Filter）が直列接続された
回路からなり、再生アンプ１２から供給されるＲＦ信号
Ｓ１を、サーボゾーン４のＡＧＣ５に対応するレベルが
一定となるように増幅するとともに、高周波の雑音成分
を除去し、得られるＲＦ信号Ｓ２をサーボ検出回路１４
及びエンベロープ検出回路１５に供給する。The signal processing circuit 13 comprises, for example, a circuit in which an automatic gain control (AGC: Automatic Gain Control) circuit and a low pass filter (LPF: Low Pass Filter) are connected in series, and the RF signal S1 supplied from the reproducing amplifier 12 is provided. Is amplified so that the level corresponding to the AGC 5 of the servo zone 4 becomes constant, high-frequency noise components are removed, and the obtained RF signal S2 is output to the servo detection circuit 14
And to the envelope detection circuit 15.

【００３５】サーボ検出回路１４は、最尤復号器等を備
え、サーボゾーン４のトラックアドレス７に対応するＲ
Ｆ信号Ｓ２を最尤復号して、バイナリデータＢｎからな
るトラックアドレスを再生し、このトラックアドレスを
バス２１を介してＤＳＰ２２に供給する。The servo detection circuit 14 is provided with a maximum likelihood decoder and the like, and R corresponding to the track address 7 of the servo zone 4 is read.
The F signal S2 is subjected to maximum likelihood decoding to reproduce the track address composed of the binary data Bn, and the track address is supplied to the DSP 22 via the bus 21.

【００３６】一方、エンベロープ検出回路１５は、サー
ボゾーン４のファインパターン８に対応するＲＦ信号Ｓ
２の包絡線を検出する。Ａ／Ｄ変換器１６は、この包絡
線をディジタル化して、再生データＳ３を生成し、この
再生データＳ３をバス２１を介してＤＳＰ２２に供給す
る。On the other hand, the envelope detection circuit 15 outputs the RF signal S corresponding to the fine pattern 8 in the servo zone 4.
Detect the envelope of 2. The A / D converter 16 digitizes this envelope to generate reproduction data S3, and supplies this reproduction data S3 to the DSP 22 via the bus 21.

【００３７】ＤＳＰ２２は、データ再生の際には、エン
ベロープ検出回路１５から供給される再生データＳ３に
基づいて、すなわちファインパターン８のＡパターン８
ａ、Ｂパターン８ｂ及びＣパターン８ｃを再生したとき
の再生データＳ３を比較して、磁気ヘッド１１をトラッ
クセンタ２Ｍに保持する（オントラックさせる）サーボ
制御を行う。When reproducing data, the DSP 22 uses the reproduction data S3 supplied from the envelope detection circuit 15, that is, the A pattern 8 of the fine pattern 8.
The reproduced data S3 obtained when the a, B pattern 8b and C pattern 8c are reproduced is compared, and servo control for holding (on-tracking) the magnetic head 11 at the track center 2M is performed.

【００３８】また、ＤＳＰ２２は、ＣＰＵ２３から発行
されたシークコマンドによって指定されたトラック２に
磁気ヘッド１１をシークさせて、オントラックさせるな
どの動作を行う。すなわち、ＤＳＰ２２は、トラックア
ドレス７の再生データであるバイナリデータＢｎとファ
インパターン８の再生データＳ３に基づいて、磁気ヘッ
ド１１をその半径方向Ｒに移動するためのデータを生成
し、このデータを信号処理回路３１に供給する。なお、
シークするときの速度プロファイルデータ等は予めＲＡ
Ｍ２５に記憶されており、ＤＳＰ２２は、必要に応じて
これらを読み出して、磁気ヘッド１１のシーク制御を行
う。Further, the DSP 22 performs operations such as seeking the magnetic head 11 to the track 2 designated by the seek command issued from the CPU 23 so that the magnetic head 11 is on-track. That is, the DSP 22 generates data for moving the magnetic head 11 in the radial direction R based on the binary data Bn which is the reproduction data of the track address 7 and the reproduction data S3 of the fine pattern 8 and outputs this data as a signal. It is supplied to the processing circuit 31. In addition,
The speed profile data etc. when seeking are RA
It is stored in the M25, and the DSP 22 reads out these as needed to perform seek control of the magnetic head 11.

【００３９】信号処理回路３１は、例えばパルス幅変調
回路、３次のＬＰＦ、Ｄ／Ａ変換器等を備え、データ再
生時には、ＤＳＰ２２からバス２１を介して供給される
磁気ヘッド１１をオントラックするためのデータを、パ
ルス幅に変換するとともに、アナログ信号に変換して、
得られるＰＷＭ信号をＶＣＭ駆動回路３２供給する。The signal processing circuit 31 includes, for example, a pulse width modulation circuit, a third-order LPF, a D / A converter, etc., and on-tracks the magnetic head 11 supplied from the DSP 22 via the bus 21 during data reproduction. Data to convert to pulse width, and also to analog signal,
The obtained PWM signal is supplied to the VCM drive circuit 32.

【００４０】一方、シーク時には、信号処理回路３１
は、ＤＳＰ２２からバス２１を介し供給されるデータ
を、パルス幅に変換するとともに、アナログ信号に変換
して、得られるＰＷＭ信号をＶＣＭ駆動回路３２供給す
る。On the other hand, when seeking, the signal processing circuit 31
Converts the data supplied from the DSP 22 via the bus 21 into a pulse width, converts the data into an analog signal, and supplies the obtained PWM signal to the VCM drive circuit 32.

【００４１】そして、ＶＣＭ駆動回路３２は、これらの
ＰＷＭ信号に基づいて、磁気ヘッド１１を磁気ディスク
１の半径方向Ｒに移動するためのボイスコイルを駆動す
る。すなわち、ＤＳＰ２２は、ＰＷＭ信号のデューティ
を制御することによって、磁気ヘッド１１を駆動する。
かくして、データ再生時には、磁気ヘッド１１がオント
ラックするようにサーボ制御され、磁気ヘッド１１がオ
ントラックした状態において、データの再生が行われ
る。一方、シーク時には、磁気ヘッド１１が目的のトラ
ックアドレスを有するトラックにシークされる。なお、
磁気ディスク１のサーボゾーン４に予め記録されている
トラックアドレス７は、最外周のトラック２から最内周
のトラック２まで連続番号が付けられている。Then, the VCM drive circuit 32 drives the voice coil for moving the magnetic head 11 in the radial direction R of the magnetic disk 1 based on these PWM signals. That is, the DSP 22 drives the magnetic head 11 by controlling the duty of the PWM signal.
Thus, during data reproduction, the magnetic head 11 is servo-controlled so as to be on-track, and data reproduction is carried out in the state where the magnetic head 11 is on-track. On the other hand, at the time of seek, the magnetic head 11 seeks to the track having the target track address. In addition,
The track addresses 7 previously recorded in the servo zone 4 of the magnetic disk 1 are numbered consecutively from the outermost track 2 to the innermost track 2.

【００４２】ここで、最尤復号について説明する。Maximum likelihood decoding will be described below.

【００４３】磁気ディスク装置等では、パーシャルレス
ポンスの技術が用いられることがある。パーシャルレス
ポンスの種類としては、良く使われるものにパーシャル
レスポンス（１，１）（以下、ＰＲＳ（１，１）とい
う。）、ＰＲＳ（１，−１）、ＰＲＳ（１，０，−１）
等があり、これらのシステム多項式は、それぞれ下記式
１、２、３で表すことができる。ここで、Ｄは１ビット
遅延を表す。A magnetic disk device or the like may use a partial response technique. As the types of partial responses, those commonly used are partial response (1,1) (hereinafter referred to as PRS (1,1)), PRS (1, -1), PRS (1,0, -1).
Etc., and these system polynomials can be expressed by the following equations 1, 2, and 3, respectively. Here, D represents a 1-bit delay.

【００４４】Ｇ(Ｄ)＝１＋Ｄ ・・・式１ Ｇ(Ｄ)＝１−Ｄ ・・・式２ Ｇ(Ｄ)＝１−Ｄ^２ ・・・式３ 例えば、入力として孤立した情報１があった場合、すな
わち２進数表現で０００１０００が、ＰＲＳ（１，１）
に対応したチャンネルに入力されると、その出力は００
０１１００となり、同じデータがＰＲＳ（１，−１）に
対応したチャンネルに入力されると、その出力は０００
１−１００となる。G (D) = 1 + D equation 1 G (D) = 1-D equation 2 G (D) = 1-D ² equation 3 For example, the isolated information 1 is input. If there is, that is, 0001000 in binary notation is PRS (1,1)
When input to the channel corresponding to, the output is 00
When the same data is input to the channel corresponding to PRS (1, -1), the output is 000.
It becomes 1-100.

【００４５】ところで、磁気記録再生系は微分特性を示
すので、それ自体ＰＲＳ（１，−１）に近い特性を持っ
ている。そこで、このサーボ検出回路１４は、ＰＲＳ
（１，−１）に対応した最尤復号を行う。By the way, since the magnetic recording / reproducing system exhibits a differential characteristic, the magnetic recording / reproducing system itself has a characteristic close to PRS (1, -1). Therefore, the servo detection circuit 14 is
Maximum likelihood decoding corresponding to (1, -1) is performed.

【００４６】また、ところで、再生アンプ１２から出力
されるＲＦ信号Ｓ１は、その最大レベルを±２とする
と、−２、０、＋２の３つの値のいずれか１つの値をと
り、これをバイナリデータにデコードするには、固定の
閾値を用いる３値レベル検出と、最尤復号であるビタビ
復号等がある。３値レベル検出は、０と＋２及び０と−
２の間に閾値を設定し、サンプル点の値がどの領域に入
るかによってデコードするものであり、回路構成が非常
に簡単ですむ代わりに検出能力は余り高いとは言えな
い。これに対し、最尤復号であるビタビ復号は、連続す
るサンプル点の値を用いて、例えば所謂トレリス線図
（Trellis diagram）における尤度が最も高いパスを検
出することにより、復号（デコード）するという方法
で、３値レベル検出に較べて高い検出能力を持ってい
る。By the way, the RF signal S1 output from the reproduction amplifier 12 takes any one of three values of -2, 0, and +2 when the maximum level is ± 2, and the RF signal S1 is binary. Decoding to data includes ternary level detection using a fixed threshold, Viterbi decoding which is maximum likelihood decoding, and the like. Tri-level detection is 0 and +2 and 0 and-
A threshold value is set between 2 and decoding is performed depending on which area the value of the sample point falls into. Therefore, the circuit configuration is very simple, but the detection capability is not very high. On the other hand, the Viterbi decoding, which is the maximum likelihood decoding, decodes (decodes) by using the values of consecutive sample points, for example, by detecting the path with the highest likelihood in a so-called Trellis diagram. With this method, it has a higher detection ability than the three-value level detection.

【００４７】ここで、ビタビ復号について説明する。Viterbi decoding will be described below.

【００４８】ビタビ復号のアルゴリズムとは、ある時刻
ｋにおける各々の状態について、そこに至るまでの尤度
（メトリック）が最も大きくなるようなパスを１つにし
ぼりながら、データを決定していくものである。図７
は、ＰＲＳ（１，−１）に対するビタビ復号におけるト
レリス線図であり、この図７には、所謂ブランチメトリ
ックも合わせて表示してある。The Viterbi decoding algorithm is for determining data for each state at a certain time k while narrowing down one path having the largest likelihood (metric) up to that state. Is. Figure 7
Is a trellis diagram in Viterbi decoding for PRS (1, -1), and FIG. 7 also shows so-called branch metrics.

【００４９】これらのブランチメトリックの総和が最大
になるようなパスを見つけ出すため、あるサンプル時刻
ｋまでのパスメトリックＬ_ｋ ^＋、Ｌ_ｋ ⁻は、１つ前のサ
ンプル時刻ｋ−２までのパスメトリックの値
Ｌ_ｋ−２ ^＋、Ｌ_ｋ−２ ⁻を用いて、下記式４、５により
求めることができる。なお、ｍａｘ（Ａ，Ｂ）は、大き
な方を選択することを表す。In order to find a path that maximizes the sum of these branch metrics, the path metrics L _k ⁺ and L _k ⁻ up to a certain sample time k are the path metrics up to the previous sample time k−2. Using the values L _k−2 ⁺ and L _k−2 ⁻ , the values can be calculated by the following equations 4 and 5. Note that max (A, B) indicates that the larger one is selected.

【００５０】 Ｌ_ｋ ^＋＝max(Ｌ_ｋ−２ ^＋＋(−(ｙ_ｋ−０)^２)，Ｌ_ｋ−２
⁻＋(−(ｙ_ｋ−２)^２))・・・ 式４ Ｌ_ｋ ⁻＝max(Ｌ_ｋ−２ ^＋＋(−(ｙ_ｋ＋２)^２)，Ｌ_ｋ−２
⁻＋(−(ｙ_ｋ−０)^２))・・・ 式５ これらのパスメトリックＬ_ｋ ^＋、Ｌ_ｋ ⁻を計算しながら
最適なパスを得るためには、自乗器が３個、加算器が６
個、コンパレータが２個必要となる。さらに、パスを記
憶しておくためのシリアルシフト／パラレルロードのシ
フトレジスタが必要となる。L _k ⁺ = max (L _k-2 ⁺ + (− (y _k −0) ² ), L _k−2
⁻ + (− (Y _k −2) ² )) ... Equation 4 L _k ⁻ = max (L _k−2 ⁺ + (− (y _k +2) ² ), L _k−2
⁻ + (− (Y _k −0) ² )) ... Equation 5 In order to obtain an optimum path while calculating these path metrics L _k ⁺ and L _k ⁻ , three squarers and an adder are used. Is 6
Two and two comparators are required. Furthermore, a serial shift / parallel load shift register for storing the path is required.

【００５１】そこで、この実施例では、パスメトリック
を忠実に計算していくのではなく、回路を簡単にするた
めに所謂差動メトリックのアルゴリズムを使用する。上
述のＰＲＳ（１，−１）に対するビタビ復号のように状
態が２つしかない場合、ある時点で生き残るブランチ
は、 状態＜−１＞ → 状態＜−１＞ かつ 状態＜−１＞
→ 状態＜＋１＞ 状態＜−１＞ → 状態＜−１＞ かつ 状態＜＋１＞
→ 状態＜＋１＞ 状態＜＋１＞ → 状態＜＋１＞ かつ 状態＜＋１＞
→ 状態＜−１＞ の３通りのパターンしかありえない（これらのパターン
をそれぞれ→↑、→→、→↓と書くことにする。）。す
なわち、 状態＜＋１＞ → 状態＜−１＞ かつ 状態＜−１＞
→ 状態＜＋１＞ のパターンはありえない。そして、ビタビ復号では、そ
れぞれのブランチについて、これらのうちでどのパター
ンが生き残るのかを、パスメトリックを計算しながら判
定していく。Therefore, in this embodiment, a so-called differential metric algorithm is used in order to simplify the circuit, instead of faithfully calculating the path metric. When there are only two states as in the case of Viterbi decoding for PRS (1, -1) described above, the branches that survive at a certain time are: state <-1> → state <-1> and state <-1>
→ state <+1> state <-1> → state <-1> and state <+1>
→ state <+1> state <+1> → state <+1> and state <+1>
→ There can be only three patterns of state <-1> (we will write these patterns as → ↑, →→, → ↓ respectively). That is, state <+1> → state <-1> and state <-1>
→ There can be no pattern of state <+1>. Then, in Viterbi decoding, for each branch, which of these patterns survives is determined by calculating a path metric.

【００５２】ここで、状態は２つしかないから、それぞ
れのパスメトリックの差（以下、差動メトリックとい
う。）ΔＬを、下記式６によって求め、この差動メトリ
ックΔＬを用いて、どのパターンが生き残るかを判定す
る。Since there are only two states, the difference ΔL between the path metrics (hereinafter referred to as the differential metric) ΔL is obtained by the following equation 6, and which pattern is determined using this differential metric ΔL. Determine whether to survive.

【００５３】 ΔＬ＝Ｌ_ｋ ^＋−Ｌ_ｋ ⁻ ＝max(Ｌ_ｋ−２ ^＋，Ｌ_ｋ−２ ⁻＋４ｙ_ｋ−４)−max(Ｌ
_ｋ−２ ^＋−４ｙ_ｋ−４，Ｌ_ｋ−２ ⁻) ＝−ΔＬ_ｋ−２＋８ｙ_ｋ−min(４，４ｙ_ｋ−Δ
Ｌ_ｋ−２) −max(−４，４ｙ_ｋ−ΔＬ_ｋ−２) ・・・ 式６ すなわち、４ｙ_ｋ−ΔＬ_ｋ−２が共通なので、この値を
４及び−４と比較して、その大小を判定することによ
り、どちらのブランチを選択すべきかがわかる。したが
って、差動メトリックΔＬを計算することにより、上述
のどのパターンのブランチが生き残っているかを判定す
る。ΔL = L _k ⁺ −L _k ⁻ = max (L _k−2 ⁺ , L _k−2 ⁻ + 4y _k −4) −max (L
^{_{k-2 + -4y k -4,}} L k-2 -) = -ΔL k-2 + 8y k -min (4,4y k -Δ
L _k−2 ) −max (−4,4y _k −ΔL _k−2 ) ... Equation 6 That is, since 4y _k −ΔL _k−2 is common, this value is compared with 4 and −4, and By judging the size, it is possible to know which branch should be selected. Therefore, by calculating the differential metric ΔL, it is determined which of the above-mentioned pattern branches survives.

【００５４】換言すると、パスメトリックそのものを計
算しなくても、差動メトリックΔＬを計算すれば、その
過程でパスを決定することができる。式６を、４ｙ_ｋ−
ΔＬ_ｋ−２の値によって３通り分けて変形すると、下記
式７、８、９となる。In other words, even if the path metric itself is not calculated, the path can be determined in the process by calculating the differential metric ΔL. Equation 6 is changed to 4y _k −
The following equations 7, 8 and 9 are obtained by transforming the value in three different ways depending on the value of ΔL _k−2 .

【００５５】 ΔＬ_ｋ＝４ｙ_ｋ−４ （４＜４ｙ_ｋ−ΔＬ_ｋ−２）
・・・ 式７ ＝ΔＬ_ｋ （−４＜４ｙ_ｋ−ΔＬ_ｋ−２＜４） ・
・・ 式８ ＝４ｙ_ｋ＋４ （４ｙ_ｋ−ΔＬ_ｋ−２＜−４） ・
・・ 式９ さらに、ΔＬ_ｋ＝４ｙ_ｐ−４βとおいて、式７〜式９を
変換すると、下記式１０、１１、１２を得ることができ
る。ΔL _k = 4y _k −4 (4 <4y _k −ΔL _k−2 )
・ ・ ・ Equation 7 = ΔL _k (−4 <4y _k −ΔL _k−2 <4)
... formula _{8 = 4y k +4 (4y k} -ΔL k-2 <-4) ·
.. Expression 9 Further, by converting Expressions 7 to 9 with ΔL _k = 4y _p -4β, the following Expressions 10, 11, and 12 can be obtained.

【００５６】 ｙ_ｐ−β＝ｙ_ｋ−１ （−β＋１＜ｙ_ｋ−ｙ_ｐ）
・・・ 式１０ ＝ｙ_ｐ−β （−β−１＜ｙ_ｋ−ｙ_ｐ＜−β＋１） ・
・・ 式１１ ＝ｙ_ｋ＋１ （ｙ_ｋ−ｙ_ｐ＜−β−１） ・
・・ 式１２ ここで、データβは、−１、＋１の２つの値のいずれか
１つの値をとり、直前の状態遷移候補（location p）で
の遷移のパターンを表している。すなわち、データβ
は、現在の時刻から遡って最初の平行パス以外の遷移
（→↑又は→↓）が候補として考えられる地点での、遷
移の種類を表している。換言すると、データβは、式上
では判定するための閾値にオフセットを加える役割をし
ている。また、データｙ_ｐは、そのときのデータｙ_ｋの
値である。Y _p −β = y _k −1 (−β + 1 <y _k −y _p ).
Equation _{10 = y p -β (-β-} 1 <y k -y p <-β + 1) ·
... type _{11 = y k +1 (y k} -y p <-β-1) ·
Equation 12 Here, the data β takes one of two values of −1 and +1 and represents the transition pattern of the immediately preceding state transition candidate (location p). That is, the data β
Indicates the type of transition at a point where the transition (→ ↑ or → ↓) other than the first parallel path dating back from the current time is considered as a candidate. In other words, the data β plays a role of adding an offset to the threshold value for the determination in the formula. The data y _p is the value of the data y _{k at} that time.

【００５７】例えば、１つ前（確定していない最後のブ
ランチ）に→↑がおきたらしいときには、β＝＋１とな
り、そのときの判定条件及びデータβとデータｙ_ｐの更
新ルールは、例えば図８に示すようになる。For example, when it is likely that the one-preceding one (the last branch that has not been determined) has a ↑ character, β = + 1, and the determination condition and the update rule of the data β and the data y _p at that time are as shown in FIG. As shown in.

【００５８】このようなアルゴリズムに基づいて、ビタ
ビ復号器を構成すると、自乗器が０個、加算器が１個、
コンパレータが２個ですむことになる。When a Viterbi decoder is constructed based on such an algorithm, there are 0 squarer, 1 adder,
Only two comparators are needed.

【００５９】つぎに、上述したビタビ復号により、トラ
ックアドレスを再生するサーボ検出回路１４の具体的な
構成について説明する。Next, a specific configuration of the servo detection circuit 14 for reproducing the track address by the above-mentioned Viterbi decoding will be described.

【００６０】サーボ検出回路１４は、例えば図９に示す
ように、ビタビ復号器５０と、該ビタビ復号器５０の出
力をトラックアドレスに変換する論理演算回路７０とを
備える。The servo detection circuit 14 includes, for example, as shown in FIG. 9, a Viterbi decoder 50 and a logical operation circuit 70 for converting the output of the Viterbi decoder 50 into a track address.

【００６１】さらに、ビタビ復号器５０は、上述の図９
に示すように、上記信号処理回路１３から供給されるＲ
Ｆ信号Ｓ２をディジタル信号に変換するＡ／Ｄ変換器５
２と、該Ａ／Ｄ変換器５２からのデータｙ_ｋをデータｙ
_ｐとして記憶するラッチ回路５３と、上記Ａ／Ｄ変換器
５２からのデータｙ_ｋから上記ラッチ回路５３にラッチ
されているデータｙ_ｐを減算する減算器５４と、該減算
器５４の出力を所定の閾値と比較する比較論理回路５５
と、ビタビ復号におけるトレリス線図のパスを決定する
ためのシフトレジスタ５６とを備える。Further, the Viterbi decoder 50 is the same as that shown in FIG.
As shown in, R supplied from the signal processing circuit 13
A / D converter 5 for converting the F signal S2 into a digital signal
2 and the data y _k from the A / D converter 52 as data y
given a latch circuit 53, a subtracter 54 for subtracting the data y _p latched in the latch circuit 53 from the data y _k from the A / D converter 52, the output of the subtracter 54 for storing the _p Comparison logic circuit 55 for comparing with the threshold value of
And a shift register 56 for determining the path of the trellis diagram in Viterbi decoding.

【００６２】そして、Ａ／Ｄ変換器５２は、信号処理回
路１３から端子５１を介して供給されるＲＦ信号Ｓ２の
うちのトラックアドレス７に相当する部分をディジタル
信号に変換し、得られるデータｙ_ｋをラッチ回路５３、
減算器５４に供給する。Then, the A / D converter 52 converts the portion of the RF signal S2 supplied from the signal processing circuit 13 via the terminal 51 corresponding to the track address 7 into a digital signal, and obtains the obtained data y. _k is a latch circuit 53,
It is supplied to the subtractor 54.

【００６３】ラッチ回路５３は、例えば２つのラッチ回
路５３ａ、５３ｂからなり、ラッチ回路５３ｂは、後述
するマージ（merge）信号に基づいて、Ａ／Ｄ変換器５
２から供給されるデータｙ_ｋをデータｙ_ｐとして記憶す
る。減算器５４は、Ａ／Ｄ変換器５２から供給されるデ
ータｙ_ｋからラッチ回路５３ｂに記憶されているデータ
ｙ_ｐを減算して、比較論理回路５５に供給する。The latch circuit 53 is composed of, for example, two latch circuits 53a and 53b, and the latch circuit 53b is based on a merge signal which will be described later, and the A / D converter 5 is provided.
The data y _k supplied from 2 is stored as the data y _p . The subtractor 54 subtracts the data y _p stored in the latch circuit 53 b from the data y _k supplied from the A / D converter 52, and supplies the data y _p to the comparison logic circuit 55.

【００６４】比較論理回路５５には、減算器５４の出力
の他に、ラッチ回路５３ａからのデータβ、値がそれぞ
れ＋２、０、−２の閾値が入力されており、この比較論
理回路５５は、これらの入力を比較演算して、新たなデ
ータβ、マージ信号、データαを生成する。To the comparison logic circuit 55, in addition to the output of the subtractor 54, the data β from the latch circuit 53a and the threshold values of +2, 0 and -2, respectively, are input. , These inputs are compared and calculated, and new data β, merge signal, and data α are generated.

【００６５】具体的には、比較論理回路５５は、例えば
図１０に示すように、減算器５４の出力、すなわちｙ_ｋ
−ｙ_ｐと＋２、０、−２を比較して、ラッチ回路５３ａ
からデータβが１の時であって、ｙ_ｋ−ｙ_ｐ≦−２のと
きを条件Ａとし、−２＜ｙ_ｋ−ｙ_ｐ≦０のときを条件Ｂ
とし、０＜ｙ_ｋ−ｙ_ｐのときを条件Ｃとする。また、比
較論理回路５５は、データβが−１の時であって、ｙ_ｋ
−ｙ_ｐ＜０のときを条件Ｄとし、０≦ｙ_ｋ−ｙ_ｐ＜＋２
のときを条件Ｅとし、＋２≦ｙ_ｋ−ｙ_ｐのときを条件Ｆ
とする。Specifically, the comparison logic circuit 55 outputs the output of the subtractor 54, that is, y _k , as shown in FIG.
-Y _p and + 2,0 compares -2, latch circuits 53a
Therefore, when the data β is 1, the condition A is y _k −y _p ≦ −2, and the condition B is −2 <y _k −y _p ≦ 0.
And the condition C is 0 <y _k −y _p . In addition, the comparison logic circuit 55 outputs y _k when the data β is −1.
The condition D when the _{-y p <0, 0 ≦ y} k -y p <+2
Is _defined as condition E, and + 2 ≦ y _k −y _p is _defined as condition F
And

【００６６】そして、比較論理回路５５は、条件Ａ、
Ｃ、Ｄ及びＦのとき、マージ信号を１として出力すると
ともに、データβを条件Ａ、Ｃ、Ｄ、Ｆに対応して−
１、１、−１、１として出力する。一方、比較論理回路
５５は、条件Ｂ、Ｅのとき、マージ信号を０として出力
する。また、比較論理回路５５は、条件Ａ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆに対応して、データαを１、０、０、１、
０、０として出力する。Then, the comparison logic circuit 55 uses the condition A,
In the case of C, D and F, the merge signal is output as 1, and the data β corresponds to the conditions A, C, D and F.
It is output as 1, 1, -1, 1. On the other hand, the comparison logic circuit 55 outputs the merge signal as 0 under the conditions B and E. Further, the comparison logic circuit 55 uses the conditions A, B, C,
Data α is 1, 0, 0, 1, corresponding to D, E, and F.
Output as 0, 0.

【００６７】比較論理回路５５は、このようにして求め
たデータβとマージ信号をラッチ回路５３に供給し、マ
ージ信号とデータαをシフトレジスタ５６に供給する。The comparison logic circuit 55 supplies the data β and the merge signal thus obtained to the latch circuit 53, and supplies the merge signal and the data α to the shift register 56.

【００６８】ラッチ回路５３ａ、５３ｂは、マージ信号
が１のときにラッチ動作を行い、すなわち、ラッチ回路
５３ａは、条件Ａ、Ｄのとき、データβとして−１をラ
ッチ（記憶）し、条件Ｃ、Ｆのとき、データβとして１
を記憶し、条件Ｂ、Ｅのとき、前のデータβの値を保持
する。一方、ラッチ回路５３ｂは、条件Ａ、Ｃ、Ｄ、Ｆ
のときに、現在入力されているデータｙ_ｋをデータｙ_ｐ
として記憶する。The latch circuits 53a and 53b perform the latch operation when the merge signal is 1, that is, the latch circuit 53a latches (stores) -1 as the data β under the conditions A and D, and the condition C. , F is 1 as data β
Is stored, and under the conditions B and E, the previous value of the data β is held. On the other hand, the latch circuit 53b uses the conditions A, C, D, and F.
, The currently input data y _{k is changed} to data y _p
Memorize as.

【００６９】シフトレジスタ５６は、２本のパラレルロ
ード／シリアルシフトのレジスタを備え、すなわち、例
えば図１１に示すように、セレクタ６６とラッチ回路６
７からなる回路（上段）と、セレクタ６８とラッチ回路
６９からなる回路（下段）とがそれぞれＮ段縦続接続さ
れた２本のシフトレジスタを備える。また、シフトレジ
スタ５６は、上記比較論理回路５５からのマージ信号を
ラッチするラッチ回路６５を備える。The shift register 56 includes two parallel load / serial shift registers, that is, as shown in FIG. 11, for example, a selector 66 and a latch circuit 6 are provided.
Two shift registers in which a circuit (7) (7) and a circuit (lower) that includes the selector 68 and the latch circuit 69 are cascade-connected in N stages are provided. The shift register 56 also includes a latch circuit 65 that latches the merge signal from the comparison logic circuit 55.

【００７０】シフトレジスタ５６の各段の接続は、例え
ば＃ｎ段目のラッチ回路６７、６９の両出力がそれぞれ
＃ｎ＋１段目のセレクタ６６、６８に供給されるととも
に、セレクタ６６、６８には、比較論理回路５５から端
子６２、６３を介してデータα、マージ信号が選択信号
として供給される接続となっている。また、＃１段目の
セレクタ６６には、端子６３を介して供給されるマージ
信号を入力とするラッチ回路６５の出力が供給され、セ
レクタ６８には端子６４を介して０が供給される。For connection of each stage of the shift register 56, for example, both outputs of the #nth stage latch circuits 67 and 69 are supplied to the # n + 1th stage selectors 66 and 68, respectively, and the selectors 66 and 68 are connected to each other. , The data α and the merge signal are supplied as selection signals from the comparison logic circuit 55 via the terminals 62 and 63. Further, the output of the latch circuit 65, which receives the merge signal supplied through the terminal 63, is supplied to the # 1 stage selector 66, and 0 is supplied to the selector 68 through the terminal 64.

【００７１】そして、ラッチ回路６５、６７、６９は、
例えばＤ型のフリップフロップからなり、端子６１を介
して供給されるクロックに同期して、ラッチ動作を行
う。この結果、端子６３を介して入力されたマージ信号
と端子６４を介して入力された０は、クロックに同期し
て１段ずつ右にシフトされる。具体的には、例えば図１
２に示すように、マージ信号が０のときは、＃ｎ＋１段
目のセレクタ６６は、＃ｎ段目のラッチ回路６７の出力
（Ａ）を選択して出力し、＃ｎ＋１段目のセレクタ６８
は、＃ｎ段目のラッチ回路６９の出力（Ｂ）を選択して
出力する。すなわち、上段の信号は上段へ、下段の信号
は下段へとシフトされる。一方、マージ信号が１であっ
て、データαが１のときは、＃ｎ＋１段目のセレクタ６
６、６８は、＃ｎ段目のラッチ回路６７の出力（Ａ）を
選択して出力する。すなわち、上段の信号は上段と下段
へシフトされる。また、マージ信号が１であって、デー
タαが０のときは、＃ｎ＋１段目のセレクタ６６、６８
は、＃ｎ段目のラッチ回路６９の出力（Ｂ）を選択して
出力する。すなわち、下段の信号は上段と下段へシフト
される。換言すると、マージ信号＝０は平行パスである
ことを示すので、各シフトレジスタは互いに独立に１段
シフトする。マージ信号＝１はパスがマージすることを
示しているので、データαの値によって上段又は下段の
内容を相手の系列にコピーする。The latch circuits 65, 67 and 69 are
For example, it is composed of a D-type flip-flop and performs a latch operation in synchronization with a clock supplied via the terminal 61. As a result, the merge signal input via the terminal 63 and 0 input via the terminal 64 are shifted to the right one stage at a time in synchronization with the clock. Specifically, for example, FIG.
As shown in FIG. 2, when the merge signal is 0, the # n + 1 stage selector 66 selects and outputs the output (A) of the #n stage latch circuit 67, and the # n + 1 stage selector 68.
Selects and outputs the output (B) of the #nth stage latch circuit 69. That is, the signal in the upper stage is shifted to the upper stage and the signal in the lower stage is shifted to the lower stage. On the other hand, when the merge signal is 1 and the data α is 1, the # n + 1-stage selector 6
Reference numerals 6 and 68 select and output the output (A) of the #nth stage latch circuit 67. That is, the upper signal is shifted to the upper and lower signals. Further, when the merge signal is 1 and the data α is 0, the selectors 66 and 68 at the # n + 1-th stage are
Selects and outputs the output (B) of the #nth stage latch circuit 69. That is, the lower signal is shifted to the upper and lower signals. In other words, since the merge signal = 0 indicates a parallel path, each shift register shifts by one stage independently of each other. Since the merge signal = 1 indicates that the paths are merged, the contents of the upper stage or the lower stage are copied to the partner's series depending on the value of the data α.

【００７２】かくして、例えば、上段のシフトレジスタ
の最終段のラッチ回路６７から、再生データがバイナリ
データＶｎとして出力される。Thus, for example, the reproduced data is output as the binary data Vn from the latch circuit 67 at the final stage of the upper shift register.

【００７３】ここで、ビタビ復号器５０に、信号処理回
路１３から端子５１を介して、例えば図１３Ａに示すよ
うなＲＦ信号Ｓ２が入力されたときのビタビ復号器５０
の具体的な動作について説明する。ただし、例えば図１
３Ｅ、Ｄに示すように、ｋ＝０におけるデータｙ_ｐ、デ
ータβの初期値を−２、−１とする。Here, for example, the Viterbi decoder 50 when the RF signal S2 as shown in FIG. 13A is input to the Viterbi decoder 50 from the signal processing circuit 13 via the terminal 51.
The specific operation of will be described. However, for example, in FIG.
As shown in FIGS. 3E and 3E, the initial values of the data y _p and the data β at k = 0 are −2 and −1.

【００７４】ｋ＝０において、ビタビ復号器５０に図１
３Ａに示すようなＲＦ信号Ｓ２が入力されると、Ａ／Ｄ
変換器５２は、データｙ_０を１．６として減算器５４に
入力する（以下、単にｋ＝０において、データｙ_０が
１．６として入力されたときという。）。When k = 0, the Viterbi decoder 50 is shown in FIG.
When an RF signal S2 as shown in 3A is input, A / D
The converter 52 inputs the data y ₀ as 1.6 into the subtractor 54 (hereinafter, simply when k = 0, the data y ₀ is input as 1.6).

【００７５】ｙ_ｋ−ｙ_ｐ＞２なので、比較論理回路５５
は、条件Ｆであったと判断し、すなわち図１３Ｂに示す
ように上向きの分岐と判断して、データβを＋１とし、
マージ信号を１とし、データαを０として出力する。そ
して、ラッチ回路５３ａは、図１３Ｄに示すように、デ
ータβとして＋１をラッチ（記憶）し、ラッチ回路５３
ｂは、図１３Ｅに示すように、データｙ_０をデータｙ_ｐ
（ｐ＝０）として記憶する。また、このとき、シフトレ
ジスタ５６の上段のラッチ回路６５は、１（マージ信
号）を候補として記憶する。Since y _k −y _p > 2, the comparison logic circuit 55
Determines that the condition is F, that is, the branch is an upward branch as shown in FIG. 13B, and the data β is set to +1.
The merge signal is set to 1 and the data α is set to 0 and output. Then, the latch circuit 53a latches (stores) +1 as the data β, as shown in FIG.
As shown in FIG. 13E, b stores data y ₀ as data y _p
It is stored as (p = 0). At this time, the upper latch circuit 65 of the shift register 56 stores 1 (merge signal) as a candidate.

【００７６】ｋ＝１において、データｙ_１が０．２とし
て入力されたとき、−２＜ｙ_ｋ−ｙ_ｐ≦０なので、比較
論理回路５５は、条件Ｂであったと判断し、すなわち平
行パスと判断して、マージ信号を０とし、データαを０
として出力する。これにより、ラッチ回路５３ａは、デ
ータβ（＋１）をそのまま保持し、ラッチ回路５３ｂ
は、データｙ_ｐ（ｙ０）をそのまま保持する。また、こ
のとき、＃ｎ＋１段目のセレクタ６６、６８は、それぞ
れ＃ｎ段目のラッチ回路６７、６９の出力（Ａ、Ｂ）を
選択する。すなわち、シフトレジスタ５６は、上段、下
段共にそれぞれ右に１段ずつシフトする。具体的には、
＃１段目のラッチ回路６７、６９は、それぞれ１、０を
記憶する。また、ラッチ回路６５は、０（マージ信号）
を記憶する。At k = 1, when the data y ₁ is input as 0.2, −2 <y _k −y _p ≦ 0, so the comparison logic circuit 55 judges that the condition B has been satisfied, that is, the parallel path. Therefore, the merge signal is set to 0 and the data α is set to 0.
Output as. As a result, the latch circuit 53a holds the data β (+1) as it is and the latch circuit 53b.
Holds the data y _p (y0) as it is. At this time, the # n + 1th stage selectors 66 and 68 select the outputs (A, B) of the #nth stage latch circuits 67 and 69, respectively. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. In particular,
The # 1 stage latch circuits 67 and 69 store 1 and 0, respectively. Further, the latch circuit 65 is set to 0 (merge signal).
Memorize

【００７７】ｋ＝２において、データｙ_２が−０．２と
して入力されたとき、−２＜ｙ_ｋ−ｙ_ｐ≦０なので、比
較論理回路５５は、条件Ｂであったと判断し、すなわち
平行パスと判断して、マージ信号を０とし、データαを
０として出力する。これにより、ラッチ回路５３ａは、
データβ（＋１）をそのまま保持し、ラッチ回路５３ｂ
は、データｙ_ｐ（ｙ_０）をそのまま保持する。また、こ
のとき、＃ｎ＋１段目のセレクタ６６、６８は、それぞ
れ＃ｎ段目のラッチ回路６７、６９の出力（Ａ、Ｂ）を
選択する。すなわち、シフトレジスタ５６は、上段、下
段共にそれぞれ右に１段ずつシフトする。具体的には、
＃１段目のラッチ回路６７、６９は、共に０を記憶し、
＃２段目のラッチ回路６７、６９は、それぞれ１、０を
記憶する。また、ラッチ回路６５は、０（マージ信号）
を記憶する。At k = 2, when the data y ₂ is input as -0.2, -2 <y _k -y _p ≤0. Therefore, the comparison logic circuit 55 judges that the condition B has been satisfied, that is, the parallel condition. It is judged as a pass, the merge signal is set to 0, and the data α is set to 0 and output. As a result, the latch circuit 53a
The data β (+1) is held as it is, and the latch circuit 53b
Holds the data y _p (y ₀ ) as it is. At this time, the # n + 1th stage selectors 66 and 68 select the outputs (A, B) of the #nth stage latch circuits 67 and 69, respectively. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. In particular,
The first-stage latch circuits 67 and 69 both store 0,
The # 2 stage latch circuits 67 and 69 store 1 and 0, respectively. Further, the latch circuit 65 is set to 0 (merge signal).
Memorize

【００７８】ｋ＝３において、データｙ_３が２として入
力されたとき、ｙ_ｋ−ｙ_ｐ＞０なので、比較論理回路５
５は、条件Ｃであったと判断し、すなわち上向きの分岐
と判断して、データβを＋１とし、マージ信号を１と
し、データαを０として出力する。そして、ラッチ回路
５３ａは、データβとして＋１を記憶し、ラッチ回路５
３ｂは、データｙ_３をデータｙ_ｐ（ｐ＝３）として記憶
する。また、このとき、＃ｎ＋１段目のセレクタ６６、
６８は、共に＃ｎ段目のラッチ回路６９の出力（Ｂ）を
選択する。すなわち、先ほど上段に記憶された候補は正
しくないとされ、シフトレジスタ５６の下段の内容が上
段にコピーされる。具体的には、＃１〜＃３段目の全て
のラッチ回路６７、６９は０を記憶する。また、ラッチ
回路６５は、１（マージ信号）を候補として記憶する。At k = 3, when the data y ₃ is input as 2, y _k −y _p > 0, so the comparison logic circuit 5
5 determines that the condition C has been satisfied, that is, determines that the branch is upward, and outputs the data β as +1, the merge signal as 1, and the data α as 0. Then, the latch circuit 53a stores +1 as the data β, and the latch circuit 5a
3b stores the data y ₃ as the data y _p (p = 3). Further, at this time, the # n + 1-stage selector 66,
Both 68 select the output (B) of the #nth stage latch circuit 69. That is, the candidate stored in the upper row is incorrect, and the contents of the lower row of the shift register 56 are copied to the upper row. Specifically, all the latch circuits 67 and 69 in the # 1 to # 3 stages store 0. Further, the latch circuit 65 stores 1 (merge signal) as a candidate.

【００７９】ｋ＝４において、データｙ_４が０．２とし
て入力されたとき、−２＜ｙ_ｋ−ｙ_ｐ＜０なので、比較
論理回路５５は、条件Ｂであったと判断し、すなわち平
行パスと判断して、マージ信号を０とし、データαを０
として出力する。これにより、ラッチ回路５３ａは、デ
ータβ（＋１）をそのまま保持し、ラッチ回路５３ｂ
は、データｙ_ｐ（ｙ_３）をそのまま保持する。また、こ
のとき、＃ｎ＋１段目のセレクタ６６、６８は、それぞ
れ＃ｎ段目のラッチ回路６７、６９の出力（Ａ、Ｂ）を
選択する。すなわち、シフトレジスタ５６は、上段、下
段共にそれぞれ右に１段ずつシフトする。具体的には、
＃１段目のラッチ回路６７、６９は、それぞれ１、０を
記憶し、＃２〜＃４段目の全てのラッチ回路６７、６９
は０を記憶する（以下、１を記憶するラッチ回路のみを
記述する）。また、ラッチ回路６５は、０（マージ信
号）を記憶する。At k = 4, when the data y ₄ is input as 0.2, −2 <y _k −y _p <0. Therefore, the comparison logic circuit 55 judges that the condition B has been satisfied, that is, the parallel path. Therefore, the merge signal is set to 0 and the data α is set to 0.
Output as. As a result, the latch circuit 53a holds the data β (+1) as it is and the latch circuit 53b.
Holds the data y _p (y ₃ ) as it is. At this time, the # n + 1th stage selectors 66 and 68 select the outputs (A, B) of the #nth stage latch circuits 67 and 69, respectively. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. In particular,
The # 1 stage latch circuits 67 and 69 store 1 and 0, respectively, and all the # 2 to # 4 stage latch circuits 67 and 69.
Stores 0 (hereinafter, only the latch circuit that stores 1 will be described). Further, the latch circuit 65 stores 0 (merge signal).

【００８０】ｋ＝５において、データｙ_５が＝−０．４
として入力されたとき、ｙ_ｋ−ｙ_ｐ≦−２なので、比較
論理回路５５は、条件Ａであったと判断し、すなわち、
下向きの分岐と判断して、データβを−１とし、マージ
信号を１とし、データαを１として出力する。そして、
ラッチ回路５３ａは、データβとして−１を記憶し、ラ
ッチ回路５３ｂは、データｙ_５をデータｙ_ｐ（ｐ＝５）
として記憶する。また、このとき、＃ｎ＋１段目のセレ
クタ６６、６８は、共に＃ｎ段目のラッチ回路６７の出
力（Ａ）を選択する。すなわち、先ほど上段に記憶され
た候補は正しかったことになるから、シフトレジスタ５
６の上段の内容が下段にコピーされる。具体的には、＃
２段目のラッチ回路６７、６９は、１を記憶する。ま
た、ラッチ回路６５は、１（マージ信号）を候補として
記憶する。When k = 5, the data y ₅ is -0.4.
, Y _k −y _p ≦ −2, the comparison logic circuit 55 judges that the condition A is satisfied, that is,
It is determined that the branch is a downward branch, the data β is set to -1, the merge signal is set to 1, and the data α is set to 1. And
The latch circuit 53a stores −1 as the data β, and the latch circuit 53b converts the data y ₅ into the data y _p (p = 5).
Memorize as. At this time, the # n + 1th stage selectors 66 and 68 both select the output (A) of the #nth stage latch circuit 67. That is, since the candidate stored in the upper row is correct, the shift register 5
The contents of the upper part of 6 are copied to the lower part. In particular,#
The latch circuits 67 and 69 in the second stage store 1. Further, the latch circuit 65 stores 1 (merge signal) as a candidate.

【００８１】ｋ＝６において、データｙ_６が−０．２と
して入力されたとき、０≦ｙ_ｋ−ｙ_ｐ＜＋２なので、比
較論理回路５５は、条件Ｅであったと判断し、すなわち
平行パスと判断して、マージ信号を０とし、データαを
０として出力する。これにより、ラッチ回路５３ａは、
データβ（−１）をそのまま保持し、ラッチ回路５３ｂ
は、データｙ_ｐ（ｙ_５）をそのまま保持する。また、こ
のとき、＃ｎ＋１段目のセレクタ６６、６８は、それぞ
れ＃ｎ段目のラッチ回路６７、６９の出力（Ａ、Ｂ）を
選択する。すなわち、シフトレジスタ５６は、上段、下
段共にそれぞれ右に１段ずつシフトする。具体的には、
＃１段目のラッチ回路６７及び＃３段目のラッチ回路６
７、６９は、１を記憶する。また、ラッチ回路６５は、
０（マージ信号）を記憶する。When k = 6 and the data y ₆ is input as -0.2, 0 ≦ y _k −y _p <+2, so the comparison logic circuit 55 judges that the condition E has been satisfied, that is, the parallel path. Then, the merge signal is set to 0, and the data α is output as 0. As a result, the latch circuit 53a
The data β (-1) is held as it is, and the latch circuit 53b
Holds the data y _p (y ₅ ) as it is. At this time, the # n + 1th stage selectors 66 and 68 select the outputs (A, B) of the #nth stage latch circuits 67 and 69, respectively. That is, the shift register 56 shifts one stage to the right for both the upper stage and the lower stage. In particular,
# 1 stage latch circuit 67 and # 3 stage latch circuit 6
7, 69 stores 1. Further, the latch circuit 65 is
0 (merge signal) is stored.

【００８２】ｋ＝７において、データｙ_７が−２．０と
して入力されたとき、ｙ_ｋ−ｙ_ｐ＜０なので、比較論理
回路５５は、条件Ｄであったと判断し、すなわち下向き
の分岐と判断して、データβを−１とし、マージ信号を
１とし、データαを１として出力する。そして、ラッチ
回路５３ａは、データβとして−１を記憶し、ラッチ回
路５３ｂは、データｙ_７をデータｙ_ｐ（ｐ＝７）として
記憶する。また、このとき、＃ｎ＋１段目のセレクタ６
６、６８は、＃ｎ段目のラッチ回路６７の出力（Ａ）を
選択する。すなわち、先ほど上段に記憶された候補は正
しいとされ、シフトレジスタ５６の上段の内容が下段に
コピーされる。具体的には、＃２段目及び＃４段目のラ
ッチ回路６７、６９は、１を記憶する。また、ラッチ回
路６５は、１（マージ信号）を候補として記憶する。When the data y ₇ is input as -2.0 at k = 7, y _k -y _p <0. Therefore, the comparison logic circuit 55 determines that the condition D is satisfied, that is, the downward branch is performed. It is judged that the data β is −1, the merge signal is 1, and the data α is 1 and output. Then, the latch circuit 53a stores −1 as the data β, and the latch circuit 53b stores the data y ₇ as the data y _p (p = 7). At this time, the selector 6 of the # n + 1th stage
Reference numerals 6 and 68 select the output (A) of the #nth stage latch circuit 67. That is, the candidate stored in the upper row is correct, and the contents of the upper row of the shift register 56 are copied to the lower row. Specifically, the # 2 and # 4 latch circuits 67 and 69 store 1. Further, the latch circuit 65 stores 1 (merge signal) as a candidate.

【００８３】ｋ＝８において、データｙ_８が０．２とし
て入力されたとき、＋２≦ｙ_ｋ−ｙ_ｐなので、比較論理
回路５５は、条件Ｆであったと判断し、すなわち上向き
の分岐と判断して、データβを＋１とし、マージ信号を
１とし、データαを０として出力する。そして、ラッチ
回路５３ａは、データβとして＋１を記憶し、ラッチ回
路５３ｂは、データｙ_８をデータｙ_ｐ（ｐ＝８）として
記憶する。また、このとき、＃ｎ＋１段目のセレクタ６
６、６８は、＃ｎ段目のラッチ回路６９の出力（Ｂ）を
選択する。すなわち、先ほど上段に記憶された候補は正
しくないとされ、シフトレジスタ５６の下段の内容が上
段にコピーされる。具体的には、＃３段目及び＃５段目
のラッチ回路６７、６９は、１を記憶する。また、ラッ
チ回路６５は、１（マージ信号）を候補として記憶す
る。At k = 8, when the data y ₈ is input as 0.2, since + 2 ≦ y _k −y _p , the comparison logic circuit 55 judges that the condition F is satisfied, that is, it is judged as an upward branch. Then, the data β is set to +1, the merge signal is set to 1, and the data α is set to 0 and output. Then, the latch circuit 53a stores +1 as the data β, and the latch circuit 53b stores the data y ₈ as the data y _p (p = 8). At this time, the selector 6 of the # n + 1th stage
Reference numerals 6 and 68 select the output (B) of the #nth stage latch circuit 69. That is, the candidate stored in the upper row is incorrect, and the contents of the lower row of the shift register 56 are copied to the upper row. Specifically, the # 3 and # 5 latch circuits 67 and 69 store 1. Further, the latch circuit 65 stores 1 (merge signal) as a candidate.

【００８４】そして、ビット列の最後に、必ず条件Ａ、
Ｃ、Ｄ、Ｆのうちいずれかを生じさせるビットを付加し
ておくことにより、上・下段のシフトレジスタの内容は
一致するので、どちらでもよいが、例えば上段の内容を
出力することにより、復号（デコード）結果を得ること
ができる。At the end of the bit string, condition A,
By adding a bit that causes any of C, D, and F, the contents of the upper and lower shift registers match, so either may be used, but for example, by outputting the contents of the upper stage, decoding can be performed. (Decoding) result can be obtained.

【００８５】そして、上述のようなビタビ復号によって
得られるバイナリデータＶｎは、上述の図９に示すよう
に、論理演算回路７０に供給される。論理演算回路７０
は、バイナリデータＶｎに対して下記式１３に示す演算
を施すことによって、バイナリデータＶｎをグレイコー
ドＧｎに変換する。Then, the binary data Vn obtained by the Viterbi decoding as described above is supplied to the logical operation circuit 70 as shown in FIG. 9 described above. Logical operation circuit 70
Converts the binary data Vn into the gray code Gn by performing the calculation shown in the following Expression 13 on the binary data Vn.

【００８６】１／(１％Ｄ) ・・・ 式１３ ここで、％は排他的論理和である。1 / (1% D) Equation 13 Here,% is an exclusive OR.

【００８７】さらに、この論理演算回路７０は、グレイ
コードＧｎに対して、もう一度下記式１４に示す演算を
施すことによって、元のトラックアドレスであるバイナ
リコードＢｎを再生する。Further, the logical operation circuit 70 reproduces the binary code Bn which is the original track address by again performing the operation shown in the following equation 14 on the gray code Gn.

【００８８】１／(１％Ｄ) ・・・ 式１４ ここで、例えば上述の図３に示すように、磁気ヘッドの
走行方向に磁化されたビットを１、反対方向に磁化され
たビットを０としたときに、磁化の方向がグレイコード
となるように、トラックアドレスが記録された磁気ディ
スク１からトラックアドレスを再生する際のサーボ検出
回路１４の具体的な動作について説明する。1 / (1% D) Equation 14 Here, for example, as shown in FIG. 3, the bit magnetized in the running direction of the magnetic head is 1, and the bit magnetized in the opposite direction is 0. Then, a specific operation of the servo detection circuit 14 at the time of reproducing the track address from the magnetic disk 1 in which the track address is recorded so that the magnetization direction becomes the gray code will be described.

【００８９】サーボ検出回路１４のＰＲＳ（１，−１）
用のビタビ復号器５０で使用する状態は、磁化の向きで
あり、トレリス線図は、磁化の変化を追跡したものを表
したものとなる。PRS (1, -1) of the servo detection circuit 14
The state used in the Viterbi decoder 50 for use is the direction of the magnetization, and the trellis diagram represents what tracks the change in the magnetization.

【００９０】例えば、図３Ａに示すように磁化されたパ
ターンを再生する場合を考える。Consider, for example, the case of reproducing a magnetized pattern as shown in FIG. 3A.

【００９１】この場合、例えば図で右向きの磁化を１、
左向きの磁化を０であるとすると、トラックｋ＋１での
アドレスは１１００、トラックｋでのアドレスは１００
０であり、両者はグレイコードの条件に従って、１ビッ
トだけが異なるように記録されている。In this case, for example, if the rightward magnetization in the figure is 1,
If the leftward magnetization is 0, the address on track k + 1 is 1100, and the address on track k is 100.
It is 0, and both are recorded so that only 1 bit is different according to the Gray code condition.

【００９２】この時は、磁気ヘッドがトラックｋからｋ
＋１の間を通過すると、通過する場所によって、図３Ｂ
に示すような再生信号が得られるが、この時再生信号に
ノイズが付加されているとしても、取り得るパスは、例
えば図１４に示す８通りしかない。At this time, the magnetic head moves from the track k to the track k.
When passing between +1, depending on the place to pass, FIG.
Although a reproduction signal as shown in FIG. 14 is obtained, even if noise is added to the reproduction signal at this time, there are only eight possible paths shown in FIG. 14, for example.

【００９３】このトレリス線図において、ビタビ復号器
５０が出力する値（バイナリデータＶｎ）は、図１４
Ａ、Ｂ、Ｃ、Ｄの４パターンに対しては１０１０１であ
り、図１４Ｅ、Ｆ、Ｇ、Ｈの４パターンに対しては１１
００１である。これらの値に対して上述の式１３に示す
演算処理を施すと、それぞれ１１００、１０００という
グレイコードを満足した値となる。これは、磁化パター
ンの右向き磁化を１、左向き磁化を０としたときと同じ
値であり、正しく復号（デコード）されていることがわ
かる。In this trellis diagram, the value (binary data Vn) output by the Viterbi decoder 50 is shown in FIG.
10101 for the four patterns A, B, C, and D, and 11 for the four patterns of FIGS. 14E, F, G, and H.
It is 001. When these values are subjected to the arithmetic processing shown in the above Expression 13, the values satisfy the Gray codes of 1100 and 1000, respectively. This is the same value as when the rightward magnetization of the magnetization pattern is 1 and the leftward magnetization is 0, and it can be seen that the decoding is correctly performed.

【００９４】ところで、上述したように、トラックアド
レスを復号するための復号器（デコーダ）として、図９
に示したビタビ復号器５０を使用するとき、トラックア
ドレスの最後のビットがビタビ復号器５０に入力された
時点では、トレリス線図における各状態は全て確定して
はいないため、これを確定するための終端ビットが必要
であった。By the way, as described above, as a decoder (decoder) for decoding the track address, FIG.
When the Viterbi decoder 50 shown in FIG. 1 is used, at the time when the last bit of the track address is input to the Viterbi decoder 50, all the states in the trellis diagram are not fixed. Was needed.

【００９５】ここで、この終端ビットをクロックマーク
信号と兼用することによって、新たに終端ビットを設け
ることを不要にした磁気ディスクの具体的なフォーマッ
トについて説明する。Now, a specific format of the magnetic disk which does not need to be provided with a new end bit by using the end bit also as a clock mark signal will be described.

【００９６】この磁気ディスクのフォーマットは、例え
ば図１５に示すように、トラックアドレス７の直後に、
磁気ディスクに対して略放射状にクロックマーク９が記
録されたフォーマットである。このクロックマーク９
は、データ記録又は再生の際に使用されるクロックの生
成に用いられる。すなわち、クロックマーク９の再生信
号からクロックを生成し、このクロックに従ってデータ
の記録又は再生を行う。なお、図３に示す磁気ディスク
と同じものには、同じ指示番号を付けて説明を省略す
る。The format of this magnetic disk is, for example, as shown in FIG.
This is a format in which clock marks 9 are recorded in a substantially radial pattern on a magnetic disk. This clock mark 9
Is used to generate a clock used when recording or reproducing data. That is, a clock is generated from the reproduction signal of the clock mark 9 and data is recorded or reproduced according to this clock. It should be noted that the same magnetic disk as that shown in FIG.

【００９７】そして、ビタビ復号器を、クロックマーク
９の再生信号が入力されるまでをデコードするような構
成とする。Then, the Viterbi decoder is configured to decode until the reproduction signal of the clock mark 9 is input.

【００９８】すなわち、ビタビ復号器にトラックアドレ
ス７のうち最後のビットが入力された時点では、例えば
図１１に示すシフトレジスタ５６において、上段のレジ
スタと下段のレジスタの値は、全ての段において一致し
ていないため、値が不定である。ところが、引き続いて
ビタビ復号器に入力されるクロックマークの再生信号
は、ビタビ復号器に対しては振幅が＋２（又は−２）の
信号である。したがって、ビタビ復号器にクロックマー
ク９の再生信号を入力すると、その条件判断の結果は、
必ず発散（マージ信号＝１）となり、全ての段において
上段のレジスタと下段のレジスタの値は一致する。That is, when the last bit of the track address 7 is input to the Viterbi decoder, for example, in the shift register 56 shown in FIG. 11, the values of the upper register and the lower register are the same in all the stages. The value is undefined because it has not been done. However, the reproduced signal of the clock mark which is subsequently input to the Viterbi decoder is a signal whose amplitude is +2 (or -2) for the Viterbi decoder. Therefore, when the reproduction signal of the clock mark 9 is input to the Viterbi decoder, the result of the condition judgment is
There is always divergence (merge signal = 1), and the values of the upper register and the lower register match in all stages.

【００９９】すなわち、このクロックマーク９によっ
て、トラックアドレスとして記録された全ての信号をデ
コードすることができ、磁気ディスクに、ビタビ復号に
おけるトレリス線図を終端するための信号を新たに設け
る必要がない。That is, all the signals recorded as track addresses can be decoded by the clock mark 9, and it is not necessary to newly provide a signal for terminating the trellis diagram in Viterbi decoding on the magnetic disk. .

【０１００】なお、本発明は上述の実施例に限定される
ものではなく、例えば、上述の実施例では、トラックア
ドレスを、トラックアドレスに基づいた磁化の方向が隣
接するトラック間でグレイコードとなるように、磁気デ
ィスクに記録した具体例について説明したが、上述の図
５に示すように、トラックアドレスを、トラックアドレ
スに基づいた着磁の有無が隣接するトラック間でグレイ
コードとなるように、磁気ディスクに記録し、このトラ
ックアドレスの再生信号をビタビ復号するようにしても
よい。すなわち、この場合のトラックアドレスの再生信
号は上述の図３Ｂに示す信号と同じであり、上述した効
果を得ることができる。The present invention is not limited to the above-described embodiment. For example, in the above-mentioned embodiment, the track address is a gray code between the tracks whose magnetization directions based on the track address are adjacent to each other. As described above, the specific example of recording on the magnetic disk has been described. However, as shown in FIG. 5 described above, the track address may be gray code between adjacent tracks depending on the presence or absence of magnetization based on the track address. You may make it record on a magnetic disk and carry out Viterbi decoding of the reproduction signal of this track address. That is, the reproduction signal of the track address in this case is the same as the signal shown in FIG. 3B described above, and the effects described above can be obtained.

【０１０１】[0101]

【発明の効果】以上の説明でも明らかなように、本発明
では、データを記録するトラックを特定するためのアド
レス情報を、アドレス情報に基づいた磁化の方向又は着
磁の有無がアドレス情報を構成するビットの数と同じで
あるとともに、隣接するトラック間でグレイコードとな
るように、磁気記録媒体に記録する。そして、このアド
レス情報の再生信号を最尤復号して、アドレス情報を再
生することにより、アドレス情報として必要な情報量の
ビット数に対して冗長度を付加することなく、グレイコ
ードとしての性質を保ったまま、アドレス情報をより確
実に復号（デコード）することができる。As is apparent from the above description, in the present invention, the address information for specifying the track on which the data is recorded is constituted by the direction of magnetization based on the address information or the presence or absence of magnetization. The number of bits is the same as the number of bits to be recorded, and the data is recorded on the magnetic recording medium so that a gray code is formed between adjacent tracks. Then, the reproduction signal of this address information is subjected to maximum likelihood decoding and the address information is reproduced, so that the property as a gray code can be obtained without adding redundancy to the number of bits of the information amount required as the address information. The address information can be decoded more surely while keeping the same.

【０１０２】すなわち、アドレス情報を記録するための
領域を、従来の例えば磁気ディスクに比して減少させる
ことができ、磁気ディスクの記録容量を増加させること
ができる。また、アドレス情報として必要な領域を減少
させることは、磁気ヘッドの高速移動を可能にし、シー
ク時間を短縮することができる。That is, the area for recording the address information can be reduced as compared with the conventional magnetic disk, for example, and the recording capacity of the magnetic disk can be increased. Further, reducing the area required for address information enables high-speed movement of the magnetic head and shortens the seek time.

【０１０３】また、クロックマークをビタビ復号におけ
る終端ビットとすることにより、ビタビ復号器の内部状
態を確定させる信号を余分に付ける必要がなく、さらに
記録容量を増大することができる。By using the clock mark as the terminal bit in Viterbi decoding, it is not necessary to add an extra signal for determining the internal state of the Viterbi decoder, and the recording capacity can be further increased.

【図面の簡単な説明】[Brief description of drawings]

【図１】磁気ディスクのフォーマットを示す平面図であ
る。FIG. 1 is a plan view showing a format of a magnetic disk.

【図２】上記磁気ディスクのサーボパターンを示す平面
図である。FIG. 2 is a plan view showing a servo pattern of the magnetic disk.

【図３】本発明を適用したグレイコード化された磁化パ
ターンの具体例と、その再生信号とを示す図である。FIG. 3 is a diagram showing a specific example of a gray-coded magnetization pattern to which the present invention is applied and a reproduction signal thereof.

【図４】本発明を適用したグレイコード化された磁化パ
ターンの他の具体例を示す図である。FIG. 4 is a diagram showing another specific example of a gray-coded magnetization pattern to which the present invention has been applied.

【図５】本発明を適用したグレイコード化された磁化パ
ターンの他の具体例を示す図である。FIG. 5 is a diagram showing another specific example of a gray-coded magnetization pattern to which the present invention has been applied.

【図６】本発明を適用した磁気ディスク装置の具体的な
構成を示すブロック図である。FIG. 6 is a block diagram showing a specific configuration of a magnetic disk device to which the present invention is applied.

【図７】ＰＲＳ（１，−１）のトレリス線図を示す図で
ある。FIG. 7 is a diagram showing a trellis diagram of PRS (1, -1).

【図８】入力された値によって条件分岐するパスを示す
図である。FIG. 8 is a diagram showing a path for conditional branching according to an input value.

【図９】上記磁気ディスク装置を構成するビタビ復号器
の具体的な構成を示すブロック図である。FIG. 9 is a block diagram showing a specific configuration of a Viterbi decoder that constitutes the magnetic disk device.

【図１０】上記ビタビ復号器の動作を説明するための図
である。FIG. 10 is a diagram for explaining the operation of the Viterbi decoder.

【図１１】上記ビタビ復号器を構成するシフトレジスタ
の具体的な構成を示す回路図である。FIG. 11 is a circuit diagram showing a specific configuration of a shift register that constitutes the Viterbi decoder.

【図１２】上記ビタビ復号器の動作を説明するための図
である。FIG. 12 is a diagram for explaining the operation of the Viterbi decoder.

【図１３】上記ビタビ復号器の動作を説明するためのタ
イムチャートである。FIG. 13 is a time chart for explaining the operation of the Viterbi decoder.

【図１４】パスの取り得るパターンを示す図である。FIG. 14 is a diagram showing possible patterns of paths.

【図１５】本発明を適用した磁気ディスクの他のサーボ
パターンを示す平面図である。FIG. 15 is a plan view showing another servo pattern of the magnetic disk to which the present invention is applied.

【符号の説明】[Explanation of symbols]

１ 磁気ディスク、２ トラック、４ サーボゾーン、
７ トラックアドレス、９ クロックマーク、１４ サ
ーボ検出回路、５０ ビタビ復号器、５２ Ａ／Ｄ変調
器、５３ ラッチ回路、５４ 減算器、５５ 比較論理
回路、５６ シフトレジスタ、７０ 論理演算回路1 magnetic disk, 2 tracks, 4 servo zones,
7 track address, 9 clock mark, 14 servo detection circuit, 50 Viterbi decoder, 52 A / D modulator, 53 latch circuit, 54 subtractor, 55 comparison logic circuit, 56 shift register, 70 logic operation circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 5/09 G11B 20/10 - 20/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) G11B 5/09 G11B 20/10-20/18

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 データを記録するトラックが同心円状又
は渦巻状に形成され、該トラックを特定するためのアド
レス情報が、磁化の方向として記録された磁気記録媒体
であって、 上記アドレス情報を構成するビットの一方の値を磁気ヘ
ッドの走行方向に磁化されたビットに、他方の値を反対
方向に磁化されたビットに対応させることにより、上記
アドレス情報のビット数と記録された磁化の方向のビッ
ト数が等しいとともに、上記アドレス情報に基づいた磁
化の方向が、隣接するトラック間でグレイコードとなっ
ていることを特徴とする磁気記録媒体。1. A magnetic recording medium in which a track for recording data is formed in a concentric or spiral shape, and address information for specifying the track is recorded as a direction of magnetization, and the address information is configured. By setting one value of the bit to be magnetized in the running direction of the magnetic head and the other value to the bit magnetized in the opposite direction, the bit number of the address information and the recorded magnetization direction can be A magnetic recording medium having the same number of bits, and the direction of magnetization based on the address information is a gray code between adjacent tracks. 【請求項２】 データを記録するトラックが同心円状又
は渦巻状に形成され、該トラックを特定するためのアド
レス情報が、着磁の有無として記録された磁気記録媒体
であって、 上記アドレス情報を構成するビットの一方の値を着磁有
りに、他方の値を着磁無しに対応させることにより、上
記アドレス情報のビット数と記録された着磁の有無の数
が等しいとともに、上記アドレス情報に基づいた着磁の
有無が、隣接するトラック間でグレイコードとなってい
ることを特徴とする磁気記録媒体。2. A magnetic recording medium in which a track for recording data is formed in a concentric circle shape or a spiral shape, and address information for specifying the track is recorded as the presence or absence of magnetization, and the address information is recorded. By associating one value of the constituent bits with magnetization and the other value without magnetization, the number of bits of the address information and the recorded presence / absence of magnetization are equal and A magnetic recording medium characterized by the presence or absence of magnetization based on a gray code between adjacent tracks. 【請求項３】 データを記録するトラックが同心円状又
は渦巻状に形成され、該トラックを特定するためのアド
レス情報が磁化の方向として記録された磁気記録媒体で
あって、上記アドレス情報を構成するビットの一方の値
を磁気ヘッドの走行方向に磁化されたビットに、他方の
値を反対方向に磁化されたビットに対応させることによ
り、上記アドレス情報のビット数と記録された磁化の方
向のビット数が等しいとともに、上記アドレス情報に基
づいた磁化の方向が隣接するトラック間でグレイコード
となっている磁気記録媒体から再生信号を検出する上記
磁気ヘッドと、 上記磁気ヘッドからの再生信号を最尤復号して、上記ア
ドレス情報を再生する最尤復号手段とを備えることを特
徴とするデータ再生装置。3. A magnetic recording medium in which a track for recording data is formed in a concentric circle shape or a spiral shape, and address information for specifying the track is recorded as a direction of magnetization, and the address information is constituted. By associating one value of the bits with a bit magnetized in the running direction of the magnetic head and the other value with a bit magnetized in the opposite direction, the number of bits of the address information and the bit of the recorded magnetization direction The magnetic head for detecting a reproduction signal from a magnetic recording medium having the same number and the direction of magnetization based on the address information is a gray code between adjacent tracks, and the reproduction signal from the magnetic head is the maximum likelihood. And a maximum likelihood decoding means for decoding and reproducing the address information. 【請求項４】 データを記録するトラックが同心円状又
は渦巻状に形成され、該トラックを特定するためのアド
レス情報が着磁の有無として記録された磁気記録媒体で
あって、上記アドレス情報を構成するビットの一方の値
を着磁有りに、他方の値を着磁無しに対応させることに
より、上記アドレス情報のビット数と記録された着磁の
有無の数が等しいとともに、上記アドレス情報に基づい
た着磁の有無が隣接するトラック間でグレイコードとな
っている磁気記録媒体から再生信号を検出する磁気ヘッ
ドと、 上記磁気ヘッドからの再生信号を最尤復号して、上記ア
ドレス情報を再生する最尤復号手段とを備えることを特
徴とするデータ再生装置。4. A magnetic recording medium in which a track for recording data is formed in a concentric circle shape or a spiral shape, and address information for specifying the track is recorded as presence / absence of magnetization, and the address information is configured. By setting one value of the bit to be magnetized and the other value to be not magnetized, the number of bits of the address information and the recorded number of magnetized states are equal, and based on the address information. A magnetic head that detects a reproduction signal from a magnetic recording medium in which the presence or absence of magnetization is a gray code between adjacent tracks, and maximum likelihood decoding of the reproduction signal from the magnetic head to reproduce the address information. A data reproducing device comprising a maximum likelihood decoding means. 【請求項５】 データを記録するトラックが同心円状又
は渦巻状に形成され、該トラックを特定するためのアド
レス情報が磁化の方向として記録された磁気記録媒体で
あって、上記アドレス情報を構成するビットの一方の値
を磁気ヘッドの走行方向に磁化されたビットに、他方の
値を反対方向に磁化されたビットに対応させることによ
り、上記アドレス情報のビット数と記録された磁化の方
向のビット数が等しいとともに、上記アドレス情報に基
づいた磁化の方向が隣接するトラック間でグレイコード
となっており、上記アドレス情報に引き続いて、記録時
又は再生時における基準クロックを得るためのクロック
マーク情報が記録された磁気記録媒体から再生信号を検
出する上記磁気ヘッドと、 上記磁気ヘッドからの再生信号を最尤復号して、上記ア
ドレス情報を再生する最尤復号手段であって、上記アド
レス情報を復号する際に上記クロックマーク情報を用い
て復号状態を確定させる最尤復号手段とを備えることを
特徴とするデータ再生装置。5. A magnetic recording medium in which a track for recording data is formed in a concentric circle shape or a spiral shape, and address information for specifying the track is recorded as a direction of magnetization, which constitutes the address information. By associating one value of the bits with a bit magnetized in the running direction of the magnetic head and the other value with a bit magnetized in the opposite direction, the number of bits of the address information and the bit of the recorded magnetization direction The numbers are equal and the direction of magnetization based on the address information is a gray code between adjacent tracks, and subsequently to the address information, clock mark information for obtaining a reference clock at the time of recording or reproduction is provided. The magnetic head for detecting a reproduction signal from the recorded magnetic recording medium and the maximum likelihood decoding of the reproduction signal from the magnetic head are performed. A maximum likelihood decoding means for reproducing the address information, the data reproducing apparatus, characterized in that it comprises a maximum likelihood decoding means for determining the decoded state by using the clock mark information when decoding the address information. 【請求項６】 データを記録するトラックが同心円状又
は渦巻状に形成され、該トラックを特定するためのアド
レス情報が着磁の有無として記録された磁気記録媒体で
あって、上記アドレス情報を構成するビットの一方の値
を着磁有りに、他方の値を着磁無しに対応させることに
より、上記アドレス情報のビット数と記録された着磁の
有無の数が等しいとともに、上記アドレス情報に基づい
た着磁の有無が隣接するトラック間でグレイコードとな
っており、上記アドレス情報に引き続いて、記録時又は
再生時における基準クロックを得るためのクロックマー
ク情報が記録された磁気記録媒体から再生信号を検出す
る磁気ヘッドと、 上記磁気ヘッドからの再生信号を最尤復号して、上記ア
ドレス情報を再生する最尤復号手段であって、上記アド
レス情報を復号する際に上記クロックマーク情報を用い
て復号状態を確定させる最尤復号手段とを備えることを
特徴とするデータ再生装置。6. A magnetic recording medium in which a track for recording data is formed in a concentric circle shape or a spiral shape, and address information for specifying the track is recorded as the presence or absence of magnetization, and the address information is configured. By setting one value of the bit to be magnetized and the other value to be not magnetized, the number of bits of the address information and the recorded number of magnetized states are equal, and based on the address information. The presence or absence of magnetization is a gray code between adjacent tracks, and a reproduction signal from a magnetic recording medium on which clock mark information for obtaining a reference clock at the time of recording or reproduction is recorded following the above address information. And a maximum likelihood decoding means for maximum likelihood decoding a reproduction signal from the magnetic head to reproduce the address information, Data reproducing apparatus, characterized in that it comprises a maximum likelihood decoding means for determining the decoded state by using the clock mark information when decoding the scan data.