JPH08185818A - Electron source, image forming device using this electron source, manufacture of this electron source and manufacture of this image forming device - Google Patents

Electron source, image forming device using this electron source, manufacture of this electron source and manufacture of this image forming device

Info

Publication number
JPH08185818A
JPH08185818A JP32433894A JP32433894A JPH08185818A JP H08185818 A JPH08185818 A JP H08185818A JP 32433894 A JP32433894 A JP 32433894A JP 32433894 A JP32433894 A JP 32433894A JP H08185818 A JPH08185818 A JP H08185818A
Authority
JP
Japan
Prior art keywords
electron
row
wirings
wiring
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32433894A
Other languages
Japanese (ja)
Other versions
JP3217629B2 (en
Inventor
Nobuaki Oguri
宣明 大栗
Toru Sugano
徹 菅野
Osamu Takamatsu
修 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32433894A priority Critical patent/JP3217629B2/en
Priority to US08/578,959 priority patent/US5831387A/en
Publication of JPH08185818A publication Critical patent/JPH08185818A/en
Priority to US09/174,003 priority patent/US6137218A/en
Priority to US09/573,553 priority patent/US6283813B1/en
Application granted granted Critical
Publication of JP3217629B2 publication Critical patent/JP3217629B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

PURPOSE: To enable high density wiring by simplifying wiring constitution, and also improve reliability in electric connection of electron emitting elements. CONSTITUTION: Plural electron emitting elements 9 composed of element electrodes 2 and 3 opposed to each other in the X direction and a conductive thin film 4 which connects the element electrodes 2 and 3 to each other and has an electrin emitting part to emit an electron, are arranged in a line and row shape on a board 1. As wiring to connect the respective electron emitting elements 9 to each other, plural first wiring layers 6 extending in the Y direction and plural second wiring layers 8 extending in the X direction are formed on the board l by crossing each other by being mutually insulated by an inter layer insulating layer 7. The first wiring layers 6 are contacted with and electrically connected to one element electrode 3 of the electron emitting elements 9. The second wiring layers 8 have a pattern projecting in a comb shape corresponding to a position of the other element electrode 2 of the electron emitting elements 9, and this part is brought into contact with and electrically connected to the other element electrode 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、多数個の電子放出素子
を備える電子源およびその応用である画像形成装置、ま
た、それらの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a large number of electron-emitting devices, an image forming apparatus which is an application of the electron source, and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源に
は、電界放出型（以下、「ＦＥ型」と略す）、金属／絶
縁層／金属型（以下、「ＭＩＭ型」と略す）や表面伝導
型電子放出素子等がある。2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as “FE type”), a metal / insulating layer / metal type (hereinafter abbreviated as “MIM type”), a surface conduction type electron emitting device, and the like.

【０００３】ＦＥ型の例としては、W.P.Dyke & W.W.Dol
an, "Field emission", Advance inElectron Physics,
8, 89(1956)あるいはC.A.Spindt, "Physical Propertie
s of thin-film field emission cathodes with molbde
ninmcones", J.Appl.phys.,47, 5248(1976) 等が知られ
ている。ＭＩＭ型の例としては、C.A.Mead, "The tunne
l-emission amplifier, J.Appl.Phys., 32, 646(1961)
等が知られている。表面伝導型電子放出素子の例として
は、M.I.Elinson, Radio Eng. Electron Phys., 10, (1
965)等がある。As an example of the FE type, WPDyke & WWDol
an, "Field emission", Advance in Electron Physics,
8, 89 (1956) or CASpindt, "Physical Propertie
s of thin-film field emission cathodes with molbde
ninmcones ", J.Appl.phys., 47, 5248 (1976), etc. As an example of the MIM type, CAMead," The tunne
l-emission amplifier, J.Appl.Phys., 32, 646 (1961)
Etc. are known. Examples of surface conduction electron-emitting devices include MIElinson, Radio Eng. Electron Phys., 10, (1
965) etc.

【０００４】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ2 薄膜を用いたもの、Ａｕ薄膜によるもの
［G.Dittmer: "Thin Solid Films", 9, 317(1972) ］、
Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの［M.Hartwell and
C.G.Fonstad: "IEEETrans. ED Conf.", 519(1975)
］、カーボン薄膜によるもの［荒木久 他：真空、第
２６巻、第１号、２２頁（１９８３）］等が報告されて
いる。The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film of a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using a SnO 2 thin film by the above-mentioned Erinson, one using an Au thin film [G. Dittmer: "Thin Solid Films", 9, 317 (1972)],
In 2 O 3 / SnO 2 thin film [M. Hartwell and
CGFonstad: "IEEETrans. ED Conf.", 519 (1975)
], A carbon thin film [Hiraki Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.

【０００５】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のＭ．ハートウェルの素子構成
を図２５に示す。同図において１００１は基板である。
１００４は導電性薄膜で、両端部が素子電極１００２、
１００３となるＨ型状のパターンにスパッタで形成され
た金属酸化物薄膜等からなり、後述の通電フォーミング
と呼ばれる通電処理により電子放出部１００５が形成さ
れる。なお、図中の素子電極１００２、１００３の間隔
Ｌ１は０．５〜１ｍｍ、幅Ｗは０．１ｍｍで設定されて
いる。As a typical element structure of these surface conduction electron-emitting devices, the above-mentioned M. The Hartwell device structure is shown in FIG. In the figure, 1001 is a substrate.
1004 is a conductive thin film, and both ends of the device electrode 1002,
An electron emitting portion 1005 is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern to be 1003, and an energization process called energization forming described later. The interval L1 between the device electrodes 1002 and 1003 in the figure is set to 0.5 to 1 mm, and the width W is set to 0.1 mm.

【０００６】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜１００４を予
め通電フォーミングと呼ばれる通電処理によって電子放
出部１００５を形成するのが一般的であった。すなわ
ち、通電フォーミングとは前記導電性薄膜１００４の両
端に直流電圧あるいは非常にゆっくりとした昇電圧、例
えば１Ｖ／分程度を印加通電し、導電性薄膜１００４を
局所的に破壊、変形もしくは変質させ、電気的に高抵抗
な状態にした電子放出部１００５を形成することであ
る。なお、電子放出部１００５は導電性薄膜１００４の
一部に亀裂が発生しその亀裂付近から電子放出が行われ
る。前記通電フォーミング処理をした表面伝導型電子放
出素子は、上述した導電性薄膜１００４に電圧を印加
し、素子に電流を流すことにより、電子放出部１００５
より電子を放出させるものである。Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion 1005 has been generally formed by conducting a current-carrying process called current-flow forming on the conductive thin film 1004 before the electron emission. That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about 1 V / min is applied to both ends of the electroconductive thin film 1004 to energize, and the electroconductive thin film 1004 is locally destroyed, deformed or altered, That is, the electron emitting portion 1005 is formed in an electrically high resistance state. In the electron emitting portion 1005, a crack is generated in a part of the conductive thin film 1004, and electrons are emitted from the vicinity of the crack. In the surface conduction electron-emitting device that has been subjected to the energization forming process, a voltage is applied to the above-mentioned conductive thin film 1004, and a current is passed through the device, so that the electron-emitting portion 1005.
More electrons are emitted.

【０００７】さらに、通常は通電フォーミング工程の終
了後に、活性化と呼ばれる工程が導入される。この目的
は、通電フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加させることである。Furthermore, a process called activation is usually introduced after the energization forming process is completed. The purpose is to increase the amount of electron emission by continuously applying a constant voltage to the surface conduction electron-emitting device whose resistance has been increased by the energization forming for a predetermined time.

【０００８】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数素子を配列形成できる利点がある。そこで、この特徴
を生かせるよういろいろな応用が研究されている。例え
ば、電荷ビーム源や表示装置等が挙げられる。多数の表
面伝導型電子放出素子を配列形成した例としては、はし
ご型配置と呼ぶ、並列に表面伝導型電子放出素子を配列
し、個々の素子の両端を配線（共通配線とも呼ぶ）で、
それぞれ結線した行を多数行配列した電子源が挙げられ
る（例えば、特開昭６４−３１３３２号公報、特開平１
−２８３７４９号公報、特開平１−２５７５５２号公報
等）。また、特に表示装置等の画像形成装置において
は、近年、液晶を用いた平板型表示装置が、ＣＲＴに替
わって普及してきたが、自発光型でないためバックライ
トを持たなければならない等の問題点があり、自発光型
の表示装置の開発が望まれてきた。自発光型表示装置と
しては、表面伝導型電子放出素子を多数配置した電子源
と電子源より放出された電子によって、可視光を発光さ
せる蛍光体とを組み合せた表示装置である画像形成装置
が挙げられる（例えば、米国特許第５０６６８８３号明
細書）。The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because it has a simple structure and is easy to manufacture. Therefore, various applications are being studied to make full use of this feature. Examples include charge beam sources and display devices. As an example in which a large number of surface-conduction type electron-emitting devices are formed in an array, this is called a ladder arrangement, surface-conduction type electron-emitting devices are arranged in parallel, and both ends of each device are wired (also called common wiring).
An electron source in which a large number of connected lines are arranged (see, for example, JP-A-64-31332 and JP-A-1).
-283749, JP-A-1-257552, etc.). In addition, in image forming apparatuses such as display devices, in particular, flat panel display devices using liquid crystal have become widespread in place of CRTs in recent years, but they are not self-luminous and therefore have to have a backlight. Therefore, development of a self-luminous display device has been desired. Examples of the self-luminous display device include an image forming device that is a display device that combines an electron source in which a large number of surface conduction electron-emitting devices are arranged and a phosphor that emits visible light by electrons emitted from the electron source. (Eg, US Pat. No. 5,066,883).

【０００９】[0009]

【発明が解決しようとする課題】上述したように、多数
の電子放出素子を配置した電子源は、大面積の画像表示
装置等への応用が期待されている。しかし、画像の高解
像度化が進む状況においては、電子放出素子の高密度配
置が要求される。そのためには、各電子放出素子を駆動
するために各電子放出素子に接続される配線も高密度に
配線しなければならず、それに伴い、各電子放出素子と
配線との接続の信頼性についても、より一層向上させる
必要があった。As described above, the electron source in which a large number of electron-emitting devices are arranged is expected to be applied to a large-area image display device or the like. However, in a situation where the resolution of an image is increasing, a high density arrangement of electron-emitting devices is required. For that purpose, the wiring connected to each electron-emitting device must also be densely wired in order to drive each electron-emitting device, and accordingly, the reliability of the connection between each electron-emitting device and the wiring must also be improved. , It was necessary to further improve.

【００１０】そこで本発明は、配線の構成の簡略化を図
ることにより高密度配線を可能とし、併せて、電子放出
素子の電気的接続の信頼性も向上する電子源、およびそ
の応用である画像形成装置、さらには、それらの製造方
法を提供することを目的とする。Therefore, the present invention is an electron source that enables high-density wiring by simplifying the wiring structure and, at the same time, improves the reliability of the electrical connection of the electron-emitting device, and an image of the electron source. An object of the present invention is to provide a forming apparatus and a manufacturing method thereof.

【００１１】[0011]

【課題を解決するための手段】上記目的を達成するため
本発明の電子源は、 電子放出部の両端に対向する一対
の素子電極を有し前記素子電極間に駆動電圧を印加する
ことにより前記電子放出部より電子を放出する電子放出
素子が、基板上に行列状に復数個配置された電子源にお
いて、前記基板に、前記素子電極間に駆動電圧を印加す
るための配線として、前記素子電極の対向方向に垂直な
複数の行方向配線と、前記素子電極の対向方向に平行な
複数の列方向配線とが、互いに絶縁層を介して交差して
形成され、前記各行方向配線は、行方向に並んだ前記電
子放出素子の素子電極のうち一方の素子電極に接触する
位置に配置され、前記各列方向配線は、列方向に並んだ
前記電子放出素子の素子電極のうち他方の素子電極にそ
れぞれ電気的に接続するための、櫛状に突出したパター
ンを有することを特徴とする。In order to achieve the above object, an electron source of the present invention has a pair of device electrodes facing each other at both ends of an electron emitting portion, and a drive voltage is applied between the device electrodes. In an electron source in which a plurality of electron-emitting devices that emit electrons from an electron-emitting portion are arranged in a matrix on a substrate, the device is used as wiring for applying a driving voltage between the device electrodes on the substrate. A plurality of row-direction wirings perpendicular to the facing direction of the electrodes and a plurality of column-direction wirings parallel to the facing direction of the element electrodes are formed so as to intersect each other with an insulating layer interposed therebetween, and each of the row-direction wirings is a row. One of the device electrodes of the electron-emitting devices arranged in the direction is arranged at a position in contact with one device electrode, and each of the column-direction wirings is the other device electrode of the device electrodes of the electron-emitting devices arranged in the column direction. Electrically connected to each It is characterized by having a comb-shaped protruding pattern.

【００１２】この場合、前記各行方向配線および各列方
向配線が、厚膜印刷法により形成されるものであっても
よい。In this case, each row-direction wiring and each column-direction wiring may be formed by a thick film printing method.

【００１３】また、前記各列方向配線の各櫛状に突出し
たパターンは、前記他方の素子電極に接触するものと
し、さらに、前記各行方向配線および各列方向配線のう
ち、少なくとも前記電子放出素子の正極となる素子電極
に接触する配線が、前記電子放出素子の素子電極の端部
で接触しているものであってもよい。Further, each comb-shaped projecting pattern of each column-direction wiring is in contact with the other device electrode, and further, at least the electron-emitting device among each row-direction wiring and each column-direction wiring. The wiring contacting the element electrode serving as the positive electrode may contact at the end of the element electrode of the electron-emitting device.

【００１４】一方、前記基板には、前記各行方向配線お
よび各列方向配線とともに、前記各電子放出素子の他方
の素子電極に接触する部分配線が形成され、前記各列方
向配線の各櫛状に突出したパターンは、それぞれ前記各
部分配線に接触するものとし、さらに、前記各部分配線
は厚膜印刷法により形成され、前記各部分配線および前
記各行方向配線のうち、少なくとも前記電子放出素子の
正極となる素子電極に接触する配線が、前記電子放出素
子の素子電極の端部で接触しているものであってもよ
い。On the other hand, on the substrate, partial wirings that come into contact with the other element electrodes of the electron-emitting devices are formed together with the row-directional wirings and the column-directional wirings, and each of the column-directional wirings has a comb shape. The projected pattern is to be in contact with each of the partial wirings, and each of the partial wirings is formed by a thick film printing method. At least one of the partial wirings and the row-direction wirings has a positive electrode of the electron-emitting device. The wiring contacting the device electrode to be the contact may be in contact at the end of the device electrode of the electron-emitting device.

【００１５】また本発明の電子源は、電子放出部の両端
に対向する一対の素子電極を有し前記素子電極間に駆動
電圧を印加することにより前記電子放出部より電子を放
出する電子放出素子が、基板上に行列状に復数個配置さ
れた電子源において、前記基板に、前記素子電極間に駆
動電圧を印加するための配線として、前記素子電極の対
向方向と垂直な方向に対向配置された複数の第１の行方
向配線および複数の第２の行方向配線が、それぞれ前記
電子放出素子を間において前記電子放出素子の行ごとに
形成され、前記各第１の行方向配線は、前記第２の行方
向配線との間に位置する各電子放出素子の一方の素子電
極にそれぞれ接触する、櫛状に突出したパターンを有
し、前記各第２の行方向配線は、前記第１の行方向配線
との間に位置する各電子放出素子の他方の素子電極にそ
れぞれ接触する、櫛状に突出したパターンを有すること
を特徴とするものであってもよい。Further, the electron source of the present invention has a pair of device electrodes facing each other at both ends of the electron emitting part, and emits electrons from the electron emitting part by applying a driving voltage between the device electrodes. A plurality of electron sources arranged in a matrix on the substrate, the wirings for applying a driving voltage between the device electrodes are arranged on the substrate so as to face each other in a direction perpendicular to the facing direction of the device electrodes. A plurality of first row-direction wirings and a plurality of second row-direction wirings are formed for each row of the electron-emitting devices with the electron-emitting devices interposed therebetween, and each of the first row-direction wirings is Each of the second row-direction wirings has a pattern protruding in a comb shape that is in contact with one device electrode of each electron-emitting device located between the second row-direction wirings and the first row-direction wirings. Each located between the row-wise wiring Respectively contacting the other device electrode of the child-emitting device may be characterized in that it has a pattern which projects in a comb shape.

【００１６】この場合には、前記各第１の行方向配線お
よび各第２の行方向配線が厚膜印刷法により形成される
ものであったり、さらに、前記各第１の行方向配線およ
び各第２の行方向配線のうち、少なくとも前記電子放出
素子の正極となる素子電極に接触する配線が、前記電子
放出素子の素子電極の端部で接触しているものであって
もよい。In this case, each of the first row-direction wirings and each of the second row-direction wirings may be formed by a thick film printing method, and further, each of the first row-direction wirings and each of the first row-direction wirings may be formed. Of the second row-direction wirings, at least the wiring that contacts the positive electrode of the electron-emitting device may be in contact with the end of the device electrode of the electron-emitting device.

【００１７】そして、上記各電子源の発明において、前
記電子放出素子は、対向する対の素子電極と、前記対の
素子電極間をつなぎ一部が電気的に高抵抗な状態となっ
た導電性薄膜とで構成される、表面伝導型の電子放出素
子であるものであってもよい。In the invention of each electron source described above, the electron-emitting device is a conductive device in which a pair of device electrodes facing each other are connected to each other and a part of the device electrodes is electrically high resistance. It may be a surface conduction electron-emitting device composed of a thin film.

【００１８】本発明の画像形成装置は、上記本発明のい
ずれか１つの電子源を備えた画像形成装置であって、前
記電子源の電子放出素子から放出された電子が衝突する
ことにより画像が形成される画像形成部材が支持枠を介
して前記電子源に対向配置され、前記電子源と前記支持
枠と前記画像形成部材とを含む外囲器の内部が真空雰囲
気とされていることを特徴とする。An image forming apparatus according to the present invention is an image forming apparatus provided with any one of the electron sources according to the present invention, and an image is formed by collision of electrons emitted from an electron emitting element of the electron source. An image forming member to be formed is arranged to face the electron source via a support frame, and an inside of an envelope including the electron source, the support frame, and the image forming member has a vacuum atmosphere. And

【００１９】また、前記画像形成部材は、前記電子放出
素子から放出された電子が衝突することにより発光する
蛍光体を含む蛍光膜であってもよい。Further, the image forming member may be a fluorescent film containing a fluorescent substance that emits light when electrons emitted from the electron-emitting device collide with each other.

【００２０】本発明の電子源の製造方法は、 基板上
に、電子放出素子を構成し電子放出部の両端に対向する
対の素子電極を行列状に複数対配置し、前記素子電極間
に電圧を印加して前記電子放出部より電子を放出させる
ための配線を形成する電子源の製造方法において、前記
素子電極の対向方向に垂直な方向を行方向とし、平行な
方向を列方向としたとき、前記配線を形成する工程が、
前記電子放出素子の列ごとに配置されて前記行方向に延
び、前記行方向に並ぶ素子電極のうち一方の素子電極に
接触する複数の行方向配線を形成する工程と、前記各行
方向配線を形成した後、前記電子放出素子の行ごとに配
置されて前記列方向に延びる複数の絶縁層を前記行方向
配線に交差して形成する工程と、前記各絶縁層上に、前
記列方向に並ぶ素子電極のうち他方の素子電極にそれぞ
れ電気的に接続するための櫛状に突出したパターンを有
する複数の列方向配線を形成する工程とを含むことを特
徴とする。According to the method of manufacturing an electron source of the present invention, a plurality of pairs of device electrodes that constitute an electron-emitting device and are opposed to both ends of an electron-emitting portion are arranged in a matrix on a substrate, and a voltage is applied between the device electrodes. In a method of manufacturing an electron source for forming a wiring for applying electrons to cause electrons to be emitted from the electron emitting portion, when a direction perpendicular to a facing direction of the device electrodes is a row direction and a parallel direction is a column direction. , The step of forming the wiring,
Forming a plurality of row-direction wirings arranged in columns of the electron-emitting devices, extending in the row direction, and contacting one of the device electrodes arranged in the row direction, and forming the row-direction wirings. After that, a step of forming a plurality of insulating layers arranged in each row of the electron-emitting devices and extending in the column direction so as to intersect the row-direction wiring, and elements arranged in the column direction on each of the insulating layers. Forming a plurality of column-direction wirings having a pattern protruding in a comb shape for electrically connecting to the other element electrode of the electrodes.

【００２１】この場合、前記各行方向配線および各列方
向配線を、厚膜印刷法により形成するものであってもよ
い。In this case, the row-direction wirings and the column-direction wirings may be formed by a thick film printing method.

【００２２】また、前記各列方向配線の各櫛状に突出し
たパターンを、前記他方の素子電極に接触する位置に形
成するものであってもよく、さらに、前記各行方向配線
および各列方向配線のうち、少なくとも前記電子放出素
子の正極となる素子電極に接触する配線を、前記電子放
出素子の素子電極の端部で接触する位置に形成するもの
であってもよい。Further, the pattern protruding in a comb shape of each of the column-direction wirings may be formed at a position in contact with the other element electrode, and further, each of the row-direction wirings and each of the column-direction wirings may be formed. Among them, at least the wiring that contacts the device electrode that becomes the positive electrode of the electron-emitting device may be formed at a position that contacts the end of the device electrode of the electron-emitting device.

【００２３】一方、前記各列方向配線を形成する前に、
前記各素子電極の他方の素子電極に接触する部分配線を
形成し、前記各列方向配線の各櫛状に突出したパターン
を、それぞれ前記各部分配線に接触する位置に形成する
ものであってもよく、さらに、前記各部分配線を厚膜印
刷法により形成し、前記各部分配線および前記各行方向
配線のうち、少なくとも前記電子放出素子の正極となる
素子電極に接触する配線を、前記電子放出素子の素子電
極の端部で接触する位置に形成するものであってもよ
い。On the other hand, before forming the column-direction wirings,
Partial wirings that contact the other element electrodes of the respective element electrodes may be formed, and the comb-like protruding patterns of the column-direction wirings may be formed at positions that contact the respective partial wirings. Well, further, each of the partial wirings is formed by a thick film printing method, and at least one of the partial wirings and each of the row-direction wirings, which is in contact with an element electrode serving as a positive electrode of the electron-emitting element, is connected to the electron-emitting element. It may be formed at a position in contact with the end of the device electrode.

【００２４】また本発明の電子源の製造方法は、基板上
に、電子放出素子を構成し電子放出部の両端に対向する
対の素子電極を行列状に複数対配置し、前記素子電極間
に電圧を印加して前記電子放出部より電子を放出させる
ための配線を形成する電子源の製造方法において、前記
素子電極の対向方向に垂直な方向を行方向とし、平行な
方向を列方向としたとき、前記配線を形成する工程が、
前記電子放出素子の行ごとに配置されて前記列方向に延
び、前記列方向に並ぶ素子電極のうち一方の素子電極に
それぞれ接触する櫛状に突出したパターンを有する複数
の第１の行方向配線を形成する工程と、前記電子放出素
子を間において前記各第１の行方向配線に対向配置され
て前記列方向に延び、前記列方向に並ぶ素子電極のうち
他方の素子電極にそれぞれ接触する櫛状に突出したパタ
ーンを有する複数の第２の行方向配線を形成する工程と
を含むことを特徴とするものもでもある。Further, in the method for manufacturing an electron source of the present invention, a plurality of pairs of device electrodes that constitute an electron-emitting device and are opposed to both ends of the electron-emitting portion are arranged in a matrix on the substrate, and the device electrodes are arranged between the device electrodes. In a method of manufacturing an electron source for forming a wiring for applying a voltage to emit electrons from the electron emitting portion, a direction perpendicular to a facing direction of the device electrodes is a row direction, and a parallel direction is a column direction. When the step of forming the wiring,
A plurality of first row-direction wirings arranged in rows of the electron-emitting devices, extending in the column direction, and having comb-shaped protruding patterns that respectively contact one of the device electrodes arranged in the column direction. And a comb which is arranged to face each of the first row-direction wirings between the electron-emitting devices and extends in the column direction, and which comes into contact with the other device electrode among the device electrodes arranged in the column direction. And a step of forming a plurality of second row-direction wirings each having a protruding pattern.

【００２５】この場合には、前記各第１の行方向配線お
よび各第２の行方向配線を同時に形成するものや、前記
各第１の行方向配線および各第２の行方向配線を厚膜印
刷法により形成するものであってもよく、さらに、前記
各第１の行方向配線および各第２の行方向配線のうち、
少なくとも前記電子放出素子の正極となる素子電極に接
触する配線を、前記電子放出素子の素子電極の端部で接
触する位置に形成するものであってもよい。In this case, the first row wirings and the second row wirings are simultaneously formed, and the first row wirings and the second row wirings are thick films. It may be formed by a printing method, and further, among the first row-direction wirings and the second row-direction wirings,
At least a wiring that contacts the device electrode that becomes the positive electrode of the electron-emitting device may be formed at a position that contacts the end of the device electrode of the electron-emitting device.

【００２６】本発明の画像形成装置の製造方法は、上記
本発明のいずれか１つの電子源の製造方法により電子源
を製造し、前記電子源に支持枠を介して、前記電子源の
電子放出素子から放出された電子が衝突することにより
画像が形成される画像形成部材を対向配置して外囲器を
構成した後、前記外囲器の内部を排気することを特徴と
する。According to the method of manufacturing an image forming apparatus of the present invention, an electron source is manufactured by the method of manufacturing an electron source according to any one of the above-mentioned embodiments of the present invention, and the electron emission of the electron source is performed through the support frame on the electron source. It is characterized in that after the image forming members, on which an image is formed by collision of electrons emitted from the device, are arranged to face each other to form an envelope, the inside of the envelope is exhausted.

【００２７】また、前記画像形成部材を、前記電子放出
素子から放出された電子が衝突することにより発光する
蛍光体を含む蛍光膜で構成するものであってもよい。The image forming member may be composed of a fluorescent film containing a fluorescent substance which emits light when electrons emitted from the electron-emitting device collide with each other.

【００２８】[0028]

【作用】上記のとおり構成された本発明の電子源のう
ち、行列状に配置された電子放出素子の素子電極間に駆
動電圧を印加するための配線として、複数の行方向配線
および複数の列方向配線が互いに絶縁層を介して交差し
て形成されたものでは、各行方向配線は、行方向に並ん
だ電子放出素子の素子電極のうち一方の素子電極に接触
する位置に配置され、これら一方の素子電極と電気的に
接続される。また、各列方向配線は、列方向に並んだ電
子放出素子の素子電極のうち他方の素子電極の位置に対
応して櫛状に突出したパターンを有し、このパターンが
これら他方の素子電極と電気的に接続される。各列方向
配線の櫛状に突出したパターンの、他方の素子電極との
電気的接続は、直接、または他方の素子電極に接触する
部分配線を介してなされる。このように複数の行方向配
線および複数の列方向配線を設けることで、各行方向配
線および各列方向配線を形成するだけで電子放出素子の
素子電極に駆動電圧を印加するための配線がなされ、素
子電極を各配線に接続するための特別な構造や工程を必
要としなくなる。その結果、電子源の製造工程の簡略
化、および素子電極の配線構造の簡略化が達成される。
また、配線構造の簡略化により、素子電極と各配線との
接続部分の信頼性が向上するとともに、配線に支配され
る部分の面積が低減されるので高密度配線が可能とな
り、素子電極ひいては電子放出素子をより高密度に配置
することができるようになる。Among the electron sources of the present invention configured as described above, a plurality of row-direction wirings and a plurality of columns are used as wirings for applying a driving voltage between the device electrodes of the electron-emitting devices arranged in a matrix. In the case where the directional wirings are formed so as to intersect with each other with the insulating layer interposed therebetween, each row-directional wiring is arranged at a position in contact with one of the device electrodes of the electron-emitting devices arranged in the row direction. Is electrically connected to the device electrode. Further, each column-direction wiring has a pattern protruding in a comb shape corresponding to the position of the other device electrode of the device electrodes of the electron-emitting devices arranged in the column direction. It is electrically connected. The electrical connection of the pattern protruding in a comb shape of each column-direction wiring to the other element electrode is made directly or via a partial wiring in contact with the other element electrode. By providing a plurality of row-direction wirings and a plurality of column-direction wirings in this manner, a wiring for applying a drive voltage to the device electrode of the electron-emitting device is formed only by forming each row-direction wiring and each column-direction wiring, There is no need for a special structure or process for connecting the device electrode to each wiring. As a result, the manufacturing process of the electron source and the wiring structure of the device electrode can be simplified.
In addition, the simplification of the wiring structure improves the reliability of the connection portion between the element electrode and each wiring, and reduces the area of the portion dominated by the wiring, which enables high-density wiring, and thus the element electrode It becomes possible to arrange the emitting elements in higher density.

【００２９】一方、行列状に配置された電子放出素子の
素子電極間に駆動電圧を印加するための配線として、電
子放出素子の行ごとに、電子放出素子を間において素子
電極の対向方向と垂直な方向に、複数の第１の行方向配
線および第２の行方向配線を形成したものでは、各行方
向配線は、それぞれ櫛状に突出するパターンにおいて素
子電極に接触し、電気的に接続される。その結果、第１
の行方向配線および第２の行方向配線だけで、電子放出
素子の素子電極との配線がなされ、電子源の製造工程の
簡略化、および素子電極の配線構造の簡略化が達成され
る。しかも、各行方向配線は、互いに重なり合わず同時
に形成することができるので、配線工程および配線構造
がより簡略化したものとなる。On the other hand, as a wiring for applying a driving voltage between the device electrodes of the electron-emitting devices arranged in a matrix, the electron-emitting devices are arranged in each row of the electron-emitting devices and are perpendicular to the facing direction of the device electrodes. In the case where a plurality of first row-direction wirings and second row-direction wirings are formed in different directions, each row-direction wiring contacts the element electrode in a pattern protruding in a comb shape and is electrically connected. . As a result, the first
The wiring with the device electrode of the electron-emitting device is performed only by the row-direction wiring and the second row-direction wiring, and the manufacturing process of the electron source and the wiring structure of the device electrode are simplified. Moreover, since the row-direction wirings can be formed at the same time without overlapping each other, the wiring process and the wiring structure are further simplified.

【００３０】さらに、上記本発明の電子源において、各
配線を厚膜印刷法により形成することで、フォトリソグ
ラフィ工程を必要とせずに各配線の形成を行え、各配線
の形成工程の短縮化が図られる。Further, in the electron source of the present invention, each wiring is formed by the thick film printing method, so that each wiring can be formed without requiring a photolithography step, and the step of forming each wiring can be shortened. Planned.

【００３１】また、各配線のうち、少なくとも電子放出
素子の正極となる素子電極に接触する配線を、素子電極
の端部で接触させることで、電子放出素子の電子放出部
と配線との距離が遠くなるので、電子放出素子から放出
された電子が配線に吸い込まれる現象が抑えられる。Further, among the respective wirings, at least the wiring that comes into contact with the positive electrode of the electron-emitting device is brought into contact with the end of the device electrode, so that the distance between the electron-emitting portion of the electron-emitting device and the wiring is increased. Since the distance increases, it is possible to suppress the phenomenon in which the electrons emitted from the electron-emitting device are sucked into the wiring.

【００３２】そして、本発明の電子源に用いられる電子
放出素子の中でとりわけ好ましいのは、表面伝導型の電
子放出素子である。表面伝導型の電子放出素子は、構造
が簡単で製造が単純であり、大面積のものも容易に作製
できる。近年、特に大画面で安価な画像形成装置が求め
られる状況においては、とりわけ好適な電子放出素子で
ある。Among the electron-emitting devices used in the electron source of the present invention, the surface conduction electron-emitting device is particularly preferable. The surface conduction electron-emitting device has a simple structure and is simple to manufacture, and a large-area one can be easily manufactured. In recent years, particularly in a situation where an inexpensive image forming apparatus having a large screen is required, the electron emitting element is particularly suitable.

【００３３】本発明の画像形成装置は、上述した配線構
造を有する本発明の電子源を用いているので、配線およ
び電子放出素子の密度を高密度化でき、単位面積あたり
の画素数を増やし、高解像度を有する画像形成装置が達
成される。特に、画像形成部材として、電子放出素子か
ら放出される電子が衝突することにより発光する蛍光体
を含む蛍光膜を用いることで、高解像度でしかも大画面
の画像表示装置が容易に得られる。Since the image forming apparatus of the present invention uses the electron source of the present invention having the above-mentioned wiring structure, the density of the wiring and the electron-emitting devices can be increased and the number of pixels per unit area can be increased. An image forming apparatus having high resolution is achieved. In particular, by using as the image forming member a fluorescent film containing a fluorescent substance that emits light when electrons emitted from the electron-emitting device collide with each other, a high-resolution and large-screen image display device can be easily obtained.

【００３４】[0034]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.

【００３５】（第１実施例）図１は、本発明の電子源の
第１実施例の要部平面図であり、基板１上に多数個の表
面伝導型の電子放出素子９をマトリックス状に配置した
例を示している。各電子放出素子９は、それぞれ対向す
る一対の素子電極２、３と、これら対の素子電極２、３
をつなぐ、電子放出部形成用の導電性薄膜４とで構成さ
れる。(First Embodiment) FIG. 1 is a plan view of an essential part of a first embodiment of an electron source of the present invention, in which a large number of surface conduction electron-emitting devices 9 are arranged in a matrix on a substrate 1. An example of arrangement is shown. Each electron-emitting device 9 includes a pair of device electrodes 2 and 3 facing each other and the device electrodes 2 and 3 of the pair.
And a conductive thin film 4 for forming an electron emitting portion.

【００３６】また、基板１上には、素子電極２、３の対
向方向と垂直な方向であるＹ方向（行方向）に延びる、
行方向配線としての複数本の第１の配線層６、および素
子電極２、３の対向方向と平行な方向であるＸ方向（列
方向）に延びる、列方向配線としての複数本の第２の配
線層８が、層間絶縁層７で電気的に分離されてマトリッ
クス状に設けられている。第１の配線層６は、Ｙ方向に
配列される電子放出素子９の一方の素子電極３と接触し
ている。第２の配線層８は、Ｘ方向に配列される電子放
出素子９に対応する位置に、第１の配線層６と平行に突
出するパターンを有し、この部分が、電子放出素子９の
他方の素子電極２に接触している。これによって、電子
放出素子９は、第１の配線層６と第２の配線層８との間
に電気的に接続されている。Further, on the substrate 1, it extends in the Y direction (row direction) which is a direction perpendicular to the opposing direction of the device electrodes 2 and 3.
A plurality of first wiring layers 6 as row-direction wirings and a plurality of second wiring layers as column-direction wirings extending in the X direction (column direction) parallel to the facing direction of the device electrodes 2 and 3 The wiring layers 8 are electrically separated by the interlayer insulating layer 7 and are provided in a matrix. The first wiring layer 6 is in contact with one of the device electrodes 3 of the electron-emitting devices 9 arranged in the Y direction. The second wiring layer 8 has a pattern protruding in parallel with the first wiring layer 6 at a position corresponding to the electron-emitting devices 9 arranged in the X direction, and this portion is the other side of the electron-emitting devices 9. Is in contact with the element electrode 2. Thereby, the electron-emitting device 9 is electrically connected between the first wiring layer 6 and the second wiring layer 8.

【００３７】また、詳しくは後述するが、第２の配線層
８には、Ｘ方向に配列される電子放出素子９の行を、入
力信号に応じて走査するための走査信号を印加する不図
示の走査信号発生手段と電気的に接続されている。一
方、第１の配線層６には、Ｙ方向に配列される電子放出
素子９の列の各列を入力信号に応じて変調するための変
調を信号を印加する不図示の変調信号発生手段を電気的
に接続されている。さらに、電子放出素子９の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号との差電圧として供給されるものである。Further, as will be described later in detail, a scanning signal for scanning the rows of the electron-emitting devices 9 arranged in the X direction according to the input signal is applied to the second wiring layer 8 (not shown). Is electrically connected to the scanning signal generating means. On the other hand, the first wiring layer 6 is provided with a modulation signal generating means (not shown) for applying a modulation signal for modulating each row of the electron-emitting devices 9 arranged in the Y direction according to an input signal. It is electrically connected. Further, the drive voltage applied to each element of the electron-emitting device 9 is supplied as a difference voltage between the scanning signal applied to the element and the modulation signal.

【００３８】上記構成において、単純なマトリックス配
線だけで個別の素子を選択して独立に駆動可能になる。In the above structure, individual elements can be selected and driven independently by using simple matrix wiring.

【００３９】ここで、本発明に好適な表面伝導型の電子
放出素子について説明する。Now, a surface conduction electron-emitting device suitable for the present invention will be described.

【００４０】図６は、本発明に好適な基本的な表面伝導
型の電子放出素子の構成を示す図で、同図（ａ）はその
平面図、同図（ｂ）はその断面図である。以下、図６を
用いて、本発明に好適な電子放出素子の基本的な構成を
説明する。6A and 6B are views showing the structure of a basic surface conduction electron-emitting device suitable for the present invention. FIG. 6A is its plan view and FIG. 6B is its sectional view. . Hereinafter, the basic configuration of the electron-emitting device suitable for the present invention will be described with reference to FIG.

【００４１】図６において、基板１０１上には互いに間
隔をおいて２つの素子電極１０２、１０３が配置され、
各素子電極１０２、１０３をつないで、電子放出部１０
５が形成された導電性薄膜１０４が設けられている。In FIG. 6, two device electrodes 102 and 103 are arranged on a substrate 101 at a distance from each other.
By connecting the device electrodes 102 and 103,
The conductive thin film 104 having the film 5 formed thereon is provided.

【００４２】基板１０１としては、石英ガラス、Ｎａ等
の不純物含有量を減少したガラス、青板ガラス、青板ガ
ラスにスパッタ法等により形成したＳｉＯ2 を積層した
ガラス基板等およびアルミナ等のセラミックス等が用い
られる。As the substrate 101, quartz glass, glass with a reduced content of impurities such as Na, soda lime glass, a soda lime glass substrate laminated with SiO 2 formed by sputtering or the like, and ceramics such as alumina are used. To be

【００４３】対向する素子電極１０２、１０３の材料と
しては、一般的な導体材料が用いられ、例えば、Ｎｉ、
Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ
等の金属あるいは合金、およびＰｄ、Ａｇ、Ａｕ、Ｒｕ
Ｏ2 、Ｐｄ−Ａｇ等の金属あるいは金属酸化物とガラス
等から構成される印刷導体、Ｉｎ2 Ｏ3 ／ＳｎＯ2 等の
透明導体、およびポリシリコン等の半導体導体材料等か
ら適宜選択される。As the material of the device electrodes 102 and 103 facing each other, a general conductive material is used, for example, Ni,
Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd
Metals or alloys such as Pd, Ag, Au, Ru
It is appropriately selected from a printed conductor composed of a metal or metal oxide such as O 2 and Pd-Ag and glass, a transparent conductor such as In 2 O 3 / SnO 2 and a semiconductor conductor material such as polysilicon.

【００４４】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜１０４の形状等は、応用される形態等によって設計
される。素子電極間隔Ｌは、好ましくは数百オングスト
ロームより数百マイクロメートルであり、より好ましく
は、素子電極１０２、１０３間に印加する電圧と電子放
出し得る電界強度等により、数マイクロメートルより数
十マイクロメートルである。素子電極長さＷは、好まし
くは、電極の抵抗値、電子放出特性により、数マイクロ
メートルより数百マイクロメートルである。また、素子
電極１０２、１０３の膜厚は、数百オングストロームよ
り数マイクロメートルである。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 104, etc. are designed according to the applied form. The element electrode spacing L is preferably several hundreds of angstroms to several hundreds of micrometers, and more preferably several tens of micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 102 and 103 and the electric field strength capable of emitting electrons. In meters. The device electrode length W is preferably several micrometers to several hundred micrometers depending on the resistance value of the electrodes and electron emission characteristics. The film thickness of the device electrodes 102 and 103 is several hundreds angstroms to several micrometers.

【００４５】なお、図６に示した構成に限らず、基板１
０１上に、導電性薄膜１０４、対向する素子電極１０
２、１０３の電極順に積層構成してもよい。The substrate 1 is not limited to the configuration shown in FIG.
01, the conductive thin film 104 and the opposing device electrode 10
The electrodes 2 and 103 may be laminated in this order.

【００４６】導電性薄膜１０４は、良好な電子放出特性
を得るためには、微粒子で構成された微粒子膜が特に好
ましく、その膜厚は、素子電極１０２、１０３へのステ
ップカバレージ、素子電極１０２、１０３間の抵抗値お
よび後述する通電フォーミング条件等によって適宜設定
され、好ましくは、数オングストロームより数千オング
ストロームで、特に好ましくは、１０オングストローム
より５００オングストロームであり、その抵抗値は、１
０3 より１０7 Ω／□のシート抵抗値である。また、導
電性薄膜１０４を構成する材料は、Ｐｄ、Ｐｔ、Ｒｕ、
Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓ
ｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ2 、Ｉｎ
2 Ｏ3 、ＰｂＯ、Ｓｂ2 Ｏ3 、等の酸化物、ＨｆＢ2 、
ＺｒＢ 2 、ＬａＢ6 、ＣｅＢ6 、ＹＢ4 、ＧｄＢ4 等の
硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、Ｗ
Ｃ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓ
ｉ、Ｇｅ等の半導体、カーボン、さらにはＡｇＭｇ、Ｎ
ｉＣｕ、ＰｂＳｎ等が挙げられる。The conductive thin film 104 has good electron emission characteristics.
In order to obtain the above, a fine particle film composed of fine particles is particularly preferable.
It is preferable that the film thickness be the same as that of the device electrodes 102 and 103.
Up coverage, resistance between device electrodes 102 and 103
And set appropriately according to the energization forming conditions described later
Preferably from a few angstroms to a few thousand angstroms
Strom, particularly preferably 10 angstrom
Is 500 angstroms and its resistance is 1
03Than 107The sheet resistance value is Ω / □. In addition,
The material forming the electroconductive thin film 104 is Pd, Pt, Ru,
Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S
n, Ta, W, Pb, and other metals, PdO, SnO2 , In
2O3 , PbO, Sb2O3 , Oxides of HfB2,
ZrB 2, LaB6, CeB6, YBFour, GdBFourEtc.
Boride, TiC, ZrC, HfC, TaC, SiC, W
Carbides such as C, nitrides such as TiN, ZrN and HfN, S
Semiconductors such as i and Ge, carbon, and AgMg and N
iCu, PbSn, etc. are mentioned.

【００４７】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接、あるいは重なり合った状態（島状も含む）の膜
をさしており、微粒子の粒径は、数オングストロームよ
り数千オングストローム、好ましくは１０オングストロ
ームより２００オングストロームである。The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only a state in which the fine particles are dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other ( The particle size of the fine particles is from several angstroms to several thousand angstroms, preferably from 10 angstroms to 200 angstroms.

【００４８】電子放出部１０５は、導電性薄膜１０４の
一部に形成され、電気的に高抵抗な状態となった亀裂で
あり、導電性薄膜１０４の膜厚、膜質、材料および後述
する通電フォーミング等の製法に依存して形成される。
また、数オングストロームより数百オングストロームの
粒径の導電性微粒子を有することもある。この導電性微
粒子は、導電性薄膜１０４を構成する材料の元素の一
部、あるいは全てと同様のものである。また、電子放出
部１０５およびその近傍の導電性薄膜１０４には、炭素
あるいは炭素化合物を有することもある。The electron emitting portion 105 is a crack which is formed in a part of the conductive thin film 104 and is in an electrically high resistance state. The electron emitting portion 105 has a film thickness, a film quality, a material, and an energization forming described later. It is formed depending on the manufacturing method such as.
Further, it may have conductive fine particles having a particle size of several hundred angstroms to several hundred angstroms. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 104. Further, the electron emitting portion 105 and the conductive thin film 104 in the vicinity thereof may contain carbon or a carbon compound.

【００４９】上述の表面伝導型電子放出素子の製造方法
としては様々な方法が考えられるが、その一例を図７に
示す。Various methods can be considered as a method for manufacturing the above-mentioned surface conduction electron-emitting device, and one example thereof is shown in FIG.

【００５０】以下、順をおって図６および図７に基づい
て製造方法の説明をする。The manufacturing method will be described below in sequence with reference to FIGS. 6 and 7.

【００５１】（１） 基板１０１を洗剤、純水および有
機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等
により基板１０１上に素子電極材料を堆積後、フォトリ
ソグラフィー技術により基板１０１上に素子電極１０
２、１０３を形成する（図７（ａ））。(1) After the substrate 101 is thoroughly washed with a detergent, pure water and an organic solvent, an element electrode material is deposited on the substrate 101 by a vacuum evaporation method, a sputtering method or the like, and then an element is formed on the substrate 101 by a photolithography technique. Electrode 10
2, 103 are formed (FIG. 7A).

【００５２】素子電極１０２、１０３の形成方法として
は、厚膜印刷法を用いても一向に差し支えない。印刷法
を用いた場合の材料としては、有機金属ペースト（ＭＯ
Ｄ）等が挙げられる。As a method of forming the element electrodes 102 and 103, a thick film printing method may be used. As a material when the printing method is used, an organic metal paste (MO
D) and the like.

【００５３】（２） 素子電極１０２、１０３を設けた
基板１０１に、有機金属溶液を塗布して放置することに
より、有機金属薄膜を形成する。有機金属溶液とは、前
述の導電性薄膜１０４の材料の金属を主元素とする有機
金属化合物の溶液である。この後、有機金属薄膜を加熱
焼成処理し、リフトオフ、エッチング等によりパターニ
ングし、導電性薄膜１０４を形成する（図７（ｂ））。
ここでは、有機金属溶液の塗布法により説明したが、こ
れに限るものでなく、真空蒸着法、スパッタ法、化学的
気相堆積法、分散塗布法、ディッピング法、スピンナー
法等によって形成される場合もある。(2) An organic metal solution is applied to the substrate 101 provided with the device electrodes 102 and 103 and left to stand to form an organic metal thin film. The organometallic solution is a solution of an organometallic compound whose main element is the metal of the material of the conductive thin film 104 described above. After that, the organic metal thin film is heated and baked, and patterned by lift-off, etching or the like to form the conductive thin film 104 (FIG. 7B).
Although the description has been given here by using the coating method of the organic metal solution, the present invention is not limited to this, and it may be formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. There is also.

【００５４】（３） 続いて、素子電極１０２、１０３
間に、不図示の電源により通電すると、導電性薄膜１０
４の部位に、構造の変化した電子放出部１０５が形成さ
れる（図７（ｃ））。この通電処理は通電フォーミング
と呼ばれ、通電フォーミングにより導電性薄膜１０４を
局所的に破壊、変形もしくは変質させ、構造の変化した
部位を電子放出部１０５と呼ぶ。通電フォーミングの電
圧波形の例を図８に示す。(3) Subsequently, the device electrodes 102 and 103
In the meantime, when electricity is applied by a power source (not shown), the conductive thin film 10
An electron emitting portion 105 having a changed structure is formed at the portion 4 (FIG. 7C). This energization process is called energization forming, and the part in which the structure is changed by locally breaking, deforming or degrading the conductive thin film 104 by energization forming is called an electron emission part 105. FIG. 8 shows an example of the voltage waveform of energization forming.

【００５５】電圧波形は、特に、パルス波形が好まし
く、パルス波高値を定電圧としたパルスを連続的に印加
する場合（図８（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図８（ｂ））とがあ
る。まず、パルス波高値を定電圧とした場合について説
明する。The voltage waveform is particularly preferably a pulse waveform, and in the case of continuously applying the pulse having the pulse peak value as a constant voltage (FIG. 8A), the voltage pulse is applied while increasing the pulse peak value. There is a case (FIG. 8B). First, the case where the pulse peak value is a constant voltage will be described.

【００５６】図８（ａ）におけるＴ１およびＴ２は、そ
れぞれ電圧波形のパルス幅およびパルス間隔であり、Ｔ
１を１マイクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒
〜１００ミリ秒とし、三角波の波高値（通電フォーミン
グ時のピーク電圧）は、表面伝導型電子放出素子の前述
した形態に応じて適宜選択し、適当な真空度、例えば１
０-5Ｔｏｒｒ程度の真空雰囲気下で、数秒から数十分印
加する。なお、素子電極１０２、１０３間に印加する波
形は三角波に限定することはなく、矩形波など所望の波
形を用いてもよい。In FIG. 8A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, respectively.
1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the above-described form of the surface conduction electron-emitting device. Appropriate vacuum degree, eg 1
It is applied for several seconds to several tens of minutes in a vacuum atmosphere of about 0 -5 Torr. The waveform applied between the device electrodes 102 and 103 is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used.

【００５７】図８（ｂ）におけるＴ１およびＴ２は、そ
れぞれ図８（ａ）と同様であり、三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度ずつ増加させ、適当な真空雰囲気下で印加す
る。なお、この場合の通電フォーミング処理の終了は、
パルス間隔Ｔ２中に、導電性薄膜１０４を局所的に破
壊、変形させない程度の電圧、例えば１Ｍオーム以上の
抵抗を示したとき、通電フォーミングを終了とする。T1 and T2 in FIG. 8 (b) are the same as those in FIG. 8 (a), and the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step, and is appropriately set. Apply in a simple vacuum atmosphere. In this case, the end of the energization forming process is
The energization forming is terminated when a voltage that does not locally break or deform the conductive thin film 104, for example, a resistance of 1 M ohm or more is shown during the pulse interval T2.

【００５８】（４） 次に、通電フォーミングが終了し
た素子に活性化工程と呼ぶ処理を好ましくは施す。活性
化工程とは、例えば、１０-4〜１０-5Ｔｏｒｒ程度の真
空度で、通電フォーミング同様、パルス波高値を定電圧
としたパルスの印加を繰り返す処理のことをいい、真空
中に存在する有機物質から、炭素および炭素化合物を堆
積することで、導電性薄膜１０４を流れる素子電流Ｉ
ｆ、電子放出部１０５より放出される放出電流Ｉｅが著
しく変化する処理である。素子電流Ｉｆと放出電流Ｉｅ
を測定しながら、例えば、放出電流Ｉｅが飽和した時点
で、活性化工程を終了する。また、パルス波高値は、好
ましくは動作駆動電圧である。(4) Next, a treatment called an activation process is preferably performed on the element which has finished the energization forming. The activation step refers to a process of repeating application of a pulse having a pulse peak value of a constant voltage at a vacuum degree of about 10 −4 to 10 −5 Torr and existing in a vacuum, as in the energization forming. By depositing carbon and a carbon compound from an organic substance, a device current I flowing through the conductive thin film 104 can be obtained.
f, which is a process in which the emission current Ie emitted from the electron emission portion 105 changes significantly. Device current If and emission current Ie
For example, when the emission current Ie is saturated while measuring, the activation step is ended. Further, the pulse peak value is preferably an operation drive voltage.

【００５９】なお、ここでいう炭素および炭素化合物と
は、グラファイト（単、多結晶双方を指す）非晶質カー
ボン（非晶質カーボンおよび多結晶グラファイトとの混
合物を指す）であり、その膜厚は、好ましくは５００オ
ングストローム以下、より好ましくは３００オングスト
ローム以下である。The carbon and the carbon compound referred to here are graphite (indicating both single and polycrystalline) and amorphous carbon (indicating a mixture of amorphous carbon and polycrystalline graphite), and their film thickness. Is preferably 500 angstroms or less, more preferably 300 angstroms or less.

【００６０】（５） こうして作製した電子放出素子
を、通電フォーミング工程、活性化工程での真空度より
高い真空度の真空雰囲気にし、好ましく動作駆動する。
また、より好ましくは、これより高い真空度の真空雰囲
気下で、８０℃〜１５０℃に加熱後、動作駆動する。(5) The electron-emitting device thus manufactured is preferably driven and operated in a vacuum atmosphere having a vacuum degree higher than those in the energization forming step and the activation step.
Further, more preferably, in a vacuum atmosphere having a higher degree of vacuum, after heating to 80 ° C. to 150 ° C., the operation is driven.

【００６１】通電フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば、約１０
-6Ｔｏｒｒ以上の真空度を有する真空度であり、より好
ましくは、超高真空系であり、炭素あるいは炭素化合物
が新たに、ほぼ堆積しない真空度である。従って、これ
によって、これ以上の炭素あるいは炭素化合物の堆積を
抑制することが可能となり、素子電流Ｉｆ、放出電流Ｉ
ｅが安定する。A vacuum atmosphere having a vacuum degree higher than the vacuum degree obtained by the energization forming step and the activation treatment is, for example, about 10
A vacuum degree having a vacuum degree of -6 Torr or more, more preferably an ultrahigh vacuum system, and a vacuum degree at which carbon or a carbon compound is not newly deposited. Therefore, it becomes possible to suppress further deposition of carbon or carbon compound, and the device current If and emission current I
e is stable.

【００６２】上述のような構成と製造方法によって作製
された、本発明に好適な電子放出素子の特性評価につい
て、図９および図１０を用いて説明する。Characteristic evaluation of an electron-emitting device suitable for the present invention manufactured by the above-described structure and manufacturing method will be described with reference to FIGS. 9 and 10.

【００６３】図９は、図６に示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図９において、図６と同一ものについては、
同一の符号で示した。また、１５１は、電子放出素子に
素子電圧Ｖｆを印加するための電源、１５０は素子電極
１０２、１０３間の導電性薄膜１０４を流れる素子電流
Ｉｆを測定するための電流計、１５４は、素子の電子放
出部１０５より放出される放出電流Ｉｅを捕捉するため
のアノード電極、１５３はアノード電極１５４に電圧を
印加するための高圧電源、１５２は素子の電子放出部１
０５より放出される放出電流Ｉｅを測定するための電流
計である。FIG. 9 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring the electron emission characteristics of the device having the configuration shown in FIG. In FIG. 9, the same parts as those in FIG.
The same reference numerals are used. Further, 151 is a power supply for applying a device voltage Vf to the electron-emitting device, 150 is an ammeter for measuring a device current If flowing in the conductive thin film 104 between the device electrodes 102 and 103, and 154 is a device An anode electrode for capturing the emission current Ie emitted from the electron emission portion 105, 153 is a high-voltage power supply for applying a voltage to the anode electrode 154, and 152 is an electron emission portion 1 of the device.
This is an ammeter for measuring the emission current Ie emitted from 05.

【００６４】また、電子放出素子およびアノード電極１
５４は真空装置内に設置され、その真空装置には排気ポ
ンプ１５６および真空計等の真空装置に必要な機器が具
備されており、所望の真空下で本素子の測定評価を行え
るようになっている。なお、排気ポンプ１５６は、ター
ボポンプ、ロータリーポンプからなる通常の高真空装置
系と、更に、イオンポンプからなる超高真空装置系とか
らなる。また、真空装置１５５全体および基板は、不図
示のヒータにより２００℃まで加熱できる。従って、本
測定装置では、前述の通電フォーミング以降の工程も行
うことができる。アノード電極１５４の電圧は、１ｋＶ
〜１０ｋＶ、アノード電極１５４と電子放出素子との距
離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。Further, the electron-emitting device and the anode electrode 1
54 is installed in a vacuum device, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump 156 and a vacuum gauge, so that measurement and evaluation of this element can be performed under a desired vacuum. There is. The exhaust pump 156 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra-high vacuum device system including an ion pump. Further, the entire vacuum device 155 and the substrate can be heated up to 200 ° C. by a heater (not shown). Therefore, the present measuring apparatus can also perform the steps after the energization forming described above. The voltage of the anode electrode 154 is 1 kV
-10 kV, and the distance H between the anode electrode 154 and the electron-emitting device was measured in the range of 2 mm to 8 mm.

【００６５】図９に示した測定評価装置により測定され
た放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関
係の典型的な例を図１０に示す。なお、放出電流Ｉｅは
素子電流Ｉｆに比べて著しく小さいので、図１０では任
意単位で示されており、縦軸および横軸はリニアスケー
ルである。FIG. 10 shows a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG. Since the emission current Ie is significantly smaller than the device current If, it is shown in arbitrary units in FIG. 10, and the vertical axis and the horizontal axis are linear scales.

【００６６】図１０からも明らかなように、本発明に好
適な表面伝導型電子放出素子は、放出電流Ｉｅに対する
三つの特徴的特性を有する。As is clear from FIG. 10, the surface conduction electron-emitting device suitable for the present invention has three characteristic characteristics with respect to the emission current Ie.

【００６７】まず第一に、本素子は、ある電圧（しきい
値電圧と呼ぶ、図１０中のＶｔｈ）以上の素子電圧Ｖｆ
を印加すると急激に放出電流Ｉｅが増加し、一方、しき
い値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出さ
れない。すなわち、放出電流Ｉｅに対する明確なしきい
値電圧Ｖｔｈを持った非線形素子である。First of all, the present device has a device voltage Vf which is equal to or higher than a certain voltage (called a threshold voltage, Vth in FIG. 10).
When the voltage is applied, the emission current Ie rapidly increases, while at the threshold voltage Vth or less, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【００６８】第二に、放出電流Ｉｅが素子電圧Ｖｆに依
存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。Secondly, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.

【００６９】第三に、アノード電極１５４に捕捉される
放出電荷は、素子電圧Ｖｆを印加する時間に依存する。
すなわち、アノード電極１５４に捕捉される電荷量は、
素子電圧Ｖｆを印加する時間により制御できる。Thirdly, the emitted charges captured by the anode electrode 154 depend on the time for which the device voltage Vf is applied.
That is, the amount of charge captured by the anode electrode 154 is
It can be controlled by the time for which the element voltage Vf is applied.

【００７０】以上のような、本発明に好適な表面伝導型
電子放出素子の特徴的特性のため、入力信号に応じて、
電子放出特性が、複数の電子放出素子を配置した電子
源、画像形成装置等でも容易に制御できることとなり、
多方面への応用ができる。Due to the characteristic characteristics of the surface conduction electron-emitting device suitable for the present invention as described above, depending on the input signal,
The electron emission characteristics can be easily controlled even with an electron source having a plurality of electron emission elements arranged, an image forming apparatus, and the like.
It can be applied to various fields.

【００７１】また、素子電流Ｉｆは素子電圧Ｖｆに対し
て単調増加する（ＭＩ特性と呼ぶ）、より好ましい特性
の例を図１０に実線で示したが、この他にも、素子電流
Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵抗（ＶＣ
ＮＲ特性と呼ぶ）特性を示す場合もある。また、これら
素子電流Ｉｆの特性は、その製法および測定時の測定条
件等に依存する。なお、この場合も、本電子放出素子は
上述した三つの特性上の特徴を有する。Further, the element current If monotonically increases with respect to the element voltage Vf (referred to as MI characteristic). An example of a more preferable characteristic is shown by the solid line in FIG. 10. However, in addition to this, the element current If is the element. Voltage controlled negative resistance (VC
In some cases, it may exhibit a NR characteristic). Further, the characteristics of these element currents If depend on the manufacturing method and the measurement conditions at the time of measurement. In this case also, the present electron-emitting device has the three characteristic features described above.

【００７２】さらに、上述の評価装置において、素子電
極１０２、１０３間に電圧を印加して電子放出部１０５
より電子を放出させ、高圧電源１５３によりアノード電
極１５４に電圧を印加すると、放出電子は、基板１０１
の面に対する電子放出部１０５からの法線に対して、素
子に印加した電圧の正極側（図９では素子電極１０２
側）にずれて飛翔する。このような放射特性は、基板１
０１に平行な面内での電位分布が、電子放出部１０５に
対して非対称になることによるものと考えられる。Further, in the above-described evaluation apparatus, a voltage is applied between the element electrodes 102 and 103 to apply the electron emission portion 105.
When more electrons are emitted and a voltage is applied to the anode electrode 154 by the high voltage power supply 153, the emitted electrons are emitted from the substrate 101.
With respect to the normal line from the electron emitting portion 105 to the surface of the positive electrode side of the voltage applied to the element (in FIG. 9, the element electrode 102
Side) and fly. Such radiation characteristics are
It is considered that this is because the potential distribution in the plane parallel to 01 becomes asymmetric with respect to the electron emitting portion 105.

【００７３】次に、図１に示した本実施例の電子源の製
造工程について説明する。Next, the manufacturing process of the electron source of this embodiment shown in FIG. 1 will be described.

【００７４】まず、図２に示すように、予め十分に洗浄
した基板１に、印刷、焼成を行い、素子電極２、３を形
成する。通常、電子放出部形成用の導電性薄膜４は、各
配線層６、８と比べて著しく薄い膜であるので、濡れ
性、段差保持性等の問題を回避し、電子放出部形成用の
導電性薄膜４と各配線層６、８との電気的接続を良好に
するために、素子電極２、３は設けられている。そのた
め、各配線層６、８を、例えばスパッタリング法等によ
り薄膜で構成する場合は、素子電極２、３は必ずしも設
ける必要はなく、後述する各配線層６、８の形成と同時
に形成することも可能である。First, as shown in FIG. 2, printing and baking are performed on the substrate 1 which has been sufficiently washed in advance to form element electrodes 2 and 3. Normally, the conductive thin film 4 for forming the electron emitting portion is a film that is significantly thinner than the wiring layers 6 and 8, so problems such as wettability and step retention can be avoided, and the conductive thin film for forming the electron emitting portion can be avoided. The device electrodes 2 and 3 are provided in order to improve the electrical connection between the conductive thin film 4 and the wiring layers 6 and 8. Therefore, when the wiring layers 6 and 8 are formed of a thin film by, for example, a sputtering method, the element electrodes 2 and 3 do not necessarily have to be provided, and may be formed simultaneously with the formation of the wiring layers 6 and 8 described later. It is possible.

【００７５】素子電極２、３の形成方法としては、真空
蒸着法、スパッタリング法、プラズマＣＶＤ法等の真空
系を用いる方法や、溶媒に金属成分およびガラス成分を
混合した厚膜ペーストを印刷、焼成することにより形成
する厚膜形成法がある。製造工程の短縮化を図るために
は、フォトリソグラフィ工程を必要としない厚膜印刷法
により素子電極２、３を形成すればよいが、電子が放出
される電子放出部の近傍すなわち導電性薄膜４の近傍
は、膜厚が薄い方が望ましい。そこで、厚膜印刷法を用
いる場合は、その際使用するペーストとして、有機金属
化合物により構成された、いわゆるＭＯＤペーストを使
用することが好ましい。もちろん、これ以外の成膜方法
を用いても差し支えない。また、素子電極２、３の構成
材料としては、電気伝導性のある物質であれば、特に限
定されるものではない。As the method for forming the device electrodes 2 and 3, a method using a vacuum system such as a vacuum evaporation method, a sputtering method or a plasma CVD method, or a thick film paste obtained by mixing a solvent with a metal component and a glass component is printed and fired. There is a thick film forming method for forming the film. In order to shorten the manufacturing process, the device electrodes 2 and 3 may be formed by a thick film printing method that does not require a photolithography process. However, the vicinity of the electron emitting portion where electrons are emitted, that is, the conductive thin film 4 is formed. It is desirable that the film thickness is thin in the vicinity of. Therefore, when the thick film printing method is used, it is preferable to use a so-called MOD paste composed of an organometallic compound as the paste used at that time. Of course, other film forming methods may be used. The constituent materials of the device electrodes 2 and 3 are not particularly limited as long as they are substances having electrical conductivity.

【００７６】本実施例では、基板１としてソーダライム
ガラス基板を用い、素子電極２、３の形成は厚膜印刷法
によった。この際使用したペーストはＭＯＤペースト
で、金属成分はＡｕである。印刷の方法はスクリーン印
刷法である。印刷の後、７０℃で１０分間乾燥し、次に
本焼成を実施する。焼成温度は５５０℃で、ピーク保持
時間は約８分である。印刷、焼成後の１つの素子電極
２、３の大きさは、素子電極２、３の対向方向に対する
幅×長さが３５０×１５０マイクロメートル、厚みが
０．３マイクロメートル以下であり、また素子電極２、
３間の間隔が２マイクロメートルであった。In this example, a soda lime glass substrate was used as the substrate 1, and the device electrodes 2 and 3 were formed by the thick film printing method. The paste used at this time is a MOD paste, and the metal component is Au. The printing method is a screen printing method. After printing, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. The size of one element electrode 2 and 3 after printing and firing is width × length 350 × 150 μm and thickness 0.3 μm or less with respect to the opposing direction of the element electrodes 2 and 3. Electrode 2,
The spacing between 3 was 2 micrometers.

【００７７】次いで、図３に示すように、基板１上に、
Ｙ方向に配列された素子電極２、３のうち一方の素子電
極３を電気的に接続するように、第１の配線層６を形成
する。第１の配線層６の形成方法には、素子電極２、３
の形成方法と同様の方法が適用できるが、第１の配線層
６は素子電極２、３と異なり、電気抵抗を低減させるた
めに、膜厚が厚い方が好ましい。そのため、第１の配線
層６の形成方法としては、厚膜印刷法を用いるのが好ま
しい。その際のペースト材料としては導電性のものであ
ればどのようなものでもよく、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ
等の貴金属、Ｃｕ、Ｎｉ、Ａｌ、Ｃｒ等の卑金属、また
はこれらの混合物からなる微粒子がビヒクル中に分散し
たもの等が用いられる。また、高粘度、高チキソトロピ
ー性を有するものが、細線の形成に適している。もちろ
ん、薄膜配線の適用も可能であるが、膜厚を厚くするた
めには厚膜印刷法よりも時間がかかる。本実施例では、
厚膜スクリーン印刷法を用いた。使用したペーストはＡ
ｇペーストで、金属成分はＡｇである。所望のパターン
でスクリーン印刷の後、１１０℃で２０分の乾燥を行
い、５５０℃、ピーク保持時間１５分の焼成を行って幅
が１００マイクロメートル、厚みが１２マイクロメート
ルの第１の配線層６を得た。Then, as shown in FIG. 3, on the substrate 1,
The first wiring layer 6 is formed so that one of the device electrodes 2 and 3 arranged in the Y direction is electrically connected. For forming the first wiring layer 6, the device electrodes 2, 3 are used.
Although the same method as that of 1) can be applied, it is preferable that the first wiring layer 6 has a thick film thickness in order to reduce electric resistance unlike the device electrodes 2 and 3. Therefore, it is preferable to use the thick film printing method as the method of forming the first wiring layer 6. Any conductive material may be used as the paste material at that time, such as Ag, Au, Pt, and Pd.
Noble metals such as Cu, Ni, Al, Cr and other base metals, or fine particles made of a mixture thereof are dispersed in a vehicle. Further, those having high viscosity and high thixotropy are suitable for forming fine lines. Of course, thin film wiring can be applied, but it takes longer time than thick film printing to increase the film thickness. In this embodiment,
Thick film screen printing was used. The paste used is A
In g paste, the metal component is Ag. After screen printing with a desired pattern, it is dried at 110 ° C. for 20 minutes and baked at 550 ° C. for a peak holding time of 15 minutes to form a first wiring layer 6 having a width of 100 μm and a thickness of 12 μm. Got

【００７８】第１の配線層６を形成したら、図４に示す
ように、層間絶縁層７を形成する。層間絶縁層７の幅
は、図１から明らかなように、次工程で形成する第２の
配線層８の幅よりも広く設定している。その理由は、第
１の配線層６と第２の配線層８との交差部での両者のシ
ョートを防止するためである。層間絶縁層７の構成材料
としては、例えば、ＳｉＯ2 薄膜、あるいはガラス微粒
子や酸化物微粒子をビヒクル中に分散したもの等、金属
成分を含まない厚膜ペーストによる膜等、絶縁性を保つ
ことができるものであればよい。After forming the first wiring layer 6, as shown in FIG. 4, an interlayer insulating layer 7 is formed. As is clear from FIG. 1, the width of the interlayer insulating layer 7 is set wider than the width of the second wiring layer 8 formed in the next step. The reason is to prevent a short circuit between the first wiring layer 6 and the second wiring layer 8 at the intersection thereof. The constituent material of the interlayer insulating layer 7 is, for example, a SiO 2 thin film, a film in which glass particles or oxide particles are dispersed in a vehicle, or a film made of a thick film paste containing no metal component so as to maintain the insulating property. Anything can be used.

【００７９】本実施例では、厚膜スクリーン印刷法によ
り層間絶縁層７を形成した。ペーストとしては、ＰｂＯ
を主成分としてガラスバインダーを混合したペーストを
用いた。焼成温度は５５０℃、ピーク保持時間は約１５
分である。所望のパターンのスクリーン印刷、焼成後の
層間絶縁層７は、幅が５００マイクロメートル、厚みが
３０マイクロメートル以下であった。また、通常、層間
絶縁層７は、第１の配線層６と第２の配線層８との絶縁
性を確保するため、印刷および焼成を２回ずつ実施す
る。すなわち、１回目の印刷、焼成後に、再度印刷を行
う。これにより絶縁性が確保されることになる。In this example, the interlayer insulating layer 7 was formed by the thick film screen printing method. As a paste, PbO
A paste containing a glass binder as a main component was used. Baking temperature is 550 ° C, peak holding time is about 15
Minutes. The interlayer insulating layer 7 after screen printing and firing of a desired pattern had a width of 500 μm and a thickness of 30 μm or less. Further, in general, the interlayer insulating layer 7 is printed and fired twice in order to secure the insulation between the first wiring layer 6 and the second wiring layer 8. That is, printing is performed again after the first printing and firing. This ensures insulation.

【００８０】そして、図５に示すように、層間絶縁層７
の上に第２の配線層８を形成する。第２の配線層８は、
Ｘ方向に配列された素子電極２、３のうち他方の素子電
極２の位置に対応して、第１の配線層６と平行な方向に
突出する櫛状のパターンを有しており、これにより、第
２の配線層８が他方の素子電極２に電気的に接続され
る。第２の配線層８の膜厚についても、第１の配線層６
と同様の理由で厚い方が好ましく、その形成方法として
は、第１の配線層６の形成方法と同様の方法が適用でき
る。本実施例では、厚膜スクリーン印刷法を用いた。使
用したペーストはＡｇペーストで、金属成分はＡｇであ
る。所望のパターンでスクリーン印刷後、１１０℃で２
０分の乾燥を行い、５５０℃、ピーク保持時間１５分の
焼成を行って、幅が３００マイクロメートル、厚みが１
０マイクロメートルの、他方の素子電極２との接続パタ
ーンを有する第２の配線層８を得た。Then, as shown in FIG.
A second wiring layer 8 is formed on the above. The second wiring layer 8 is
It has a comb-like pattern protruding in a direction parallel to the first wiring layer 6 corresponding to the position of the other element electrode 2 of the element electrodes 2 and 3 arranged in the X direction. , The second wiring layer 8 is electrically connected to the other element electrode 2. Regarding the film thickness of the second wiring layer 8 as well,
For the same reason as above, the thicker one is preferable, and as the forming method thereof, the same method as the forming method of the first wiring layer 6 can be applied. In this example, the thick film screen printing method was used. The paste used is Ag paste, and the metal component is Ag. After screen printing the desired pattern, 2 at 110 ℃
Drying for 0 minutes, baking at 550 ° C., peak holding time 15 minutes, width 300 μm, thickness 1
A second wiring layer 8 having a connection pattern with the other device electrode 2 of 0 μm was obtained.

【００８１】以上で、マトリックス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等は、上述した
ものに限るものではない。Thus, the matrix wiring portion is completed. Of course, the paste material, the printing method, etc. are not limited to those described above.

【００８２】最後に、図１に示したように、対の素子電
極２、３をつないで、電子放出部形成用の導電性薄膜４
を形成し、この導電性薄膜４に通電フォーミング処理を
施して電子放出部を形成し、電子源が完成する。導電性
薄膜４の形成方法および通電フォーミング処理について
は従来の方法をそのまま適用することができる。Finally, as shown in FIG. 1, the pair of device electrodes 2 and 3 are connected to form a conductive thin film 4 for forming an electron emitting portion.
Then, the electroconductive thin film 4 is subjected to an energization forming process to form an electron emitting portion, and the electron source is completed. Regarding the method of forming the conductive thin film 4 and the energization forming treatment, the conventional method can be applied as it is.

【００８３】具体的には、対となる素子電極２、３をま
たいで、有機パラジウム（ＣＣＰ４２３０、奥野製薬工
業（株）製）をスピンナーにより回転塗布後、３００℃
で１０分間の加熱処理を行い、Ｐｄからなる導電製薄膜
４を形成する。このようにして形成された導電製薄膜４
は、Ｐｄを主元素とする微粒子から構成され、その膜厚
は１０ナノメートル、シート抵抗値は５×１０4 Ω／□
であった。なお、ここで述べる微粒子膜とは複数の微粒
子が集合した膜であり、その微細構造としては微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態（島状も含む）の膜をさ
し、その粒径とは、前記状態で粒子形状が認識可能な微
粒子についての径をいう。このＰｄを主元素とする膜
を、フォトリソグラフィー法を用いてパターニングする
ことにより、通電フォーミング処理までの素子の製造工
程が完了する。Specifically, organopalladium (CCP4230, manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated with a spinner over the pair of device electrodes 2 and 3, and then 300 ° C.
Is heat-treated for 10 minutes to form a conductive thin film 4 made of Pd. Conductive thin film 4 thus formed
Is composed of fine particles containing Pd as a main element, and has a film thickness of 10 nanometers and a sheet resistance value of 5 × 10 4 Ω / □.
Met. It should be noted that the fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only a state in which the fine particles are individually dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other (including an island shape ), And the particle diameter thereof means the diameter of fine particles whose particle shape can be recognized in the above state. By patterning the film containing Pd as a main element by the photolithography method, the element manufacturing process up to the energization forming process is completed.

【００８４】通電フォーミング処理は、本実施例では、
図８（ａ）に示したような、パルス波高値を定電圧とし
たパルスを連続的に印加することにより行った。その際
の印加パルスは、パルス幅Ｔ１が１ミリ秒、パルス間隔
Ｔ２が１０ミリ秒、波高値が１４Ｖであり、約１０-6Ｔ
ｏｒｒの真空雰囲気下で６０秒間実施した。このように
して作製された電子放出部は、パラジウム元素を主成分
とする微粒子が分散配置された状態となり、その微粒子
の平均粒径は３ナノメートルであった。In the present embodiment, the energization forming process is
As shown in FIG. 8A, it was performed by continuously applying a pulse whose pulse peak value was a constant voltage. The applied pulse at that time has a pulse width T1 of 1 msec, a pulse interval T2 of 10 msec and a peak value of 14 V, and is about 10 −6 T.
It was carried out for 60 seconds under a vacuum atmosphere of orr. In the electron-emitting portion thus manufactured, fine particles containing palladium element as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 3 nm.

【００８５】以上説明したように、第２の配線層８に、
第１の配線層６と平行に突出するパターンを設けること
で、素子電極２、３は、それぞれが電気的に接続される
各配線層６、８の形成と同時に、しかも直接接続される
ので、素子電極２、３を各配線層６、８に接続させるた
めの特別な工程や構造を必要としない。その結果、電子
源の製造工程の簡略化、および素子電極２、３の配線構
造の簡略化が達成される。また、配線構造の簡略化によ
り、素子電極２、３と各配線層６、８との接続部分の信
頼性が向上するとともに、配線に支配される部分の面積
が低減されるので高密度配線が可能となり、素子電極
２、３ひいては電子放出素子９をより高密度に配置する
ことができるようになる。As described above, in the second wiring layer 8,
By providing the pattern protruding in parallel with the first wiring layer 6, the device electrodes 2 and 3 are directly connected at the same time as the formation of the respective wiring layers 6 and 8 electrically connected to each other. No special process or structure for connecting the device electrodes 2 and 3 to the wiring layers 6 and 8 is required. As a result, the manufacturing process of the electron source and the wiring structure of the device electrodes 2 and 3 can be simplified. Further, due to the simplification of the wiring structure, the reliability of the connection portion between the device electrodes 2 and 3 and the wiring layers 6 and 8 is improved, and the area of the portion dominated by the wiring is reduced, so that high-density wiring can be realized. This makes it possible to arrange the device electrodes 2, 3 and thus the electron-emitting devices 9 at a higher density.

【００８６】次に、図１に示した電子源を用いた画像形
成装置の一例について、図１１〜図１３を参照して説明
する。図１１は、図１に示した電子源を用いた画像形成
装置の表示パネルの一例の基本構成図であり、図１２
は、図１１に示した表示パネルの蛍光膜の、蛍光体の配
置例を示す図であり、図１３は、図１に示した電子源を
用いた画像形成装置によりＮＴＳＣ方式のテレビ信号に
応じて表示を行う例の駆動回路のブロック図である。Next, an example of an image forming apparatus using the electron source shown in FIG. 1 will be described with reference to FIGS. 11 to 13. 11 is a basic configuration diagram of an example of a display panel of the image forming apparatus using the electron source shown in FIG.
FIG. 13 is a diagram showing an example of the arrangement of phosphors in the phosphor film of the display panel shown in FIG. 11, and FIG. 13 is a diagram showing how an image forming apparatus using the electron source shown in FIG. FIG. 6 is a block diagram of a drive circuit of an example in which display is performed by a display.

【００８７】図１１において、リアプレート８１には、
図１に示したものと同様の電子源８０が固定されてい
る。電子源８０の、ｍ×ｎのマトリックス状に配置され
た電子放出素子８７は、それぞれ単純なマトリックス配
線を構成する、ｍ本の配線からなるｘ配線８８およびｎ
本の配線からなるｙ配線８９に接続されている。ここ
で、ｘ配線８８は図１に示した第２の配線層８に対応
し、ｙ配線８９は図１に示した第１の配線６に対応す
る。In FIG. 11, the rear plate 81 includes
An electron source 80 similar to that shown in FIG. 1 is fixed. The electron-emitting devices 87 of the electron source 80 arranged in an m × n matrix form x wirings 88 and n each of which is a simple matrix wiring and is composed of m wirings.
It is connected to a y-wiring 89 made of a book wiring. Here, the x wiring 88 corresponds to the second wiring layer 8 shown in FIG. 1, and the y wiring 89 corresponds to the first wiring 6 shown in FIG.

【００８８】電子源８０には、ガラス基板８３の内面
に、画像形成部材である蛍光膜８４とメタルバック８５
が形成されたフェースプレート８２が、支持枠８６を介
して対向配置されている。電子源８０とメタルバック８
５の間には、不図示の電源により、電子源８０から放出
された電子ビームを加速するための高電圧が印加され
る。これらリアプレート８１、支持枠８６およびフェー
スプレート８２は互いに気密固着（封着）され、リアプ
レート８１と支持枠８６とフェースプレート８２とで外
囲器９０を構成する。リアプレート８１、支持枠８６お
よびフェースプレート８２の封着は、互いの固着面にフ
リットガラス等を塗布し、大気中あるいは窒素中で、４
００℃〜５００℃で１０分以上焼成することで行われ
る。また、各ｘ配線８８にはそれぞれ支持枠８６に設け
られたｍ本の容器外端子Ｄｘ１、Ｄｘ２、・・・、Ｄｘ
ｍが接続され、各ｙ配線８９にはそれぞれ支持枠８６に
設けられたｎ本の容器外端子Ｄｙ１、Ｄｙ２、・・・、
Ｄｙｎに接続される。In the electron source 80, the fluorescent film 84 as an image forming member and the metal back 85 are provided on the inner surface of the glass substrate 83.
The face plate 82 on which is formed is opposed to each other via the support frame 86. Electron source 80 and metal back 8
A high voltage for accelerating the electron beam emitted from the electron source 80 is applied between 5 by a power source (not shown). The rear plate 81, the support frame 86, and the face plate 82 are airtightly fixed (sealed) to each other, and the rear plate 81, the support frame 86, and the face plate 82 form an envelope 90. The rear plate 81, the support frame 86, and the face plate 82 are sealed by applying frit glass or the like on their fixed surfaces, and then in the atmosphere or nitrogen.
It is performed by firing at 00 ° C to 500 ° C for 10 minutes or more. Further, in each x wiring 88, m external terminals Dx1, Dx2, ..., Dx provided on the support frame 86, respectively.
m is connected to each of the y wirings 89, and n external terminals Dy1, Dy2, ...
Connected to Dyn.

【００８９】外囲器９０は上述のごとく、フェースプレ
ート８２、支持枠８６およびリアプレート８１で構成さ
れているが、リアプレート８１は主に電子源８０の強度
を補強する目的で設けられるため、電子源８０自体で十
分な強度を持つ場合は別体のリアプレート８１は必ずし
も必要でなく、電子源８０に直接、支持枠８６を封着
し、フェースプレート８２、支持枠８６および電子源８
０にて外囲器９０を構成してもよい。また、さらには、
フェースプレート８２、リアプレート８１間に、スペー
サと呼ばれる不図示の支持体を設置することで、大気圧
に対して十分な強度をもつ外囲器９０の構成にすること
もできる。As described above, the envelope 90 is composed of the face plate 82, the support frame 86 and the rear plate 81. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the electron source 80, If the electron source 80 itself has sufficient strength, the separate rear plate 81 is not always necessary, and the support frame 86 is directly sealed to the electron source 80, and the face plate 82, the support frame 86 and the electron source 8 are sealed.
The envelope 90 may be configured with 0. In addition,
By installing a support body (not shown) called a spacer between the face plate 82 and the rear plate 81, the envelope 90 having sufficient strength against atmospheric pressure can be configured.

【００９０】蛍光膜８４は、モノクロームの場合は画像
形成部材である蛍光体のみからなるが、カラーの場合
は、図１２に示すように、蛍光体の配列によりブラック
ストライプあるいはブラックマトリクスなどと呼ばれる
黒色導電材８４ｂと蛍光体８４ａとで構成される。ブラ
ックストライプ、ブラックマトリクスが設けられる目的
は、カラー表示の場合必要となる三原色蛍光体の、各蛍
光体８４ａ間の塗り分け部を黒くすることで混色等を目
立たなくすることと、蛍光膜８４における外光反射によ
るコントラストの低下を抑制することである。ブラック
ストライプの材料としては、通常よく用いられている黒
鉛を主成分とする材料だけでなく、導電性があり、光の
透過および反射が少ない材料であればこれに限るもので
はない。ガラス基板８３に蛍光体を塗布する方法は、モ
ノクローム、カラーによらず、沈殿法や印刷法が用いら
れる。さらに、カラーの場合には、スラリー法を用いる
ことも可能である。In the case of monochrome, the fluorescent film 84 is composed of only the fluorescent material which is an image forming member, but in the case of color, as shown in FIG. 12, depending on the arrangement of the fluorescent materials, a black stripe or a black matrix called a black matrix is used. It is composed of a conductive material 84b and a fluorescent material 84a. The purpose of providing the black stripes and the black matrix is to make the mixed colors and the like inconspicuous by making the coating portions between the respective phosphors 84a of the three primary color phosphors necessary for color display inconspicuous, and in the phosphor film 84. This is to suppress a decrease in contrast due to reflection of external light. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, but is not limited to this as long as it is a material having conductivity and little light transmission and reflection. As a method for applying the phosphor to the glass substrate 83, a precipitation method or a printing method is used regardless of monochrome or color. Further, in the case of color, it is also possible to use a slurry method.

【００９１】また、蛍光膜８４の内面側には通常メタル
バック８５が設けられる。メタルバック８５の目的は、
蛍光体８４ａの発光のうち内面側への光をフェースプレ
ート８２側へ鏡面反射することにより輝度を向上するこ
と、電子ビーム加速電圧を印加するための電極として作
用すること、外囲器９０内で発生した負イオンの衝突に
よるダメージからの蛍光体８４ａの保護等である。メタ
ルバック８５は、蛍光膜８４を作製後、蛍光膜８４の内
面側表面の平滑化処理（通常フィルミングと呼ばれる）
を行い、その後Ａｌを真空蒸着等で堆積することで作製
できる。A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of the metal back 85 is
Among the light emitted from the fluorescent substance 84a, the light toward the inner surface side is mirror-reflected to the face plate 82 side to improve the brightness, to act as an electrode for applying an electron beam acceleration voltage, and in the envelope 90. This is to protect the phosphor 84a from damage caused by collision of the generated negative ions. After producing the fluorescent film 84, the metal back 85 smoothes the inner surface of the fluorescent film 84 (usually called filming).
And then depositing Al by vacuum evaporation or the like.

【００９２】フェースプレート８２には、さらに蛍光膜
８４の導電性を高めるため、蛍光膜８４の外側面に透明
電極（不図示）を設けてもよい。On the face plate 82, a transparent electrode (not shown) may be provided on the outer surface of the fluorescent film 84 in order to further enhance the conductivity of the fluorescent film 84.

【００９３】前述の封着を行う際、カラーの場合は各色
蛍光体８４ｂと電子放出素子８７とを対応させなくては
ならないため、十分な位置合わせを行う必要がある。At the time of performing the above-mentioned sealing, in the case of a color, the phosphors 84b of the respective colors have to correspond to the electron-emitting devices 87, so that it is necessary to perform sufficient alignment.

【００９４】リアプレート８１と支持枠８６とフェース
プレート８２とを互いに封着し、外囲器９０が構成され
たら、不図示の排気管を通じて排気系により外囲器９０
内を１０-7Ｔｏｒｒ程度の真空度まで排気し、外囲器９
０を封止する。また、外囲器９０の封止後の真空度を維
持するために、ゲッター処理を行う場合もある。これ
は、外囲器９０の封止を行う直前あるいは封止後に、抵
抗加熱あるいは高周波加熱等の加熱法により、外囲器９
０内の所定の位置に配置されたゲッター（不図示）を加
熱し、蒸着膜を形成する工程である。ゲッターは、通
常、Ｂａ等が主成分であり、該蒸着膜の吸着作用によ
り、例えば１０-5〜１０-7Ｔｏｒｒの真空度を維持する
ものである。なお、電子放出素子８７の通電フォーミン
グ処理以降の工程は、適宜設定される。When the rear plate 81, the support frame 86, and the face plate 82 are sealed to each other to form the envelope 90, the envelope 90 is formed by an exhaust system through an exhaust pipe (not shown).
The inside is evacuated to a vacuum degree of about 10 -7 Torr, and the envelope 9
0 is sealed. In addition, a getter process may be performed in order to maintain the degree of vacuum after the envelope 90 is sealed. This is done by a heating method such as resistance heating or high-frequency heating immediately before or after sealing the envelope 90.
This is a step of heating a getter (not shown) arranged at a predetermined position within 0 to form a vapor deposition film. The getter usually has Ba or the like as a main component, and maintains a vacuum degree of, for example, 10 -5 to 10 -7 Torr by the adsorption action of the vapor deposition film. The steps after the energization forming process of the electron-emitting device 87 are set appropriately.

【００９５】次に、ＮＴＳＣ方式のテレビ信号に基づき
テレビジョン表示を行うための駆動回路の概略構成を、
図１３のブロック図を用いて説明する。符号１９１は図
１１に示した表示パネルであり、また、１９２は走査回
路、１９３は制御回路、１９４はシフトレジスタ、１９
５はラインメモリ、１９６は同期信号分離回路、１９７
は変調信号発生器、Ｖx 、Ｖa は直流電圧源をそれぞれ
示す。Next, a schematic configuration of a drive circuit for performing television display based on the NTSC system television signal will be described.
This will be described with reference to the block diagram of FIG. Reference numeral 191 is the display panel shown in FIG. 11, 192 is a scanning circuit, 193 is a control circuit, 194 is a shift register, 19
5 is a line memory, 196 is a sync signal separation circuit, 197.
Is a modulation signal generator, and V x and V a are DC voltage sources, respectively.

【００９６】以下、各部の機能を説明していくが、まず
表示パネル１９１は、端子Ｄｘ１ないしＤｘｍ、および
Ｄｙ１ないしＤｙｎ、および高圧端子Ｈv を介して外部
の電気回路と接続している。このうち、端子Ｄｘ１ない
しＤｘｍには、前記表示パネル１９１内に設けられてい
る電子源、すなわちｍ行ｎ列の行列状にマトリクス配線
された電子放出素子群を一行（ｎ素子）ずつ順次駆動し
てゆくための走査信号が印加される。The functions of the respective parts will be described below. First, the display panel 191 is connected to an external electric circuit via the terminals Dx1 to Dxm and Dy1 to Dyn and the high voltage terminal H v . Of these, the terminals Dx1 to Dxm sequentially drive the electron sources provided in the display panel 191, that is, electron-emitting device groups matrix-wired in a matrix of m rows and n columns row by row (n elements). A scanning signal for application is applied.

【００９７】一方、端子Ｄｙ１ないしＤｙｎには、前記
走査信号により選択された一行の電子放出素子の各素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Ｈv には、直流電圧源Ｖa より、例
えば１０ｋＶの直流電圧が供給されるが、これは、電子
放出素子より出力される電子ビームに蛍光体を励起する
のに十分なエネルギーを付与するための加速電極であ
る。On the other hand, the terminals Dy1 to Dyn are applied with a modulation signal for controlling the output electron beam of each element of the electron emitting elements of one row selected by the scanning signal. Further, the high voltage terminal H v is supplied with a direct current voltage of, for example, 10 kV from the direct current voltage source V a , which has sufficient energy to excite the phosphor into the electron beam output from the electron-emitting device. Is an accelerating electrode for imparting.

【００９８】次に、走査回路１９２について説明する。
走査回路１９２は、内部にｍ個のスイッチング素子（図
中、Ｓ１ないしＳｍで模式的に示している）を備えるも
ので、各スイッチング素子は、直流電圧源Ｖx の出力電
圧もしくは０Ｖ（グランドレベル）のいずれか一方を選
択し、表示パネル１９１の端子Ｄｘ１ないしＤｘｍと電
気的に接続するものである。Ｓ１ないしＳｍの各スイッ
チング素子は、制御回路１９３が出力する制御信号に基
づいて動作するものであるが、実際には、例えばＦＥＴ
のようなスイッチング素子を組み合せることにより容易
に構成することが可能である。Next, the scanning circuit 192 will be described.
The scanning circuit 192 includes therein m switching elements (schematically shown by S1 to Sm in the figure), and each switching element is an output voltage of the DC voltage source V x or 0 V (ground level). 2) is selected and electrically connected to the terminals Dx1 to Dxm of the display panel 191. Each of the switching elements S1 to Sm operates based on the control signal output from the control circuit 193.
It can be easily configured by combining such switching elements.

【００９９】なお、前記直流電圧源Ｖx は、本実施例の
場合には前記電子放出素子の特性（電子放出しきい値電
圧）に基づき、走査されていない素子に印加される駆動
電圧が電子放出しきい値電圧以下となるような一定電圧
を出力するように設定されている。In the case of the present embodiment, the DC voltage source V x is based on the characteristics (electron emission threshold voltage) of the electron-emitting device, and the drive voltage applied to the non-scanned device is an electron. It is set to output a constant voltage that is equal to or lower than the emission threshold voltage.

【０１００】また、制御回路１９３は、外部より入力す
る画像信号に基づいて適切な表示が行われるように各部
の動作を整合させる働きをもつものである。次に説明す
る同期信号分離回路１９６より送られる同期信号ＴSYNC
に基づいて、各部に対してＴ SCANおよびＴSFT およびＴ
MRY の各制御信号を発生する。Further, the control circuit 193 is input from the outside.
Each part so that an appropriate display is performed based on the image signal
It has the function of matching the behavior of. I will explain next
Sync signal T sent from sync signal separation circuit 196SYNC
Based on T SCANAnd TSFTAnd T
MRYThe respective control signals are generated.

【０１０１】同期信号分離回路１９６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、よく知られて
いるように周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路１９６
により分離された同期信号は、よく知られるように垂直
同期信号と水平同期信号よりなるが、ここでは説明の便
宜上、ＴSYNC信号として図示した。一方、前記テレビ信
号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ
信号と表わすが、同信号はシフトレジスタ１９４に入力
される。The sync signal separation circuit 196 is a circuit for separating a sync signal component and a luminance signal component from an NTSC system television signal input from the outside, and as is well known, frequency separation (filter). If you use a circuit,
It can be easily constructed. Sync signal separation circuit 196
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal as is well known, but is shown as a T SYNC signal here for convenience of description. On the other hand, the luminance signal component of the image separated from the television signal is DATA for convenience.
Although expressed as a signal, the signal is input to the shift register 194.

【０１０２】シフトレジスタ１９４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御信号１９３より送られる制御信号ＴSFT に基づいて動
作する（すなわち、制御信号ＴSFT は、シフトレジスタ
１９４のシフトクロックであると言い替えてもよい）。
シリアル／パラレル変換された画像１ライン分（電子放
出素子ｎ素子分の駆動データに相当する）のデータは、
Ｉｄ１ないしＩｄｎのｎ個の並列信号として前記シフト
レジスタ１９４より出力される。The shift register 194 is for converting the DATA signal serially input in time series into serial / parallel conversion for each line of the image, and the shift register 194 converts the DATA signal into a control signal T SFT sent from the control signal 193. (Ie, the control signal T SFT is the shift clock of the shift register 194).
The data of one line of the serial / parallel-converted image (corresponding to drive data for n electron-emitting devices) is
The shift register 194 outputs n parallel signals Id1 to Idn.

【０１０３】ラインメモリ１９５は、画像１ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路１９３より送られる制御信号ＴMRY にした
がって適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶
された内容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力さ
れ、変調信号発生器１９７に入力される。The line memory 195 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal T MRY sent from the control circuit 193. . The stored contents are output as I′d1 to I′dn and input to the modulation signal generator 197.

【０１０４】変調信号発生器１９７は、前記画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、電子放出素子
の各々を適切に駆動変調するための信号源で、その出力
信号は、端子Ｄｙ１ないしＤｙｎを通じて表示パネル１
９１内の電子放出素子に印加される。The modulation signal generator 197 is a signal source for appropriately driving and modulating each of the electron-emitting devices according to each of the image data I'd1 to I'dn, and its output signal is a terminal Dy1. Through Dyn display panel 1
It is applied to the electron-emitting device in 91.

【０１０５】前述したように、本発明に係わる電子放出
素子は、放出電流Ｉｅに対して以下の基本特性を有して
いる。すなわち、前述したように、電子放出には明確な
しきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加さ
れたときのみ電子放出が生じる。また、電子放出しきい
値以上の電圧に対しては、素子への印加電圧の変化に応
じて放出電流も変化してゆく。なお、電子放出素子の材
料や構成、製造方法を変えることにより、電子放出しき
い値電圧Ｖｔｈの値や、印加電圧に対する放出電流の変
化の度合が変る場合もあるが、いずれにしても以下のよ
うなことがいえる。As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage equal to or higher than Vth is applied. Further, for a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. The value of the electron emission threshold voltage Vth and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, the configuration, and the manufacturing method of the electron-emitting device. The same can be said.

【０１０６】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出しきい値以下の電圧を印加し
ても電子放出は生じないが、電子放出しきい値以上の電
圧を印加する場合には電子ビームが出力される。その
際、第一には、パルスの波高値Ｖｍを変化させることに
より出力電子ビームの強度を制御することが可能であ
る。第二には、パルスの幅Ｐｗを変化させることにより
出力電子ビームの電荷の総量を制御することが可能であ
る。That is, when a pulsed voltage is applied to this device, for example, when a voltage below the electron emission threshold is applied, no electron emission occurs, but when a voltage above the electron emission threshold is applied. An electron beam is output to. In that case, firstly, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Second, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【０１０７】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が挙げられ、電圧変調方式を実施するには、
変調信号発生器１９７としては、一定の長さの電圧パル
スを発生するが入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いる。Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, there are a voltage modulation method, a pulse width modulation method and the like. To implement the voltage modulation method,
As the modulation signal generator 197, a circuit of a voltage modulation system that generates a voltage pulse of a fixed length but appropriately modulates the peak value of the pulse according to the input data is used.

【０１０８】また、パルス幅変調方式を実施するには、
変調信号発生器１９７としては、一定の波高値の電圧パ
ルスを発生するが入力されるデータに応じて適宜電圧パ
ルスの幅を変調するようなパルス幅変調方式の回路を用
いるものである。To implement the pulse width modulation method,
As the modulation signal generator 197, a circuit of a pulse width modulation system that generates a voltage pulse having a constant crest value but appropriately modulates the width of the voltage pulse according to the input data is used.

【０１０９】以上説明した一連の動作により、表示パネ
ル１９１を用いてテレビジョンの表示を行える。なお、
上記説明中、特に記載しなかったが、シフトレジスタ１
９４やラインメモリ１９５は、デジタル信号式のもので
もアナログ信号式のものでも差し支えなく、画像信号の
シリアル／パラレル変換や記憶が所定の速度で行われれ
ばよい。Through the series of operations described above, it is possible to display television using the display panel 191. In addition,
Although not particularly described in the above description, the shift register 1
The digital signal type 94 and the line memory 195 may be of a digital signal type or an analog signal type as long as the serial / parallel conversion and storage of the image signal are performed at a predetermined speed.

【０１１０】デジタル信号式を用いる場合には、同期信
号分離回路１９６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これは同期信号分離回路１９６の出
力部にＡ／Ｄ変換器を備えれば容易に可能であることは
いうまでもない。また、これと関連してラインメモリ１
９５の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器１９７に用いられる回路が若干異な
ったものとなるのはいうまでもない。すなわち、デジタ
ル信号の場合には、電圧変調方式の場合、変調信号発生
器１９７には、例えばよく知られるＤ／Ａ変換回路を用
い、必要に応じて増幅回路等を付け加えればよい。また
パルス幅変調方式の場合、変調信号発生器１９７は、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器（カウンタ）および計数器の出力値と前記ライ
ンメモリ１９５の出力値を比較する比較器（コンパレー
タ）を組み合せた回路を用いれば当業者であれば容易に
構成できる。必要に応じて、比較器の出力するパルス幅
変調された変調信号を電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 196 into a digital signal, which is provided with an A / D converter at the output section of the sync signal separation circuit 196. It goes without saying that this is easily possible. Also, in connection with this, the line memory 1
It goes without saying that the circuit used for the modulation signal generator 197 is slightly different depending on whether the output signal of 95 is a digital signal or an analog signal. That is, in the case of a digital signal, in the case of the voltage modulation method, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 197, and an amplification circuit or the like may be added if necessary. In the case of the pulse width modulation method, the modulation signal generator 197 compares the output value of the line memory 195 with the output value of the counter and the counter that counts the number of waves output by the oscillator, for example. A person skilled in the art can easily configure the circuit by using a circuit in which comparators are combined. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the driving voltage of the electron-emitting device may be added.

【０１１１】一方、アナログ信号の場合には、電圧変調
方式の場合、変調信号発生器１９７には、例えばよく知
られるオペアンプ等を用いた増幅回路を用いればよく、
必要に応じてレベルシフト回路等を付け加えてもよい。
また、パルス幅変調方式の場合には、例えばよく知られ
た電圧制御型発振回路（ＶＣＯ）を用いればよく、必要
に応じて電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。On the other hand, in the case of an analog signal, in the case of the voltage modulation method, the modulation signal generator 197 may be an amplifier circuit using a well-known operational amplifier, for example.
You may add a level shift circuit etc. as needed.
In the case of the pulse width modulation method, for example, a well-known voltage control type oscillation circuit (VCO) may be used, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device may be added if necessary. Good.

【０１１２】以上のように完成した画像表示装置におい
て、電子源８０の各電子放出素子８７に、端子Ｄｘ１な
いしＤｘｍ、Ｄｙ１ないしＤｙｎを通じ、電圧を印加す
ることにより、電子を放出させ、高圧端子Ｈv を通じ、
メタルバック８５あるいは透明電極（不図示）に高圧を
印加し、電子ビームを加速し、蛍光膜８４に衝突させ、
励起・発光させることで画像を表示することができる。
また、図１に示したような配線構造を有する電子源８０
を用いることにより、配線および電子放出素子８７の密
度を高密度化できるので、単位面積あたりの画素数を増
やし、高解像度を有する画像形成装置が達成される。In the image display device completed as described above, a voltage is applied to each electron-emitting device 87 of the electron source 80 through the terminals Dx1 to Dxm and Dy1 to Dyn, so that electrons are emitted and the high voltage terminal H. through v ,
A high voltage is applied to the metal back 85 or the transparent electrode (not shown) to accelerate the electron beam and collide with the fluorescent film 84,
An image can be displayed by exciting and emitting light.
Further, the electron source 80 having the wiring structure as shown in FIG.
The density of the wiring and the electron-emitting device 87 can be increased by using, so that the number of pixels per unit area can be increased and an image forming apparatus having high resolution can be achieved.

【０１１３】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
に適宜選択する。また、入力信号例として、ＮＴＳＣ方
式を挙げたが、これに限るものでなく、ＰＡＬ、ＳＥＣ
ＡＭ方式等の諸方式でもよく、また、これよりも、多数
の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をは
じめとする高品位ＴＶ）方式でもよい。The configuration described above is a schematic configuration necessary for producing a suitable image forming apparatus used for display or the like, and the detailed parts such as the material of each member are not limited to those described above. , Is appropriately selected so as to suit the application of the image forming apparatus. Further, although the NTSC system is given as an example of the input signal, the input signal is not limited to this, and PAL, SEC
Various systems such as the AM system may be used, or a TV signal (for example, a high-definition TV such as the MUSE system) including a number of scanning lines may be used.

【０１１４】なお、本実施例では、第２の配線層８（ｘ
配線８８）の櫛状に突出したパターンが、他方の素子電
極２（図１参照）の対向方向と垂直な方向（Ｙ方向）に
対して全ての範囲で接触している例を示したが、第２の
配線層８が特に厚膜で構成され、他方の素子電極２が正
極側となる場合には、図１４に示すように、第２の配線
層２８が他方の素子電極２２に、素子電極２２、２３の
対向方向と垂直な方向の端部で接触するように、第２の
配線層２８の櫛状に突出したパターンを設けることが好
ましい。In this embodiment, the second wiring layer 8 (x
An example is shown in which the pattern of the wiring 88) protruding in a comb shape is in contact with the other element electrode 2 (see FIG. 1) in the entire direction in the direction (Y direction) perpendicular to the facing direction. When the second wiring layer 8 is formed of a particularly thick film and the other element electrode 2 is on the positive electrode side, the second wiring layer 28 is formed on the other element electrode 22 as shown in FIG. It is preferable to provide a comb-like protruding pattern of the second wiring layer 28 so that the electrodes 22 and 23 come into contact with each other at the ends in the direction perpendicular to the facing direction.

【０１１５】これは、前述したように、表面伝導型の電
子放出素子２９から放出された電子は正極側にずれて飛
翔する放射特性を有し、これによる電子の配線への吸い
込みを防止するためである。すなわち、第２の配線層２
８に接触する他方の素子電極２２を正極としたとき、厚
膜である第２の配線層２８が、電子放出部を含む導電性
薄膜２４の近傍にあると、電子放出部から放出された電
子が所定の位置に到達せずに、第２の配線層２８に吸い
込まれる場合があるが、このように、第２の配線層２８
の他方の素子電極２２との接触位置を、素子電極２２、
２３の対向方向と垂直な方向の端部で接触するようにす
ることで、放出された電子がすれる方向には第２の配線
層２８が位置しないので、放出された電子が第２の配線
層２８に吸い込まれることはなくなる。As described above, this is because the electrons emitted from the surface-conduction type electron-emitting device 29 have a radiation characteristic that they are shifted to the positive electrode side and fly, so that the electrons are prevented from being sucked into the wiring. Is. That is, the second wiring layer 2
When the other device electrode 22 in contact with 8 is a positive electrode, if the second wiring layer 28, which is a thick film, is in the vicinity of the conductive thin film 24 including the electron emitting portion, the electrons emitted from the electron emitting portion are emitted. May be sucked into the second wiring layer 28 without reaching a predetermined position.
The contact position with the other element electrode 22 of
Since the second wiring layer 28 is not positioned in the direction in which the emitted electrons are slid by contacting the end portions in the direction perpendicular to the facing direction of 23, the emitted electrons are emitted from the second wiring. It will not be sucked into layer 28.

【０１１６】一方、第１の配線層２６が接触する一方の
素子電極２３が正極となる場合には、同様の理由によ
り、一方の素子電極２３の端部に接触するように第１の
配線層２６を配置することで、放出された電子の第１の
配線層２６への吸い込みを抑えることができる。もちろ
ん、正極、負極に係わらず、第１の配線層２６および第
２の配線層２８を、それぞれ素子電極２２、２３の端部
に接触するように配置してもよい。On the other hand, when one of the element electrodes 23 with which the first wiring layer 26 is in contact has a positive polarity, the first wiring layer is in contact with the end of one of the element electrodes 23 for the same reason. By arranging 26, it is possible to prevent the emitted electrons from being absorbed into the first wiring layer 26. Of course, the first wiring layer 26 and the second wiring layer 28 may be arranged so as to be in contact with the ends of the device electrodes 22 and 23 regardless of the positive electrode and the negative electrode.

【０１１７】（第２実施例）図１５は、本発明の電子源
の第２実施例の要部平面図である。本実施例では、基板
上２０１に、電子放出素子２０９の他方の素子電極２０
２と接触する部分配線２１０が他方の素子電極２０２ご
とに形成され、第２の配線層２０８は、これら各部分配
線２１０に接触するような、櫛状に突出したパターンを
有する。すなわち、第２の配線層２０８は、部分配線２
１０を介して電子放出素子２０９の他方の素子電極２０
２と電気的に接続されている。その他の、電子放出素子
２０９や第１の配線層２０６や層間絶縁層２０７の構成
については第１実施例と同様でよいので、その説明は省
略する。(Second Embodiment) FIG. 15 is a plan view of the essential portions of a second embodiment of the electron source of the present invention. In this embodiment, the other device electrode 20 of the electron-emitting device 209 is formed on the substrate 201.
2 is formed for each of the other element electrodes 202, and the second wiring layer 208 has a pattern protruding in a comb shape so as to be in contact with each of the partial wirings 210. That is, the second wiring layer 208 includes the partial wiring 2
The other device electrode 20 of the electron-emitting device 209
2 are electrically connected. Other configurations of the electron-emitting device 209, the first wiring layer 206, and the interlayer insulating layer 207 may be the same as those in the first embodiment, and thus the description thereof will be omitted.

【０１１８】次に、本実施例の電子源の製造工程につい
て説明する。Next, the manufacturing process of the electron source of this embodiment will be described.

【０１１９】まず、図１６に示すように、青板ガラスか
らなる基板２０１を十分に洗浄した後、この基板２０１
上に、フォトリソグラフィ技術によりＴｉ薄膜を形成し
て下引き層としたＰｔ薄膜からなる素子電極２０２、２
０３を形成する。１つの素子電極２０２、２０３の大き
さは、素子電極２０２、２０３の対向方向に対する幅×
長さが３００×２００マイクロメートル、厚みが１００
ナノメートルとし、また素子電極２０２、２０３間の間
隔は２マイクロメートルとした。また、対の素子電極２
０２、２０３の縦横の並びのピッチは、７００マイクロ
メートル×５００マイクロメートルとした。First, as shown in FIG. 16, after the substrate 201 made of soda lime glass is thoroughly washed, this substrate 201 is then washed.
Element electrodes 202 and 2 made of a Pt thin film formed as a subbing layer by forming a Ti thin film thereon by photolithography
Form 03. The size of one device electrode 202, 203 is the width of the device electrode 202, 203 in the facing direction x
Length 300 × 200 micrometers, thickness 100
The distance between the device electrodes 202 and 203 was 2 micrometers. Also, a pair of device electrodes 2
The pitch of the vertical and horizontal rows of 02 and 203 was 700 μm × 500 μm.

【０１２０】次いで、図１７に示すように、一方の素子
電極２０３に接触する第１の配線層２０６および他方の
素子電極２０２に接触する部分配線２１０を、それぞれ
スクリーン印刷法により形成し、焼成することで、第１
の配線層２０６と一方の素子電極２０３との電気的接
続、および部分配線２１０と他方の素子電極２０２との
電気的接続を得た。使用したペーストはＡｇペーストで
ある。Next, as shown in FIG. 17, a first wiring layer 206 that contacts one element electrode 203 and a partial wiring 210 that contacts the other element electrode 202 are formed by a screen printing method and baked. By that, the first
Electrical connection between the wiring layer 206 and the device electrode 203 on one side and electrical connection between the partial wiring 210 and the device electrode 202 on the other side were obtained. The paste used is Ag paste.

【０１２１】第１の配線層２０６および部分配線２１０
を形成したら、図１８に示すように、第１の配線層２０
６に直交する層間絶縁層２０７をスクリーン印刷法によ
り形成し、焼成した。ペーストは、ガラスペーストであ
る。ここで、図１８では、層間絶縁層２０７は部分配線
２１０に隣接して形成されているが、層間絶縁層２０７
と部分配線２１０とは、互いに重なり合っていてもよい
し離れていてもよい。そして、図１９に示すように、層
間絶縁層２０７の上に第２の配線層２０８を形成する。
第２の配線層２０８は、部分配線２１０の位置に対応し
て、第１の配線層２０６と平行な方向に突出し部分配線
２１０に接触する櫛状のパターンを有しており、第２の
配線層２０８の形成により、第２の配線層２０８は部分
電極２１０を介して他方の素子電極２０２に電気的に接
続される。第２の配線層２０８の形成方法としては第１
の配線層２０６の形成方法と同様の方法が適用できる。
ここでは、第２の配線層２０８をスクリーン印刷法によ
り形成し、使用したペーストはＡｇペーストである。First wiring layer 206 and partial wiring 210
After the formation, as shown in FIG. 18, the first wiring layer 20
An interlayer insulating layer 207 orthogonal to 6 was formed by a screen printing method and baked. The paste is a glass paste. Here, although the interlayer insulating layer 207 is formed adjacent to the partial wiring 210 in FIG. 18, the interlayer insulating layer 207 is formed.
The partial wiring 210 and the partial wiring 210 may overlap each other or may be separated from each other. Then, as shown in FIG. 19, a second wiring layer 208 is formed on the interlayer insulating layer 207.
The second wiring layer 208 has a comb-like pattern that corresponds to the position of the partial wiring 210 and that protrudes in a direction parallel to the first wiring layer 206 and that contacts the partial wiring 210. By forming the layer 208, the second wiring layer 208 is electrically connected to the other element electrode 202 via the partial electrode 210. The first method for forming the second wiring layer 208 is the first
The same method as the method of forming the wiring layer 206 can be applied.
Here, the second wiring layer 208 is formed by a screen printing method, and the paste used is Ag paste.

【０１２２】最後に、図１５に示したように、対の素子
電極２０２、２０３をつないで、電子放出部形成用の導
電性薄膜２０４を形成し、この導電性薄膜２０４に通電
フォーミング処理を施して電子放出部を形成し、電子源
が完成する。本実施例でも、導電性薄膜２０４としては
Ｐｄの微粒子からなる薄膜でであり、有機金属溶液の塗
布焼成で得られた薄膜を素子電極２０２、２０３の間隔
内で残るようにＣｒ薄膜のリバースエッチング法により
パターニングして形成した。Finally, as shown in FIG. 15, a pair of device electrodes 202 and 203 are connected to form a conductive thin film 204 for forming an electron emitting portion, and the conductive thin film 204 is subjected to energization forming treatment. The electron emitting portion is formed by this, and the electron source is completed. Also in this embodiment, the conductive thin film 204 is a thin film composed of fine particles of Pd, and the Cr thin film is reverse-etched so that the thin film obtained by coating and baking the organic metal solution remains within the space between the device electrodes 202 and 203. And patterned by the method.

【０１２３】このように、一方の素子電極２０３と接触
する第１の配線層２０６と同時に、他方の素子電極と接
触する部分配線２１０を形成し、この部分配線２１０を
介して第２の配線層２０８を他方の素子電極２０２に接
続させることで、第２の配線層２０８の位置ずれに対す
る許容度を拡大することができ、第２の配線層２０８の
位置合わせが容易になる。Thus, at the same time as forming the first wiring layer 206 that contacts one of the element electrodes 203, the partial wiring 210 that contacts the other element electrode is formed, and the second wiring layer is formed via this partial wiring 210. By connecting 208 to the other element electrode 202, the tolerance for the positional deviation of the second wiring layer 208 can be expanded, and the alignment of the second wiring layer 208 becomes easy.

【０１２４】本実施例においても、電子放出素子２０９
から放出された電子の配線への吸い込みを防止するため
に、部分配線２１０の他方の素子電極２０２との接触位
置を、素子電極２０２、２０３の対向方向に垂直な方向
の端部としてもよい。Also in this embodiment, the electron-emitting device 209 is used.
In order to prevent the electrons emitted from the device from being absorbed into the wiring, the contact position of the partial wiring 210 with the other device electrode 202 may be an end portion of the device electrodes 202 and 203 in a direction perpendicular to the facing direction.

【０１２５】（第３実施例）図２０は、本発明の電子源
の第３実施例の要部平面図である。本実施例では、基板
３０１上にマトリックス状に配置された多数の表面伝導
型の電子放出素子３０９が、それぞれ一対の素子電極３
０２、３０３と、対の素子電極３０２、３０３をつなぐ
導電製薄膜３０４とで構成される点は、第１実施例と同
様であり、素子電極３０２、３０３の配線構造が第１実
施例と異なる例を示す。(Third Embodiment) FIG. 20 is a plan view of the essential portions of a third embodiment of the electron source of the present invention. In this embodiment, a large number of surface conduction electron-emitting devices 309 arranged in a matrix on the substrate 301 are provided in each pair of device electrodes 3.
02 and 303 and the conductive thin film 304 connecting the pair of device electrodes 302 and 303 are the same as in the first embodiment, and the wiring structure of the device electrodes 302 and 303 is different from that in the first embodiment. Here is an example:

【０１２６】図２０において、本実施例の電子源は、基
本的に、それぞれＸ方向に平行に形成された第１の配線
層３０６と第２の配線層３０８とに電気的に接続されて
Ｘ方向に並ぶ複数個の電子放出素子３０９を１つの単位
とし（これを素子行と呼ぶ）、これをＹ方向に複数行配
置した構成となっている。In FIG. 20, the electron source of this example is basically electrically connected to the first wiring layer 306 and the second wiring layer 308 which are formed in parallel with each other in the X direction, and X is formed. A plurality of electron-emitting devices 309 arranged in the direction are set as one unit (this is called a device row), and a plurality of these are arranged in the Y direction.

【０１２７】第１の配線層３０６および第２の配線層３
０８は、互いに電子放出素子３０９を挟んでＹ方向に間
隔をおいて形成された櫛状の配線であり、それぞれの櫛
の歯に相当する部分が互い違いに向き合わせて配置され
て、第１の配線層３０６が一方の素子電極３０３に、第
２の配線層３０８が他方の素子電極３０２に、それぞれ
電気的に接続されている。First wiring layer 306 and second wiring layer 3
Reference numeral 08 denotes comb-shaped wirings formed at intervals in the Y direction with the electron-emitting devices 309 sandwiched therebetween, and portions corresponding to the teeth of the respective combs are arranged so as to face each other in a staggered manner. The wiring layer 306 is electrically connected to one element electrode 303, and the second wiring layer 308 is electrically connected to the other element electrode 302.

【０１２８】次に、本実施例の電子源の製造工程につい
て説明する。Next, the manufacturing process of the electron source of this embodiment will be described.

【０１２９】まず、図２１に示すように、第１実施例と
同様にして、洗浄された基板３０１（ここでは、ソーダ
ライムガラス基板を使用）に、素子電極３０２、３０３
を形成する。本実施例では、素子電極３０２、３０３の
形成方法として、厚膜印刷法を用いた。この際使用した
ペーストはＭＯＤペーストで、本実施例では金属成分と
してＰｔを用いた。印刷の方法はスクリーン印刷法であ
る。印刷の後、７０℃で１０分間乾燥し、次に本焼成を
実施する。焼成温度は５５０℃で、ピーク保持時間は約
８分である。印刷、焼成後の素子電極３０２、３０３の
膜厚は、０．２５マイクロメートル以下であった。First, as shown in FIG. 21, device electrodes 302 and 303 are attached to a cleaned substrate 301 (here, a soda lime glass substrate is used) in the same manner as in the first embodiment.
To form. In this embodiment, the thick film printing method is used as the method of forming the device electrodes 302 and 303. The paste used at this time was a MOD paste, and Pt was used as a metal component in this example. The printing method is a screen printing method. After printing, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak holding time is about 8 minutes. The film thickness of the device electrodes 302 and 303 after printing and firing was 0.25 μm or less.

【０１３０】次いで、図２２に示すように、第１の配線
層３０６および第２の配線層３０８を形成する。第１の
配線層３０６および第２の配線層３０８は、それぞれ櫛
状のパターンをもつ配線であり互いに重なり合わないの
で、第１の配線層３０６と第２の配線層３０８とは同時
に形成することができる。しかも、第１の配線層３０６
および第２の配線層３０８の形成により、一方の素子電
極３０３と第１の配線層３０６との接続、および他方の
素子電極３０２と第２の配線層３０８との接続がなされ
る。Then, as shown in FIG. 22, a first wiring layer 306 and a second wiring layer 308 are formed. Since the first wiring layer 306 and the second wiring layer 308 are wirings each having a comb-shaped pattern and do not overlap each other, the first wiring layer 306 and the second wiring layer 308 should be formed at the same time. You can Moreover, the first wiring layer 306
By forming the second wiring layer 308, one element electrode 303 is connected to the first wiring layer 306, and the other element electrode 302 is connected to the second wiring layer 308.

【０１３１】本実施例では、第１の配線層３０６および
第２の配線層３０８の形成方法として、厚膜スクリーン
印刷法を用いた。この際使用したペーストはＡｇペース
トで、金属成分はＡｇである。所望のパターンでスクリ
ーン印刷を行い、１１０℃で２０分間の乾燥を行った
後、５５０℃、ピーク保持時間１５分の焼成を行って、
幅が３００マイクロメートル、厚みが１０マイクロメー
トルの第１の配線層３０６および第２の配線層３０８を
得た。In this example, the thick film screen printing method was used as the method for forming the first wiring layer 306 and the second wiring layer 308. The paste used at this time was Ag paste, and the metal component was Ag. Screen printing with a desired pattern, drying at 110 ° C. for 20 minutes, and then baking at 550 ° C. for a peak holding time of 15 minutes,
A first wiring layer 306 and a second wiring layer 308 each having a width of 300 μm and a thickness of 10 μm were obtained.

【０１３２】以上で、素子電極３０２、３０３への配線
部分が完成する。もちろん、ペースト材料や印刷方法等
は、第１実施例と同様に、上述したものに限るものでは
ない。 第１の配線層３０６および第２の配線層３０８
を形成したら、図２０に示すように、対の素子電極３０
２、３０３間をつなぐ導電性薄膜３０４を形成する。そ
して、この導電性薄膜３０４に通電フォーミング処理を
施して導電性薄膜３０４に電子放出部を形成し、電子源
が完成する。導電性薄膜３０４の形成方法および通電フ
ォーミング処理については第１実施例と同様でよいの
で、その説明は省略する。With the above, wiring portions to the device electrodes 302 and 303 are completed. Of course, the paste material, the printing method, etc. are not limited to those described above, as in the first embodiment. First wiring layer 306 and second wiring layer 308
After the formation, as shown in FIG. 20, a pair of device electrodes 30
A conductive thin film 304 for connecting the two and 303 is formed. Then, the conductive thin film 304 is subjected to an energization forming process to form an electron emitting portion in the conductive thin film 304, and the electron source is completed. The method of forming the conductive thin film 304 and the energization forming process may be the same as those in the first embodiment, and thus the description thereof will be omitted.

【０１３３】上記構成に基づき、各素子行の第１の配線
層３０６と第２の配線層３０８との間に適宜駆動電圧を
印加することで、電子放出素子３０９を各素子行ごとに
独立して駆動することができる。すなわち、電子を放出
したい素子行には、電子放出しきい値以上の電圧を印加
し、電子を放出しない素子行には、電子放出しきい値以
下の電圧を印加すればよい。Based on the above structure, by appropriately applying a drive voltage between the first wiring layer 306 and the second wiring layer 308 of each element row, the electron-emitting devices 309 are independently provided for each element row. Can be driven. That is, a voltage equal to or higher than the electron emission threshold value may be applied to the element row from which electrons are to be emitted, and a voltage equal to or lower than the electron emission threshold value may be applied to the element row that does not emit electrons.

【０１３４】次に、図２０に示した電子源を用いた画像
形成装置の一例について、図２３を参照して説明する。
図２３は、図２０に示した電子源を用いた画像形成装置
の表示パネルの一例の基本構成図である。Next, an example of an image forming apparatus using the electron source shown in FIG. 20 will be described with reference to FIG.
FIG. 23 is a basic configuration diagram of an example of a display panel of the image forming apparatus using the electron source shown in FIG.

【０１３５】図２３において、リアプレート３８１に
は、図２０に示したものと同様の電子源３８０が固定さ
れている。電子源３８０とフェースプレート３８２との
間には、各電子放出素子３０９に対応して、素子行と直
交して配置された複数のストライプ状のグリッド電極３
９１が設けられている。各グリッド電極３９１は、電子
放出素子３０９から放出された電子を変調させるもので
あり、それぞれ各電子放出素子３０９に対応して、電子
を通過させるための円形の開口３９１ａが設けられてい
る。グリッド電極３９１の形状や配置については、必ず
しも図２３に示したものと同様でなくともよい。例え
ば、開口としてメッシュ状に多数の通過口を設けたもの
でもよく、また、電子放出素子３０９の周囲や近傍に設
けてもよい。各グリッド電極３９１および電子源３８０
の各配線層３０６、３０８は、それぞれ不図示の容器外
端子により外囲器の外部に引き出されている。さらに各
容器外端子は、それぞれ不図示の制御回路と電気的に接
続されている。その他の構成は第１実施例と同様である
ので、その説明は省略する。In FIG. 23, an electron source 380 similar to that shown in FIG. 20 is fixed to the rear plate 381. Between the electron source 380 and the face plate 382, a plurality of stripe-shaped grid electrodes 3 corresponding to the electron-emitting devices 309 and arranged orthogonal to the device rows.
91 is provided. Each grid electrode 391 modulates electrons emitted from the electron-emitting device 309, and a circular opening 391a for passing electrons is provided corresponding to each electron-emitting device 309. The shape and arrangement of the grid electrode 391 are not necessarily the same as those shown in FIG. For example, a large number of mesh-like passage openings may be provided as openings, or the openings may be provided around or near the electron-emitting device 309. Each grid electrode 391 and electron source 380
Each of the wiring layers 306 and 308 is drawn out of the envelope by a terminal outside the container (not shown). Further, each terminal outside the container is electrically connected to a control circuit (not shown). The other structure is similar to that of the first embodiment, and the description thereof is omitted.

【０１３６】本実施例の画像形成装置では、素子行を１
列ずつ順次駆動（走査）していくのと同期してグリッド
電極列に画像１ライン分の変調信号を同時に印加するこ
とにより、電子放出素子３０９から放出された電子の蛍
光体への照射を制御し、画像を１ラインずつ表示するこ
とができる。In the image forming apparatus of this embodiment, one element row is used.
The irradiation of electrons emitted from the electron-emitting device 309 to the phosphor is controlled by simultaneously applying a modulation signal for one image line to the grid electrode row in synchronization with the sequential driving (scanning) row by row. However, the image can be displayed line by line.

【０１３７】以上説明したように本実施例の電子源３８
０では、電子放出素子３０９を素子行ごとに接続する場
合において、第１の配線層３０６および第２の配線層３
０８を櫛状とし、その櫛の歯の部分で電子放出素子３０
９の素子電極３０２、３０３に接続することで、第１の
配線層３０６と第２の配線層３０８とで直接、素子電極
３０２、３０３に接続することができる。その結果、配
線構造が簡略化され、素子電極３０２、３０３と各配線
層３０６、３０８との接続部分の信頼性が向上する。配
線構造が簡略化されることにより、配線に支配される面
積が低減され、素子電極３０２、３０３ひいては電子放
出素子３０９をより高密度に配置することができるよう
になる。しかも、第１の配線層３０６と第２の配線層３
０８とは互いに重なり合わないので、第１の配線層３０
６と第２の配線層３０８との間に絶縁構造を設ける必要
もなく、さらに、第１の配線層３０６と第２の配線層３
０８とを同時に形成することができるので、第１実施例
に比較して、製造工程をより削減することができる。As described above, the electron source 38 of this embodiment is used.
0, when the electron-emitting devices 309 are connected for each device row, the first wiring layer 306 and the second wiring layer 3 are connected.
08 is a comb shape, and the electron-emitting device 30 is formed by the teeth of the comb.
By connecting to the device electrodes 302 and 303 of No. 9, the first wiring layer 306 and the second wiring layer 308 can be directly connected to the device electrodes 302 and 303. As a result, the wiring structure is simplified, and the reliability of the connection portion between the device electrodes 302 and 303 and the wiring layers 306 and 308 is improved. By simplifying the wiring structure, the area dominated by the wiring is reduced, and the device electrodes 302, 303 and thus the electron-emitting devices 309 can be arranged at a higher density. Moreover, the first wiring layer 306 and the second wiring layer 3
08 do not overlap with each other, so the first wiring layer 30
6 and the second wiring layer 308 need not be provided with an insulating structure, and further, the first wiring layer 306 and the second wiring layer 3
08 can be formed at the same time, so that the number of manufacturing steps can be further reduced as compared with the first embodiment.

【０１３８】そして、このような電子源３８０を画像形
成装置に用いることで、単位面積あたりの画素数が多
く、高解像度の画像形成装置を容易に製造することがで
きる。なお、本実施例の電子源３８０においても、第１
実施例と同様に、図２４に示すように、第１の配線層３
２６の一方の素子電極３２３との接触位置および第２の
配線層３２８の他方の素子電極３２２との接触位置が、
それぞれ素子電極３２２、３２３の対向方向と垂直な方
向の端部となるように、第１の配線層３２６および第２
の配線層３２８に櫛状に突出したパターンを設け、電子
放出素子３２９から放出された電子の配線への吸い込み
を防止してもよい。図２４では、両方の配線層３２６、
３２８の突出したパターンを素子電極３２２、３２３の
対向方向と垂直な方向の端部で接触するように設けた例
を示しているが、少なくとも正極側が、そのように接触
していればよい。By using such an electron source 380 in an image forming apparatus, a high resolution image forming apparatus having a large number of pixels per unit area can be easily manufactured. In the electron source 380 of this embodiment, the first
Similar to the embodiment, as shown in FIG. 24, the first wiring layer 3
26, the contact position with one device electrode 323 and the contact position with the other device electrode 322 of the second wiring layer 328 are
The first wiring layer 326 and the second wiring layer 326 are formed so as to be end portions in the direction perpendicular to the facing direction of the device electrodes 322 and 323, respectively.
The wiring layer 328 may be provided with a pattern protruding in a comb shape to prevent the electrons emitted from the electron-emitting device 329 from being absorbed into the wiring. In FIG. 24, both wiring layers 326,
An example is shown in which the protruding pattern of 328 is provided so as to make contact with the ends of the device electrodes 322 and 323 in the direction perpendicular to the facing direction, but at least the positive electrode side may make such contact.

【０１３９】以上説明した各実施例から明らかなよう
に、本発明に係わる電子源は基本的には電子放出素子と
して冷陰極型の電子放出素子を用いており、その中でも
特に、表面伝導型の電子放出素子を用いている。冷陰極
型の電子放出素子は、例えばフォトリソグラフィー、エ
ッチングのような製造技術を用いれば基板上に精密に位
置決めして形成できるため、微小な間隔で多数個を配列
することが可能である。しかも、従来からＣＲＴ等で用
いられてきた熱陰極と比較すると、陰極自身や周辺部が
比較的低温な状態で駆動できるため、より微細な配列ピ
ッチの電子源を容易に実現できる。As is clear from each of the embodiments described above, the electron source according to the present invention basically uses a cold cathode type electron-emitting device as an electron-emitting device. An electron emitting device is used. Since the cold cathode type electron-emitting devices can be precisely positioned and formed on the substrate by using a manufacturing technique such as photolithography or etching, a large number of them can be arranged at minute intervals. Moreover, as compared with a hot cathode conventionally used in a CRT or the like, since the cathode itself and the peripheral portion can be driven in a relatively low temperature state, an electron source with a finer array pitch can be easily realized.

【０１４０】このような冷陰極型の電子放出素子として
は、ＭＩＭ型、ＦＥ型、表面伝導型等があるが、その中
でもとりわけ好ましいのは表面伝導型の電子放出素子で
ある。すなわち、ＭＩＭ型の電子放出素子は絶縁層や上
部電極の厚さを比較的精密に制御する必要があり、ま
た、ＦＥ型の電子放出素子は針状の電子放出部の先端形
状を精密に制御する必要がある。そのため、これらの素
子は比較的製造コストが高くなったり、製造プロセス上
の制限から大面積のものを作製するのが困難となる場合
があった。これに対して、表面伝導型の電子放出素子は
構造が単純で構造が簡単であり、大面積のものを容易に
作製できる。近年、特に大面積で安価な表示装置が求め
られる状況においては、とりわけ好適な冷陰極型の電子
放出素子であるといえる。Such cold cathode type electron-emitting devices include MIM type, FE type, surface conduction type and the like. Among them, the surface conduction type electron emission devices are particularly preferable. That is, the MIM-type electron-emitting device needs to control the thickness of the insulating layer and the upper electrode relatively precisely, and the FE-type electron-emitting device precisely controls the tip shape of the needle-shaped electron-emitting portion. There is a need to. Therefore, these elements may have a relatively high manufacturing cost, or it may be difficult to manufacture a large-area device due to restrictions in the manufacturing process. On the other hand, the surface conduction electron-emitting device has a simple structure and a simple structure, and a large-area one can be easily manufactured. In recent years, particularly in a situation where a large-area and inexpensive display device is required, it can be said that it is a particularly suitable cold cathode type electron-emitting device.

【０１４１】また、本発明の電子源は、例えば、電子顕
微鏡のように、放出電子の被照射部材が、画像形成部材
以外の部材である場合についても適用でき、被照射部材
を特定しない電子線発生装置としての形態も取り得る。Further, the electron source of the present invention can be applied to a case where a member to be irradiated with emitted electrons is a member other than an image forming member, such as an electron microscope. It can also be in the form of a generator.

【０１４２】さらに、上述した各実施例では、画像形成
装置として画像を表示する画像表示装置を例に挙げて説
明したが、本発明の思想によれば、例えば、感光性ドラ
ムと発光ダイオード等で構成された光プリンタの発光ダ
イオード等の代替の発光源としても用いることもでき
る。この場合、画像形成部材としては、上述の実施例で
用いた蛍光体のような、直接発光する物質に限るもので
はなく、電子の帯電による潜像画像が形成されるような
部材を用いることもできる。Furthermore, in each of the above-described embodiments, the image display device for displaying an image was described as an example of the image forming device. However, according to the concept of the present invention, for example, a photosensitive drum and a light emitting diode are used. It can also be used as an alternative light source such as a light emitting diode of a constructed optical printer. In this case, the image forming member is not limited to the substance that directly emits light, such as the phosphor used in the above-described embodiment, and a member that forms a latent image by charging with electrons may be used. it can.

【０１４３】[0143]

【発明の効果】本発明は、以上説明したとおり構成され
ているので、以下に記載する効果を奏する。Since the present invention is configured as described above, it has the following effects.

【０１４４】本発明の電子源およびその製造方法のう
ち、行列状に配置された電子放出素子への配線として、
複数の行方向配線および複数の列方向配線が互いに絶縁
層を介して交差して形成されたものでは、各行方向配線
は電子放出素子の一方の素子電極に直接、電気的に接続
され、各列方向配線には、電子放出素子の他方の素子電
極に直接または部分配線を介して電気的に接続される櫛
状のパターンを有するので、素子電極を各配線に接続す
るための特別な構造や工程が必要なくなる。その結果、
電子源の製造工程の簡略化、および素子電極の配線構造
の簡略化を達成することができる。また、配線構造の簡
略化により、素子電極と各配線との接続部分の信頼性が
向上するとともに、配線に支配される部分の面積が低減
されるので高密度配線が可能となり、素子電極ひいては
電子放出素子をより高密度に配置することができる。Among the electron sources and the method of manufacturing the same of the present invention, as wiring to the electron-emitting devices arranged in a matrix,
In a structure in which a plurality of row-direction wirings and a plurality of column-direction wirings intersect each other through an insulating layer, each row-direction wiring is directly electrically connected to one element electrode of the electron-emitting device, Since the directional wiring has a comb-shaped pattern that is electrically connected to the other element electrode of the electron-emitting device directly or through the partial wiring, a special structure or process for connecting the element electrode to each wiring is provided. No longer needed. as a result,
It is possible to simplify the manufacturing process of the electron source and the wiring structure of the device electrode. In addition, the simplification of the wiring structure improves the reliability of the connection portion between the element electrode and each wiring, and reduces the area of the portion dominated by the wiring, which enables high-density wiring, and thus the element electrode The emitting elements can be arranged more densely.

【０１４５】一方、行列状に配置された電子放出素子へ
の配線として、電子放出素子の行ごとに、電子放出素子
を間において素子電極の対向方向と垂直な方向に、複数
の第１の行方向配線および第２の行方向配線を形成した
ものでは、各行方向配線は、それぞれ櫛状に突出するパ
ターンにおいて素子電極に接触し、電気的に接続され
る。その結果、第１の行方向配線および第２の行方向配
線だけで、電子放出素子の素子電極との配線がなされ、
電子源の製造工程の簡略化、および素子電極の配線構造
の簡略化を達成することができる。しかも、各行方向配
線は同時に形成することができるので、配線工程および
配線構造をより簡略化できる。On the other hand, as wirings to the electron-emitting devices arranged in a matrix, a plurality of first rows are provided for each row of the electron-emitting devices in a direction perpendicular to the facing direction of the device electrodes between the electron-emitting devices. In the case where the directional wiring and the second row directional wiring are formed, each row directional wiring is in contact with and electrically connected to the element electrode in a pattern protruding in a comb shape. As a result, the wiring with the device electrode of the electron-emitting device is made only by the first row-direction wiring and the second row-direction wiring,
It is possible to simplify the manufacturing process of the electron source and the wiring structure of the device electrode. Moreover, since the row-direction wirings can be formed simultaneously, the wiring process and the wiring structure can be further simplified.

【０１４６】さらに、上記本発明の電子源において、各
配線を厚膜印刷法により形成することで、フォトリソグ
ラフィ工程を必要とせずに各配線の形成を行えるので、
各配線の形成工程の短縮化が図られる。Furthermore, in the electron source of the present invention, by forming each wiring by the thick film printing method, each wiring can be formed without requiring a photolithography process.
The process of forming each wiring can be shortened.

【０１４７】また、各配線のうち、少なくとも電子放出
素子の正極となる素子電極に接触する配線を、素子電極
の端部で接触させることで、電子放出素子から放出され
た電子が配線に吸い込まれる現象を抑えることができ
る。Further, among the respective wirings, at least the wiring which comes into contact with the positive electrode of the electron-emitting device is brought into contact with the end of the device electrode, so that the electrons emitted from the electron-emitting device are sucked into the wiring. The phenomenon can be suppressed.

【０１４８】特に、本発明の電子源に用いられる電子放
出素子として表面伝導型の電子放出素子を用いること
で、構造が簡単で製造が単純であり、大面積のものも容
易に作製できる。Particularly, by using the surface conduction electron-emitting device as the electron-emitting device used in the electron source of the present invention, the structure is simple and the manufacturing is simple, and a large-area device can be easily manufactured.

【０１４９】本発明の画像形成装置は、上述した配線構
造を有する本発明の電子源を用いているので、配線およ
び電子放出素子の密度を高密度化でき、単位面積あたり
の画素数を増やし、高解像度を有する画像形成装置を達
成することができる。特に、画像形成部材として、電子
放出素子から放出される電子が衝突することにより発光
する蛍光体を含む蛍光膜を用いることで、高解像度でし
かも大画面の画像表示装置を容易に得ることができる。Since the image forming apparatus of the present invention uses the electron source of the present invention having the above-mentioned wiring structure, the density of wirings and electron-emitting devices can be increased, and the number of pixels per unit area can be increased. An image forming apparatus having high resolution can be achieved. In particular, by using as the image forming member a fluorescent film containing a fluorescent substance that emits light when electrons emitted from the electron-emitting device collide with each other, it is possible to easily obtain a high-resolution and large-screen image display device. .

【０１５０】そして、本発明の画像形成装置の製造方法
は、電子源を上述した本発明の電子源の製造方法により
製造することにより、電子源の製造工程を簡略化しつつ
も、画素密度の高い画像形成装置を得ることができる。In the method of manufacturing the image forming apparatus of the present invention, the electron source is manufactured by the above-described method of manufacturing the electron source of the present invention, so that the manufacturing process of the electron source is simplified and the pixel density is high. An image forming apparatus can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の電子源の第１実施例の要部平面図であ
る。FIG. 1 is a plan view of an essential part of a first embodiment of an electron source of the present invention.

【図２】図１に示した電子源の製造工程を説明するため
の図であり、素子電極を形成した状態を示す。FIG. 2 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 1, showing a state in which a device electrode is formed.

【図３】図１に示した電子源の製造工程を説明するため
の図であり、第１の配線層を形成した状態を示す。FIG. 3 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 1, showing a state in which a first wiring layer is formed.

【図４】図１に示した電子源の製造工程を説明するため
の図であり、層間絶縁層を形成した状態を示す。FIG. 4 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 1, showing a state in which an interlayer insulating layer is formed.

【図５】図１に示した電子源の製造工程を説明するため
の図であり、第２の配線層を形成した状態を示す。5A and 5B are views for explaining a manufacturing process of the electron source shown in FIG. 1, showing a state in which a second wiring layer is formed.

【図６】本発明に好適な基本的な表面伝導型電子放出素
子の構成を示す図で、同図（ａ）はその平面図、同図
（ｂ）はその断面図である。6A and 6B are diagrams showing a structure of a basic surface conduction electron-emitting device suitable for the present invention, FIG. 6A being a plan view thereof and FIG. 6B being a sectional view thereof.

【図７】図６に示した表面伝導型電子放出素子の製造工
程の一例を説明するための図である。FIG. 7 is a diagram illustrating an example of a manufacturing process of the surface conduction electron-emitting device shown in FIG.

【図８】表面伝導型電子放出素子に電子放出部を形成す
る際に行われる通電フォーミング時に与えられる電圧波
形の例を示す図である。FIG. 8 is a diagram showing an example of a voltage waveform given during energization forming performed when forming an electron emitting portion in a surface conduction electron emitting device.

【図９】図６に示した構成を有する素子の電子放出特性
を測定するための測定評価装置の概略構成図である。9 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of an element having the configuration shown in FIG.

【図１０】図９に示した測定評価装置により測定された
放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係
の典型的な例を示すグラフである。10 is a graph showing a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG.

【図１１】図１に示した電子源を用いた画像形成装置の
表示パネルの一例の基本構成図である。11 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.

【図１２】図１１に示した表示パネルの蛍光膜の、蛍光
体の配置例を示す図である。12 is a diagram showing an arrangement example of phosphors in a phosphor film of the display panel shown in FIG.

【図１３】図１に示した電子源を用いた画像形成装置に
よりＮＴＳＣ方式のテレビ信号に応じて表示を行う例の
駆動回路のブロック図である。13 is a block diagram of a drive circuit of an example in which display is performed according to an NTSC television signal by the image forming apparatus using the electron source shown in FIG.

【図１４】本発明の電子源の第１実施例における、配線
の変形例をしめす要部平面図である。FIG. 14 is a main part plan view showing a modified example of the wiring in the first embodiment of the electron source of the present invention.

【図１５】本発明の電子源の第２実施例の要部平面図で
ある。FIG. 15 is a main part plan view of a second embodiment of the electron source of the present invention.

【図１６】図１５に示した電子源の製造工程を説明する
ための図であり、素子電極を形成した状態を示す。16 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 15, showing a state in which element electrodes are formed.

【図１７】図１５に示した電子源の製造工程を説明する
ための図であり、第１の配線層および部分配線を形成し
た状態を示す。FIG. 17 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 15, showing a state in which a first wiring layer and partial wiring are formed.

【図１８】図１５に示した電子源の製造工程を説明する
ための図であり、層間絶縁層を形成した状態を示す。FIG. 18 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 15, showing a state in which an interlayer insulating layer is formed.

【図１９】図１５に示した電子源の製造工程を説明する
ための図であり、第２の配線層を形成した状態を示す。FIG. 19 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 15, showing a state in which a second wiring layer is formed.

【図２０】本発明の電子源の第３実施例の要部平面図で
ある。FIG. 20 is a plan view of the essential parts of a third embodiment of the electron source of the present invention.

【図２１】図２０に示した電子源の製造工程を説明する
ための図であり、素子電極を形成した状態を示す。FIG. 21 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 20, showing a state in which element electrodes are formed.

【図２２】図２０に示した電子源の製造工程を説明する
ための図であり、第１の配線層および第２の配線層を形
成した状態を示す。22 is a diagram for explaining a manufacturing process of the electron source shown in FIG. 20, showing a state in which a first wiring layer and a second wiring layer are formed.

【図２３】図２０に示した電子源を用いた画像形成装置
の表示パネルの一例の基本構成図である。23 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.

【図２４】本発明の電子源の第３実施例における、配線
の変形例をしめす要部平面図である。FIG. 24 is a main-portion plan view showing a modification of the wiring in the third embodiment of the electron source of the present invention.

【図２５】従来の表面伝導型電子放出素子の典型的な素
子構成を示す図である。FIG. 25 is a diagram showing a typical device configuration of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

１、２０１、３０１ 基板 ２、３、２２、２３、２０２、２０３、３０２、３０
３、３２２、３２３素子電極 ４、２４、２０４、３０４ 導電性薄膜 ６、２６、２０６、３０６、３２６ 第１の配線層 ７、２０７ 層間絶縁層 ８、２８、２０８、３０８、３２８ 第２の配線層 ９、２９、８７、２０９、３０９、３２９ 電子放出
素子 ８０、３８０ 電子源 ８１、３８１ リアプレート ８２、３８２ フェースプレート ８３ ガラス基板 ８４ 蛍光膜 ８４ａ 蛍光体 ８４ｂ 黒色導電材 ８５ メタルバック ８６ 支持枠 ８８ ｘ配線 ８９ ｙ配線 ９０、３９０ 外囲器 １９１ 表示パネル １９２ 走査回路 １９３ 制御回路 １９４ シフトレジスタ １９５ ラインメモリ １９６ 同期信号分離回路 １９７ 変調信号発生器 ２１０ 部分配線 ３９１ グリッド電極 ３９１ａ 開口1, 201, 301 Substrates 2, 3, 22, 23, 202, 203, 302, 30
3, 322, 323 Device electrodes 4, 24, 204, 304 Conductive thin film 6, 26, 206, 306, 326 First wiring layer 7, 207 Inter-layer insulating layer 8, 28, 208, 308, 328 Second wiring Layers 9, 29, 87, 209, 309, 329 Electron-emitting device 80, 380 Electron source 81, 381 Rear plate 82, 382 Face plate 83 Glass substrate 84 Fluorescent film 84a Phosphor 84b Black conductive material 85 Metal back 86 Support frame 88 x wiring 89 y wiring 90, 390 envelope 191 display panel 192 scanning circuit 193 control circuit 194 shift register 195 line memory 196 synchronization signal separation circuit 197 modulation signal generator 210 partial wiring 391 grid electrode 391a opening

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｊ 31/12 Ｂ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01J 31/12 B

Claims (24)

【特許請求の範囲】[Claims] 【請求項１】 電子放出部の両端に対向する一対の素子
電極を有し前記素子電極間に駆動電圧を印加することに
より前記電子放出部より電子を放出する電子放出素子
が、基板上に行列状に復数個配置された電子源におい
て、 前記基板に、前記素子電極間に駆動電圧を印加するため
の配線として、前記素子電極の対向方向に垂直な複数の
行方向配線と、前記素子電極の対向方向に平行な複数の
列方向配線とが、互いに絶縁層を介して交差して形成さ
れ、 前記各行方向配線は、行方向に並んだ前記電子放出素子
の素子電極のうち一方の素子電極に接触する位置に配置
され、 前記各列方向配線は、列方向に並んだ前記電子放出素子
の素子電極のうち他方の素子電極にそれぞれ電気的に接
続するための、櫛状に突出したパターンを有することを
特徴とする電子源。1. An electron-emitting device having a pair of device electrodes facing each other at both ends of the electron-emitting device and emitting electrons from the electron-emitting device by applying a driving voltage between the device electrodes is arranged on a substrate. A plurality of row-direction wirings perpendicular to the facing direction of the device electrodes, and the device electrodes, as wirings for applying a drive voltage between the device electrodes on the substrate. A plurality of column-direction wirings that are parallel to the facing direction of the electron-emitting devices are formed so as to intersect each other with an insulating layer interposed therebetween, and each row-direction wiring is one of the device electrodes of the electron-emitting devices arranged in the row direction. Is arranged at a position in contact with each other, and each of the column-direction wirings has a comb-shaped protruding pattern for electrically connecting to the other of the device electrodes of the electron-emitting devices arranged in the column direction. Characterized by having An electron source to do. 【請求項２】 前記各行方向配線および各列方向配線
が、厚膜印刷法により形成される請求項１に記載の電子
源。2. The electron source according to claim 1, wherein the row-direction wirings and the column-direction wirings are formed by a thick film printing method. 【請求項３】 前記各列方向配線の各櫛状に突出したパ
ターンは、前記他方の素子電極に接触する請求項１また
は２に記載の電子源。3. The electron source according to claim 1, wherein the comb-shaped patterns of the column-direction wirings are in contact with the other element electrode. 【請求項４】 前記各行方向配線および各列方向配線の
うち、少なくとも前記電子放出素子の正極となる素子電
極に接触する配線が、前記電子放出素子の素子電極の端
部で接触している請求項３に記載の電子源。4. The wiring, which is in contact with at least a device electrode serving as a positive electrode of the electron-emitting device, of each of the row-direction wirings and the column-direction wirings is in contact with an end portion of the device electrode of the electron-emitting device. Item 3. The electron source according to item 3. 【請求項５】 前記基板には、前記各行方向配線および
各列方向配線とともに、前記各電子放出素子の他方の素
子電極に接触する部分配線が形成され、 前記各列方向配線の各櫛状に突出したパターンは、それ
ぞれ前記各部分配線に接触する請求項１または２に記載
の電子源。5. The substrate is provided with the row-direction wirings and the column-direction wirings, and partial wirings that come into contact with the other element electrodes of the electron-emitting devices are formed, and each of the column-direction wirings has a comb shape. The electron source according to claim 1 or 2, wherein the projected patterns are in contact with the respective partial wirings. 【請求項６】 前記各部分配線は厚膜印刷法により形成
され、前記各部分配線および前記各行方向配線のうち、
少なくとも前記電子放出素子の正極となる素子電極に接
触する配線が、前記電子放出素子の素子電極の端部で接
触している請求項５に記載の電子源。6. The partial wirings are formed by a thick film printing method, and among the partial wirings and the row-direction wirings,
The electron source according to claim 5, wherein at least a wiring that contacts a device electrode that is a positive electrode of the electron-emitting device contacts at an end of the device electrode of the electron-emitting device. 【請求項７】 電子放出部の両端に対向する一対の素子
電極を有し前記素子電極間に駆動電圧を印加することに
より前記電子放出部より電子を放出する電子放出素子
が、基板上に行列状に復数個配置された電子源におい
て、 前記基板に、前記素子電極間に駆動電圧を印加するため
の配線として、前記素子電極の対向方向と垂直な方向に
対向配置された複数の第１の行方向配線および複数の第
２の行方向配線が、それぞれ前記電子放出素子を間にお
いて前記電子放出素子の行ごとに形成され、 前記各第１の行方向配線は、前記第２の行方向配線との
間に位置する各電子放出素子の一方の素子電極にそれぞ
れ接触する、櫛状に突出したパターンを有し、 前記各第２の行方向配線は、前記第１の行方向配線との
間に位置する各電子放出素子の他方の素子電極にそれぞ
れ接触する、櫛状に突出したパターンを有することを特
徴とする電子源。7. An electron-emitting device having a pair of device electrodes facing each other at both ends of the electron-emitting device and emitting electrons from the electron-emitting device by applying a driving voltage between the device electrodes is arranged on a substrate. In a plurality of electron sources arranged in a line, a plurality of first electrodes are arranged on the substrate as wirings for applying a drive voltage between the element electrodes, the wirings facing each other in a direction perpendicular to the facing direction of the element electrodes. Row-direction wirings and a plurality of second row-direction wirings are formed for each row of the electron-emitting devices with the electron-emitting devices interposed between the first row-direction wirings and the second row-direction wirings. Each of the second row-direction wirings has a pattern protruding in a comb shape and is in contact with one device electrode of each electron-emitting device located between the second row-direction wiring and the first row-direction wiring. The other of each electron-emitting device located between An electron source having a pattern protruding in a comb shape, which is in contact with each of the device electrodes. 【請求項８】 前記各第１の行方向配線および各第２の
行方向配線が厚膜印刷法により形成される請求項７に記
載の電子源。8. The electron source according to claim 7, wherein each of the first row-direction wirings and each of the second row-direction wirings is formed by a thick film printing method. 【請求項９】 前記各第１の行方向配線および各第２の
行方向配線のうち、少なくとも前記電子放出素子の正極
となる素子電極に接触する配線が、前記電子放出素子の
素子電極の端部で接触している請求項８に記載の電子
源。9. An end of an element electrode of the electron-emitting device, at least a wiring of the first row-direction wiring and the second row-direction wiring that comes into contact with a device electrode that is a positive electrode of the electron-emitting device. The electron source according to claim 8, wherein the electron sources are in contact with each other. 【請求項１０】 前記電子放出素子は、対向する対の素
子電極と、前記対の素子電極間をつなぎ一部が電気的に
高抵抗な状態となった導電性薄膜とで構成される、表面
伝導型の電子放出素子である請求項１ないし９のいずれ
か１項に記載の電子源。10. The surface of the electron-emitting device, which is composed of a pair of device electrodes facing each other and a conductive thin film in which the device electrodes of the pair are connected to each other and a part of which is in an electrically high resistance state. The electron source according to claim 1, wherein the electron source is a conduction type electron-emitting device. 【請求項１１】 請求項１ないし１０のいずれか１項に
記載の電子源を備えた画像形成装置であって、 前記電子源の電子放出素子から放出された電子が衝突す
ることにより画像が形成される画像形成部材が支持枠を
介して前記電子源に対向配置され、前記電子源と前記支
持枠と前記画像形成部材とを含む外囲器の内部が真空雰
囲気とされていることを特徴とする画像形成装置。11. An image forming apparatus including the electron source according to claim 1, wherein an image is formed by collision of electrons emitted from an electron-emitting device of the electron source. An image forming member to be opposed to the electron source via a support frame, and an inside of an envelope including the electron source, the support frame, and the image forming member has a vacuum atmosphere. Image forming apparatus. 【請求項１２】 前記画像形成部材は、前記電子放出素
子から放出された電子が衝突することにより発光する蛍
光体を含む蛍光膜である請求項１１に記載の画像形成装
置。12. The image forming apparatus according to claim 11, wherein the image forming member is a phosphor film including a phosphor that emits light when electrons emitted from the electron emitting device collide with each other. 【請求項１３】 基板上に、電子放出素子を構成し電子
放出部の両端に対向する対の素子電極を行列状に複数対
配置し、前記素子電極間に電圧を印加して前記電子放出
部より電子を放出させるための配線を形成する電子源の
製造方法において、 前記素子電極の対向方向に垂直な方向を行方向とし、平
行な方向を列方向としたとき、 前記配線を形成する工程が、前記電子放出素子の列ごと
に配置されて前記行方向に延び、前記行方向に並ぶ素子
電極のうち一方の素子電極に接触する複数の行方向配線
を形成する工程と、 前記各行方向配線を形成した後、前記電子放出素子の行
ごとに配置されて前記列方向に延びる複数の絶縁層を前
記行方向配線に交差して形成する工程と、 前記各絶縁層上に、前記列方向に並ぶ素子電極のうち他
方の素子電極にそれぞれ電気的に接続するための櫛状に
突出したパターンを有する複数の列方向配線を形成する
工程とを含むことを特徴とする電子源の製造方法。13. A plurality of pairs of device electrodes, which form an electron-emitting device and are opposed to both ends of the electron-emitting portion, are arranged in a matrix on a substrate, and a voltage is applied between the device electrodes to apply the electron-emitting portion. In a method of manufacturing an electron source for forming a wiring for emitting more electrons, when the direction perpendicular to the facing direction of the device electrodes is the row direction and the parallel direction is the column direction, the step of forming the wiring is A step of forming a plurality of row-direction wirings arranged in each column of the electron-emitting devices, extending in the row direction, and contacting one of the element electrodes arranged in the row direction; After forming, a step of forming a plurality of insulating layers arranged in each row of the electron-emitting devices and extending in the column direction so as to intersect with the row-direction wiring, and lined in the column direction on each of the insulating layers. The other element electrode of the element electrodes Method for producing respective electron source which comprises a step of forming a plurality of column wirings having a comb shape protruding pattern for electrically connecting. 【請求項１４】 前記各行方向配線および各列方向配線
を、厚膜印刷法により形成する請求項１３に記載の電子
源の製造方法。14. The method of manufacturing an electron source according to claim 13, wherein the row-direction wirings and the column-direction wirings are formed by a thick film printing method. 【請求項１５】 前記各列方向配線の各櫛状に突出した
パターンを、前記他方の素子電極に接触する位置に形成
する請求項１３または１４に記載の電子源の製造方法。15. The method of manufacturing an electron source according to claim 13, wherein the pattern protruding in a comb shape of each of the column-direction wirings is formed at a position in contact with the other element electrode. 【請求項１６】 前記各行方向配線および各列方向配線
のうち、少なくとも前記電子放出素子の正極となる素子
電極に接触する配線を、前記電子放出素子の素子電極の
端部で接触する位置に形成する請求項１５に記載の電子
源の製造方法。16. Of the respective row-direction wirings and respective column-direction wirings, at least a wiring contacting a device electrode serving as a positive electrode of the electron-emitting device is formed at a position contacting at an end of the device electrode of the electron-emitting device. 16. The method for manufacturing an electron source according to claim 15, wherein. 【請求項１７】 前記各列方向配線を形成する前に、前
記各素子電極の他方の素子電極に接触する部分配線を形
成し、 前記各列方向配線の各櫛状に突出したパターンを、それ
ぞれ前記各部分配線に接触する位置に形成する請求項１
３または１４に記載の電子源の製造方法。17. Before forming each of the column-direction wirings, a partial wiring that contacts the other element electrode of each of the element electrodes is formed, and each of the column-direction wirings has a pattern protruding in a comb shape. 2. Formed at a position in contact with each of the partial wirings.
15. The method for manufacturing the electron source according to 3 or 14. 【請求項１８】 前記各部分配線を厚膜印刷法により形
成し、前記各部分配線および前記各行方向配線のうち、
少なくとも前記電子放出素子の正極となる素子電極に接
触する配線を、前記電子放出素子の素子電極の端部で接
触する位置に形成する請求項１７に記載の電子源の製造
方法。18. Each of the partial wirings is formed by a thick film printing method, and among the partial wirings and the row-direction wirings,
18. The method of manufacturing an electron source according to claim 17, wherein at least a wiring contacting a device electrode serving as a positive electrode of the electron-emitting device is formed at a position contacting the end of the device electrode of the electron-emitting device. 【請求項１９】 基板上に、電子放出素子を構成し電子
放出部の両端に対向する対の素子電極を行列状に複数対
配置し、前記素子電極間に電圧を印加して前記電子放出
部より電子を放出させるための配線を形成する電子源の
製造方法において、 前記素子電極の対向方向に垂直な方向を行方向とし、平
行な方向を列方向としたとき、 前記配線を形成する工程が、前記電子放出素子の行ごと
に配置されて前記列方向に延び、前記列方向に並ぶ素子
電極のうち一方の素子電極にそれぞれ接触する櫛状に突
出したパターンを有する複数の第１の行方向配線を形成
する工程と、 前記電子放出素子を間において前記各第１の行方向配線
に対向配置されて前記列方向に延び、前記列方向に並ぶ
素子電極のうち他方の素子電極にそれぞれ接触する櫛状
に突出したパターンを有する複数の第２の行方向配線を
形成する工程とを含むことを特徴とする電子源の製造方
法。19. A plurality of pairs of device electrodes, which form an electron-emitting device and are opposed to both ends of the electron-emitting portion, are arranged in a matrix on a substrate, and a voltage is applied between the device electrodes to form the electron-emitting portion. In a method of manufacturing an electron source for forming a wiring for emitting more electrons, when the direction perpendicular to the facing direction of the device electrodes is the row direction and the parallel direction is the column direction, the step of forming the wiring is A plurality of first row directions that are arranged in rows of the electron-emitting devices and that extend in the column direction and that have a comb-like protruding pattern that contacts one of the device electrodes arranged in the column direction. A step of forming a wiring, and the electron-emitting device is disposed so as to face each of the first row-direction wirings, extends in the column direction, and contacts the other element electrode among the device electrodes arranged in the column direction. Protruding like a comb Forming a plurality of second row-direction wirings having different patterns. 【請求項２０】 前記各第１の行方向配線および各第２
の行方向配線を同時に形成する請求項１９に記載の電子
源の製造方法。20. Each of the first row-direction wirings and each of the second wirings
20. The method of manufacturing an electron source according to claim 19, wherein the row-direction wirings are simultaneously formed. 【請求項２１】 前記各第１の行方向配線および各第２
の行方向配線を厚膜印刷法により形成する請求項１９ま
たは２０に記載の電子源の製造方法。21. Each of the first row-direction wirings and each of the second wirings
21. The method for manufacturing an electron source according to claim 19, wherein the row wiring is formed by a thick film printing method. 【請求項２２】 前記各第１の行方向配線および各第２
の行方向配線のうち、少なくとも前記電子放出素子の正
極となる素子電極に接触する配線を、前記電子放出素子
の素子電極の端部で接触する位置に形成する請求項２１
に記載の電子源の製造方法。22. Each of the first row-direction wirings and each of the second wirings
22. Among the row-direction wirings, at least a wiring that comes into contact with a positive electrode of the electron-emitting device is formed at a position that comes into contact with an end of the device electrode of the electron-emitting device.
The method for manufacturing an electron source according to. 【請求項２３】 請求項１３ないし２２のいずれか１項
に記載の電子源の製造方法により電子源を製造し、前記
電子源に支持枠を介して、前記電子源の電子放出素子か
ら放出された電子が衝突することにより画像が形成され
る画像形成部材を対向配置して外囲器を構成した後、前
記外囲器の内部を排気することを特徴とする画像形成装
置の製造方法。23. An electron source is manufactured by the method of manufacturing an electron source according to claim 13, and is emitted from an electron-emitting device of the electron source through a supporting frame on the electron source. A method for manufacturing an image forming apparatus, comprising: arranging image forming members on which an image is formed by collision of electrons so as to face each other to form an envelope, and then exhausting the inside of the envelope. 【請求項２４】 前記画像形成部材を、前記電子放出素
子から放出された電子が衝突することにより発光する蛍
光体を含む蛍光膜で構成する請求項１に記載の画像形成
装置の製造方法。24. The method of manufacturing an image forming apparatus according to claim 1, wherein the image forming member is formed of a phosphor film including a phosphor that emits light when electrons emitted from the electron-emitting device collide with each other.
JP32433894A 1994-05-20 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus Expired - Fee Related JP3217629B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32433894A JP3217629B2 (en) 1994-12-27 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
US08/578,959 US5831387A (en) 1994-05-20 1995-12-27 Image forming apparatus and a method for manufacturing the same
US09/174,003 US6137218A (en) 1994-05-20 1998-10-16 Image forming apparatus and a method for manufacturing the same
US09/573,553 US6283813B1 (en) 1994-05-20 2000-05-19 Image forming apparatus and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32433894A JP3217629B2 (en) 1994-12-27 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus

Publications (2)

Publication Number Publication Date
JPH08185818A true JPH08185818A (en) 1996-07-16
JP3217629B2 JP3217629B2 (en) 2001-10-09

Family

ID=18164672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32433894A Expired - Fee Related JP3217629B2 (en) 1994-05-20 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus

Country Status (1)

Country Link
JP (1) JP3217629B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586155B2 (en) 2000-02-08 2003-07-01 Canon Kabushiki Kaisha Composition for forming electroconductive film
US6604970B1 (en) 1999-02-23 2003-08-12 Canon Kabushiki Kaisha Methods for producing electron source, image-forming apparatus, and wiring substrate having a stack of insulating layers; and electron source, image-forming apparatus, and wiring substrate produced using the methods
US6787984B2 (en) 2001-08-27 2004-09-07 Canon Kabushiki Kaisha Wiring substrate, manufacturing method therefor, and image display device
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US6992434B2 (en) 2001-09-27 2006-01-31 Canon Kabushiki Kaisha Electron-emitting device having a fissure to increase electron emission efficiency
US7097530B2 (en) 2001-09-07 2006-08-29 Canon Kabushiki Kaisha Electron source substrate and display apparatus using it
US7115432B2 (en) 2002-08-05 2006-10-03 Canon Kabushiki Kaisha Base pattern forming material for electrode and wiring material absorption, electrode and wiring forming method, and method of manufacturing image forming apparatus
US7368866B2 (en) 2002-08-28 2008-05-06 Canon Kabushiki Kaisha Envelope, envelope manufacturing method, image display device, and television display device
US7427830B2 (en) 2004-10-26 2008-09-23 Canon Kabushiki Kaisha Image display apparatus

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6604970B1 (en) 1999-02-23 2003-08-12 Canon Kabushiki Kaisha Methods for producing electron source, image-forming apparatus, and wiring substrate having a stack of insulating layers; and electron source, image-forming apparatus, and wiring substrate produced using the methods
US6586155B2 (en) 2000-02-08 2003-07-01 Canon Kabushiki Kaisha Composition for forming electroconductive film
US6787984B2 (en) 2001-08-27 2004-09-07 Canon Kabushiki Kaisha Wiring substrate, manufacturing method therefor, and image display device
US7264842B2 (en) 2001-08-27 2007-09-04 Canon Kabushiki Kaisha Method of manufacturing a wiring substrate for a display panel
US7097530B2 (en) 2001-09-07 2006-08-29 Canon Kabushiki Kaisha Electron source substrate and display apparatus using it
US6992434B2 (en) 2001-09-27 2006-01-31 Canon Kabushiki Kaisha Electron-emitting device having a fissure to increase electron emission efficiency
US7442406B2 (en) 2001-09-27 2008-10-28 Canon Kabushiki Kaisha Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US7211943B2 (en) 2002-01-29 2007-05-01 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US7115432B2 (en) 2002-08-05 2006-10-03 Canon Kabushiki Kaisha Base pattern forming material for electrode and wiring material absorption, electrode and wiring forming method, and method of manufacturing image forming apparatus
US7368866B2 (en) 2002-08-28 2008-05-06 Canon Kabushiki Kaisha Envelope, envelope manufacturing method, image display device, and television display device
US7427830B2 (en) 2004-10-26 2008-09-23 Canon Kabushiki Kaisha Image display apparatus

Also Published As

Publication number Publication date
JP3217629B2 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
JP3624041B2 (en) Image display device using conductive frit
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP4011863B2 (en) Electron emitting device, electron source, and image forming apparatus using the same
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JP3302256B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3323750B2 (en) Electron emitting element, electron source including the same, and image forming apparatus
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3402891B2 (en) Electron source and display panel
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JPH08167394A (en) Image forming device and its manufacture
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3397468B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3450581B2 (en) Manufacturing method of wiring board and image forming apparatus
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP3302255B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3313905B2 (en) Method of manufacturing image forming apparatus
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH09245690A (en) Manufacture of matrix wiring, manufacture of electron source, electron source and image display device provided with this electron source
JPH11306959A (en) Electron emitting element, electron source, image forming device, and their manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees