JP3397520B2 - Electron source, display panel, image forming apparatus, and manufacturing method thereof - Google Patents
Electron source, display panel, image forming apparatus, and manufacturing method thereofInfo
- Publication number
- JP3397520B2 JP3397520B2 JP16371295A JP16371295A JP3397520B2 JP 3397520 B2 JP3397520 B2 JP 3397520B2 JP 16371295 A JP16371295 A JP 16371295A JP 16371295 A JP16371295 A JP 16371295A JP 3397520 B2 JP3397520 B2 JP 3397520B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- substrate
- electron source
- emitting device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、画像形成装置、主とし
て表面伝導型電子放出素子を用いた電子源、表示パネル
および画像形成装置ならびにそれらの製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus, an electron source mainly using a surface conduction electron-emitting device, a display panel, an image forming apparatus, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】従来、平面型表示装置を実現する表示技
術としては、単純マトリックス液晶表示装置（ＬＣ
Ｄ）、薄膜トランジスタ液晶表示装置（ＴＦＴ／ＬＣ
Ｄ）、プラズマディスプレイ（ＰＤＰ）、低速電子線蛍
光表示管（ＶＦＤ）等の平面型表示装置技術がある。2. Description of the Related Art Conventionally, a simple matrix liquid crystal display device (LC) has been used as a display technique for realizing a flat display device.
D), thin film transistor liquid crystal display device (TFT / LC
D), plasma display (PDP), low-speed electron beam fluorescent display (VFD), and other flat panel display technologies.
【０００３】それらの表示技術の例として、電子源を用
い蛍光体を発光させる発光素子およびそれを用いた平面
型表示装置について以下に説明する。As an example of these display technologies, a light emitting element that emits a phosphor using an electron source and a flat panel display using the same will be described below.
【０００４】従来、簡単な構造で電子の放出が得られる
素子として、エリンソンの報告（M.I. Elinson, Radio
Eng. Electron Phys., 10(1965)）に記載のもの等があ
る。[0004] Conventionally, as an element which can emit electrons with a simple structure, a report by Elinson (MI Elinson, Radio
Eng. Electron Phys., 10 (1965)).
【０００５】これは、基板上に形成された小面積の薄膜
に、膜面に平行に電流を流すことによって、電子放出が
生じる現象を利用するものである。This utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film having a small area formed on a substrate in parallel with the film surface.
【０００６】そのような表面伝導型電子放出素子として
は、前記のエリンソンの報告に記載のＳｎＯ2薄膜を用
いたもの、Ａｕ薄膜によるもの（G. Dittmer, Thin Sol
id Films, 9, 317(1972)）、Ｉｎ2Ｏ3／ＳｎＯ2薄膜に
よるもの（M. Hartwell and C.G. Fonstad, IEEE Tran
s. ED Conf., 519(1975)）、カーボン薄膜によるもの
（荒木ら，真空，第２６巻，第１号，２２頁（１９８
３））などが報告されている。 これらの表面伝導型電
子放出素子の典型的な素子構成として、前記のハートウ
ェル（Hartwell）の素子構成を図６に示す。同図におい
て、３１は基板であり、３２は電子放出部形成用薄膜
で、スパッタで形成されたＨ型形状の金属酸化物等から
なり、フォーミング（または通電フォーミング）と呼ば
れる処理により電子放出部３３が形成される。As such a surface conduction electron-emitting device, one using a SnO 2 thin film described in the above-mentioned Erinson report, one using an Au thin film (G. Dittmer, Thin Sol
id Films, 9, 317 (1972)), In 2 O 3 / SnO 2 thin film (M. Hartwell and CG Fonstad, IEEE Tran
s. ED Conf., 519 (1975)), by a carbon thin film (Araki et al., Vacuum, Vol. 26, No. 1, p. 22 (198).
3)) etc. have been reported. FIG. 6 shows the Hartwell device structure as a typical device structure of these surface conduction electron-emitting devices. In the figure, 31 is a substrate, 32 is a thin film for forming an electron emitting portion, which is made of an H-shaped metal oxide or the like formed by sputtering, and is subjected to a process called forming (or energization forming). Is formed.
【０００７】ここで言うフォーミングとは、前記の電子
放出部形成用薄膜３２の両端に電圧を印加通電し、電子
放出部形成用薄膜を局所的に破壊、変形もしくは変質せ
しめ、電気的に高抵抗な状態にした電子放出部３３を形
成することである。なお、電子放出部３３は電子放出部
形成用薄膜の一部に亀裂が発生し、その亀裂付近から電
子放出が行なわれる場合もある。The term "forming" used herein means that a voltage is applied to both ends of the electron-emitting-portion forming thin film 32 to locally destroy, deform or alter the electron-emitting-portion forming thin film, thereby providing an electrically high resistance. This is to form the electron emission portion 33 in such a state. In some cases, the electron emitting portion 33 has a crack in a part of the electron emitting portion forming thin film, and electrons are emitted from the vicinity of the crack.
【０００８】また、本発明者らは、ＵＳＰ５０６６８８
３において、素子電極間に電子を放出せしめる微粒子を
分散配置した新規な表面伝導型電子放出素子を開示し
た。そこに開示の方法によれば、上記の従来の表面伝導
型電子放出素子製造の場合と比較して、電子放出位置を
精密に制御でき、より精密に電子放出素子を配列するこ
とができる。そのようにして製造される表面伝導型電子
放出素子の典型的な素子構成を図７に示す。本図におい
て、４１は絶縁性基板、４２および４３は電気的接続を
得るための素子電極、４４は分散配置された微粒子電子
放出材からなる薄膜、４５は電子放出部である。[0008] The present inventors have also proposed USP506688.
3 discloses a novel surface conduction electron-emitting device in which fine particles for emitting electrons are dispersedly arranged between device electrodes. According to the method disclosed therein, the electron emission position can be controlled more precisely, and the electron emission devices can be arranged more precisely, as compared with the case of manufacturing the conventional surface conduction electron emission device. FIG. 7 shows a typical device configuration of the surface conduction electron-emitting device thus manufactured. In this figure, 41 is an insulating substrate, 42 and 43 are element electrodes for obtaining electrical connection, 44 is a thin film made of dispersed fine particle electron emitting materials, and 45 is an electron emitting portion.
【０００９】このような表面伝導型電子放出素子におい
て、前記の１対の電極４２および４３の電極間隔は、
０．０１μｍ〜１００μｍ、薄膜４４の電子放出部のシ
ート抵抗は、１×１０3Ω／□〜１×１０9Ω／□が適当
である。In such a surface conduction electron-emitting device, the electrode interval between the pair of electrodes 42 and 43 is
0.01 μm to 100 μm, and the sheet resistance of the electron emitting portion of the thin film 44 is preferably 1 × 10 3 Ω / □ to 1 × 10 9 Ω / □.
【００１０】以上説明してきた表面伝導型電子放出素子
を電子放出素子として用いる際には、電子ビームを飛翔
させるための真空容器内に配置する必要がある。真空容
器内の本素子のほぼ垂直上にフェースプレートを設け
て、蛍光体を配置し、電極間に電圧を印加して、電子放
出部から得られた電子線を蛍光体に照射することによっ
て蛍光体を発光させ、発光素子や平面型表示装置として
用いることができる。When the surface conduction electron-emitting device described above is used as an electron-emitting device, it must be placed in a vacuum container for flying an electron beam. A face plate is provided almost vertically above the device in a vacuum container, a phosphor is arranged, a voltage is applied between electrodes, and the phosphor is irradiated with the electron beam obtained from the electron emission section. It can be used as a light-emitting element or a flat-panel display by causing the body to emit light.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、このよ
うな表面伝導型電子放出素子を用いて画像形成装置を作
製する場合、次のような問題点がある。However, when an image forming apparatus is manufactured using such a surface conduction electron-emitting device, there are the following problems.
【００１２】画素を表示するためには前記表面伝導型電
子放出素子を微細化し、二次元的に多数の素子を配列し
なければならない。多数の素子を個々に制御するために
は、多くの配線が必要であり、そのため絶縁層を介して
２系統以上の配線を積層し、個々の素子を接続する構造
などが用いられている。In order to display pixels, the surface conduction electron-emitting device must be miniaturized and a large number of devices must be arranged two-dimensionally. A large number of wirings are required to individually control a large number of elements. Therefore, a structure in which wirings of two or more systems are stacked via an insulating layer and individual elements are connected is used.
【００１３】このような構造を実現するための製造方法
として、従来は、半導体集積回路の作製で多く用いられ
ている薄膜形成とフォトリソグラフ法が用いられてい
た。フォトリソグラフ法は、正確な微細加工が可能であ
るため、絶縁層の上部に設けられた電極配線と素子との
接続は、絶縁層に設けられた微細なコンタクトホールに
よってなされることが多い。As a manufacturing method for realizing such a structure, conventionally, a thin film formation and a photolithography method, which are widely used in the manufacture of semiconductor integrated circuits, have been used. Since the photolithography method enables accurate microfabrication, the electrode wiring provided on the insulating layer and the element are often connected to each other by a fine contact hole provided in the insulating layer.
【００１４】しかしながら、フォトリソグラフ法はコス
トが高く、画像形成装置のように面積が大きくなった場
合は、さらに製造コストが高くなり、商品化する上で不
利である。However, the photolithography method is high in cost, and when the area is large as in the image forming apparatus, the manufacturing cost is further increased, which is disadvantageous in commercialization.
【００１５】そのため、印刷法等によって低コストの手
法によって製造することが求められているが、その場
合、微細加工の点でフォトリソグラフ法に比べて絶縁層
にコンタクトホールを形成する工程が難かしく、コンタ
クトホールにおける製品歩留りを高めるため多大な努力
が必要であった。Therefore, it is required to manufacture by a low cost method such as a printing method. In that case, the step of forming a contact hole in an insulating layer is difficult as compared with the photolithography method in terms of fine processing. However, a great deal of effort has been required to improve the product yield in contact holes.
【００１６】従って、本発明は、印刷法で絶縁層を形成
する場合でも接続点における不良の発生率を低減させ
て、低コストで電子源、表示パネルおよび画像形成装置
を製造する方法ならびに、そのような方法によって製造
される信頼性の高い電子源、表示パネルおよび画像形成
装置を提供することを目的とする。Therefore, according to the present invention, a method of manufacturing an electron source, a display panel and an image forming apparatus at a low cost by reducing the occurrence rate of defects at connection points even when an insulating layer is formed by a printing method, and the method thereof. An object of the present invention is to provide a highly reliable electron source, a display panel and an image forming apparatus manufactured by such a method.
【００１７】[0017]
【課題を解決するための手段】本発明は、帯状の層間絶
縁層を介して下配線および上配線が基板上に行列状に形
成され、該上下配線の交差部近傍の基板上に素子電極対
を有してなる電子放出素子が配置されている電子源にお
いて、前記上配線が前記帯状層間絶縁層の上を該絶縁層
に沿って形成され、該絶縁層が前記電子放出素子の一方
の素子電極上で基板面に平行な方向の凹部を有し、該凹
部にて前記上配線と前記電子放出素子の一方の素子電極
とが接続していることを特徴とする電子源に関する。ま
た本発明は、これら電子源と、該電子源の基板に対向し
て蛍光体が配置された基板とが支持枠を介して重なり、
これら両基板と該支持枠によって形成される内部空間が
真空排気されている表示パネルに関する。さらに本発明
は、この表示パネルに少なくとも駆動回路が接続されて
なる画像形成装置に関する。According to the present invention, lower wirings and upper wirings are formed in a matrix on a substrate through a belt-shaped interlayer insulating layer, and device electrode pairs are formed on the substrate near the intersection of the upper and lower wirings. In the electron source in which the electron-emitting device having the above is arranged, the upper wiring is formed on the strip-shaped interlayer insulating layer along the insulating layer, and the insulating layer is one element of the electron-emitting device. The present invention relates to an electron source, which has a recess in a direction parallel to the substrate surface on an electrode, and the upper wiring is connected to one of the device electrodes of the electron-emitting device in the recess. In the present invention, these electron sources and a substrate on which a phosphor is arranged so as to face the substrate of the electron source overlap with each other via a support frame,
The present invention relates to a display panel in which an internal space formed by these both substrates and the support frame is evacuated. Further, the present invention relates to an image forming apparatus in which at least a driving circuit is connected to this display panel.
【００１８】さらに本発明は、
１）基板上に電子放出素子の素子電極対を形成する工
程、
２）前記素子電極対の一方の電極に接続する下配線を基
板上に形成する工程、ならびに
３）該下配線の上に帯状の層間絶縁層を介して該下配線
と行列状形状を成すように、前記素子電極対の他方の電
極に接続する上配線を形成する工程を有してなる電子源
の製造方法において、前記帯状の層間絶縁層を、前記電
子放出素子の他方の素子電極上で基板面に平行な方向の
凹部を有する形状として前記上配線と同方向に形成し、
該凹部にて前記上配線と前記電子放出素子の他方の素子
電極とを接続させることを特徴とする電子源の製造方法
に関する。さらに本発明は、電子源と、該電子源の基板
に対向して蛍光体が配置された基板とを支持枠を介して
重ね、これら両基板と該支持枠によって形成される内部
空間を真空排気する表示パネルの製造方法であって、前
記電子源が、上記の方法にて製造されることを特徴とす
る表示パネルの製造方法に関する。The present invention further includes 1) a step of forming a device electrode pair of an electron-emitting device on a substrate, 2) a step of forming a lower wiring connected to one electrode of the device electrode pair on the substrate, and 3 ) An electron comprising a step of forming an upper wiring connected to the other electrode of the element electrode pair on the lower wiring so as to form a matrix shape with the lower wiring via a strip-shaped interlayer insulating layer. In the method for manufacturing a source, the strip-shaped interlayer insulating layer is formed in the same direction as the upper wiring as a shape having a recess in a direction parallel to the substrate surface on the other device electrode of the electron-emitting device,
The present invention relates to a method for manufacturing an electron source, characterized in that the upper wiring is connected to the other device electrode of the electron-emitting device in the recess. Further, according to the present invention, an electron source and a substrate on which a phosphor is arranged so as to face the substrate of the electron source are stacked via a support frame, and the internal space formed by these both substrates and the support frame is evacuated. A method of manufacturing a display panel according to claim 1, wherein the electron source is manufactured by the above method.
【００１９】[0019]
【作用】図１に、本発明の方法で製造される表面伝導型
電子放出素子を用いた電子源の１実施態様の模式的平面
図を示す。本図において、１は絶縁体から成る基板、２
および３は電気的接続を得るための素子電極、４は微粒
子電子放出材からなる薄膜である。FIG. 1 shows a schematic plan view of one embodiment of an electron source using a surface conduction electron-emitting device manufactured by the method of the present invention. In this figure, 1 is a substrate made of an insulator, 2
Reference numerals 3 and 3 are device electrodes for obtaining electrical connection, and 4 is a thin film made of a fine particle electron emitting material.
【００２０】この表面伝導型電子放出素子において、前
記一対の電極２・３の電極間隔は数μｍ〜数百μｍ、膜
厚は数百Å〜数千Åで、真空蒸着法やスパッタ蒸着法等
によって形成された金属薄膜をフォトリソグラフ法によ
ってパターニングすることにより形成される。また薄膜
４の膜厚は数十Å〜数千Åの範囲が好ましく、その範囲
内で適宜設定することができる。薄膜４は前記電極間隔
と同様にフォトリソグラフ法によってパターン形成さ
れ、分離される。５は素子電極３と接続する下配線電極
であり、膜厚はともに、数μｍ〜数十μｍの範囲であ
る。６は絶縁体であり、帯状に形成されており、素子電
極２との交差部に凹部７が設けられその部分で素子電極
２が露出している。８は上配線電極であり、凹部７の位
置で素子電極２とつながっている。９は薄膜４中に形成
された電子放出部となる極微小な亀裂である。In this surface conduction electron-emitting device, the electrode spacing between the pair of electrodes 2 and 3 is several μm to several hundred μm, and the film thickness is several hundred Å to several thousand Å. It is formed by patterning the metal thin film formed by the photolithography method. Further, the film thickness of the thin film 4 is preferably in the range of several tens Å to several thousands Å, and can be appropriately set within the range. The thin film 4 is patterned and separated by the photolithographic method in the same manner as the electrode spacing. Reference numeral 5 denotes a lower wiring electrode connected to the device electrode 3, and both have a film thickness in the range of several μm to several tens of μm. Reference numeral 6 is an insulator, which is formed in a strip shape, and a recess 7 is provided at an intersection with the element electrode 2, and the element electrode 2 is exposed at that portion. Reference numeral 8 denotes an upper wiring electrode, which is connected to the device electrode 2 at the position of the recess 7. Reference numeral 9 is an extremely fine crack formed in the thin film 4 which serves as an electron emitting portion.
【００２１】以上の構造を単位として、これが１個の表
面伝導型電子放出素子となり、これらが基板１上に多数
設けられ電子源が形成されている。With the above structure as a unit, this constitutes one surface conduction electron-emitting device, and a large number of these are provided on the substrate 1 to form an electron source.
【００２２】図２に、このようにな構成の電子源を用い
た表示パネルの断面図を示す。図１の電子源を真空容器
内に配置し、その電子源の垂直上にフェースプレートを
設ける。フェースプレートはガラス基板２１上に蛍光体
２２、メタルバック２３を積層した構成となっている。
ここで、素子電極２・３間に電圧を印加すると、その素
子電極間の薄膜４に形成された亀裂状構造が電子放出部
９となり、メタルバック２３を＋側電極として、蛍光体
に電子が照射されることによって、蛍光体の発光が起こ
り、発光素子や平面型表示装置とすることができる。FIG. 2 shows a cross-sectional view of a display panel using the electron source having such a structure. The electron source of FIG. 1 is arranged in a vacuum container, and a face plate is provided vertically above the electron source. The face plate has a structure in which a phosphor 22 and a metal back 23 are laminated on a glass substrate 21.
Here, when a voltage is applied between the device electrodes 2 and 3, the crack-like structure formed in the thin film 4 between the device electrodes becomes the electron emitting portion 9, and the metal back 23 serves as the + side electrode, so that electrons are emitted to the phosphor. Upon irradiation, the phosphor emits light, which can be used as a light emitting element or a flat panel display device.
【００２３】また、図１に示した上下配線電極５および
８に接続した電子放出素子に電圧を印加することによっ
て、選択的に電子放出素子から電子を放出させ、蛍光体
に照射して、任意の位置の蛍光体を発光させて画像を表
示することができる。Further, by applying a voltage to the electron-emitting devices connected to the upper and lower wiring electrodes 5 and 8 shown in FIG. An image can be displayed by causing the fluorescent substance at the position to emit light.
【００２４】以下、本発明の電子源の製造方法につい
て、図３（ａ）〜（ｅ）を用いて説明する。The method of manufacturing the electron source of the present invention will be described below with reference to FIGS.
【００２５】図３において、良く洗浄した基板１上に金
属材料よりなる導電性薄膜を形成し、このパターンをフ
ォトリソグラフ法によって微細加工し、素子電極２およ
び３を形成する（図３（ａ））。In FIG. 3, a conductive thin film made of a metal material is formed on the substrate 1 that has been thoroughly washed, and this pattern is finely processed by photolithography to form element electrodes 2 and 3 (FIG. 3A). ).
【００２６】次に、印刷法により導電性ペーストをパタ
ーン印刷し、直接下配線電極５のパターンを形成し、焼
成を行う。これらの下配線電極５は、素子電極３の一部
と接触するように配置する（図３（ｂ））。Next, a conductive paste is pattern-printed by a printing method to directly form a pattern of the lower wiring electrode 5 and firing is performed. These lower wiring electrodes 5 are arranged so as to contact a part of the device electrodes 3 (FIG. 3B).
【００２７】その上に、絶縁性ペーストを印刷，焼成
し、凹部７を有する帯状のパターンを形成し、絶縁体６
を形成する。この凹部７は素子電極２の位置に配置する
（図３（ｃ））。An insulating paste is printed thereon and fired to form a band-shaped pattern having recesses 7, and the insulator 6 is formed.
To form. The recess 7 is arranged at the position of the device electrode 2 (FIG. 3 (c)).
【００２８】更に、前記帯状の絶縁体７上に導電性ペー
ストを印刷、焼成することにより、上配線電極８を形成
する。この上配線電極８は、前記凹部７において素子電
極２と導通している（図３（ｄ））。Furthermore, an upper wiring electrode 8 is formed by printing and firing a conductive paste on the strip-shaped insulator 7. The upper wiring electrode 8 is electrically connected to the element electrode 2 in the recess 7 (FIG. 3 (d)).
【００２９】この上に微粒子電子放出材からなる薄膜を
全面に形成し、その後フォトリソグラフ法によりパター
ニングを行って薄膜４を形成して、フォーミングによっ
て亀裂９を形成する（図３（ｅ））。A thin film made of a fine particle electron emitting material is formed on the entire surface, and then patterned by photolithography to form a thin film 4, and a crack 9 is formed by forming (FIG. 3 (e)).
【００３０】ここで、基板１としては、石英ガラス、Ｎ
ａ等の不純物含有量の少ないガラス、青板ガラス、Ｓｉ
Ｏ2を表面に積層したガラス基板、ならびにアルミナ等
のセラミックス基板などが用いられる。Here, as the substrate 1, quartz glass, N
Glass with low content of impurities such as a, soda lime glass, Si
A glass substrate having O 2 laminated on the surface thereof, a ceramic substrate of alumina or the like is used.
【００３１】対向する素子電極２および３、下配線電極
５、上配線電極８の材料としては、導電性を有するもの
であれば、どのようなものも使用可能であり、例えば、
Ｎｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃ
ｕ、Ｐｄ等の金属あるいはそれらの合金、あるいはこれ
らの金属の合金、もしくはＰｄ、Ａｇ、Ａｕ、Ｒｕ
Ｏ2、Ｐｄ−Ａｇ等の金属あるいは酸化物とガラス等か
ら構成される印刷導体、Ｉｎ 2０3−ＳｎＯ2等の透明導
電体等、ならびにポリシリコンなどの半導体等から適宜
選択される。Device electrodes 2 and 3, which face each other, lower wiring electrode
5, the material of the upper wiring electrode 8 has conductivity
Anything can be used, for example,
Ni, Cr, Au, Mo, W, Pt, Ti, Al, C
Metals such as u and Pd, their alloys, or this
Alloys of these metals, or Pd, Ag, Au, Ru
O2, Metal such as Pd-Ag or oxide and glass
Printed conductor composed of In 203-SnO2Transparent guidance
Appropriately selected from electric conductors and semiconductors such as polysilicon
To be selected.
【００３２】絶縁体６の材料としては、一般的なガラス
ペーストを用いることができる。As a material for the insulator 6, a general glass paste can be used.
【００３３】また、電子放出部を含む薄膜４を構成する
材料としては、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、
Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ
等の金属；ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3、ＰｂＯ、Ｓｂ2
Ｏ3等の酸化物；ＨｆＢ2、ＺｒＢ2、ＬａＢ6、Ｃｅ
Ｂ6、ＹＢ4、ＧｄＢ4等の硼化物；ＴｉＣ、ＺｒＣ、Ｈ
ｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物；ＴｉＮ、Ｚｒ
Ｎ、ＨｆＮ等の窒化物；Ｓｉ、Ｇｅ等の半導体；カーボ
ン等が挙げられる。Further, as a material for forming the thin film 4 including the electron emitting portion, Pd, Pt, Ru, Ag, Au, Ti,
In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb
Metals such as PdO, SnO 2 , In 2 O 3 , PbO, Sb 2
Oxides O 3,; HfB 2, ZrB 2, LaB 6, Ce
Borides of B 6 , YB 4 , GdB 4, etc .; TiC, ZrC, H
Carbides such as fC, TaC, SiC, WC; TiN, Zr
Examples thereof include nitrides such as N and HfN; semiconductors such as Si and Ge; carbon and the like.
【００３４】なお、ここで言う微粒子膜とは、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接あるいは重なり合った状態（島状も含む）の膜を指
している。The fine particle film mentioned here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which the fine particles are individually dispersed and arranged but also in a state in which the fine particles are adjacent to each other or overlap each other (island). (Including the shape) refers to the film.
【００３５】電子放出部９はフォーミング処理により導
電性薄膜４の一部に形成された高抵抗の亀裂である。亀
裂内には数Å〜数百Åの導電性微粒子を有することもあ
る。この導電性微粒子は導電性薄膜４を構成する物質の
少なくとも一部の元素を含んでいる。また、電子放出部
９およびその近傍の導電性薄膜４は炭素あるいは炭素化
合物を有することもある。The electron emitting portion 9 is a high-resistance crack formed in a part of the conductive thin film 4 by the forming process. The crack may have several Å to several hundred Å conductive fine particles. The conductive fine particles contain at least a part of the elements forming the conductive thin film 4. Further, the electron emitting portion 9 and the conductive thin film 4 in the vicinity thereof may contain carbon or a carbon compound.
【００３６】通電フォーミングは、素子電極２・３間に
不図示の電源から通電を行い、導電性薄膜４を局所的に
破壊、変形もしくは変質せしめ、構造を変化させた部位
を形成させるものである。この局所的に構造変化させた
部位が電子放出部９である。通電フォーミングの電圧波
形の例を図８に示す。In the energization forming, electricity is applied between the device electrodes 2 and 3 from a power source (not shown) to locally destroy, deform or alter the conductive thin film 4 to form a portion having a changed structure. . The site where the structure is locally changed is the electron emitting portion 9. FIG. 8 shows an example of the voltage waveform of energization forming.
【００３７】電圧波形は特にパルス形状が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
（図８（ａ））と、パルス波高値を増加させながら電圧
パルスを印加する場合（図８（ｂ））とがある。まず、
パルス波高値が一定電圧とした場合（図８（ａ））につ
いて説明する。The voltage waveform is preferably a pulse shape, and the voltage pulse having a constant pulse peak value is continuously applied (FIG. 8A) and the voltage pulse is applied while increasing the pulse peak value (FIG. 8A). 8 (b)). First,
A case where the pulse peak value is a constant voltage (FIG. 8A) will be described.
【００３８】図８（ａ）におけるＴ1およびＴ2は電圧波
形のパルス幅とパルス間隔であり、Ｔ1を１μ秒〜１０
ミリ秒、Ｔ2を１０μ秒〜１００ミリ秒とし、三角波の
波高値（通電フォーミング時のピーク電圧）は表面伝導
型電子放出素子の形態に応じて適宜選択し、適当な真空
度、例えば１×１０-5Ｔｏｒｒ程度の真空雰囲気下で、
数秒〜数十分間印加する。なお、素子の電極間に印加す
る波形は三角波に限定する必要はなく、矩形波など所望
の波形を用いてもよい。In FIG. 8A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 μsec to 10 μs.
Millisecond, T2 is set to 10 μsec to 100 msec, the peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and a suitable vacuum degree, for example, 1 × 10. In a vacuum atmosphere of about -5 Torr,
Apply for several seconds to several tens of minutes. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used.
【００３９】図８（ｂ）におけるＴ1およびＴ2は、図８
（ａ）の場合と同様であり、三角波の波高値（通電フォ
ーミング時のピーク電圧）は、例えば０．１Ｖステップ
程度ずつ増加させ適当な真空雰囲気下で印加する。T1 and T2 in FIG.
Similar to the case of (a), the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere.
【００４０】なお、この場合の通電フォーミング処理
は、パルス間隔Ｔ2中に、導電性薄膜を局所的に破壊・
変形しない程度の電圧、例えば０．１Ｖ程度の電圧で、
素子電流を測定し、抵抗値を求め、例えば１ＭΩ以上の
抵抗を示した時に通電フォーミング終了とする。In the energization forming process in this case, the conductive thin film is locally destroyed during the pulse interval T2.
With a voltage that does not deform, for example, a voltage of about 0.1 V,
The device current is measured, the resistance value is obtained, and when the resistance is 1 MΩ or more, the energization forming is completed.
【００４１】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。Next, it is desirable to perform a process called an activation process on the element for which the energization forming has been completed.
【００４２】活性化工程とは、例えば、１０-4〜１０-5
Ｔｏｒｒ程度の真空度で、通電フォーミング同様、パル
ス波高値が一定の電圧パルスを繰返し印加する処理のこ
とであり、真空中に存在する有機物質に起因する炭素あ
るいは炭素化合物を導電性薄膜上に堆積させ素子電流Ｉ
f、放出電流Ｉeを著しく変化させる処理である。活性化
工程は素子電流Ｉfと放出電流Ｉeを測定しながら、例え
ば、放出電流Ｉeが飽和した時点で終了する。また、印
加する電圧パルスは動作駆動電圧で行うことが好まし
い。The activation step is, for example, 10 -4 to 10 -5.
Similar to energization forming, this is a process of repeatedly applying a voltage pulse with a constant pulse peak value at a vacuum degree of about Torr. Carbon or a carbon compound derived from an organic substance existing in a vacuum is deposited on a conductive thin film. Element current I
This is a process of significantly changing the emission current Ie. The activation process is completed, for example, when the emission current Ie is saturated while measuring the device current If and the emission current Ie. Further, it is preferable that the applied voltage pulse is an operation drive voltage.
【００４３】なお、ここで炭素あるいは炭素化合物と
は、グラファイト（単結晶および多結晶の両方を指
す）、非晶質カーボン（非晶質カーボンおよび多結晶グ
ラファイトの混合物を指す）であり、その膜厚は５００
Å以下が好ましく、より好ましくは３００Å以下であ
る。Here, carbon or carbon compound means graphite (which refers to both single crystal and polycrystal) and amorphous carbon (which refers to a mixture of amorphous carbon and polycrystal graphite), and its film. Thickness is 500
It is preferably Å or less, more preferably 300 Å or less.
【００４４】こうして作製した電子放出素子は、通電フ
ォーミング工程、活性化工程における真空度よりも高い
真空度の雰囲気下に置いて動作駆動させるのがよい。ま
た、さらに高い真空度の雰囲気下で、８０℃〜１５０℃
の加熱後に動作駆動させることが望ましい。The electron-emitting device thus manufactured is preferably operated and driven in an atmosphere having a vacuum degree higher than the vacuum degree in the energization forming step and the activation step. Also, in an atmosphere with a higher degree of vacuum, 80 ° C to 150 ° C
It is desirable to drive after heating.
【００４５】なお、通電フォーミング工程、活性化処理
した真空度より高い真空度とは、例えば約１０-6Ｔｏｒ
ｒ以上の真空度であり、より好ましくは超高真空系であ
り、新たに炭素あるいは炭素化合物が導電性薄膜上にほ
とんど堆積しない真空度である。こうすることによっ
て、素子電流Ｉf、放出電流Ｉeを安定化させることが可
能となる。The degree of vacuum higher than the degree of vacuum obtained by the energization forming process and activation treatment means, for example, about 10 −6 Tor.
The degree of vacuum is equal to or higher than r, more preferably an ultrahigh vacuum system, and the degree of vacuum is such that new carbon or carbon compound is hardly deposited on the conductive thin film. By doing so, the device current If and the emission current Ie can be stabilized.
【００４６】次に、本発明の表示パネルおよび画像形成
装置について説明する。Next, the display panel and the image forming apparatus of the present invention will be described.
【００４７】表示パネルに用いられる電子源は複数の表
面伝導型電子放出素子を基板上に配列することにより形
成される。The electron source used for the display panel is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate.
【００４８】表面伝導型電子放出素子の配列の方式に
は、表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続するはしご型配置（以下、はしご
型配置電子源基板と称する）や、表面伝導型電子放出素
子の一対の素子電極のそれぞれＸ方向配線、Ｙ方向配線
を接続した単純マトリクス配置（以下、マトリクス型配
置電子源基板と称する）が挙げられる。なお、はしご型
配置電子源基板を有する画像形成装置には、電子放出素
子からの電子の飛翔を制御する電極である制御電極（グ
リッド電極）を必要とする。As a method of arranging the surface-conduction type electron-emitting devices, the surface-conduction type electron-emitting devices are arranged in parallel, and both ends of the individual devices are connected by a ladder arrangement (hereinafter referred to as a ladder-type arrangement electron source substrate). And a simple matrix arrangement (hereinafter referred to as a matrix-type arrangement electron source substrate) in which the X-direction wiring and the Y-direction wiring of a pair of device electrodes of the surface conduction electron-emitting device are connected, respectively. An image forming apparatus having a ladder type electron source substrate requires a control electrode (grid electrode) which is an electrode for controlling the flight of electrons from the electron-emitting device.
【００４９】以下、この原理に基づいて作製した電子源
の構成について、図９を用いて説明する。図中、５１は
電子源基板、５２はＸ方向配線、５３はＹ方向配線、５
４は表面伝導型電子放出素子、５５は結線である。The structure of the electron source manufactured based on this principle will be described below with reference to FIG. In the figure, 51 is an electron source substrate, 52 is an X-direction wiring, 53 is a Y-direction wiring, 5
Reference numeral 4 is a surface conduction electron-emitting device, and 55 is a connection.
【００５０】同図において、電子源基板５１に用いる基
板は前述したガラス基板等であり、用途に応じて形状が
適宜設定される。In the figure, the substrate used for the electron source substrate 51 is the above-mentioned glass substrate or the like, and its shape is appropriately set according to the application.
【００５１】ｍ本のＸ方向配線５２は、Ｄx１、Ｄx２、
・・・Ｄxｍからなり、Ｙ方向配線５３はＤy１、Ｄy
２、・・・Ｄyｎのｎ本の配線よりなる。The m wirings 52 in the X direction are Dx1, Dx2,
... Dxm, and the Y-direction wiring 53 is Dy1, Dy
2, ... Dyn n wirings.
【００５２】また多数の表面伝導型電子放出素子にほぼ
均等な電圧が供給されるように、材料、膜厚、配線幅は
適宜設定される。The material, the film thickness, and the wiring width are appropriately set so that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices.
【００５３】これらｍ本のＸ方向配線５２とｎ本のＹ方
向配線５３の間は不図示の層間絶縁層により電気的に分
離されてマトリクス配線を形成する（ｍ、ｎはともに正
の整数）。The m X-direction wirings 52 and the n Y-direction wirings 53 are electrically separated by an interlayer insulating layer (not shown) to form a matrix wiring (m and n are both positive integers). .
【００５４】不図示の層間絶縁層は、Ｘ方向配線５２を
形成した電子源基板５１の全面あるいは一部の所望の領
域に形成される。Ｘ方向配線５２とＹ方向配線５３はそ
れぞれ外部端子として引き出される。The interlayer insulating layer (not shown) is formed on the entire surface of the electron source substrate 51 on which the X-direction wiring 52 is formed or on a desired region of the electron source substrate 51. The X-direction wiring 52 and the Y-direction wiring 53 are drawn out as external terminals.
【００５５】さらに表面伝導型電子放出素子５４の素子
電極（不図示）がｍ本のＸ方向配線５２とｎ本のＹ方向
配線５３と結線５５によって電気的に接続されている。Further, device electrodes (not shown) of the surface conduction electron-emitting device 54 are electrically connected to the m X-direction wirings 52, the n Y-direction wirings 53, and the connection wires 55.
【００５６】また表面伝導型電子放出素子は基板あるい
は不図示の層間絶縁層上のどちらに形成してもよい。The surface conduction electron-emitting device may be formed either on the substrate or on an interlayer insulating layer (not shown).
【００５７】また詳しくは後述するが、前記Ｘ方向配線
５２にはＸ方向に配列する表面伝導型電子放出素子５４
の行を入力信号に応じて走査するための走査信号を印加
するための不図示の走査信号発生手段と電気的に接続さ
れている。As will be described later in detail, a surface conduction electron-emitting device 54 arranged in the X direction is formed on the X-direction wiring 52.
Is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for scanning the row according to the input signal.
【００５８】一方、Ｙ方向配線５３には、Ｙ方向に配列
する表面伝導型電子放出素子５４の列の各列を入力信号
に応じて変調するための変調信号を印加するための不図
示の変調信号発生手段と電気的に接続されている。On the other hand, a modulation signal (not shown) for applying a modulation signal for modulating each row of the surface conduction electron-emitting devices 54 arranged in the Y direction according to the input signal to the Y-direction wiring 53. It is electrically connected to the signal generating means.
【００５９】さらに、表面伝導型電子放出素子の各素子
に印加される駆動電圧はその素子に印加される走査信号
と変調信号の差電圧として供給されるものである。Further, the drive voltage applied to each element of the surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element.
【００６０】上記構成において、単純なマトリクス配線
だけで個別の素子を選択して独立に駆動可能になる。In the above structure, individual elements can be selected and driven independently by simple matrix wiring.
【００６１】次に、以上のようにして作製した単純マト
リクス配線の電子源を用いた画像形成装置について、図
１０、図１１および図１２を用いて説明する。図１０は
画像形成装置の基本構成を示す図であり、図１１は蛍光
膜、図１２はＮＴＳＣ方式のテレビ信号に応じて表示を
するための駆動回路のブロック図であり、その駆動回路
を含む画像形成装置を表す。Next, an image forming apparatus using the electron source of the simple matrix wiring manufactured as described above will be described with reference to FIGS. 10, 11 and 12. FIG. 10 is a diagram showing a basic configuration of the image forming apparatus, FIG. 11 is a fluorescent film, and FIG. 12 is a block diagram of a drive circuit for displaying in accordance with an NTSC television signal, including the drive circuit. Represents an image forming apparatus.
【００６２】図１０において、５１は電子放出素子を基
板上に作製した電子源基板、６１は電子源基板５１を固
定したリアプレート、６６はガラス基板６３の内面に蛍
光膜６４とメタルバック６５等が形成されたフェースプ
レート、６２は支持枠であり、これらの部材によって外
囲器６８が構成される。In FIG. 10, reference numeral 51 is an electron source substrate having an electron-emitting device formed on the substrate, 61 is a rear plate to which the electron source substrate 51 is fixed, and 66 is a fluorescent film 64 and a metal back 65 on the inner surface of a glass substrate 63. The face plate 62 on which is formed is a support frame, and an envelope 68 is constituted by these members.
【００６３】５４は電子放出素子であり、前述の電子放
出部に相当する。５２および５３は表面伝導型電子放出
素子の一対の素子電極と接続されたＸ方向配線およびＹ
方向配線である。Reference numeral 54 is an electron-emitting device, which corresponds to the above-mentioned electron-emitting portion. 52 and 53 are X-direction wiring and Y connected to a pair of device electrodes of the surface conduction electron-emitting device.
Directional wiring.
【００６４】外囲器６８は、上述のごとくフェースプレ
ート６６、支持枠６２、リアプレート６１で構成されて
いるが、リアプレート６１は主に電子源基板５１の強度
を補強する目的で設けられるため、電子源基板５１自体
で十分な強度を持つ場合は、別体のリアプレート６１は
不要であり、電子源基板５１に直接支持枠６２を接合
し、フェースプレート６６、支持枠６２および電子源基
板５１にて外囲器６８を構成してもよい。またさらに、
フェースプレート６６とリアプレート６１の間に、スペ
ーサーと呼ばれる耐大気圧支持部材を設置することで、
大気圧に対して十分な強度を持つ外囲器６８とすること
もできる。The envelope 68 is composed of the face plate 66, the support frame 62, and the rear plate 61 as described above, but the rear plate 61 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 51. If the electron source substrate 51 itself has sufficient strength, the separate rear plate 61 is not necessary, and the support frame 62 is directly bonded to the electron source substrate 51, and the face plate 66, the support frame 62 and the electron source substrate You may comprise the envelope 68 with 51. Furthermore,
By installing an atmospheric pressure resistant support member called a spacer between the face plate 66 and the rear plate 61,
It is also possible to use the envelope 68 having sufficient strength against atmospheric pressure.
【００６５】図１１中、７２は蛍光体である。蛍光体７
２はモノクロームの場合は蛍光体のみからなるが、カラ
ーの蛍光膜の場合は蛍光体の配列によりブラックストラ
イプあるいはブラックマトリクスなどと呼ばれる黒色導
電材７１と蛍光体７２とで構成される。ブラックストラ
イプ（ブラックマトリクス）が設けられる目的は、カラ
ー表示の場合、必要となる三原色蛍光体の各蛍光体７２
間の塗り分け部を黒くすることで混色等を目立たなくす
ることと、蛍光膜６４における外光反射によるコントラ
ストの低下を抑制することである。ブラックストライプ
の材料としては、通常良く使用される黒鉛を主成分とす
る材料だけでなく、導電性があり、光の透過および反射
が少ない材料であれば使用可能である。In FIG. 11, 72 is a phosphor. Phosphor 7
In the case of monochrome, 2 is composed of only phosphors, but in the case of a color phosphor film, it is composed of a black conductive material 71 called a black stripe or a black matrix depending on the arrangement of phosphors and a phosphor 72. The purpose of providing the black stripe (black matrix) is to provide each of the phosphors 72 of the three primary color phosphors necessary for color display.
This is to make the color mixture portions inconspicuous by blackening the separately-applied portions, and to suppress the decrease in contrast due to the reflection of external light on the fluorescent film 64. As a material for the black stripe, not only a commonly used material containing graphite as a main component, but also a material having conductivity and little light transmission and reflection can be used.
【００６６】ガラス基板７３に蛍光体を塗布する方法と
しては、モノクロームであるかカラーであるかによら
ず、沈殿法や印刷法が用いられる。As a method of applying the phosphor to the glass substrate 73, a precipitation method or a printing method is used regardless of whether it is monochrome or color.
【００６７】また、蛍光膜６４（図１０）の内面側には
通常メタルバック６５（図１０）が設けられる。メタル
バックの目的は、蛍光体の発光のうち内面側への光をフ
ェースプレート６６側へ鏡面反射することにより輝度を
向上させること、電子ビーム加速電圧を印加するための
電極として作用すること、外囲器内で発生した負イオン
の衝突によるダメージからの蛍光体の保護等である。メ
タルバックは蛍光膜作製後、蛍光膜の内面側表面の平滑
化処理（通常フィルミングと呼ばれる）を行い、その後
Ａｌを真空蒸着等で堆積することで作製できる。A metal back 65 (FIG. 10) is usually provided on the inner surface side of the fluorescent film 64 (FIG. 10). The purpose of the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the light emitted from the phosphor to the face plate 66 side, to act as an electrode for applying an electron beam accelerating voltage, and This is to protect the phosphor from damage due to collision of negative ions generated in the enclosure. The metal back can be produced by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after producing the fluorescent film, and then depositing Al by vacuum evaporation or the like.
【００６８】フェースプレート６６にはさらに、蛍光膜
６４の導電性を高めるため、蛍光膜６４の外面側に透明
電極（不図示）を設けてもよい。The face plate 66 may be further provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 64 in order to enhance the conductivity of the fluorescent film 64.
【００６９】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対向させなくてはならず、十
分な位置合わせを行う必要がある。At the time of performing the above-mentioned sealing, in the case of color, the phosphors of the respective colors and the electron-emitting device must be opposed to each other, and it is necessary to perform sufficient alignment.
【００７０】外囲器６８は不図示の排気管を通じ１０-7
Ｔｏｒｒ程度の真空度にされ、封止が行われる。また、
外囲器６８の封止後の真空度を維持するためにゲッター
処理を行う場合もある。これは、外囲器６８の封止を行
う直前あるいは封止後の所定の位置（不図示）に配置さ
れたゲッターを加熱し、蒸着膜を形成する処理である。
ゲッターは通常Ｂａ等が主成分であり、その蒸着膜の吸
着作用により、例えば１×１０-5Ｔｏｒｒ〜１×１０-7
Ｔｏｒｒの真空度を維持するものである。なお、表面伝
導型電子放出素子の通電フォーミング以降の工程は適宜
設定される。The envelope 68 is 10 −7 through an exhaust pipe (not shown).
The degree of vacuum is set to about Torr and sealing is performed. Also,
A getter process may be performed to maintain the degree of vacuum after the envelope 68 is sealed. This is a process of heating a getter placed at a predetermined position (not shown) immediately before or after sealing the envelope 68 to form a vapor deposition film.
The getter usually has Ba as a main component, and due to the adsorption action of the deposited film, for example, 1 × 10 −5 Torr to 1 × 10 −7.
The vacuum degree of Torr is maintained. The steps after energization forming of the surface conduction electron-emitting device are appropriately set.
【００７１】次に、単純マトリクス配置型基板を有する
電子源を用いて構成した画像形成装置について、ＮＴＳ
Ｃ方式のテレビ信号に基づきテレビジョン表示を行うた
めの駆動回路概略構成を図１２のブロック図を用いて説
明する。８１は前記表示パネルであり、また８２は走査
回路、８３は制御回路、８４はシフトレジスタ、８５は
ラインメモリ、８６は同期信号分離回路、８７は変調信
号発生器、ＶxおよびＶaは直流電圧源である。Next, regarding the image forming apparatus constituted by using the electron source having the simple matrix arrangement type substrate, the NTS
A schematic configuration of a drive circuit for performing television display based on a C system television signal will be described with reference to the block diagram of FIG. 81 is the display panel, 82 is a scanning circuit, 83 is a control circuit, 84 is a shift register, 85 is a line memory, 86 is a sync signal separation circuit, 87 is a modulation signal generator, and Vx and Va are DC voltage sources. Is.
【００７２】以下、各部の機能を説明する。The function of each unit will be described below.
【００７３】まず表示パネル８１は端子Ｄox１〜Ｄox
ｍ、端子Ｄoy１〜Ｄoyｎおよび高圧端子Ｈvを介して外
部の電気回路と接続している。このうち、端子Ｄox１〜
Ｄoxｍには、前記表示パネル内に設けられている電子
源、すなわちｍ行ｎ列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行（ｎ個の素子）ずつ順
次駆動していくための走査信号が印加される。First, the display panel 81 has terminals Dox1 to Dox.
m, terminals Doy1 to Doyn, and a high-voltage terminal Hv to connect to an external electric circuit. Of these, terminals Dox1
In Doxm, an electron source provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns is sequentially driven row by row (n elements). A scanning signal for
【００７４】一方、端子Ｄy１〜Ｄyｎには前記走査信号
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御するための変調信号が印加さ
れる。また、高圧端子Ｈvには直流電圧源Ｖaより、例え
ば１０ｋＶの直流電圧が供給されるが、これは表面伝導
型電子放出素子より出力される電子ビームに蛍光体を励
起するのに十分なエネルギーを付与するための加速電圧
である。On the other hand, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Dy1 to Dyn. A DC voltage source Va supplies a DC voltage of, for example, 10 kV to the high-voltage terminal Hv, which supplies sufficient energy to excite the phosphor into the electron beam output from the surface conduction electron-emitting device. It is an acceleration voltage for applying.
【００７５】次に、走査回路８２について説明する。同
回路は内部にｍ個のスイッチング素子を備えるもので
（図中、Ｓ1〜Ｓmで示されている）、各スイッチング素
子は直流電圧源Ｖxの出力電圧もしくは０（Ｖ）（グラ
ンドレベル）のいずれか一方を選択し、表示パネル８１
の端子Ｄx１ないしＤxｍと電気的に接続するものであ
る。Ｓ1〜Ｓmの各スイッチング素子は制御回路８３が出
力する制御信号Ｔscanに基づいて動作するものである
が、実際には例えばＦＥＴのようなスイッチング素子を
組み合せることにより構成することが可能である。Next, the scanning circuit 82 will be described. The circuit has m switching elements inside (indicated by S1 to Sm in the figure), and each switching element is either the output voltage of the DC voltage source Vx or 0 (V) (ground level). Select either one and display panel 81
The terminals Dx1 to Dxm are electrically connected. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 83, but can be actually configured by combining switching elements such as FETs.
【００７６】なお、前記直流電圧源Ｖxは前記表面伝導
型電子放出素子の特性（電子放出閾値電圧）に基づき走
査されていない素子に印加される駆動電圧が電子放出閾
値以下となるような一定電圧を出力するよう設定されて
いる。The DC voltage source Vx is a constant voltage such that the driving voltage applied to the non-scanned element based on the characteristics of the surface conduction electron-emitting device (electron emission threshold voltage) is below the electron emission threshold. Is set to output.
【００７７】また、制御回路８３は外部より入力する画
像信号に基づいて適切な表示が行われるように各部の動
作を整合させる働きを持つものである。次に説明する同
期信号分離回路８６より送られる同期信号Ｔsyncに基づ
いて各部に対してＴscan、ＴsftおよびＴmryの各制御信
号を発生する。Further, the control circuit 83 has a function of matching the operation of each part so that an appropriate display is performed based on the image signal input from the outside. The control signals Tscan, Tsft, and Tmry are generated for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 86 described below.
【００７８】同期信号分離回路８６は外部から入力され
るＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信
号成分とを分離するための回路で周波数分離（フィルタ
ー）回路を用いれば構成できるものである。同期信号分
離回路８６により分離された同期信号は、良く知られる
ように、垂直同期信号と水平同期信号より成るが、ここ
では説明の便宜上、Ｔsync信号として図示した。一方、
前記テレビ信号から分離された画像の輝度信号成分を便
宜上ＤＡＴＡ信号と表すが、同信号はシフトレジスタ８
４に入力される。The synchronizing signal separating circuit 86 is a circuit for separating a synchronizing signal component and a luminance signal component from an externally input NTSC television signal, and can be constructed by using a frequency separating (filter) circuit. The sync signal separated by the sync signal separation circuit 86 is composed of a vertical sync signal and a horizontal sync signal, as is well known, but it is shown here as a Tsync signal for convenience of description. on the other hand,
The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience sake, but this signal is the shift register 8
4 is input.
【００７９】シフトレジスタ８４は時系列的にシリアル
に入力される前記ＤＡＴＡ信号を画像の１ラインごとに
シリアル／パラレル変換するためのもので、前記制御回
路８３より送られる制御信号Ｔsftに基づいて動作する
（すなわち、制御信号Ｔsftは、シフトレジスタ８４の
シフトクロックであると言い換えてもよい）。The shift register 84 is for serially / parallel converting the DATA signals serially input in time series for each line of the image, and operates based on the control signal Tsft sent from the control circuit 83. (That is, the control signal Tsft may be rephrased as the shift clock of the shift register 84).
【００８０】シリアル／パラレル変換された画像１ライ
ン分（電子放出素子ｎ素子分の駆動データに相当するも
の）のデータは、Ｉd１〜Ｉdｎのｎ個の並列信号として
前記シフトレジスタ８４より出力される。The serial / parallel converted image data for one line (corresponding to driving data for n electron-emitting devices) is output from the shift register 84 as n parallel signals Id1 to Idn. .
【００８１】ラインメモリ８５は、画像１ライン分のデ
ータを必要時間の間だけ記憶するための記憶装置であ
り、制御回路８３より送られる制御信号Ｔmryに従って
適宜Ｉd１〜Ｉdｎの内容を記憶する。記憶された内容は
Ｉd１〜Ｉdｎとして出力され、変調信号発生器８７に入
力される。The line memory 85 is a storage device for storing data for one line of an image only for a required time, and appropriately stores the contents of Id1 to Idn according to the control signal Tmry sent from the control circuit 83. The stored contents are output as Id1 to Idn and input to the modulation signal generator 87.
【００８２】変調信号発生器８７は、前記画像データＩ
d１〜Ｉdｎの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調するための信号源で、その出力信号
は端子Ｄoy１〜Ｄoyｎを通じて表示パネル８１内の表面
伝導型電子放出素子に印加される。The modulation signal generator 87 outputs the image data I
A signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d1 to Idn, and an output signal thereof is applied to the surface conduction electron emission devices in the display panel 81 through terminals Doy1 to Doyn. To be done.
【００８３】前述したように、本発明に関わる電子放出
素子は、放出電流Ｉeに対して以下の基本特性を有して
いる。すなわち、前述したように電子放出には明確な閾
値電圧Ｖthがあり、Ｖth以上の電圧を印加された時のみ
電子放出が生じる。As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, the electron emission has a clear threshold voltage Vth, and the electron emission occurs only when a voltage higher than Vth is applied.
【００８４】また、電子放出閾値以上の電圧に対しては
素子への印加電圧の変化に応じて放出電流も変化してい
く。なお、電子放出素子の材料や構成、製造方法を変え
ることによって、電子放出閾値電圧Ｖthの値や印加電圧
に対する放出電流の変化の度合が変わる場合もあるが、
いずれにしても以下のようなことが言える。Further, for a voltage equal to or higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the element. The electron emission threshold voltage Vth or the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, the configuration, or the manufacturing method of the electron emitting element.
In any case, the following can be said.
【００８５】すなわち、本素子パルス状電圧を印加する
場合、例えば電子放出閾値以下の電圧を印加しても電子
放出は生じないが、電子放出閾値以上の電圧を印加する
場合には電子ビームが出力される。その際、第一にはパ
ルスの波高値Ｖmを変化させることにより、出力電子ビ
ームの強度を制御することが可能である。第二には、パ
ルスの幅Ｐwを変化させることにより出力される電子ビ
ームの電荷の総量を制御することが可能である。That is, when the pulsed voltage of this element is applied, for example, no electron emission occurs even if a voltage below the electron emission threshold is applied, but when a voltage above the electron emission threshold is applied, an electron beam is output. To be done. At that time, firstly, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.
【００８６】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式、パルス幅変調方
式等が挙げられ、電圧変調方式を実施するには変調信号
発生器８７としては一定の長さの電圧パルスを発生する
が入力されるデータに応じて適宜パルスの波高値を変調
するような電圧変調方式の回路を用いる。Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, there are a voltage modulation method, a pulse width modulation method, and the like. To implement the voltage modulation method, the modulation signal generator 87 is fixed. A circuit of a voltage modulation system is used that generates a voltage pulse of a length but appropriately modulates the peak value of the pulse according to the input data.
【００８７】またパルス幅変調方式を実施するには、変
調信号発生器８７としては、一定波高値の電圧パルスを
発生するが入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるも
のである。In order to implement the pulse width modulation method, the modulation signal generator 87 generates a voltage pulse having a constant crest value, but a pulse for appropriately modulating the width of the voltage pulse according to the input data. A width modulation type circuit is used.
【００８８】以上に説明した一連の動作により、本発明
の画像表示装置は表示パネル８１を用いてテレビジョン
の表示を行える。なお、上記説明中特に記載してなかっ
たが、シフトレジスタ８４やラインメモリ８５はデジタ
ル信号式のものでもアナログ信号式のものでもいずれで
も差し支えなく、要は画像信号のシリアル／パラレル変
換や記録が所定の速度で行われればよい。Through the series of operations described above, the image display device of the present invention can display television using the display panel 81. Although not particularly described in the above description, the shift register 84 and the line memory 85 may be either digital signal type or analog signal type, and the important point is that serial / parallel conversion and recording of image signals are performed. It may be performed at a predetermined speed.
【００８９】デジタル信号式を用いる場合には、同期信
号分離回路８６の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これは８６の出力部にＡ／Ｄ変換器を
備えれば可能である。また、これと関連してラインメモ
リ８５の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器８７に用いられる回路が若干異なっ
たものとなる。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronizing signal separation circuit 86 into a digital signal, which is possible if the output section of 86 is equipped with an A / D converter. . Further, in relation to this, the circuit used for the modulation signal generator 87 is slightly different depending on whether the output signal of the line memory 85 is a digital signal or an analog signal.
【００９０】まず、デジタル信号の場合について述べ
る。電圧変調方式においては変調信号発生器８７には、
例えば良く知られるＤ／Ａ変換回路を用い、必要に応じ
て増幅回路などを付け加えればよい。First, the case of digital signals will be described. In the voltage modulation method, the modulation signal generator 87 is
For example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added if necessary.
【００９１】また、パルス幅変調方式の場合、変調信号
発生器８７は、例えば高速の発振器および発振器の出力
する波数を計数する計数器（カウンタ）および計数器の
出力値と前記メモリの出力値を比較する比較器（コンパ
レータ）を組み合せた回路を用いることにより構成でき
る。必要に応じて比較器の出力するパルス幅変調された
変調信号を表面伝導型電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。In the case of the pulse width modulation method, the modulation signal generator 87 outputs the output value of the counter and the counter for counting the number of waves output from the oscillator and the oscillator, for example, to the output value of the memory. It can be configured by using a circuit in which comparators for comparison are combined. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the drive voltage of the surface conduction electron-emitting device may be added.
【００９２】次に、アナログ信号の場合について述べ
る。電圧変調方式においては、変調信号発生器８７に
は、例えば良く知られるオペアンプなどを用いた増幅回
路を用いればよく、必要に応じてレベルシフト回路など
を付け加えてもよい。またパルス幅変調方式の場合に
は、例えば良く知られた電圧制御型発振回路（ＶＣＯ）
を用いればよく、必要に応じて表面伝導型電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付け加え
てもよい。Next, the case of analog signals will be described. In the voltage modulation method, for example, a well-known amplifier circuit using an operational amplifier may be used as the modulation signal generator 87, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillator (VCO)
May be used, and an amplifier for voltage amplification up to the drive voltage of the surface conduction electron-emitting device may be added if necessary.
【００９３】以上のように完成した画像表示装置におい
て、こうして各電子放出素子には、容器外端子Ｄox１〜
ＤoxｍおよびＤoy１〜Ｄoyｎを通じ、電圧を印加するこ
とにより、電子放出させ、高圧端子Ｈvを通じ、メタル
バック８５、あるいは透明電極（不図示）に高圧を印加
し、電子ビームを加速し、蛍光膜６４に衝突させ、励起
・発光させることで画像を表示することができる。In the image display device completed as described above, each of the electron-emitting devices thus has terminals outside the container Dox1 to Dox1.
Electrons are emitted by applying a voltage through Doxm and Doy1 to Doyn, and a high voltage is applied to the metal back 85 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam and cause the fluorescent film 64 to pass through. An image can be displayed by colliding, exciting and emitting light.
【００９４】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述の内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。また、入力信号例として、ＮＴＳＣ方
式を挙げたが、これに限定するものではなく、ＰＡＬ、
ＳＥＣＡＭ方式などの諸方式でもよく、また、これより
も多数の走査線から成るＴＶ信号（例えばＭＵＳＥ方式
をはじめとする高品位ＴＶ）方式でもよい。The structure described above is a schematic structure necessary for manufacturing a suitable image forming apparatus used for display and the like, and the detailed parts such as the material of each member are not limited to the above contents. Instead, it is appropriately selected to suit the application of the image forming apparatus. Also, although the NTSC system is given as an example of the input signal, the input signal is not limited to this, and PAL,
Various systems such as the SECAM system may be used, or a TV signal (for example, a high-definition TV such as the MUSE system) that includes a larger number of scanning lines may be used.
【００９５】次に、前述のはしご型配置電子源基板およ
びそれを用いた画像表示装置について図１３および図１
４を用いて説明する。Next, the ladder type electron source substrate and the image display device using the same described above will be described with reference to FIGS.
4 will be described.
【００９６】図１３において、９０は電子源基板、９１
は電子放出素子、９２のＤx１〜Ｄx１０は前記電子放出
素子に接続する共通配線である。電子放出素子９１は、
基板９０上に、Ｘ方向に並列に複数個配置される（これ
を素子行と呼ぶ）。この素子行を複数個基板上に配置
し、はしご型電子源基板となる。各素子行の共通配線間
に適宜駆動電圧を印加することで、各素子行を独立に駆
動することが可能になる。すなわち、電子ビームを放出
させる素子行には、電子放出閾値以上の電圧の電子ビー
ムを、放出させない素子行には電子放出閾値以下の電圧
を印加すればよい。また、各素子行間の共通配線Ｄx２
〜Ｄx９を、例えばＤx２、Ｄx３を同一配線とするよう
にしてもよい。In FIG. 13, 90 is an electron source substrate, and 91.
Is an electron-emitting device, and Dx1 to Dx10 of 92 are common wirings connected to the electron-emitting device. The electron-emitting device 91 is
A plurality of substrates are arranged in parallel in the X direction on the substrate 90 (this is called an element row). A plurality of this element row is arranged on the substrate to form a ladder type electron source substrate. By appropriately applying a drive voltage between the common wirings of each element row, each element row can be independently driven. That is, an electron beam having a voltage equal to or higher than the electron emission threshold may be applied to the element row that emits the electron beam, and a voltage equal to or lower than the electron emission threshold may be applied to the element row that does not emit the electron beam. Also, the common wiring Dx2 between each element row
˜Dx9 may have the same wiring, for example, Dx2 and Dx3.
【００９７】図１４は、はしご型配置の電子源を備えた
画像形成装置の構造を示す図である。１００はグリッド
電極、１０１は電子が通過するための空孔、１０２はＤ
ox１、Ｄox２・・・Ｄoxよりなる容器外端子、１０３は
グリッド電極１００と接続されたＧ１、Ｇ２・・・Ｇｎ
からなる容器外端子、１０４は前述のように各素子行間
の共通配線を同一配線とした電子源基板である。なお、
図１０、図１３と同一の符号は同一の部材を示す。前述
の単純マトリクス配置の画像形成装置（図１０）との違
いは、電子源基板９０とフェースプレート６６の間にグ
リッド電極１００を備えていることである。FIG. 14 is a diagram showing the structure of an image forming apparatus provided with a ladder-type electron source. 100 is a grid electrode, 101 is a hole for passing electrons, and 102 is D
ox1, Dox2 ... Dox external terminals made of Dox, 103 is G1, G2 ... Gn connected to the grid electrode 100
And 104 is an electron source substrate in which the common wiring between each element row is the same wiring as described above. In addition,
The same reference numerals as those in FIGS. 10 and 13 denote the same members. The difference from the image forming apparatus having the simple matrix arrangement (FIG. 10) described above is that the grid electrode 100 is provided between the electron source substrate 90 and the face plate 66.
【００９８】グリッド電極１００は、表面伝導型電子放
出素子から放出された電子ビームを変調することができ
るもので、はしご型配置の素子行と直交して設けられた
ストライプ状の電極に電子ビームを通過させるため、各
素子に対応して１個ずつ円形の開口１０１が設けられて
いる。グリッドの形状や設置位置は必ずしも図１４のよ
うなものでなくともよく、開口としてメッシュ状に多数
の通過口を設けることもあり、また例えば表面伝導型電
子放出素子の周囲や近傍に設けてもよい。The grid electrode 100 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device, and the electron beam is applied to the stripe-shaped electrodes provided orthogonally to the ladder-shaped element rows. A circular opening 101 is provided for each element in order to pass it. The shape and installation position of the grid are not necessarily as shown in FIG. 14, and a large number of passage openings may be provided in the form of a mesh as openings. For example, they may be provided around or near the surface conduction electron-emitting device. Good.
【００９９】容器外端子１０２およびグリッド容器外端
子１０３は、不図示の制御回路と電気的に接続されてい
る。The external terminal 102 and the grid external terminal 103 are electrically connected to a control circuit (not shown).
【０１００】本画像形成装置では、素子行を１列ずつ順
次駆動（走査）していくのと同期してグリッド電極列に
画像１ライン分の変調信号を同時に印加することによ
り、各電子ビームの蛍光体への照射を制御し、画像を１
ラインずつ表示することができる。In this image forming apparatus, the modulation signals for one line of the image are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time so that each electron beam Control the irradiation to the phosphor and display the image 1
Can be displayed line by line.
【０１０１】また、本発明によればテレビジョン放送の
表示装置のみならずテレビ会議システム、コンピュータ
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置として用いることもできる。Further, according to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.
【０１０２】[0102]
（実施例１）図１および２を用いて、本発明の方法によ
る、表面伝導型電子放出素子とマトリックス配線を用い
た電子源製造の１例を示す。Example 1 An example of manufacturing an electron source using a surface conduction electron-emitting device and matrix wiring by the method of the present invention will be described with reference to FIGS.
【０１０３】図１において、１は青板ガラスから成る基
板であり、スパッタ蒸着法により金属薄膜形成後、フォ
トリソエッチング法によって素子電極２および３を形成
した。材質は厚み５０ÅのＴｉを下引きとした厚み１０
００ÅのＮｉ薄膜から成っており、中央部で電極間隔２
０μｍ、電極幅３００μｍである。下配線電極５はＡｇ
ペーストインキの印刷焼成で得られた厚み約７μｍの印
刷配線であり、素子電極３と接続される。In FIG. 1, reference numeral 1 is a substrate made of soda-lime glass. After forming a metal thin film by a sputter deposition method, element electrodes 2 and 3 were formed by a photolithographic etching method. The material is 10 Å with a thickness of 50Å
It consists of a 00Å Ni thin film, and the electrode spacing is 2 at the center.
The width is 0 μm and the electrode width is 300 μm. The lower wiring electrode 5 is Ag
It is a printed wiring having a thickness of about 7 μm obtained by printing and firing paste ink, and is connected to the element electrode 3.
【０１０４】６はガラスを主成分とするペーストを印刷
後焼成によって形成される、下層印刷配線に対して直交
した帯状の絶縁層であり、素子電極２との交差部で凹部
７が設けられている。Reference numeral 6 denotes a strip-shaped insulating layer formed by baking a paste containing glass as a main component after printing and orthogonal to the lower printed wiring, and a recess 7 is provided at the intersection with the device electrode 2. There is.
【０１０５】８は上配線電極であり、絶縁層６上に形成
してあり、凹部７によって素子電極２と電気的に接続し
ており、印刷金属ペーストを所定のパターンに印刷後の
焼成によって形成される。Reference numeral 8 denotes an upper wiring electrode, which is formed on the insulating layer 6 and is electrically connected to the element electrode 2 by the recess 7, and is formed by firing the printed metal paste after printing it into a predetermined pattern. To be done.
【０１０６】４は有機金属溶液の塗布焼成で得られた厚
み約２００ÅのＰｄ微粒子から成る薄膜であり、全面に
塗布成膜した後フォトリソグラフ法によりパターニング
を行い、図１に示すように素子電極２・３上の位置に形
成した。Reference numeral 4 denotes a thin film of Pd fine particles having a thickness of about 200 Å obtained by coating and baking an organometallic solution, which is coated and formed on the entire surface and then patterned by photolithography. As shown in FIG. It was formed at a position above 2.3.
【０１０７】また２１は青板ガラスから成るガラス基板
で、基板１と５ｍｍ隔たれて対向している。２２は蛍光
体で、基板２１上に配置されており、対向した基板１上
に配置された素子電極２および３から成る電極間隔部に
対応した位置に形成されている。蛍光体２２は感光性樹
脂を蛍光体を混ぜてスラリー状とし、塗布乾燥した後フ
ォトリソグラフ法によってパターニング形成したもので
ある。２３は蛍光体上にフィルミング工程を施した後、
真空蒸着によって厚み約３００ÅのＡｌ薄膜を成膜し、
これを焼成してフィルム層を焼失することによって得ら
れたメタルバックである。基板１上に形成された素子を
含めたものを素子基板、ガラス基板２１上に形成された
蛍光体、メタルバックを含めたものをフェースプレート
と呼ぶ。A glass substrate 21 made of soda lime glass is opposed to the substrate 1 with a distance of 5 mm. Reference numeral 22 denotes a fluorescent substance, which is arranged on the substrate 21 and is formed at a position corresponding to an electrode interval portion composed of the device electrodes 2 and 3 arranged on the substrate 1 facing each other. The fluorescent substance 22 is formed by mixing a photosensitive resin with a fluorescent substance to form a slurry, coating and drying it, and then patterning it by a photolithographic method. In 23, after performing the filming process on the phosphor,
Form an Al thin film with a thickness of about 300Å by vacuum evaporation,
It is a metal back obtained by burning this to burn off the film layer. A device including the device formed on the substrate 1 is called an device substrate, a device including the phosphor formed on the glass substrate 21 and a metal back is called a face plate.
【０１０８】以上を真空外囲器の中に配置した後、上下
配線電極８・５間に電圧を印加して素子電極２・３間の
薄膜４に通電処理を行い、亀裂状の電子放出部９を得
た。After arranging the above in a vacuum envelope, a voltage is applied between the upper and lower wiring electrodes 8 and 5 to energize the thin film 4 between the device electrodes 2 and 3, and a crack-shaped electron emitting portion is formed. Got 9.
【０１０９】この後、メタルバック２３をアノード電極
として電子の引き出し電圧３ｋＶを印加し、上下配線電
極８・５を通して素子電極２・３から電子放出部９へ１
４Ｖの電圧を印加したところ、電子が放出された。この
放出電子を蛍光体２２へ照射させ、放出電子量を調整す
ることにより、蛍光体２２を任意の強度で発光させ、画
像を表示できた。After that, an electron extraction voltage of 3 kV is applied with the metal back 23 as an anode electrode, and the device electrodes 2 and 3 are applied to the electron emission portion 9 through the upper and lower wiring electrodes 8.5.
When a voltage of 4V was applied, electrons were emitted. By irradiating the phosphor 22 with the emitted electrons and adjusting the amount of emitted electrons, the phosphor 22 was made to emit light at an arbitrary intensity and an image could be displayed.
【０１１０】本実施例の電子源を４０ｃｍ角の大きさと
して、電子放出素子の素子配列ピッチを１ｍｍ、素子数
を３５０個×３５０個のマトリックス状に配置した。ま
たこれに対応するフェースプレート上にＲ、Ｇ、Ｂの各
色を塗り分けした蛍光体２２を配置した。The electron source of this example was 40 cm square, and the electron-emitting devices were arranged in a matrix with a device array pitch of 1 mm and a device count of 350 × 350. In addition, the phosphors 22 in which the respective colors of R, G, and B are separately coated are arranged on the face plate corresponding thereto.
【０１１１】３５０個×３５０個の素子を有する電子源
を１０枚作製した結果、上配線電極と素子電極との未接
続による素子不良は生じなかった。As a result of producing ten electron sources having 350 × 350 elements, no element failure due to unconnection between the upper wiring electrode and the element electrode did not occur.
【０１１２】（実施例２）図４に、本発明の製造方法に
よって製造される電子源の別の１例を示した。(Embodiment 2) FIG. 4 shows another example of the electron source manufactured by the manufacturing method of the present invention.
【０１１３】本図に示した電子源は、素子電極３を実施
例１のものより長いパターンとし、これにより帯状の絶
縁層６を挟んで反対側の凹部７の位置で上配線８と接続
する構造としたものである。In the electron source shown in this figure, the element electrode 3 has a pattern longer than that of the first embodiment, and thereby the upper electrode 8 is connected at the position of the concave portion 7 on the opposite side with the strip-shaped insulating layer 6 interposed therebetween. It is structured.
【０１１４】このような構成は、実施例１の方法での素
子電極２および３のフォトリソグラフ法によるパターニ
ングの際のフォトマスクを変え、絶縁層６の印刷時に用
いるスクリーン版のパターンを変更するだけで作製する
ことができる。With such a structure, the photomask used when patterning the device electrodes 2 and 3 by the photolithographic method in the method of Example 1 is changed, and the pattern of the screen plate used for printing the insulating layer 6 is changed. Can be made with.
【０１１５】このような構成とすることにより凹部７の
幅を広げることができ、絶縁層６の印刷時の位置ずれの
許容差を大きくすることができる。With such a structure, the width of the recess 7 can be widened, and the tolerance of the positional deviation of the insulating layer 6 during printing can be increased.
【０１１６】即ち実施例１のような構成で凹部７の幅を
広げた場合、絶縁層印刷時の位置ずれ量が大きいと素子
電極２のみならず素子電極３と上配線８が接触する可能
性を生ずる。しかるに、図４に示した構成のように、絶
縁層６を介して反対側の凹部７で接続させることによ
り、素子電極２と上配線８との接触の可能性を小さくす
ることができる。That is, when the width of the recess 7 is widened in the structure as in the first embodiment, if the amount of positional deviation during printing of the insulating layer is large, not only the element electrode 2 but also the element electrode 3 and the upper wiring 8 may come into contact with each other. Cause However, as in the structure shown in FIG. 4, the possibility of contact between the element electrode 2 and the upper wiring 8 can be reduced by connecting the recess 7 on the opposite side via the insulating layer 6.
【０１１７】（実施例３）図５に、本発明の方法を用い
て製造される電子源の第３の例の主要部である素子電極
２・３のパターンを示す。(Embodiment 3) FIG. 5 shows a pattern of device electrodes 2 and 3 which is a main part of a third example of an electron source manufactured by the method of the present invention.
【０１１８】すなわち、本例の電子源は、実施例２にお
ける凹部７の幅を広げた絶縁層の構成を用い、かつ図５
に示すように素子電極３の接続部分を広げた構造とした
ものである。このことにより素子電極３と上配線８の接
続部における電気抵抗を下げることが可能となり、電子
放出素子の電気特性を向上させることができる。That is, the electron source of this example uses the structure of the insulating layer in which the width of the recess 7 in Example 2 is widened, and
As shown in (3), the structure is such that the connection portion of the device electrode 3 is widened. This makes it possible to reduce the electrical resistance at the connection between the device electrode 3 and the upper wiring 8, and improve the electrical characteristics of the electron-emitting device.
【０１１９】[0119]
【発明の効果】以上説明したように、表面伝導型電子放
出素子を用いた電子源、表示パネルおよび画像形成装置
の製造において、上配線を配する位置に配置される帯状
の絶縁層に凹部を設けその部分において上配線と素子電
極との接続を行うことにより、印刷法で絶縁層を形成す
る場合でも接続点における不良の発生率を低減すること
ができる。As described above, in the manufacture of the electron source, the display panel and the image forming apparatus using the surface conduction electron-emitting device, the recess is formed in the strip-shaped insulating layer arranged at the position where the upper wiring is arranged. By providing the connection between the upper wiring and the element electrode at the provided portion, it is possible to reduce the occurrence rate of defects at the connection point even when the insulating layer is formed by the printing method.
【０１２０】これにより、コストのかかるフォトリソグ
ラフ法による加工に代わり、より低コストな印刷法を用
いることができ、大きなコスト低減が達成できる。As a result, a low cost printing method can be used in place of the costly photolithographic processing, and a large cost reduction can be achieved.
【図１】本発明の方法で製造される電子源の１例の一部
を示す模式的平面図である。FIG. 1 is a schematic plan view showing a part of an example of an electron source manufactured by the method of the present invention.
【図２】図１の電子源を用いて製造される表示パネルの
１例の模式的断面図である。FIG. 2 is a schematic cross-sectional view of an example of a display panel manufactured using the electron source of FIG.
【図３】図１の電子源を製造する手順を示す工程図であ
る。FIG. 3 is a process drawing showing a procedure for manufacturing the electron source of FIG.
【図４】本発明の方法で製造される電子源の別の例の一
部を示す模式的平面図である。FIG. 4 is a schematic plan view showing a part of another example of the electron source manufactured by the method of the present invention.
【図５】実施例３の電子源における素子電極パターンを
示す模式図である。FIG. 5 is a schematic diagram showing an element electrode pattern in an electron source of Example 3.
【図６】従来の表面伝導型電子放出素子の模式的平面図
である。FIG. 6 is a schematic plan view of a conventional surface conduction electron-emitting device.
【図７】本発明の方法で製造される電子源における表面
伝導型電子放出素子の構成の１例を示す模式図であり、
（ａ）は平面図、（ｂ）は断面図である。FIG. 7 is a schematic diagram showing an example of the configuration of a surface conduction electron-emitting device in an electron source manufactured by the method of the present invention,
(A) is a plan view and (b) is a sectional view.
【図８】表面伝導型電子放出素子製造時の通電フォーミ
ングにおける電圧波形を示すグラフであり、（ａ）はパ
ルス波高値が一定の場合、（ｂ）はパルス波高値が増加
する場合である。FIG. 8 is a graph showing voltage waveforms during energization forming during manufacturing of the surface conduction electron-emitting device, where (a) shows a case where the pulse peak value is constant and (b) shows a case where the pulse peak value increases.
【図９】単純マトリクス配置の電子源基板の１例を示す
模式的部分平面図である。FIG. 9 is a schematic partial plan view showing an example of an electron source substrate having a simple matrix arrangement.
【図１０】本発明の方法で製造される画像形成装置の１
例の概略構成図である。FIG. 10 is an image forming apparatus 1 manufactured by the method of the present invention.
It is a schematic block diagram of an example.
【図１１】蛍光膜の構成を示す模式的部分図であり、
（ａ）はブラックストライプの設けられたもの、（ｂ）
はブラックマトリクスの設けられたものの図である。FIG. 11 is a schematic partial view showing a structure of a fluorescent film,
(A) is provided with a black stripe, (b)
[Fig. 3] is a diagram of a device provided with a black matrix.
【図１２】本発明の方法で製造される画像形成装置の１
例における駆動回路であって、ＮＴＳＣ方式のテレビ信
号に応じて表示を行うための駆動回路のブロック図であ
る。FIG. 12 is an image forming apparatus 1 manufactured by the method of the present invention.
It is a drive circuit in an example, Comprising: It is a block diagram of the drive circuit for displaying according to the television signal of NTSC system.
【図１３】はしご配置の電子源基板の模式的部分平面図
である。FIG. 13 is a schematic partial plan view of an electron source substrate in a ladder arrangement.
【図１４】本発明の方法で製造される画像表示装置の１
例を示す、一部を破断した概観斜視図である。FIG. 14 is an image display device 1 manufactured by the method of the present invention.
It is a general | schematic perspective view which fractured | ruptured a part which shows an example.
１ 基板 ２ 素子電極 ３ 素子電極 ４ 薄膜 ５ 下配線電極 ６ 絶縁体 ７ 凹部 ８ 上配線電極 ９ 電子放出部 ２１ ガラス基板 ２２ 蛍光体 ２３ メタルバック ３１ 基板 ３２ 電子放出部形成用薄膜 ３３ 電子放出部 ４１ 絶縁性基板 ４２ 素子電極 ４３ 素子電極 ４４ 薄膜 ４５ 電子放出部 ５１ 電子源基板 ５２ Ｘ方向配線 ５３ Ｙ方向配線 ５４ 表面伝導型電子放出素子 ５５ 結線 ６１ リアプレート ６２ 支持枠 ６３ ガラス基板 ６４ 蛍光膜 ６５ メタルバック ６６ フェースプレート ６７ 高圧端子 ６８ 外囲器 ７１ 黒色導電材 ７２ 蛍光体 ７３ ガラス基板 ８１ 表示パネル ８２ 走査回路 ８３ 制御回路 ８４ シフトレジスタ ８５ ラインメモリ ８６ 同期信号分離回路 ８７ 変調信号発生器 ９０ 電子源基板 ９１ 電子放出素子 ９２ 共通配線 １００ グリッド電極 １０１ 空孔 １０２ 容器外端子 １０３ 容器外端子 １０４ 電子源基板 1 substrate 2 element electrodes 3 element electrodes 4 thin film 5 Lower wiring electrode 6 insulator 7 recess 8 Upper wiring electrode 9 Electron emission part 21 glass substrate 22 Phosphor 23 Metal Back 31 substrate 32 Thin film for forming electron emitting portion 33 Electron emission part 41 Insulating substrate 42 element electrode 43 element electrode 44 thin film 45 electron emission unit 51 electron source substrate 52 X-direction wiring 53 Y direction wiring 54 Surface conduction electron-emitting device 55 connection 61 Rear plate 62 Support frame 63 glass substrate 64 Fluorescent film 65 metal back 66 face plate 67 High voltage terminal 68 Package 71 Black conductive material 72 phosphor 73 glass substrate 81 display panel 82 scanning circuit 83 Control circuit 84 shift register 85 line memory 86 Sync signal separation circuit 87 Modulation signal generator 90 electron source substrate 91 Electron-emitting device 92 common wiring 100 grid electrode 101 holes 102 Outer terminal 103 External terminal 104 electron source substrate
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/316 H01J 9/02 H01J 29/04 H01J 31/12 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01J 1/316 H01J 9/02 H01J 29/04 H01J 31/12
Claims (8)
上配線が基板上に行列状に形成され、該上下配線の交差
部近傍の基板上に素子電極対を有してなる電子放出素子
が配置されている電子源において、前記上配線が前記帯
状層間絶縁層の上を該絶縁層に沿って形成され、該絶縁
層が前記電子放出素子の一方の素子電極上で基板面に平
行な方向の凹部を有し、該凹部にて前記上配線と前記電
子放出素子の一方の素子電極とが接続していることを特
徴とする電子源。1. An electron-emitting device having lower wirings and upper wirings formed in a matrix on a substrate via a strip-shaped interlayer insulating layer, and having a pair of device electrodes on the substrate near the intersection of the upper and lower wirings. In the electron source, the upper wiring is formed on the strip-shaped interlayer insulating layer along the insulating layer, and the insulating layer is parallel to the substrate surface on one element electrode of the electron-emitting device. An electron source having a directional recess, and the upper wiring is connected to one of the device electrodes of the electron-emitting device at the recess.
電性薄膜を電極対間に有する表面伝導型電子放出素子で
ある請求項１記載の電子源。2. The electron source according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device having a conductive thin film having an electron-emitting portion between a pair of electrodes.
子源の基板に対向して蛍光体が配置された基板とが支持
枠を介して重なり、これら両基板と該支持枠によって形
成される内部空間が真空排気されている表示パネル。3. The electron source according to claim 1 and the substrate on which the phosphor is disposed so as to face the substrate of the electron source, overlap with each other through a support frame, and are formed by these both substrates and the support frame. A display panel whose interior space is evacuated.
駆動回路が接続されてなる画像形成装置。4. An image forming apparatus in which at least a drive circuit is connected to the display panel according to claim 3.
を形成する工程、 ２）前記素子電極対の一方の電極に接続する下配線を基
板上に形成する工程、ならびに ３）該下配線の上に帯状の層間絶縁層を介して該下配線
と行列状形状を成すように、前記素子電極対の他方の電
極に接続する上配線を形成する工程を有してなる電子源
の製造方法において、 前記帯状の層間絶縁層を、前記電子放出素子の他方の素
子電極上で基板面に平行な方向の凹部を有する形状とし
て前記上配線と同方向に形成し、該凹部にて前記上配線
と前記電子放出素子の他方の素子電極とを接続させるこ
とを特徴とする電子源の製造方法。5. A step of 1) forming a device electrode pair of an electron-emitting device on a substrate, 2) a process of forming a lower wiring connected to one electrode of the device electrode pair on a substrate, and 3) the lower layer. Manufacture of an electron source including a step of forming an upper wiring connected to the other electrode of the element electrode pair on the wiring so as to form a matrix shape with the lower wiring through a strip-shaped interlayer insulating layer. In the method, the strip-shaped interlayer insulating layer is formed on the other device electrode of the electron-emitting device in the same direction as the upper wiring in a shape having a recess in a direction parallel to the substrate surface, and the upper wiring is formed in the recess. A method of manufacturing an electron source, characterized in that the wiring is connected to the other device electrode of the electron-emitting device.
電性薄膜を電極対間に有する表面伝導型電子放出素子と
する請求項５記載の電子源の製造方法。6. The method of manufacturing an electron source according to claim 5, wherein the electron-emitting device is a surface-conduction electron-emitting device having a conductive thin film having an electron-emitting portion between a pair of electrodes.
成する請求項５または６記載の電子源の製造方法。7. The method of manufacturing an electron source according to claim 5, wherein the belt-shaped interlayer insulating layer is formed by a printing method.
光体が配置された基板とを支持枠を介して重ね、これら
両基板と該支持枠によって形成される内部空間を真空排
気する表示パネルの製造方法であって、前記電子源が、
請求項５ないし７のいずれか１項に記載の方法にて製造
されることを特徴とする表示パネルの製造方法。8. An electron source and a substrate on which a phosphor is arranged so as to face the substrate of the electron source are overlapped with each other with a support frame interposed therebetween, and the internal space formed by these both substrates and the support frame is evacuated. A method for manufacturing a display panel, wherein the electron source is
A method for manufacturing a display panel, which is manufactured by the method according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16371295A JP3397520B2 (en) | 1995-06-29 | 1995-06-29 | Electron source, display panel, image forming apparatus, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16371295A JP3397520B2 (en) | 1995-06-29 | 1995-06-29 | Electron source, display panel, image forming apparatus, and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917359A JPH0917359A (en) | 1997-01-17 |
| JP3397520B2 true JP3397520B2 (en) | 2003-04-14 |
Family
ID=15779213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16371295A Expired - Fee Related JP3397520B2 (en) | 1995-06-29 | 1995-06-29 | Electron source, display panel, image forming apparatus, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397520B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3619085B2 (en) | 1999-02-18 | 2005-02-09 | キヤノン株式会社 | Image forming apparatus, manufacturing method thereof, and storage medium |
| JP2002245947A (en) * | 2000-12-15 | 2002-08-30 | Canon Inc | Substrate with thin line, manufacturing method thereof, electron source substrate and image display device |
| US6903504B2 (en) | 2002-01-29 | 2005-06-07 | Canon Kabushiki Kaisha | Electron source plate, image-forming apparatus using the same, and fabricating method thereof |
-
1995
- 1995-06-29 JP JP16371295A patent/JP3397520B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0917359A (en) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234730B2 (en) | Method of manufacturing electron-emitting device and electron source substrate | |
| JP3217629B2 (en) | Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus | |
| JP4011863B2 (en) | Electron emitting device, electron source, and image forming apparatus using the same | |
| JP3397520B2 (en) | Electron source, display panel, image forming apparatus, and manufacturing method thereof | |
| JP3423519B2 (en) | Image forming device | |
| JP3302256B2 (en) | Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus | |
| JP3347569B2 (en) | Flat plate type image forming apparatus | |
| JP3222338B2 (en) | Method of manufacturing electron source and image forming apparatus | |
| JP3372732B2 (en) | Image forming device | |
| JPH08162001A (en) | Electron source substrate, electron source, image forming device and manufacture | |
| JP3159909B2 (en) | Method for applying fine frit glass and image display apparatus using fine frit glass | |
| JP3372715B2 (en) | Image forming device | |
| JP3437337B2 (en) | Method of manufacturing surface conduction electron-emitting device | |
| JP3423524B2 (en) | Method for manufacturing electron-emitting device | |
| JP3188602B2 (en) | Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus | |
| JPH08138554A (en) | Manufacture of flat panel image display device | |
| JPH08162009A (en) | Electron emission element, election source using it, image forming device and manufacture | |
| JP3226442B2 (en) | Image forming device | |
| JP3302255B2 (en) | Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus | |
| JP3397468B2 (en) | Method of manufacturing electron source substrate and image forming apparatus | |
| JPH10312743A (en) | Electron emitting element, electron source substrate, and manufacture for image forming apparatus | |
| JP3242083B2 (en) | Method for manufacturing display panel and image forming apparatus | |
| JPH0955160A (en) | Electron emission element, electron source substrate, image forming device, and manufacture of these components | |
| JP3302249B2 (en) | Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus | |
| JPH09219149A (en) | Manufacture of electron emitting element, electron source base substrate and image forming device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |