JP3450581B2 - Manufacturing method of wiring board and image forming apparatus - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は厚膜配線を用いた画
像形成装置および配線基板の製造方法に関する。The present invention relates to a method for producing an image forming apparatus and the wiring board using a thick film wiring.

【０００２】[0002]

【従来の技術】従来より電子放出素子には大別して熱陰
極電子放出素子と冷陰極電子放出素子を用いた２種類の
ものが知られている。このうち冷陰極電子放出素子では
表面伝導型電子放出素子や電界放出型電子放出素子（以
下、「ＦＥ型」と記す。）や、金属／絶縁層／金属型電
子放出素子（以下、「ＭＩＭ型」と記す。）等が知られ
ている。表面伝導型電子放出素子型の例としては、Ｍ．
Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅｃｔ
ｒｏｎ Ｐｈｙｓ．，１０，１２９０（１９６５）等に
開示されたものや後述する他の例がある。表面伝導型電
子放出素子は、基板上に形成された小面積の薄膜に膜面
に平行に電流を流すことにより、電子放出が生ずる。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌ
ｍｓ，９，３１７（１９７２）］、Ｉｎ₂ Ｏ₃ ／ＳｎＯ
₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄＣ．
Ｇ．Ｆｏｎｓｔａｄ：ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃ
ｏｎｆ．，５１９（１９７５）］、カーボン薄膜による
もの［荒木久 他：真空、第２６巻、第１号、２２頁
（１９８３）］等が報告されている。この表面伝導型電
子放出素子は構造が単純で製造も容易であることから、
大面積にわたって多数素子を配列形成できる利点があ
る。そこでこの特徴を活かした荷電ビーム源、表示装置
等の応用研究がなされている。多数の表面伝導型放出素
子を配列形成した例としては、後述する様に梯子型配置
と呼ぶ並列に表面伝導型電子放出素子を配列し、個々の
素子の両端を配線（共通配線とも呼ぶ）で、それぞれ結
線した行を多数行配列した電子源があげられる。（例え
ば、特開昭６４−０３１３３２、特開平１−２８３７４
９、特開平２−２５７５５２等）また、特に表示装置等
の画像形成装置においては、近年、液晶を用いた平板型
表示装置がＣＲＴに替わって普及してきたが、自発光型
でないためバックライトを持たなければならない等の問
題点があり、自発光型の表示装置の開発が望まれてき
た。自発光型表示装置としては表面伝導型電子放出素子
を多数配置した電子源と電子源より放出された電子によ
って、可視光を発光せしめる蛍光体とを組み合わせた表
示装置である画像形成装置があげられる。（例えば、Ｕ
ＳＰ５０６６８８３）2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, which are roughly classified into a hot cathode electron-emitting device and a cold cathode electron-emitting device. Among them, the cold cathode electron-emitting device is a surface conduction electron-emitting device, a field-emission electron-emitting device (hereinafter referred to as “FE type”), a metal / insulating layer / metal-type electron-emitting device (hereinafter referred to as “MIM type”). , Etc.) are known. As an example of the surface conduction electron-emitting device type, M.
I. Elinson, Radio Eng. Elect
ron Phys. , 10, 1290 (1965) and the like and other examples described later. In the surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, one using the SnO ₂ thin film by Erinson et al., One using the Au thin film [G. Dittmer: Thin Solid Fil
ms, 9, 317 (1972)], In ₂ O ₃ / SnO
₂ Thin film [M. Hartwell and C.I.
G. Fonstad: IEEE Trans. EDC
onf. , 519 (1975)], a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, page 22 (1983)] and the like. Since this surface conduction electron-emitting device has a simple structure and is easy to manufacture,
There is an advantage that many elements can be arrayed over a large area. Therefore, applied research on charged beam sources, display devices, and the like, which make use of this feature, has been conducted. As an example in which a large number of surface conduction electron-emitting devices are formed in an array, as will be described later, surface conduction electron-emission devices are arranged in parallel, which is called a ladder-type arrangement, and both ends of each device are wired (also called common wiring). , An electron source in which a large number of connected lines are arranged. (For example, JP-A-64-031332 and JP-A-1-28374.
(9, JP-A-2-257552, etc.) In particular, in image forming apparatuses such as display devices, flat panel display devices using liquid crystal have become popular in recent years in place of CRTs. There are problems such as having to have it, and development of a self-luminous display device has been desired. An example of the self-luminous display device is an image forming device which is a display device in which an electron source having a large number of surface conduction electron-emitting devices arranged therein and a phosphor that emits visible light by electrons emitted from the electron source are combined. . (For example, U
(SP5066883)

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を画像表示装置と
して大面積化するには以下のような問題点がある。前記
表面伝導型電子放出素子の製造工程において電極や配線
パターンに薄膜を用いた場合、基板上に電極及び配線材
料の金属薄膜を真空蒸着等により成膜する。これを通常
のフォトリソグラフィー、エッチング技術を用いてパタ
ーン加工し、電極や配線パターンが形成される。しかし
ながら、例えば、４０ｃｍ角以上の大型基板上にフォト
リソグラフィー、エッチング技術により製造する場合、
蒸着装置をはじめ、露光装置、エッチング装置等を含む
大型製造設備が必要となり莫大な費用がかかるだけでな
く、基板を大型化した場合、製造装置自体の大型化が困
難となり製造方法上、あるいはコスト上の問題があっ
た。However, there are the following problems in increasing the area of the surface conduction electron-emitting device as described above as an image display device. When a thin film is used for an electrode or a wiring pattern in the manufacturing process of the surface conduction electron-emitting device, a metal thin film of the electrode and the wiring material is formed on the substrate by vacuum vapor deposition or the like. This is subjected to pattern processing using ordinary photolithography and etching techniques to form electrodes and wiring patterns. However, for example, when manufacturing by photolithography and etching technology on a large substrate of 40 cm square or more,
Large-scale manufacturing equipment including a vapor deposition apparatus, an exposure apparatus, an etching apparatus, etc. are required, and not only enormous cost is required, but also when the size of the substrate is increased, it is difficult to increase the size of the manufacturing apparatus itself, or in terms of manufacturing method or cost. There was a problem above.

【０００４】そこで、コスト的に有利な印刷法を用い
て、高精度の電極や配線を形成することが考えられる
が、この場合においては、印刷に用いるペーストの「だ
れ」によるパターンの広がりの問題が生じる場合があっ
た。これは、設計値よりも印刷パターンが広がってしま
う現象である。特に鋭角なパターンの時に発現する場合
があった。Therefore, it is conceivable to form electrodes and wirings with high accuracy by using a printing method which is cost-effective, but in this case, there is a problem of spread of the pattern due to "drip" of the paste used for printing. Sometimes occurred. This is a phenomenon in which the print pattern becomes wider than the design value. In particular, there was a case where the pattern appeared when it was an acute angle.

【０００５】表面伝導型電子放出素子を用いた電子源を
作製する際に、印刷法により複数の素子を駆動するため
の行列状に結線する配線（マトリクス配置）を作製する
場合には、例えば行方向の下配線と列方向の上配線の、
少なくとも交差部には層間絶縁層を形成する必要があ
る。しかし、交差部のみに絶縁層を形成すると、上配線
形成時には上配線が、上配線が乗り越える段差が大きい
ため（下配線の厚み＋絶縁層の厚みを乗り越えなければ
ならない。）、交差部において上配線が段切れ（断線）
を起こすことがあった。そこで、上配線の下に、絶縁層
を帯状に形成することで、上配線が乗り越える段差を下
配線の厚みのみに抑えることができる。In the case of producing an electron source using a surface conduction electron-emitting device, when a wiring (matrix arrangement) for connecting a plurality of devices by a printing method is formed by a printing method, for example, a row is used. Lower wiring in the direction and upper wiring in the column direction,
It is necessary to form an interlayer insulating layer at least at the intersection. However, if the insulating layer is formed only at the intersection, the upper wiring has a large step over which the upper wiring rides when forming the upper wiring (the thickness of the lower wiring + the thickness of the insulating layer must be overcome). Wiring breaks (break)
Sometimes caused. Therefore, by forming an insulating layer in the shape of a strip below the upper wiring, the step difference over which the upper wiring rides can be suppressed only to the thickness of the lower wiring.

【０００６】しかし、このように帯状で絶縁層を形成す
ると、上配線形成時に位置ズレがあったときに、上下配
線間で短絡する可能性が大きくなる。これを防止するに
は、この帯状の絶縁層の幅を広く形成すればよいが、こ
れでは、配線が基板上に占める面積が大きくなり、素子
形成に必要な面積が小さくなり、今度は素子形成時の精
度の要求が厳しくなる。また、電子放出素子を高密度に
配置することも困難になる。However, when the strip-shaped insulating layer is formed in this manner, there is a high possibility that a short circuit will occur between the upper and lower wirings if the upper wiring is misaligned. To prevent this, the width of this band-shaped insulating layer may be widened, but this increases the area occupied by the wiring on the substrate and reduces the area required for element formation. The demands on time accuracy become strict. Also, it becomes difficult to arrange the electron-emitting devices in high density.

【０００７】本発明は、上記の問題点に鑑みなされたも
ので、上配線形成時のアライメントに対する余裕度が大
きく、断線や短絡が起きにくい電子源基板を使用する画
像形成装置および配線基板の製造方法を提供することを
目的とする。また、本発明は、このような画像形成装置
および配線基板を形成する際に「だれ」が起きにくく歩
留まりの良い製造方法を提供することを目的とする。The present invention has been made in view of the above problems, and has a large margin for alignment at the time of forming an upper wiring and manufactures an image forming apparatus and a wiring board using an electron source substrate in which disconnection or short circuit is unlikely to occur. The purpose is to provide a method . It is another object of the present invention to provide a manufacturing method in which "drip" is less likely to occur when forming such an image forming apparatus and a wiring board, and the yield is good.

【０００８】[0008]

【課題を解決するための手段】即ち本発明は、厚膜より
なる交差する複数の配線を有し、該配線間の交差部が層
間絶縁層で絶縁された配線基板の製造方法において、前
記交差する複数の配線のうち、下側の配線を形成した
後、上側の配線が形成されるべき位置の前記下側の配線
との交差部を除いた部分に、分断された帯状の絶縁膜を
形成する工程と、前記交差部に前記帯状の絶縁膜の帯幅
より幅の大きい絶縁膜を形成して前記層間絶縁層を形成
する工程と、次いで該層間絶縁層の上に前記上側の配線
を形成する工程とを有することを特徴とする配線基板の
製造方法に関する。SUMMARY OF THE INVENTION Namely, the present invention has a plurality of wires intersecting consisting thick, in the manufacturing step of a wiring board intersection between wiring is insulated by interlayer insulating layers, the cross The lower wiring of the plurality of wirings to be formed
After that, the lower wiring at the position where the upper wiring should be formed
A strip-shaped insulating film that has been divided into parts except the intersection with
Forming step and band width of the band-shaped insulating film at the intersection
Forming said interlayer insulating layer to form a larger insulating film width
A step of then the upper side of the wiring on the interlayer insulating layer
Forming a wiring substrate, characterized by a step
It relates to a manufacturing method .

【０００９】また、本発明は電子放出部と一対の素子電
極からなる電子放出素子がマトリクス状に複数配列さ
れ、該電子放出素子に信号を供給するための厚膜よりな
る交差する複数の下配線と複数の上配線を有し、該下配
線と該上配線との交差部が層間絶縁層にて絶縁されてい
る電子源基板を使用する画像形成装置の製造方法におい
て、前記下配線を形成した後、前記上配線が形成される
べき位置の前記下配線との交差部を除いた部分に、分断
された帯状の絶縁膜を形成する工程と、前記交差部に前
記帯状の絶縁膜の帯幅より幅の大きい絶縁膜を形成して
前記層間絶縁層を形成する工程と、次いで前記層間絶縁
層の上に前記上配線を形成する工程とを有することを特
徴とする画像形成装置の製造方法に関する。Further, according to the present invention, a plurality of electron-emitting devices each having an electron-emitting portion and a pair of device electrodes are arranged in a matrix, and a plurality of intersecting lower wirings made of a thick film for supplying a signal to the electron-emitting devices. And a plurality of upper wirings, and the intersection of the lower wiring and the upper wiring is insulated by an interlayer insulating layer, the method of manufacturing an image forming apparatus using the substrate, After forming the lower wiring, the upper wiring is formed.
Divide into the part except the intersection with the lower wiring at the power position.
Forming a strip-shaped insulating film on the
Form an insulating film that is wider than the band width of the strip-shaped insulating film.
A step of forming the interlayer insulating layer, and then the interlayer insulating
And a step of forming the upper wiring on the layer, the manufacturing method of the image forming apparatus.

【００１０】本発明により製造される画像形成装置の電
子源基板は、例えば図１であるが、層間絶縁層００７が
上配線０１６の下に、帯状に形成されているが、交差部
にて下配線０１０を部分的に突出部（帯幅以上の長さの
部分）００８で覆っている。このような構成とすると、
上配線が乗り越える段差が小さくなると同時に、下配線
が帯幅より大きく突出部の絶縁膜で覆われているので、
上配線の形成時にアライメントが多少ずれたとしても、
上下配線が短絡することがない。即ちアライメントに対
する余裕度が大きく、しかも素子形成領域の面積を十分
に確保している。An electron source substrate of an image forming apparatus manufactured according to the present invention is, for example, as shown in FIG. 1, in which an interlayer insulating layer 007 is formed in a strip shape below the upper wiring 016, but is formed at the intersection. The wiring 010 is partially covered with a protruding portion (a portion having a length equal to or larger than the band width) 008. With this configuration,
At the same time as the step over which the upper wiring gets over becomes smaller, the lower wiring is covered by the insulating film of the protruding portion larger than the band width.
Even if the alignment is slightly misaligned when forming the upper wiring,
The upper and lower wiring will not be short-circuited. That is, the margin for alignment is large, and the area of the element formation region is sufficiently secured.

【００１１】また、本発明により製造される配線基板に
おいても同様に、上配線の形成時にアライメントが多少
ずれても上下配線が短絡することがなく、アライメント
に対する余裕度が大きく、しかも素子形成領域の面積を
十分に確保できる。Also in the wiring board manufactured according to the present invention, the upper and lower wirings are not short-circuited even if the alignment is slightly deviated during the formation of the upper wirings, the margin for the alignment is large, and the element formation region A sufficient area can be secured.

【００１２】この、層間絶縁層の形成は、スクリーン印
刷等の厚膜形成法で一段でこの形状の絶縁層を形成する
こともできるが、例えば図１のような矩形形状の突出部
を有するパターンを形成するとき、直角部分で印刷ペー
ストの「だれ」が起き易く、必ずしも実用的に形成でき
るものではない。上記の本発明の画像形成装置の製造方
法によれば、これを解決することができる。The interlayer insulating layer can be formed by a thick film forming method such as screen printing to form the insulating layer of this shape in a single step. For example, a pattern having a rectangular protruding portion as shown in FIG. When forming, the "drip" of the printing paste is apt to occur at the right angle portion, so that it cannot always be practically formed. Manufacturing method of the image forming apparatus of the present invention
According to the law, this can be solved.

【００１３】この製造方法によれば、図１のように矩形
形状の突出部を有するパターンであても、分断された帯
状の絶縁層（帯状絶縁層）を印刷する工程と交差部の絶
縁層（交差部絶縁層）を印刷する工程を別個に行うこと
で、直角部分での印刷ペーストの「だれ」がなく、実用
的に画像形成装置を製造できる。According to this manufacturing method, even in the pattern having the rectangular projecting portion as shown in FIG. 1, the step of printing the divided strip-shaped insulating layer (strip-shaped insulating layer) and the insulating layer at the intersection ( by performing the step of printing the intersection insulating layer) separately, without "sagging" of the print paste in right-angled portion, practically it can produce images forming device.

【００１４】配線基板の製造方法においても同様であ
る。[0014] Similarly in the method of manufacturing a wiring board der
It

【００１５】[0015]

【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。図２は、本発明の画像形成装置の１例の電
子源基板を示した図である。電子放出素子として表面伝
導型電子放出素子を用いた例であるが、本発明を適用で
きる電子放出素子は表面伝導型に限らず、電界放出型や
ＭＩＭ型、あるいは半導体電子源などが適用可能であ
る。図２において００１は絶縁体から成る基板、００
２、００３は電気的接続を得るための素子電極である。
００４は導電性薄膜である。この表面伝導型電子放出素
子において、前記一対の素子電極００２、００３の電極
間隔は数μｍより数百μｍ、膜厚は数百オングストロー
ムより数千オングストロームで、真空蒸着法やスパッタ
蒸着法等によって形成された金属薄膜をフォトリソグラ
フィ法によってパターニングするか、あるいは印刷法等
により適宜形成される。また導電性薄膜００４の膜厚は
数十オングストロームより数千オングストロームの範囲
が好ましく適宜設定することができ、導電性薄膜００４
もフォトリソグラフィや印刷法等によってパターン形成
され、個々に分離されている。０１０は素子電極００３
と接続する下配線である。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing an electron source substrate of an example of the image forming apparatus of the present invention. This is an example in which a surface conduction electron-emitting device is used as the electron-emitting device, but the electron-emitting device to which the present invention can be applied is not limited to the surface-conduction type, and a field emission type, MIM type, semiconductor electron source, or the like can be applied. is there. In FIG. 2, 001 is a substrate made of an insulator, 00
Designated by reference numeral 20033 are element electrodes for obtaining electrical connection.
Reference numeral 004 is a conductive thin film. In this surface conduction electron-emitting device, the pair of device electrodes 002 and 003 have an electrode interval of several μm to several hundred μm and a film thickness of several hundred angstroms to several thousand angstroms, and are formed by a vacuum deposition method or a sputter deposition method. The formed metal thin film is patterned by a photolithography method or is appropriately formed by a printing method or the like. The thickness of the conductive thin film 004 is preferably set within a range of several tens of angstroms to several thousand angstroms and can be appropriately set.
Is also patterned by photolithography, printing, etc., and is individually separated. 010 is a device electrode 003
It is the lower wiring to connect with.

【００１６】０１２は帯状絶縁層で上配線０１６の下の
交差部を除いた部分に形成されている。帯幅は、印刷精
度を考慮して、後で形成する上配線より少し大きい程度
に形成する。また、０１４は交差部絶縁層であり、下配
線方向に前記の帯幅より長く形成されている。この突出
部分の長さは長いほど、アライメントに対する余裕度が
大きくなるが、長すぎると素子形成領域が小さくなるの
で、通常は突出部分の長さが帯幅の０．５〜２．０倍程
度である。Reference numeral 012 is a strip-shaped insulating layer which is formed in the portion excluding the intersection under the upper wiring 016. In consideration of printing accuracy, the band width is formed to be slightly larger than the upper wiring formed later. Further, reference numeral 014 is an intersection insulating layer, which is formed longer than the band width in the lower wiring direction. The longer the length of the protruding portion, the greater the margin for alignment. However, if the length is too long, the element forming region becomes small. Therefore, the length of the protruding portion is usually about 0.5 to 2.0 times the band width. Is.

【００１７】０１６は上配線であり素子電極００２と接
続し、前記層間絶縁層０１４上の位置において下配線０
１０と交差している。下配線、上配線および層間絶縁層
はいずれも膜厚が数μｍから数十μｍの厚膜であり、ス
クリーン印刷等のいわゆる厚膜形成技術によって形成さ
れたものである。下配線の幅、上配線の幅、および層間
絶縁層の帯幅は、いずれも通常は数十μｍ〜数百μｍで
ある。この図では、帯状絶縁層と、交差部絶縁層が別の
層のように描かれているが、焼成後は両者が一体となっ
て層間絶縁層となっている。００５は電子放出部であり
導電性薄膜００４中に形成された極微小な亀裂である。
以上の構造を単位として、これが１個の表面伝導型電子
放出素子７４となり、これが基板００１上に多数設けら
れ電子源基板が形成されている。Reference numeral 016 is an upper wiring, which is connected to the element electrode 002, and the lower wiring 0 is provided at a position on the interlayer insulating layer 014.
It intersects with 10. Each of the lower wiring, the upper wiring, and the interlayer insulating layer is a thick film having a film thickness of several μm to several tens μm, and is formed by a so-called thick film forming technique such as screen printing. The width of the lower wiring, the width of the upper wiring, and the band width of the interlayer insulating layer are all usually several tens μm to several hundreds μm. In this figure, the band-shaped insulating layer and the intersecting portion insulating layer are drawn as different layers, but after firing, they are integrated to form an interlayer insulating layer. Reference numeral 005 denotes an electron emitting portion, which is an extremely minute crack formed in the conductive thin film 004.
Using the above structure as a unit, this becomes one surface conduction electron-emitting device 74, and a large number of this is provided on the substrate 001 to form an electron source substrate.

【００１８】以下、図３（ａ）から（ｆ）を用いて製造
方法の１例を説明する。図中には示されていない基板０
０１の上に素子電極００２と００３を形成する（ａ）。
次に導電性ペーストを印刷、焼成し下配線０１０を形成
する（ｂ）。次に絶縁体ペーストを用いて、この下配線
と直角方向に、分断された帯状に帯状絶縁層０１２を印
刷する（ｃ）。次いで絶縁体ペーストを用いて交差部絶
縁層０１４をこの図では矩形状に印刷する（ｄ）。この
交差部絶縁層の印刷時に、すでに形成されている帯状絶
縁層が、下配線と直角方向に印刷ペーストがだれるのを
防止する働きがある。帯状絶縁層と交差部絶縁層はいず
れも焼成して形成されるが、両者を別個に焼成しても、
両者を印刷後に同時に焼成してもどちらでも良い。次に
上配線０１６を絶縁層０１２および０１４の上に導電性
ペーストを印刷、焼成して形成する（ｅ）。このとき、
交差部絶縁層は、帯状絶縁層の幅より大きく印刷されて
いるので、層間絶縁層全体としてみると、下配線位置で
幅の広がった（突出部を有する）帯状として形成されて
おり、上配線の形成時にアライメントが多少ずれたとし
ても、上配線と下配線がショートすることがない。ま
た、下配線との交差部での段差も小さいので配線が断線
することもない。An example of the manufacturing method will be described below with reference to FIGS. 3 (a) to 3 (f). Substrate 0 not shown in the figure
Element electrodes 002 and 003 are formed on 01 (a).
Next, a conductive paste is printed and baked to form the lower wiring 010 (b). Next, an insulating paste is used to print a strip-shaped insulating layer 012 in a strip shape in a direction perpendicular to the lower wiring (c). Next, the intersection insulating layer 014 is printed in a rectangular shape in this figure using an insulating paste (d). At the time of printing the intersection insulating layer, the band-shaped insulating layer already formed has a function of preventing the printing paste from dripping in the direction perpendicular to the lower wiring. Both the band-shaped insulating layer and the intersecting portion insulating layer are formed by firing, but if both are fired separately,
Both may be fired at the same time after printing. Next, the upper wiring 016 is formed by printing and firing a conductive paste on the insulating layers 012 and 014 (e). At this time,
Since the intersection insulating layer is printed larger than the width of the strip insulating layer, the interlayer insulating layer as a whole is formed as a strip having a wider width (having a protruding portion) at the lower wiring position and the upper wiring. Even if the alignment is slightly deviated during the formation of the, the upper wiring and the lower wiring will not be short-circuited. Further, since the step at the intersection with the lower wiring is small, the wiring will not be broken.

【００１９】次に同図（ｆ）に示すように、この上に微
粒子からなる薄膜を全面あるいは所望の箇所に形成す
る。その後フォトリソグラフィによりパターンニングを
行い導電性薄膜００４とする。さらに、フォーミング処
理、および好ましくは活性化処理をして、電子源基板を
形成する。フォーミング処理とは、導電性薄膜を予め通
電フォーミングと呼ばれる通電処理によって電子放出部
を形成する処理で、導電性薄膜の両端にパルス電圧等を
印加通電し、導電性薄膜を局所的に破壊、変形もしくは
変質せしめ、電気的に高抵抗な状態にした電子放出部を
形成することである。尚、電子放出部では導電性薄膜の
一部に亀裂が発生しその亀裂付近から電子放出が行われ
る。活性化処理とは、脂肪族炭化水素類、芳香族炭化水
素類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、有機酸類等の有機物質のガスを含有す
る雰囲気下で、通電フォーミングと同様に、パルスの印
加を繰り返すことで行うことができる。活性化処理を施
すことにより、炭素、あるいは炭素化合物が素子上に堆
積して素子電流Ｉｆ、放出電流Ｉｅが著しく変化する。Next, as shown in FIG. 3F, a thin film of fine particles is formed on the entire surface or at a desired position. After that, patterning is performed by photolithography to form a conductive thin film 004. Further, a forming process and preferably an activating process are performed to form an electron source substrate. The forming process is a process of forming an electron emission portion by conducting a current-carrying process called a current-carrying forming process on the conductive thin film, and applying a pulse voltage or the like to both ends of the conductive thin film to locally destroy or deform the conductive thin film. Alternatively, it is to form an electron-emitting portion which is made to have a high electrical resistance by being altered. In the electron emission portion, a crack is generated in a part of the conductive thin film, and electrons are emitted from the vicinity of the crack. The activation treatment refers to energization forming under an atmosphere containing a gas of an organic substance such as an aliphatic hydrocarbon, an aromatic hydrocarbon, an alcohol, an aldehyde, a ketone, an amine, a phenol, or an organic acid. Similarly, the application of pulses can be repeated. By performing the activation treatment, carbon or a carbon compound is deposited on the device, and the device current If and the emission current Ie are significantly changed.

【００２０】本発明で用いられる基板００１としては、
石英ガラス、Ｎａ等の不純物含有量を低減させたガラ
ス、青板ガラス。青板ガラスにスパッタ法等により形成
したＳｉＯ₂を積層したガラス基板等、及びアルミナ等
のセラミックス等があげられる。The substrate 001 used in the present invention is
Quartz glass, glass with a reduced content of impurities such as Na, and soda lime glass. Examples thereof include a glass substrate obtained by laminating SiO ₂ formed on a soda-lime glass by a sputtering method and the like, and ceramics such as alumina.

【００２１】素子電極００２、００３の材料としては導
電性を有する物であればどのようなものであっても構わ
ないが、例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，
Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合金、及びＰ
ｄ，Ａｇ，Ａｕ，ＲｕＯ₂，Ｐｄ−Ａｇ等の金属あるい
は金属酸化物とガラス等から構成される印刷導体、及び
ポリシリコン等の半導体導体材料、及びポリシリコン等
の半導体材料、及びＩｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体
等があげられる。Any material may be used as the material for the device electrodes 002 and 003 as long as it has conductivity. For example, Ni, Cr, Au, Mo, W, Pt,
Metals or alloys such as Ti, Al, Cu, Pd, and P
_{d, Ag, Au, RuO 2} , Pd-Ag or the like metal or metal oxide and printed conductor composed of glass or the like, and a semiconductor conductive material such as polysilicon, and semiconductor materials such as polysilicon, and In ₂ O Examples thereof include transparent conductors such as _3- SnO ₂ .

【００２２】Ｘ方向配線およびＹ方向配線を形成するた
めの導電性ペーストは、Ｐｄ，Ａｇ，Ａｕ，ＲｕＯ２，
Ｐｄ−Ａｇ等の金属あるいは金属酸化物、フリットガラ
ス、バインダーとしてのポリマーおよび適当な溶媒等か
らなる印刷ペーストである。The conductive paste for forming the X-direction wiring and the Y-direction wiring is Pd, Ag, Au, RuO2.
A printing paste comprising a metal or metal oxide such as Pd-Ag, frit glass, a polymer as a binder and a suitable solvent.

【００２３】層間絶縁層（帯状絶縁層、交差部絶縁層）
の材料としては、前記のように絶縁体ペーストを焼成し
て形成されるが、絶縁体ペーストとしては４００〜６０
０℃程度で溶融し、絶縁性の高いものが好ましく、例え
ば、ＰｂＯ、ＳｉＯ₂、Ｂ₂Ｏ ₃等のガラス成分とバイン
ダーとしてのポリマー、および適当な溶媒からなるガラ
スペースト等を挙げることができる。Interlayer insulation layer (strip insulation layer, intersection insulation layer)
As the material of, the insulator paste is fired as described above.
Formed as an insulating paste, the insulating paste is 400 to 60
It is preferable that it melts at about 0 ° C and has high insulation properties.
For example, PbO, SiO₂, B₂O ₃Glass components such as Vine
Glass consisting of a polymer as a binder and a suitable solvent
You can mention the space and the like.

【００２４】導電性薄膜００４を構成する材料の具体例
を挙げるならばＰｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，
Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金
属、ＰｄＯ，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等
の酸化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，ＹＢ
₄，ＧｄＢ₄等のホウ化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ等の窒化物、Ｓｉ，Ｇｅ等の半導体およびカーボン等
であり、微粒子膜からなる。なお、ここで述べる微粒子
とは、複数の微粒子が集合した膜であり、その微細構造
として、微粒子が個々に分散配置した状態のみならず、
微粒子が互いに隣接、あるいは重なり合った状態（島状
も含む）の膜をさす。Specific examples of the material forming the conductive thin film 004 include Pt, Ru, Ag, Au, Ti, In,
Metals such as Cu, Cr, Fe, Zn, Sn, Ta, W and Pd, oxides such as PdO, SnO ₂ , In ₂ O ₃ , PbO and Sb ₂ O ₃ , HfB ₂ , ZrB ₂ , LaB ₆ , CeB. ₆ , YB
₄ , boride such as GdB ₄ , TiC, ZrC, HfC, T
Carbides such as aC, SiC, WC, TiN, ZrN, Hf
It is a nitride such as N, a semiconductor such as Si or Ge, carbon or the like, and is made of a fine particle film. Incidentally, the fine particles described here is a film in which a plurality of fine particles are aggregated, and as its fine structure, not only a state in which the fine particles are individually dispersed and arranged,
It refers to a film in which fine particles are adjacent to each other or overlap each other (including islands).

【００２５】その後、このようにして作製された電子源
基板を図４に示すように、リアプレート８１上に固定し
た後、フェースプレート８６（ガラス基板８３の内面に
蛍光膜８４とメタルバック８５が形成されて構成され
る）を支持枠８２を介して配置し、フェースプレート８
６、支持枠８２、リアプレート８１の接合部にフリット
ガラスを塗布し、焼成することで封着し、画像形成装置
を製造することができる。図中、Ｘ方向配線７２は下配
線０１０、Ｙ方向配線７３は上配線０１６に相当する。Thereafter, as shown in FIG. 4, the electron source substrate thus manufactured is fixed on the rear plate 81, and then the face plate 86 (the fluorescent film 84 and the metal back 85 are formed on the inner surface of the glass substrate 83). (Formed and configured) are arranged via a support frame 82, and the face plate 8
An image forming apparatus can be manufactured by applying frit glass to the joint portion of 6, the support frame 82, and the rear plate 81 and sealing the same by baking. In the figure, the X-direction wiring 72 corresponds to the lower wiring 010, and the Y-direction wiring 73 corresponds to the upper wiring 016.

【００２６】そして、フェースプレート８６、支持枠８
２およびリアプレート８１で構成される外囲器中は、１
×１０^-5〜１×１０^-7ｔｏｒｒ程度の真空度が維持され
ており、電子放出素子から放出された電子がメタルバッ
ク（加速電極）に加えられた数ｋＶの高電圧で加速さ
れ、蛍光膜に衝突して発光が生ずる。Then, the face plate 86 and the support frame 8
2 in the envelope composed of 2 and the rear plate 81
The degree of vacuum of about × 10 ^-5 to 1 × 10 ^-7 torr is maintained, and the electrons emitted from the electron-emitting device are accelerated by a high voltage of several kV applied to the metal back (accelerating electrode) to cause fluorescence. Light is emitted upon collision with the film.

【００２７】また、本願の配線基板の製造も、電子基板
の配線等の形成と同様に形成できる。この配線基板は回
路用の基板（プリント基板）として広く使用できる。The wiring board of the present invention can be manufactured in the same manner as the wiring and the like of the electronic board. This wiring board can be widely used as a circuit board (printed board).

【００２８】[0028]

【実施例】以下、実施例を挙げて本発明を詳しく説明す
るが、本発明はこれらの実施例に限定されるものではな
い。 ［実施例１］第１の実施例を図３の製造工程図を参照し
つつ説明する。まず、洗浄されたガラス基板（ここで
は、ソーダライムガラス基板を使用）に、素子電極００
２、００３を形成する（ａ）。本実施例では、膜の形成
方法としては、厚膜印刷法を使用した。ここで使用した
厚膜ペースト材料は、有機金属化合物等からなるＭＯＤ
ペースト（ノリタケ（株）製Ｄ−２１１Ａ）で、金属成
分はＡｕである。印刷法はスクリーン印刷である。印刷
の後１１０℃で２０分乾燥し、次に本焼成を実施する。
焼成温度は５８０℃で、ピーク保持時間は約８分であ
る。印刷、焼成後の膜厚は、０．３μｍであった。ま
た、このとき同時に、外部駆動回路との接続用引き出し
電極（不図示）を形成する。このことにより、工程が１
工程短縮される。The present invention will be described in detail below with reference to examples, but the present invention is not limited to these examples. [Embodiment 1] A first embodiment will be described with reference to the manufacturing process chart of FIG. First, the device electrode 00 is applied to a cleaned glass substrate (here, a soda lime glass substrate is used).
2,003 is formed (a). In this example, the thick film printing method was used as the film forming method. The thick film paste material used here is a MOD composed of an organometallic compound or the like.
It is a paste (D-211A manufactured by Noritake Co., Ltd.), and the metal component is Au. The printing method is screen printing. After printing, it is dried at 110 ° C. for 20 minutes, and then main firing is performed.
The firing temperature is 580 ° C. and the peak holding time is about 8 minutes. The film thickness after printing and firing was 0.3 μm. At the same time, a lead electrode (not shown) for connection with an external drive circuit is also formed. This makes the process 1
The process is shortened.

【００２９】次に、下配線０１０を厚膜スクリーン法で
形成する（ｂ）。ペースト材料はノリタケ（株）ＮＰ−
４０３５Ｃを用いた。印刷後、１１０℃で２０分乾燥
し、次に本焼成を実施する。焼成温度は４８０℃で、ピ
ーク保持時間は約８分である。印刷、焼成後の膜厚は、
１０μｍであった。Next, the lower wiring 010 is formed by the thick film screen method (b). Paste material is Noritake NP-
4035C was used. After printing, it is dried at 110 ° C. for 20 minutes, and then main firing is performed. The firing temperature is 480 ° C. and the peak holding time is about 8 minutes. The film thickness after printing and firing is
It was 10 μm.

【００３０】次に下配線と直角方向に分断された帯状に
帯状絶縁層０１２を形成する（ｃ）。形成は厚膜スクリ
ーン法を用いた。ペーストはＰｂＯを主成分としてガラ
スバインダーを混合したものである。印刷後、１１０℃
で２０分乾燥し、次に本焼成を実施する。焼成温度は４
８０℃で、ピーク保持時間は約８分である。次に交差部
絶縁膜を０１４を、下配線と平行方向に長い矩形状に厚
膜スクリーン印刷法で印刷した（ｄ）。ペースト材料、
焼成条件は絶縁層０１２とおなじである。Next, a strip-shaped insulating layer 012 is formed in a strip shape divided in a direction perpendicular to the lower wiring (c). A thick film screen method was used for formation. The paste is a mixture of PbO and a glass binder. 110 ° C after printing
And dried for 20 minutes, and then main firing is performed. Firing temperature is 4
At 80 ° C, the peak retention time is about 8 minutes. Next, the crossing insulating film 014 was printed by a thick film screen printing method in a rectangular shape long in the direction parallel to the lower wiring (d). Paste material,
The firing conditions are the same as those for the insulating layer 012.

【００３１】最後に、下配線０１０と同様にして、上配
線０１６を形成した（ｅ）。この上配線は素子電極と接
続している。形成方法は厚膜スクリーン印刷法を用い
た。以上でマトリクス配線の部分が完成する。Finally, similarly to the lower wiring 010, the upper wiring 016 was formed (e). The upper wiring is connected to the device electrode. As a forming method, a thick film screen printing method was used. Thus, the matrix wiring portion is completed.

【００３２】配線完成後、有機パラジウム（ＣＣＰ４２
３０、奥野製薬（株）製）をスピンナーにより回転塗布
後、３００℃で１０分加熱処理を行い、ＰｄＯからなる
薄膜を全面に形成した。この薄膜は、Ｐｄを主元素とす
る微粒子から構成され、その膜厚は１０ｎｍ、シート抵
抗は５×１０⁴Ω／□であった。なお、ここで述べる微
粒子とは、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは重なり合った状態
（島状も含む）の膜をさし、その粒径とは、この状態で
粒子形が認識可能な微粒子についての径をいう。この薄
膜をフォトリソグラフィ法を用いて、パターニングして
導電性薄膜００４を形成し、フォーミング前の電子源基
板を作製した（ｆ）。After completion of wiring, organic palladium (CCP42
No. 30, manufactured by Okuno Seiyaku Co., Ltd. was spin-coated with a spinner and then heat-treated at 300 ° C. for 10 minutes to form a thin film of PdO on the entire surface. This thin film was composed of fine particles containing Pd as a main element, and had a film thickness of 10 nm and a sheet resistance of 5 × 10 ⁴ Ω / □. Note that the fine particles described here are a film in which a plurality of fine particles are aggregated, and as a fine structure, not only a state in which the fine particles are individually dispersed and arranged but also a state in which the fine particles are adjacent to each other or overlap each other (including an island shape) ) Refers to the diameter of fine particles whose particle shape can be recognized in this state. This thin film was patterned by a photolithography method to form a conductive thin film 004, and an electron source substrate before forming was produced (f).

【００３３】上記工程で作製した電子源基板の配線交差
部近傍をＳＥＭで観察したところ、配線印刷時の「だ
れ」はきわめて小さく素子電極間をつなぐこともなく、
また、配線間の短絡もなく良好なものだった。When the vicinity of the wiring crossing portion of the electron source substrate manufactured in the above process was observed by SEM, "dag" at the time of wiring printing was extremely small, and the element electrodes were not connected to each other.
Also, there was no short circuit between the wirings, which was good.

【００３４】次に、このようにして作製した電子源基板
を用いて、図４のような画像形成装置を構成した例を次
に示す。多数の表面伝導型電子放出素子７４を作製した
電子源基板７１をリアプレート８１状に固定した後、電
子源基板の５ｍｍ上方にフェースプレート８６（ガラス
基板８３の内面に蛍光膜８４とメタルバック８５が形成
されて構成される）を支持枠８２を介して配置し、フェ
ースプレート８６、支持枠８２、リアプレート８１の接
合部にフリットガラスを塗布し、大気中あるいは窒素雰
囲気中で４００〜５００℃で１０分間焼成することで封
着した。また、電子源基板とリアプレートの固定もフリ
ットガラスで行った。図中、Ｘ方向配線７２は下配線０
１０、Ｙ方向配線７３は上配線０１６に相当する。Next, an example in which an image forming apparatus as shown in FIG. 4 is constructed by using the electron source substrate thus manufactured will be shown below. After fixing the electron source substrate 71 on which a large number of surface conduction electron-emitting devices 74 are manufactured to the rear plate 81, a face plate 86 (a fluorescent film 84 and a metal back 85 on the inner surface of the glass substrate 83) 5 mm above the electron source substrate. Are formed via a support frame 82, and frit glass is applied to a joint portion of the face plate 86, the support frame 82, and the rear plate 81, and the temperature is 400 to 500 ° C. in the air or a nitrogen atmosphere. It was sealed by baking for 10 minutes. The electron source substrate and the rear plate were also fixed with frit glass. In the figure, the X-direction wiring 72 is the lower wiring 0.
The 10, Y-direction wiring 73 corresponds to the upper wiring 016.

【００３５】蛍光膜８４は、モノクロームの場合は蛍光
体のみからなるが、本実施例は、カラー表示用であるの
で、蛍光体はストライプ形状を採用し、先に黒色部材を
ストライプ状に形成し、その間隙部に各色に対応する蛍
光体を塗布して蛍光膜を作製した。黒色部材の材料は、
通常良く用いられる黒鉛を主成分とする材料を用いた。
蛍光体の塗布法はスラリー法を用いた。In the case of monochrome, the fluorescent film 84 is made of only a fluorescent material, but since the present embodiment is for color display, the fluorescent material has a stripe shape, and a black member is first formed in a stripe shape. Then, phosphors corresponding to the respective colors were applied to the gaps to prepare phosphor films. The material of the black member is
A material having graphite as a main component, which is commonly used, was used.
A slurry method was used as the coating method of the phosphor.

【００３６】また、メタルバック８５は、蛍光膜作製
後、蛍光膜内面側表面の平滑化処理（通常フィルミング
と呼ばれる）を行い、その後Ａｌを真空蒸着することで
作製した。フェースプレートには、さらに蛍光膜８４の
導電性を高めるために、蛍光膜８４の外面側に透明電極
を設けることもあるが、本実施例では、メタルバックの
みで十分な導電性が得られるので省略した。The metal back 85 was produced by performing a smoothing treatment (usually called filming) on the inner surface of the fluorescent film after producing the fluorescent film, and then vacuum-depositing Al. The face plate may be provided with a transparent electrode on the outer surface side of the fluorescent film 84 in order to further increase the conductivity of the fluorescent film 84. However, in this embodiment, sufficient conductivity can be obtained only by the metal back. Omitted.

【００３７】前述の封着を行う際、各色の蛍光体と電子
放出素子を対応させなくてはいけないので、十分な位置
合わせを行った。以上のようにして完成したガラス容器
内の雰囲気を排気管（図示せず）を通じて真空ポンプに
て排気し、十分な真空度に達した後、容器外端子Ｄｘ１
〜ＤｘｍとＤｙ１〜Ｄｙｎを通じ、表面伝導型電子放出
素子７４の素子電極間に電圧を印加し、導電性薄膜００
４を通電処理（フォーミング処理）する事により、電子
放出部００５（図１参照）を作製した。このときのフォ
ーミング処理は図５に示す電圧波形（パルス幅Ｔ１は１
ｍｓ、パルス間隔Ｔ２は１０ｍｓとし、三角波のピーク
値１４Ｖ）で、約１×１０^-6ｔｏｒｒの真空雰囲気下で
処理した。At the time of performing the above-mentioned sealing, the phosphors of the respective colors and the electron-emitting devices have to correspond to each other, so that sufficient alignment is performed. The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminal Dx1
Through Dxm and Dy1 to Dyn, a voltage is applied between the device electrodes of the surface conduction electron-emitting device 74, and the conductive thin film 00
An electron-emitting portion 005 (see FIG. 1) was produced by subjecting No. 4 to energization processing (forming processing). In the forming process at this time, the voltage waveform shown in FIG. 5 (the pulse width T1 is 1
ms, pulse interval T2 was 10 ms, the peak value of the triangular wave was 14 V), and the treatment was performed in a vacuum atmosphere of about 1 × 10 ⁻⁶ torr.

【００３８】次に１×１０^-6ｔｏｒｒ程度の真空度で排
気管をガスバーナーで熱して融着し、外囲器の封止を行
った。最後に、封止後の真空度を維持するために、ゲッ
ター処理を行った。これは、封止後に抵抗加熱により、
画像形成装置内の所定の位置（不図示）に配置されたゲ
ッターを加熱し、蒸着膜を形成する処理である。ゲッタ
ーはＢａが主成分であった。この蒸着膜の吸着作用によ
り、例えば、１×１０^-5ｔｏｒｒないし１×１０^-7ｔｏ
ｒｒの真空度を維持することができる。Next, the exhaust pipe was heated and fused with a gas burner at a vacuum degree of about 1 × 10 ^-6 torr to seal the envelope. Finally, a getter process was performed to maintain the degree of vacuum after sealing. This is due to resistance heating after sealing,
This is a process of heating a getter arranged at a predetermined position (not shown) in the image forming apparatus to form a vapor deposition film. The getter was mainly composed of Ba. Due to the adsorption action of the deposited film, for example, 1 × 10 ⁻⁵ torr to 1 × 10 ⁻⁷ to
The vacuum degree of rr can be maintained.

【００３９】以上の工程により画像形成装置が完成す
る。この画像形成装置の容器外端子Ｄｘ１〜ＤｘｍとＤ
ｙ１〜Ｄｙｎを通じ、走査信号および変調信号を印加
し、メタルバックには５ｋＶの高電圧を印加して画像を
表示させたところ、非発光画素もなく良好な画像が表示
された。The image forming apparatus is completed through the above steps. Outer container terminals Dx1 to Dxm and D of this image forming apparatus
When a scanning signal and a modulation signal were applied through y1 to Dyn and a high voltage of 5 kV was applied to the metal back to display an image, a good image was displayed without non-emission pixels.

【００４０】［実施例２］本実施例では、実施例１にお
いて、素子電極、下配線を形成した後、帯状絶縁層０１
２を印刷し１２０℃で２０分の乾燥を行ったところまで
は実施例１と同様であるが、焼成することなく交差部絶
縁層０１４を印刷し１２０℃で２０分の乾燥を行い、次
いで帯状絶縁層０１２と交差部絶縁層０１４の焼成を同
時に行った。焼成条件は、ピーク温度４８０℃、ピーク
保持時間は約８分である。このようにしてもだれ防止の
効果は変わらなかった。そして、焼成工程が一回ですむ
ので工程が簡略化された。以後実施例１と同様にして電
子源基板を作製し、次いで画像形成装置を製作した。本
実施例においても配線の交差部を実施例１と同様に評価
したところ、ショート箇所もなく良好であった。また、
画像形成装置も、実施例１と同様に良好な画像が表示で
きた。[Embodiment 2] In this embodiment, the strip-shaped insulating layer 01 is formed after the device electrode and the lower wiring are formed in Embodiment 1.
The procedure up to the point where 2 was printed and dried at 120 ° C. for 20 minutes was the same as in Example 1, but the crossing insulating layer 014 was printed without firing, dried at 120 ° C. for 20 minutes, and then strip-shaped. The insulating layer 012 and the intersection insulating layer 014 were fired at the same time. The firing conditions are a peak temperature of 480 ° C. and a peak holding time of about 8 minutes. Even in this way, the effect of preventing anyone was not changed. And since the firing process is only required once, the process is simplified. Thereafter, an electron source substrate was manufactured in the same manner as in Example 1, and then an image forming apparatus was manufactured. In this example as well, when the crossing portion of the wiring was evaluated in the same manner as in Example 1, there was no short-circuited portion and it was good. Also,
The image forming apparatus was also able to display a good image as in Example 1.

【００４１】［実施例３］次に、配線基板（プリント基
板、回路基板）を作製した例を図６を参照しながら説明
する。まず、洗浄されたガラス基板（ここでは、ソーダ
ライムガラス基板を使用）に下配線０１０を厚膜スクリ
ーン法で形成する（ａ）。ペースト材料はノリタケ
（株）ＮＰ−４０３５Ｃを用いた。印刷後、１１０℃で
２０分乾燥し、次に本焼成を実施する。焼成温度は４８
０℃で、ピーク保持時間は約８分である。印刷、焼成後
の膜厚は、１０μｍであった。[Embodiment 3] Next, an example of producing a wiring board (printed circuit board, circuit board) will be described with reference to FIG. First, the lower wiring 010 is formed on a cleaned glass substrate (here, a soda lime glass substrate is used) by a thick film screen method (a). As the paste material, Noritake NP-4035C was used. After printing, it is dried at 110 ° C. for 20 minutes, and then main firing is performed. Firing temperature is 48
At 0 ° C., the peak retention time is about 8 minutes. The film thickness after printing and firing was 10 μm.

【００４２】次に下配線と直角方向に分断された帯状の
絶縁層０１２を形成する（ｂ）。形成は厚膜スクリーン
法を用いた。ペーストはＰｂＯを主成分としてガラスバ
インダーを混合したものである。印刷後、１１０℃で２
０分乾燥し、次に本焼成を実施する。焼成温度は４８０
℃で、ピーク保持時間は約８分である。次に交差部絶縁
膜を０１４を下配線と平行法に長い矩形状に厚膜スクリ
ーン印刷法で印刷した（ｃ）。ペースト材料、焼成条件
は絶縁層０１２とおなじである。Next, a strip-shaped insulating layer 012 divided in a direction perpendicular to the lower wiring is formed (b). A thick film screen method was used for formation. The paste is a mixture of PbO and a glass binder. 2 at 110 ° C after printing
Dry for 0 minutes, and then carry out main firing. Firing temperature is 480
At ° C, the peak retention time is about 8 minutes. Next, the crossing insulating film was printed with a thick film screen printing method in a long rectangular shape in parallel with the lower wiring (014). The paste material and firing conditions are the same as those of the insulating layer 012.

【００４３】最後に、下配線０１０と同様にして、上配
線０１６を形成した（ｄ）。この上配線は素子電極と接
続している。形成方法は厚膜スクリーン印刷法を用い
た。以上で本発明の配線基板が完成する。このように作
製した配線基板の配線交差部近傍をＳＥＭで観察した
が、配線印刷時の「だれ」はきわめて小さく、また、配
線間の短絡もなく良好なものだった。Finally, similarly to the lower wiring 010, the upper wiring 016 was formed (d). The upper wiring is connected to the device electrode. As a forming method, a thick film screen printing method was used. Thus, the wiring board of the present invention is completed. The vicinity of the wiring crossing portion of the wiring board manufactured in this manner was observed by SEM. The "drip" at the time of wiring printing was extremely small, and there was no short circuit between the wirings, which was good.

【００４４】[0044]

【発明の効果】本発明によれば、上配線形成時のアライ
メントに対する余裕度が大きく、断線や短絡が起きにく
い電子源基板を使用する画像形成装置および配線基板を
提供することができる。また、本発明によれば、このよ
うな画像形成装置および配線基板を形成する際に「だ
れ」が起きにくく歩留まりの良い製造方法を提供するこ
とができる。According to the present invention, it is possible to provide an image forming apparatus and a wiring board that use an electron source substrate that has a large margin for alignment when forming the upper wiring and is less likely to cause disconnection or short circuit. Further, according to the present invention, it is possible to provide a manufacturing method in which "drip" is unlikely to occur when forming such an image forming apparatus and a wiring board and which has a good yield.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の画像形成装置の電子源基板の１例を示
す図である。FIG. 1 is a diagram showing an example of an electron source substrate of an image forming apparatus of the present invention.

【図２】本発明の画像形成装置の電子源基板の１例を示
す図である。FIG. 2 is a diagram showing an example of an electron source substrate of the image forming apparatus of the present invention.

【図３】本発明の画像形成装置の電子源基板の製造工程
の１例を示す図である。FIG. 3 is a diagram showing an example of a manufacturing process of an electron source substrate of the image forming apparatus of the present invention.

【図４】本発明の画像形成装置の表示パネルの一例を示
す模式図である。FIG. 4 is a schematic view showing an example of a display panel of the image forming apparatus of the present invention.

【図５】フォーミング電圧波形を示す図である。FIG. 5 is a diagram showing a forming voltage waveform.

【図６】本発明の配線基板の製造工程の１例を示す図で
ある。FIG. 6 is a diagram showing an example of a manufacturing process of the wiring board of the present invention.

【符号の説明】[Explanation of symbols]

００１：基板 ００２、００３：素子電極 ００４：導電性薄膜 ００５：電子放出部 ００７：層間絶縁層 ００８：突出部分 ０１０：下配線 ０１２：帯状絶縁層 ０１４：交差部絶縁層 ０１６：上配線 ７１：電子源基板 ７２：Ｘ方向配線（下配線） ７３：Ｙ方向配線（上配線） ７４：表面伝導型電子放出素子 ７６：層間絶縁層 ８１：リアプレート ８２：支持枠 ８３：ガラス基板 ８４：蛍光膜 ８５：メタルバック ８６：フェースプレート ８８：外囲器 001: substrate 002, 003: Element electrode 004: conductive thin film 005: Electron emission part 007: Interlayer insulating layer 008: protruding part 010: Lower wiring 012: Band-shaped insulating layer 014: Cross insulation layer 016: Upper wiring 71: electron source substrate 72: X-direction wiring (lower wiring) 73: Y-direction wiring (upper wiring) 74: surface conduction electron-emitting device 76: Interlayer insulating layer 81: Rear plate 82: Support frame 83: Glass substrate 84: Fluorescent film 85: Metal back 86: Face plate 88: Package

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02 H05K 3/46 H05K 1/11 H05K 3/40 H01J 1/316 H01J 29/04 H01J 31/12 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) H01J 9/02 H05K 3/46 H05K 1/11 H05K 3/40 H01J 1/316 H01J 29/04 H01J 31 / 12

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 厚膜よりなる交差する複数の配線を有
し、該配線間の交差部が層間絶縁層で絶縁された配線基
板の製造方法において、 前記交差する複数の配線のうち、下側の配線を形成した
後、上側の配線が形成されるべき位置の前記下側の配線
との交差部を除いた部分に、分断された帯状の絶縁膜を
形成する工程と、前記交差部に前記帯状の絶縁膜の帯幅
より幅の大きい絶縁膜を形成して前記層間絶縁層を形成
する工程と、次いで該層間絶縁層の上に前記上側の配線
を形成する工程とを有することを特徴とする配線基板の
製造方法。1. A method of manufacturing a wiring board having a plurality of intersecting wirings made of a thick film, wherein the intersections between the wirings are insulated by an interlayer insulating layer, wherein a lower side of the plurality of intersecting wirings. After forming the wiring, the lower wiring at the position where the upper wiring should be formed
The portion excluding the intersection between, forming a shed strip insulating film, the interlayer insulating layer to form a large insulating film width than the band width of the strip-shaped insulating film on the intersection process and then method of manufacturing a wiring substrate characterized by having a step of forming the upper-side wiring on the interlayer insulating layer to form <br/>. 【請求項２】 電子放出部と一対の素子電極からなる電
子放出素子がマトリクス状に複数配列され、該電子放出
素子に信号を供給するための厚膜よりなる交差する複数
の下配線と複数の上配線を有し、該下配線と該上配線と
の交差部が層間絶縁層にて絶縁されている電子源基板を
使用する画像形成装置の製造方法において、 前記下配線を形成した後、前記上配線が形成されるべき
位置の前記下配線との交差部を除いた部分に、分断され
た帯状の絶縁膜を形成する工程と、前記交差部に前記帯
状の絶縁膜の帯幅より幅の大きい絶縁膜を形成して前記
層間絶縁層を形成する工程と、次いで該層間絶縁層の上
に前記上配線を形成する工程とを有することを特徴とす
る画像形成装置の製造方法。2. A plurality of electron-emitting devices each having an electron-emitting portion and a pair of device electrodes are arranged in a matrix, and a plurality of intersecting lower wirings made of a thick film for supplying a signal to the electron-emitting devices and a plurality of intersecting lower wirings. A method of manufacturing an image forming apparatus using an electron source substrate having an upper wiring, wherein an intersection between the lower wiring and the upper wiring is insulated by an interlayer insulating layer, wherein after the lower wiring is formed, the portion excluding the intersections of the lower wiring position to the upper wiring is formed, forming a shed strip insulating film, the width than the band width of the strip-shaped insulating film on the intersection Forming a large insulating film
Forming an interlayer insulating layer, and then a manufacturing method of an image forming apparatus characterized by a step of forming the on the wiring on the interlayer insulating layer.