JPH0818347A - パワーセーブ回路 - Google Patents
パワーセーブ回路Info
- Publication number
- JPH0818347A JPH0818347A JP6145075A JP14507594A JPH0818347A JP H0818347 A JPH0818347 A JP H0818347A JP 6145075 A JP6145075 A JP 6145075A JP 14507594 A JP14507594 A JP 14507594A JP H0818347 A JPH0818347 A JP H0818347A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output amplifier
- mute
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】ミュート動作を行っていて出力アンプ回路は通
常動作をする必要がない場合に、単純な回路構成でポッ
プ音の発生や誤動作を引き起こす問題が無く低消費電流
の動作が可能なパワーセーブ回路を提供する。 【構成】ミュート回路１と出力アンプ制御回路２と出力
アンプ回路３とを備え、音声等の入力信号は信号入力端
子Ｉ２よりミュート回路１へ入力され、その出力は出力
アンプ回路３により増幅されて、信号出力端子Ｏ１より
スピーカ１０等へ出力される。ミュート動作時には、ミ
ュート入力端子Ｉ１からミュート回路１及び出力アンプ
制御回路２にミュート制御のための制御信号が入力さ
れ、出力アンプ制御回路２の出力は出力アンプ回路３の
バイアス電圧を下げて、出力アンプ回路３の電流源の動
作電流 を制限し消費電流を大幅に削減するように動作
する。
常動作をする必要がない場合に、単純な回路構成でポッ
プ音の発生や誤動作を引き起こす問題が無く低消費電流
の動作が可能なパワーセーブ回路を提供する。 【構成】ミュート回路１と出力アンプ制御回路２と出力
アンプ回路３とを備え、音声等の入力信号は信号入力端
子Ｉ２よりミュート回路１へ入力され、その出力は出力
アンプ回路３により増幅されて、信号出力端子Ｏ１より
スピーカ１０等へ出力される。ミュート動作時には、ミ
ュート入力端子Ｉ１からミュート回路１及び出力アンプ
制御回路２にミュート制御のための制御信号が入力さ
れ、出力アンプ制御回路２の出力は出力アンプ回路３の
バイアス電圧を下げて、出力アンプ回路３の電流源の動
作電流 を制限し消費電流を大幅に削減するように動作
する。
Description
【０００１】
【産業上の利用分野】本発明は、ヘッドホンステレオや
ビデオ撮影器、携帯電話、携帯ＴＶ等の音響機器及び映
像機器の音声出力回路に関し、詳しくはミュート（ミュ
ーティングともいう）回路を含む信号伝送回路のパワー
セーブ回路に関する。
ビデオ撮影器、携帯電話、携帯ＴＶ等の音響機器及び映
像機器の音声出力回路に関し、詳しくはミュート（ミュ
ーティングともいう）回路を含む信号伝送回路のパワー
セーブ回路に関する。
【０００２】
【従来の技術】従来、録音や録画したものの再生中にそ
の動作を停止または一時停止する場合、後述する図４ま
たは図５に示す回路構成により、信号の急激な変化によ
って発生する異音（ポップ音と言う）がスピーカ１０か
ら発生するのを防いでいた。図４に示す例では、ミュー
ト回路１と、出力アンプ回路３とを主要要素として構成
されており、マイク等の入力装置により信号入力Ｉ２は
ミュート回路１に入力され、ミュート制御信号によるミ
ュート回路動作時には入力信号の信号レベルを減衰する
ことにより出力側からポップ音が出ないようにしている
のだが、出力アンプ回路３の動作電流の低減は図られて
いない。
の動作を停止または一時停止する場合、後述する図４ま
たは図５に示す回路構成により、信号の急激な変化によ
って発生する異音（ポップ音と言う）がスピーカ１０か
ら発生するのを防いでいた。図４に示す例では、ミュー
ト回路１と、出力アンプ回路３とを主要要素として構成
されており、マイク等の入力装置により信号入力Ｉ２は
ミュート回路１に入力され、ミュート制御信号によるミ
ュート回路動作時には入力信号の信号レベルを減衰する
ことにより出力側からポップ音が出ないようにしている
のだが、出力アンプ回路３の動作電流の低減は図られて
いない。
【０００３】また、図５に示す例では、ミュート回路１
と、出力アンプ制御回路２と、出力アンプ回路３とを主
要要素として構成されており、信号入力Ｉ２はミュート
回路１に入力され、ミュート制御信号によるミュート回
路動作時には信号入力の信号レベルを減衰してポップ音
が出力側から出ないようにすると共に、出力アンプ段の
動作は停止されて出力アンプ回路３の動作による消費電
流を削減することが可能になっている。
と、出力アンプ制御回路２と、出力アンプ回路３とを主
要要素として構成されており、信号入力Ｉ２はミュート
回路１に入力され、ミュート制御信号によるミュート回
路動作時には信号入力の信号レベルを減衰してポップ音
が出力側から出ないようにすると共に、出力アンプ段の
動作は停止されて出力アンプ回路３の動作による消費電
流を削減することが可能になっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ような回路構成では、ヘッドホンステレオやビデオ撮影
器等の機器を電池を電源として使用する場合に、図４に
示すような信号入力Ｉ２をミュート回路１で減衰するだ
けの回路構成では、消費電流の多い出力アンプ回路３は
ミュート動作をしている時もミュート動作をしていない
時と同様の動作を続けて電流を消費しているので、電池
が急激に消耗され動作可能時間が短くなるという問題が
ある。
ような回路構成では、ヘッドホンステレオやビデオ撮影
器等の機器を電池を電源として使用する場合に、図４に
示すような信号入力Ｉ２をミュート回路１で減衰するだ
けの回路構成では、消費電流の多い出力アンプ回路３は
ミュート動作をしている時もミュート動作をしていない
時と同様の動作を続けて電流を消費しているので、電池
が急激に消耗され動作可能時間が短くなるという問題が
ある。
【０００５】また、図５に示すようなミュート動作時に
出力アンプ回路３の動作をも停止する回路構成では、消
費電流は大幅に減少するので電池の動作可能時間は延び
るのだが、出力アンプ回路３の動作を停止させたり再開
したりする時に、出力アンプ回路３の出力の急激な過渡
変化によりポップ音が発生したり他の回路での誤動作を
引き起こしてしまうという問題があった。
出力アンプ回路３の動作をも停止する回路構成では、消
費電流は大幅に減少するので電池の動作可能時間は延び
るのだが、出力アンプ回路３の動作を停止させたり再開
したりする時に、出力アンプ回路３の出力の急激な過渡
変化によりポップ音が発生したり他の回路での誤動作を
引き起こしてしまうという問題があった。
【０００６】そこで本発明はこれらの問題を解決し、ミ
ュート回路１が動作中で出力アンプ回路３の動作が不要
な時、単純な回路構成でありながらポップ音や誤動作が
発生すること無く、且つ消費電流の少ない消費電流削減
回路（パワーセーブ回路）を提供することを目的とす
る。
ュート回路１が動作中で出力アンプ回路３の動作が不要
な時、単純な回路構成でありながらポップ音や誤動作が
発生すること無く、且つ消費電流の少ない消費電流削減
回路（パワーセーブ回路）を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上述の問題を解決するた
めに、請求項１の記載に係わるパワーセーブ回路は、ミ
ュート動作時にミュート制御入力に応じて音声等の入力
信号を減衰するミュート回路と、該ミュート回路からの
信号を増幅しスピーカ等を駆動するための出力アンプ回
路と、出力アンプ回路の動作電流を制御するための出力
アンプ制御回路とを備えた信号伝送回路において、ミュ
ート動作時に出力アンプ制御回路は出力アンプ回路の動
作電流を低減するように出力アンプ回路を制御すること
を特徴としたものである。
めに、請求項１の記載に係わるパワーセーブ回路は、ミ
ュート動作時にミュート制御入力に応じて音声等の入力
信号を減衰するミュート回路と、該ミュート回路からの
信号を増幅しスピーカ等を駆動するための出力アンプ回
路と、出力アンプ回路の動作電流を制御するための出力
アンプ制御回路とを備えた信号伝送回路において、ミュ
ート動作時に出力アンプ制御回路は出力アンプ回路の動
作電流を低減するように出力アンプ回路を制御すること
を特徴としたものである。
【０００８】請求項２の記載に係わるパワーセーブ回路
は、前述の出力アンプ回路の動作電流の低減は、該出力
アンプ回路の動作電流源の一部を遮断することにより行
うことを特徴としたものである。請求項３の記載に係わ
るパワーセーブ回路は、前述の出力アンプ回路の動作電
流の低減は、該出力アンプ回路の動作電流源のバイアス
電圧を動作電圧レベルが確定できる程度に制限すること
により行うことを特徴としたものである。
は、前述の出力アンプ回路の動作電流の低減は、該出力
アンプ回路の動作電流源の一部を遮断することにより行
うことを特徴としたものである。請求項３の記載に係わ
るパワーセーブ回路は、前述の出力アンプ回路の動作電
流の低減は、該出力アンプ回路の動作電流源のバイアス
電圧を動作電圧レベルが確定できる程度に制限すること
により行うことを特徴としたものである。
【０００９】
【作用及び効果】本発明のようなパワーセーブ回路の構
成をとることにより、ミュート動作時のように出力アン
プ回路３は通常動作をする必要がない場合に、単純な回
路構成でありながら、出力アンプ制御回路２の動作によ
り消費電流の最も多い出力アンプ回路３の動作電流を制
限し、電池を使用するテープレコーダやビデオ撮影器等
の携帯機器の消費電流を大幅に削減して動作時間を大幅
に延ばせるという効果があると共に、出力アンプ回路３
の動作を停止したり再開したりする時に出力電圧の急激
な変化によりポップ音が発生したり誤動作を引き起こす
という問題を無くせるという効果がある。
成をとることにより、ミュート動作時のように出力アン
プ回路３は通常動作をする必要がない場合に、単純な回
路構成でありながら、出力アンプ制御回路２の動作によ
り消費電流の最も多い出力アンプ回路３の動作電流を制
限し、電池を使用するテープレコーダやビデオ撮影器等
の携帯機器の消費電流を大幅に削減して動作時間を大幅
に延ばせるという効果があると共に、出力アンプ回路３
の動作を停止したり再開したりする時に出力電圧の急激
な変化によりポップ音が発生したり誤動作を引き起こす
という問題を無くせるという効果がある。
【００１０】
【実施例】以下、本発明の実施例を図１〜図３を参照し
ながら詳細に説明する。尚、本明細書では全図面を通し
て、同一または同様の回路要素には同一の符号を付して
いる。図１は本発明の実施例による消費電流削減回路
（パワーセーブ回路）の構成を示し、ミュート動作時に
ミュート制御入力に応じて音声等の入力信号を減衰する
ミュート回路１と、該ミュート回路１からの信号をスピ
ーカ１０を駆動可能な信号に増幅するための出力アンプ
回路３と、ミュート動作時に出力アンプ回路３の動作電
流を低減するように出力アンプ回路３を制御するための
出力アンプ制御回路２を主要な回路要素としている。マ
イク等の入力装置から得られた音声等の信号は信号入力
端子Ｉ２より入力され、ミュート回路１及び出力アンプ
回路３を介して、信号出力端子Ｏ１からスピーカ１０へ
出力される。ミュート回路１及び出力アンプ制御回路２
には、外部からミュート動作のための制御信号がミュー
ト制御入力端子Ｉ１を介してそれぞれ入力され、出力ア
ンプ制御回路２の出力は出力アンプ回路３を構成するア
ンプ部４の定電流源５、６のうち大電流用の電流源５の
みにスイッチを介して接続されている。ミュート動作を
行わない通常の動作時には出力アンプ回路３の電流源
５、６は共に動作するが、ミュート動作時にはミュート
制御入力Ｉ１が出力アンプ制御回路２に加えられ、出力
アンプ制御回路２からの信号により出力アンプ回路３の
電流源５、６のうち大電流の電流源５は動作を停止し、
低電流の電流源６のみが動作を継続し続けるように制御
されるので、出力アンプ回路３の動作電流が制限されて
消費電流は減少する。
ながら詳細に説明する。尚、本明細書では全図面を通し
て、同一または同様の回路要素には同一の符号を付して
いる。図１は本発明の実施例による消費電流削減回路
（パワーセーブ回路）の構成を示し、ミュート動作時に
ミュート制御入力に応じて音声等の入力信号を減衰する
ミュート回路１と、該ミュート回路１からの信号をスピ
ーカ１０を駆動可能な信号に増幅するための出力アンプ
回路３と、ミュート動作時に出力アンプ回路３の動作電
流を低減するように出力アンプ回路３を制御するための
出力アンプ制御回路２を主要な回路要素としている。マ
イク等の入力装置から得られた音声等の信号は信号入力
端子Ｉ２より入力され、ミュート回路１及び出力アンプ
回路３を介して、信号出力端子Ｏ１からスピーカ１０へ
出力される。ミュート回路１及び出力アンプ制御回路２
には、外部からミュート動作のための制御信号がミュー
ト制御入力端子Ｉ１を介してそれぞれ入力され、出力ア
ンプ制御回路２の出力は出力アンプ回路３を構成するア
ンプ部４の定電流源５、６のうち大電流用の電流源５の
みにスイッチを介して接続されている。ミュート動作を
行わない通常の動作時には出力アンプ回路３の電流源
５、６は共に動作するが、ミュート動作時にはミュート
制御入力Ｉ１が出力アンプ制御回路２に加えられ、出力
アンプ制御回路２からの信号により出力アンプ回路３の
電流源５、６のうち大電流の電流源５は動作を停止し、
低電流の電流源６のみが動作を継続し続けるように制御
されるので、出力アンプ回路３の動作電流が制限されて
消費電流は減少する。
【００１１】図２は本発明の他の実施例を示し、ミュー
ト回路１と、出力アンプ制御回路２と、出力アンプ回路
３を主要な回路要素としている。音声等の信号は信号入
力端子Ｉ２より入力されミュート回路１及び出力アンプ
回路３を介して、信号出力端子Ｏ１よりスピーカ１０へ
出力される。ミュート回路１及び出力アンプ制御回路２
にはミュート制御入力端子Ｉ１を介して制御信号がそれ
ぞれ入力され、出力アンプ制御回路２からの出力は出力
アンプ回路３を構成するアンプ部４の電流源７のバイア
ス電圧として接続されている。ミュート動作をしない通
常の動作時には、出力アンプ回路３にスピーカを駆動す
るのに十分な出力電流が得られるように出力アンプ回路
３の電流源７にバイアス電圧が印加され、ミュート動作
時にはミュート制御入力Ｉ１が出力アンプ制御回路２に
加えられ、出力アンプ制御回路２からの信号により出力
アンプ回路３の動作状態が保てる程度まで出力アンプ回
路３の電流源７のバイアス電圧を下げることにより出力
アンプ回路３の動作電流を制限する。
ト回路１と、出力アンプ制御回路２と、出力アンプ回路
３を主要な回路要素としている。音声等の信号は信号入
力端子Ｉ２より入力されミュート回路１及び出力アンプ
回路３を介して、信号出力端子Ｏ１よりスピーカ１０へ
出力される。ミュート回路１及び出力アンプ制御回路２
にはミュート制御入力端子Ｉ１を介して制御信号がそれ
ぞれ入力され、出力アンプ制御回路２からの出力は出力
アンプ回路３を構成するアンプ部４の電流源７のバイア
ス電圧として接続されている。ミュート動作をしない通
常の動作時には、出力アンプ回路３にスピーカを駆動す
るのに十分な出力電流が得られるように出力アンプ回路
３の電流源７にバイアス電圧が印加され、ミュート動作
時にはミュート制御入力Ｉ１が出力アンプ制御回路２に
加えられ、出力アンプ制御回路２からの信号により出力
アンプ回路３の動作状態が保てる程度まで出力アンプ回
路３の電流源７のバイアス電圧を下げることにより出力
アンプ回路３の動作電流を制限する。
【００１２】図３は図２に示した構成によるパワーセー
ブ回路の実施回路例を示す。パワーセーブ回路はミュー
ト回路１と、出力アンプ制御回路２と、出力アンプ回路
３を主要な回路要素とし、更に入力端子として信号入力
Ｉ２、ミュート制御入力Ｉ１、該パワーセーブ回路にバ
イアス電圧を印加するためのバイアス電圧入力Ｉ３、該
パワーセーブ回路の定電流を決定するための制御入力Ｉ
４、出力アンプ回路３のバイアス電圧を制御するための
定電流入力Ｉ５、並びに出力端子としての信号出力Ｏ１
とを備えている。
ブ回路の実施回路例を示す。パワーセーブ回路はミュー
ト回路１と、出力アンプ制御回路２と、出力アンプ回路
３を主要な回路要素とし、更に入力端子として信号入力
Ｉ２、ミュート制御入力Ｉ１、該パワーセーブ回路にバ
イアス電圧を印加するためのバイアス電圧入力Ｉ３、該
パワーセーブ回路の定電流を決定するための制御入力Ｉ
４、出力アンプ回路３のバイアス電圧を制御するための
定電流入力Ｉ５、並びに出力端子としての信号出力Ｏ１
とを備えている。
【００１３】以下、各ブロックの構成と機能について説
明する。ミュート回路１は、トランジスタ１１、１２、
１３、１４及び抵抗１ａからなり、後述する入力アンプ
回路８と共に信号を入力し減衰するための入力回路部
と、抵抗１ｅ、１ｆの分割抵抗からなるミュート回路１
に基準電圧を設定するための基準電圧回路部と、トラン
ジスタ１８、１９、２０、２１、２２及び抵抗１ｃから
なり、ミュート制御入力Ｉ１が抵抗８ｃを介してトラン
ジスタ１９のベースに接続されているミュート回路１の
制御回路部と、トランジスタ２０とカレントミラー接続
されたトランジスタ２３とトランジスタ２４、２５及び
抵抗１ｄからなる入力アンプ回路８の動作電流を決定す
るための制御電圧Ｏ２を与える入力アンプ制御電圧回路
部と、トランジスタ１８とカレントミラー接続されたト
ランジスタ１６とトランジスタ１５及び抵抗１ｂからな
る入力回路部の動作電流を決定するための電圧を与える
ための制御電圧回路部と、トランジスタ１８とカレント
ミラー接続されたトランジスタ１７からなる出力アンプ
制御回路２に制御電流Ｏ４を供給するための電流出力回
路とから構成されている。
明する。ミュート回路１は、トランジスタ１１、１２、
１３、１４及び抵抗１ａからなり、後述する入力アンプ
回路８と共に信号を入力し減衰するための入力回路部
と、抵抗１ｅ、１ｆの分割抵抗からなるミュート回路１
に基準電圧を設定するための基準電圧回路部と、トラン
ジスタ１８、１９、２０、２１、２２及び抵抗１ｃから
なり、ミュート制御入力Ｉ１が抵抗８ｃを介してトラン
ジスタ１９のベースに接続されているミュート回路１の
制御回路部と、トランジスタ２０とカレントミラー接続
されたトランジスタ２３とトランジスタ２４、２５及び
抵抗１ｄからなる入力アンプ回路８の動作電流を決定す
るための制御電圧Ｏ２を与える入力アンプ制御電圧回路
部と、トランジスタ１８とカレントミラー接続されたト
ランジスタ１６とトランジスタ１５及び抵抗１ｂからな
る入力回路部の動作電流を決定するための電圧を与える
ための制御電圧回路部と、トランジスタ１８とカレント
ミラー接続されたトランジスタ１７からなる出力アンプ
制御回路２に制御電流Ｏ４を供給するための電流出力回
路とから構成されている。
【００１４】出力アンプ制御回路２は、トランジスタ２
６、２７、２８及び抵抗２ａ、２ｂ、２ｅからなり、図
示しない他の回路から定電流を定電流入力Ｉ５に受けて
電圧に変換する変換回路部と、トランジスタ２９、３０
及び抵抗２ｃ、２ｄからなる出力アンプ回路３のバイア
ス電圧を制御するための出力アンプバイアス回路部から
なる。該出力アンプ制御回路２はミュート回路１内の制
御電流Ｏ４をトランジスタ２６に受けて出力アンプ制御
電圧Ｏ５を出力し、出力アンプ回路３の電流源７のバイ
アス電圧を制御する。
６、２７、２８及び抵抗２ａ、２ｂ、２ｅからなり、図
示しない他の回路から定電流を定電流入力Ｉ５に受けて
電圧に変換する変換回路部と、トランジスタ２９、３０
及び抵抗２ｃ、２ｄからなる出力アンプ回路３のバイア
ス電圧を制御するための出力アンプバイアス回路部から
なる。該出力アンプ制御回路２はミュート回路１内の制
御電流Ｏ４をトランジスタ２６に受けて出力アンプ制御
電圧Ｏ５を出力し、出力アンプ回路３の電流源７のバイ
アス電圧を制御する。
【００１５】出力アンプ回路３は、トランジスタ４１、
４２、４３、４４及び抵抗３ｂからなる入力アンプ回路
部と、トランジスタ４４にカレントミラー接続されたト
ランジスタ４５とトランジスタ４５のコレクタ側にダイ
オード接続されたトランジスタ４６、４７とトランジス
タ４８、４９、５０、５１、５２と抵抗３ｃ及びＯ７に
接続される図示しない電流回路とからなる出力バッファ
回路部と、トランジスタ５３、５４からなる出力ドライ
バ回路部とからなる。該出力アンプ回路３は、トランジ
スタ４３のベースには入力アンプ回路８の出力Ｏ６を抵
抗３ａを介して受けると共に、信号出力Ｏ１を抵抗３ｄ
を介して帰還されており、トランジスタ４２、４８のベ
ースには出力アンプ制御回路２から出力アンプ制御電圧
Ｏ５が入力されている。ミュート動作をしない通常の動
作時にはスピーカを駆動するのに十分な出力電流が得ら
れるように出力アンプ制御電圧Ｏ５をトランジスタ４２
及び４８のベースに印加し、ミュート動作時にはそれぞ
れほぼ順方向電圧ＶF 程度の電圧を印加するので各トラ
ンジスタはほぼ非導通状態になり出力アンプ回路３に流
れる電流は大幅に減少する。またミュート時には、信号
出力Ｏ１の電圧は抵抗３ｄを介して入力アンプ回路８の
出力電圧Ｏ６に保持されているので、動作を再開した時
にも急激な信号の変化は起こらず、ポップ音や誤動作を
引き起こすことがない。
４２、４３、４４及び抵抗３ｂからなる入力アンプ回路
部と、トランジスタ４４にカレントミラー接続されたト
ランジスタ４５とトランジスタ４５のコレクタ側にダイ
オード接続されたトランジスタ４６、４７とトランジス
タ４８、４９、５０、５１、５２と抵抗３ｃ及びＯ７に
接続される図示しない電流回路とからなる出力バッファ
回路部と、トランジスタ５３、５４からなる出力ドライ
バ回路部とからなる。該出力アンプ回路３は、トランジ
スタ４３のベースには入力アンプ回路８の出力Ｏ６を抵
抗３ａを介して受けると共に、信号出力Ｏ１を抵抗３ｄ
を介して帰還されており、トランジスタ４２、４８のベ
ースには出力アンプ制御回路２から出力アンプ制御電圧
Ｏ５が入力されている。ミュート動作をしない通常の動
作時にはスピーカを駆動するのに十分な出力電流が得ら
れるように出力アンプ制御電圧Ｏ５をトランジスタ４２
及び４８のベースに印加し、ミュート動作時にはそれぞ
れほぼ順方向電圧ＶF 程度の電圧を印加するので各トラ
ンジスタはほぼ非導通状態になり出力アンプ回路３に流
れる電流は大幅に減少する。またミュート時には、信号
出力Ｏ１の電圧は抵抗３ｄを介して入力アンプ回路８の
出力電圧Ｏ６に保持されているので、動作を再開した時
にも急激な信号の変化は起こらず、ポップ音や誤動作を
引き起こすことがない。
【００１６】入力アンプ回路８は、トランジスタ８１、
８２、８３、８４及び抵抗８ａからなる入力回路部と、
トランジスタ８５、８６、８７及び抵抗８ｂからなるバ
ッファ回路部と、トランジスタ８８、８９からなる入力
アンプの出力ドライバ回路部とからなり、トランジスタ
８２のベースにはミュート回路１からの制御電圧Ｏ２が
接続され、トランジスタ８７のベースには制御入力Ｉ４
による制御電圧Ｏ３が接続されている。ミュート動作を
しない通常の動作時には入力信号を増幅して出力アンプ
回路３へ出力し、ミュート動作時には先述のミュート回
路１の入力回路部と共に信号入力Ｉ２を減衰して出力ア
ンプ回路３へ出力する。
８２、８３、８４及び抵抗８ａからなる入力回路部と、
トランジスタ８５、８６、８７及び抵抗８ｂからなるバ
ッファ回路部と、トランジスタ８８、８９からなる入力
アンプの出力ドライバ回路部とからなり、トランジスタ
８２のベースにはミュート回路１からの制御電圧Ｏ２が
接続され、トランジスタ８７のベースには制御入力Ｉ４
による制御電圧Ｏ３が接続されている。ミュート動作を
しない通常の動作時には入力信号を増幅して出力アンプ
回路３へ出力し、ミュート動作時には先述のミュート回
路１の入力回路部と共に信号入力Ｉ２を減衰して出力ア
ンプ回路３へ出力する。
【００１７】尚、本実施例ではバイポーラ素子により回
路構成した場合の例を示しているが、ＭＯＳ素子により
同等の回路構成した場合でも同様の効果が得られる。ま
た、信号入力としてマイク入力の他にピックアップ信号
でも良く、信号出力としてはスピーカ出力の他に圧電素
子等を使用しても構わない。
路構成した場合の例を示しているが、ＭＯＳ素子により
同等の回路構成した場合でも同様の効果が得られる。ま
た、信号入力としてマイク入力の他にピックアップ信号
でも良く、信号出力としてはスピーカ出力の他に圧電素
子等を使用しても構わない。
【図１】本発明の第１の実施例を示す構成例である。
【図２】本発明の他の実施例を示す構成例である。
【図３】本発明の第１の実施例の実際の回路を示す回路
図である。
図である。
【図４】従来の構成例を示す構成例である。
【図５】従来の他の構成例を示す構成例である。
１：ミュート回路 ２：出力アンプ制御回路 ３：出力アンプ回路 ４：出力アンプの通常動作時の定電流源 ７：出力アンプの通常動作時及びミュート動作時の定電
流源 ９：出力アンプの動作バイアス電源 １０：出力装置（スピーカ） 出願人 ローム株式会社
流源 ９：出力アンプの動作バイアス電源 １０：出力装置（スピーカ） 出願人 ローム株式会社
Claims (4)
- 【請求項１】 ミュート動作時にミュート制御入力に応
じて音声等の入力信号を減衰するミュート回路と、該ミ
ュート回路からの信号を増幅しスピーカ等を駆動するた
めの出力アンプ回路と、前記出力アンプ回路の動作電流
を制御するための出力アンプ制御回路とを備えた信号伝
送回路において、ミュート動作時に前記出力アンプ制御
回路は出力アンプ回路の動作電流を低減するように出力
アンプ回路を制御することを特徴とするパワーセーブ回
路。 - 【請求項２】 前記出力アンプ回路の動作電流の低減は
前記出力アンプ回路の動作電流源の一部を遮断すること
により行うことを特徴とする請求項１のパワーセーブ回
路。 - 【請求項３】 前記出力アンプ回路の動作電流の低減は
前記出力アンプ回路の動作電流源のバイアス電圧を動作
電圧レベルが確定できる程度に制限することにより行う
ことを特徴とする請求項１のパワーセーブ回路。 - 【請求項４】 請求項１または請求項２に記載のパワー
セーブ回路を使用したことを特徴とする音響機器及び映
像機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6145075A JPH0818347A (ja) | 1994-06-27 | 1994-06-27 | パワーセーブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6145075A JPH0818347A (ja) | 1994-06-27 | 1994-06-27 | パワーセーブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818347A true JPH0818347A (ja) | 1996-01-19 |
Family
ID=15376809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6145075A Pending JPH0818347A (ja) | 1994-06-27 | 1994-06-27 | パワーセーブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818347A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008236542A (ja) * | 2007-03-22 | 2008-10-02 | Sanyo Electric Co Ltd | 電力増幅装置 |
| US8842106B2 (en) | 2000-08-11 | 2014-09-23 | Drnc Holdings, Inc. | Portable telephone |
| WO2018043355A1 (ja) | 2016-08-29 | 2018-03-08 | 三ツ星ベルト株式会社 | Ｖリブドベルト及びその用途 |
| US9942377B2 (en) | 2000-08-11 | 2018-04-10 | Drnc Holdings, Inc. | Portable telephone |
-
1994
- 1994-06-27 JP JP6145075A patent/JPH0818347A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8842106B2 (en) | 2000-08-11 | 2014-09-23 | Drnc Holdings, Inc. | Portable telephone |
| US9075504B2 (en) | 2000-08-11 | 2015-07-07 | Drnc Holdings, Inc. | Portable telephone |
| US9459763B2 (en) | 2000-08-11 | 2016-10-04 | Drnc Holdings, Inc. | Portable telephone |
| US9942377B2 (en) | 2000-08-11 | 2018-04-10 | Drnc Holdings, Inc. | Portable telephone |
| JP2008236542A (ja) * | 2007-03-22 | 2008-10-02 | Sanyo Electric Co Ltd | 電力増幅装置 |
| WO2018043355A1 (ja) | 2016-08-29 | 2018-03-08 | 三ツ星ベルト株式会社 | Ｖリブドベルト及びその用途 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542421A (en) | Muting circuit in combination with a tape recorder | |
| US5384852A (en) | Hearing aid having a programmable audio input | |
| US5208865A (en) | Muting circuit using common mode rejection of differential amplifier | |
| KR20070075319A (ko) | 입체음향/단청 스위칭 회로 및 그를 포함하는 집적 회로 | |
| JPH0818347A (ja) | パワーセーブ回路 | |
| JP3112522B2 (ja) | オーディオ信号増幅回路 | |
| JP4487255B2 (ja) | 音声出力装置 | |
| US20070093221A1 (en) | Audio muting circuit and audio muting method | |
| JP2003125481A (ja) | 音声再生装置 | |
| JPH05151703A (ja) | 音声出力装置 | |
| JPH0666593B2 (ja) | オーディオ増幅回路 | |
| JP2006270583A (ja) | 接続装置 | |
| JPS6115672Y2 (ja) | ||
| JPH10136483A (ja) | 音響機器の入出力回路 | |
| JP3138124B2 (ja) | 増幅器 | |
| JPH0737398Y2 (ja) | 通話切替機能付きオーディオ出力装置 | |
| KR920004163Y1 (ko) | 더블테크 음향기기의 더빙 녹음장치 | |
| JPH11312936A (ja) | ミュート回路 | |
| JPH0878979A (ja) | 信号処理装置 | |
| JPS6138087Y2 (ja) | ||
| JPH021683Y2 (ja) | ||
| JPH04247302A (ja) | 記録再生装置 | |
| JPS59167804A (ja) | テ−プレコ−ダ | |
| JPH04206069A (ja) | 再生装置並びに記録・再生装置 | |
| JP2002142285A (ja) | 携帯型オーディオ機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040819 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050922 |