JPH0818003A - ソリッドステートリレー - Google Patents

ソリッドステートリレー

Info

Publication number
JPH0818003A
JPH0818003A JP6173221A JP17322194A JPH0818003A JP H0818003 A JPH0818003 A JP H0818003A JP 6173221 A JP6173221 A JP 6173221A JP 17322194 A JP17322194 A JP 17322194A JP H0818003 A JPH0818003 A JP H0818003A
Authority
JP
Japan
Prior art keywords
light emitting
lead
wire
semiconductor switching
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6173221A
Other languages
English (en)
Other versions
JP3240575B2 (ja
Inventor
Shuichi Sugimoto
周一 杉元
Motonari Fujikawa
元成 藤川
Shinji Nakamura
真司 中村
Aritame Tada
有為 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP17322194A priority Critical patent/JP3240575B2/ja
Publication of JPH0818003A publication Critical patent/JPH0818003A/ja
Application granted granted Critical
Publication of JP3240575B2 publication Critical patent/JP3240575B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【目的】 発熱量を抑えるとともに信頼性の高いソリッ
ドステートリレーを安価に提供する。 【構成】 受光素子３、第１のＭＯＳＦＥＴ５ａのソー
ス電極１１ａ及び第２のＭＯＳＦＥＴ５ｂのソース電極
１１ｂをそれぞれダイパッド９ｃ，９ａ，９ｂ上にダイ
ボンドする。受光素子３のカソード３ａと中継用リード
１０ａを金線８でワイヤボンディングし、中継用リード
１０ａと第１のＭＯＳＦＥＴ５ａのソース電極１１ａ及
び第２のＭＯＳＦＥＴ５ｂのソース電極１１ｂを１本の
アルミ線１２でステッチボンディングする。受光素子３
のアノード３ｂと中継用リード１０ｂを金線８でワイヤ
ボンディングし、中継用リード１０ｂと第１のＭＯＳＦ
ＥＴ５ａのゲート電極１３ａ及び第２のＭＯＳＦＥＴ５
ｂのゲート電極１３ｂをアルミ線１２でステッチボンデ
ィングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はソリッドステートリレー
に関する。具体的にいうと、ＭＯＳＦＥＴを利用したソ
リッドステートリレーに関する。
【０００２】
【従来の技術】近年、長寿命で、高速・高頻度開閉に適
した非接点リレーとしてＭＯＳＦＥＴを利用したソリッ
ドステートリレー（以下「ＳＳＲ」と記す。）が開発さ
れている。このＳＳＲの一つとして２つのパワーＭＯＳ
ＦＥＴ（以下「ＭＯＳＦＥＴ」と記す。）をソース電極
間で逆直列に接続することにより、ＡＣ／ＤＣ双方の出
力負荷に対応させたものがあり、図９にその動作原理を
示す。発光素子５２は入力端子６０，６０から入力され
た入力信号を光信号に変換し、受光素子５３に向けて出
射する。受光素子５３は光信号を受光すると電気信号に
変換して、第１のＭＯＳＦＥＴ５５ａのゲート電極５６
ａ及び第２のＭＯＳＦＥＴ５５ｂのゲート電極５６ｂに
それぞれ負の電圧を印加する。ゲート電極５６ａ，５６
ｂに負の電圧が印加されると第１のＭＯＳＦＥＴ５５ａ
のソース電極５８ａ−ドレイン電極５９ａ間及び第２の
ＭＯＳＦＥＴ５５ｂのソース電極５８ｂ−ドレイン電極
５９ｂ間に電流通路が開かれ、出力端子６１，６１間は
導通状態となる。
【０００３】しかして、第１のＭＯＳＦＥＴ５５ａにお
いてドレイン電極５９ａに正の負荷を加えた状態で、入
力端子６０，６０間をＯＮにすると、第１のゲート電極
５６ａに負の電圧が印加され、第１のドレイン電極５９
ａ→第１のソース電極５８ａ→第２のダイオード５７ｂ
→第２のドレイン電極５９ｂへと電流が流れ、出力端子
６１，６１の間がＯＮされる。また、第２のドレイン電
極５９ｂに正の負荷を加えた状態で、入力端子６０，６
０間をＯＮにすると、第２のゲート電極５６ｂに負の電
圧が印加され、第２のドレイン電極５９ｂ→第２のソー
ス電極５８ｂ→第１のダイオード５７ａ→第１のドレイ
ン電極５９ａへと電流が流れ、出力端子６１，６１間が
ＯＮされる。したがって、入力端子６０，６０間を電気
的にＯＮ−ＯＦＦ制御することによって、ＡＣ／ＤＣい
ずれの負荷であっても出力端子６１，６１間をＯＮ−Ｏ
ＦＦ制御することができる。なお、図中５４はターンオ
フ回路であって、ＭＯＳＦＥＴ５５ａ，５５ｂのターン
オフ時間を短くするための回路である。
【０００４】図１０に示すものは、この従来のＳＳＲ５
１の一例を示す平面構造図であって、発光素子５２及び
受光素子５３は光信号を界面で反射することによって効
率よく伝達するためシリコンゲルのような透明な封止樹
脂６２によって封止され、２つのＭＯＳＦＥＴ５５ａ，
５５ｂとともに一体として樹脂によって封止成形されて
おり、一対の入力端子用リード６３ａ，６３ｂと一対の
出力端子用リード６４ａ，６４ｂが外装樹脂部６５から
引き出されている。このＳＳＲ５１はリードフレーム６
６を用いて簡単に作製することができ、リードフレーム
６６は図１１に示すように、入力端子用リード６３ａ，
６３ｂや出力端子用リード６４ａ，６４ｂ、ＭＯＳＦＥ
Ｔ５５ａ，５５ｂや受光素子５３を実装するためのダイ
パッド６７ａ，６７ｂ，６７ｃ及び一対の中継用リード
６８ａ，６８ｂなどが所定のパターンに加工されてい
る。
【０００５】ＳＳＲ５１を作成するには図１１に示すよ
うにまず、一方の入力端子用リード６３ａにＬＥＤのよ
うな発光素子５２をダイボンドし、発光素子５２と並列
させフォトダイオードのような受光素子５３をダイパッ
ド６７ｃ上にダイボンドする。また、ダイパッド６７
ａ，６７ｂ上にはＭＯＳＦＥＴ５５ａ，５５ｂのドレイ
ン電極５９ａ，５９ｂをそれぞれダイボンドする。次に
発光素子５２と残る入力端子用リード６３ｂを金線６９
でボンディングし、受光素子５３の各端子と各中継用リ
ード６８ａ，６８ｂとの間を金線６９でボンディングし
た後、発光素子５２と受光素子５３を封止樹脂６２で封
止する。また、中継用リード６８ａと２つのＭＯＳＦＥ
Ｔ５５ａ，５５ｂの各ゲート電極５６ａ，５６ｂの間を
それぞれアルミ線７０でボンディングし、中継用リード
６８ｂと各ソース電極５８ａ，５８ｂの間をそれぞれア
ルミ線７０でボンディングする。このようにして、リー
ドフレーム６６上に発光素子５２及び受光素子５３並び
に２つのＭＯＳＦＥＴ５５ａ，５５ｂをほぼ一列となる
ように実装したのち、最後にこれらを一体として封止成
形し、外装樹脂部６５をリードフレーム６６から切り離
してＳＳＲ５１を作製することができる。
【０００６】
【発明が解決しようとする課題】このとき、中継用リー
ド６８ａ，６８ｂと２つのＭＯＳＦＥＴ５５ａ，５５ｂ
のワイヤボンディングに用いるアルミ線７０には、配線
抵抗をできるだけ小さくするため太いアルミ線か複数本
のアルミ線が用いられていた。
【０００７】しかしながら、２つのＭＯＳＦＥＴ５５
ａ，５５ｂの各ソース電極５８ａ，５８ｂと中継用リー
ド６８ｂとの間はそれぞれアルミ線７０によってワイヤ
ボンディングされていたため、ソース電極５８ａとソー
ス電極５８ｂの間の電気抵抗は、２本のアルミ線７０の
電気抵抗と中継用リード６８ｂの電気抵抗の和となって
かなり大きなものとなっていた。例えば、直径が２００
μｍのアルミ線７０を用いた場合には、アルミ線１ｍｍ
当たり０．６ｍΩの抵抗があり、中継用リード６８ｂは
銅製であるのでその抵抗を無視したとしても、ソース電
極５８ａとソース電極５８ｂとの間の全アルミ線７０の
長さが２０ｍｍあれば、両者間のアルミ線７０の抵抗値
は１２ｍΩとなる。したがって、仮にソース電極５８
ａ，５８ｂ間に１０Ａの電流が流れた場合には１．２Ｗ
の発熱量を生じ、ＳＳＲ５１からの放熱や周囲温度など
の使用条件を考慮しなければならなかった。また、ゲー
ト電極５６ａ，５６ｂ間の電気抵抗も同様にかなり大き
なものとなり、ＳＳＲ５１全体としての発熱量を増加さ
せる結果となっていた。
【０００８】また、受光素子５３の各端子と各中継用リ
ード６８ａ，６８ｂとの間は金線６９によってそれぞれ
ワイヤボンディングされていた。このため、金線６９を
ワイヤボンディングする各中継用リード６８ａ，６８ｂ
には金メッキなど金線６９と接合性のよいメッキを施さ
なければならず、製造工程が繁雑なものとなり、製造コ
ストが高くなるという問題点もあった。
【０００９】さらに、２つのＭＯＳＦＥＴ５５ａ，５５
ｂは、ドレイン電極５９ａ，５９ｂが直接ダイパッド６
７ａ，６７ｂ上にダイボンドされて実装されているた
め、出力端子用リード６４ａ，６４ｂと反対側のダイパ
ッド側面が外装樹脂部６５から露出されていると感電す
る危険性があった。このため、ダイパッド側面が外部に
露出されないように、ダイパッド６７ａ，６７ｂ，６７
ｃがリードフレーム外枠６６ａから切り離された状態と
なっていた（図１１参照）。その結果、例えばダイパッ
ド６７ｂ上にＭＯＳＦＥＴ５５ｂを実装した場合には、
図１２（ａ）に示すようにその重みによってリードフレ
ーム６６が変形してダイパッド６７ｂが傾いてしまい、
ワイヤボンディングを行なうことが困難であった。特に
厚さが０．５ｍｍ以下でリードフレーム６６の厚さが薄
くなればなるほど顕著であった。また、リードフレーム
６６の変形を矯正してダイパッド６７ｂを水平の状態に
戻してワイヤボンディングしたとしても、次工程への搬
送中に再び変形してしまい、図１２（ｂ）に示すように
ダイパッド６７ｂが傾いたまま封止成形されたり、ボン
ディングされたアルミ線７０や金線６９が切断されて、
ＳＳＲ５１の歩留りが悪くなるという問題点もあった。
【００１０】また、このＳＳＲ５１にあっては、発光素
子５２と受光素子５３とが同一平面上に配置された平面
型カプラ構造となっているため光の伝達効率が悪く、こ
のため複数個の発光素子５２を用いて発光量を多くする
場合がある。例えば、図１３に示すＳＳＲ７１のよう
に、装着用リード７２上にもう一つ別な発光素子５２を
実装し、入力端子用リード６３ａ上の発光素子５２と装
着用リード７２とを金線６９によってボンディングして
いた。このとき、図１４（ａ）に示すように、同じ型の
発光素子５２、例えばＮサイドアップ型の発光素子５２
を用いて、発光素子５２のＰサイドをそれぞれ入力端子
用リード６３ａ及び装着用リード７２上にダイボンド
し、入力端子用リード６３ａ上の発光素子５２のＮサイ
ドと装着用リード７２を金線６９でボンディングし、装
着用リード７２上の発光素子５２のＮサイドと残る入力
端子用リード６３ｂとを金線６９でボンディングするこ
とによって、図１４（ｂ）に示すように２つの発光素子
５２を直列に接続していた。このため、発光素子５２を
実装する装着用リード７２に金メッキ等のメッキ処理を
しなければならず、発光素子５２を増やすごとにメッキ
処理すべき装着用リード７２が多くなり、製造工程が面
倒になるとともにコストが高くなっていた。
【００１１】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、発熱量を抑
えるとともに、製造コストの低下を図り、信頼性の高い
ソリッドステートリレーを提供することにある。
【００１２】
【課題を解決するための手段】本発明のソリッドステー
トリレーは、発光状態と消光状態とに切替わる発光部
と、前記発光部から出射された光を受光する受光部と、
前記受光部で生じた光起電力によってスイッチング動作
を行なう第１の半導体スイッチング素子と第２の半導体
スイッチング素子を備え、前記受光部、前記第１の半導
体スイッチング素子及び前記第２の半導体スイッチング
素子をリードフレーム上にほぼ一列に実装して封止成形
したソリッドステートリレーにおいて、前記受光部の電
極と電気的に接続された前記第１の半導体スイッチング
素子の電極と前記第２の半導体スイッチング素子の電極
を直接ワイヤボンディングしたことを特徴としている。
【００１３】さらに、前記受光部の電極と前記第１の半
導体スイッチング素子の電極を直接ワイヤボンディング
するのが好ましい。
【００１４】また、前記発光部は、少なくとも１以上の
Ｐサイドアップ半導体発光素子と少なくとも１以上のＮ
サイドアップ半導体発光素子とから構成され、リード部
分に実装された前記Ｐサイドアップ半導体発光素子のＰ
サイドと他のリード部分に実装された前記Ｎサイドアッ
プ半導体素子のＮサイドを直接ワイヤボンディングする
ことができる。
【００１５】また、前記リードフレームには、少なくと
も前記第１の半導体スイッチング素子を実装するリード
部分及び前記第２の半導体スイッチング素子を実装する
リード部分を支持するための絶縁性のリード支持部を設
けることとしてもよい。
【００１６】
【作用】本発明のソリッドステートリレーによれば、発
光部の電極と電気的に接続された第１の半導体スイッチ
ング素子の電極と第２の半導体スイッチング素子の電極
は、直接ワイヤボンディングされているので、発光部の
電極と各半導体スイッチング素子の電極間をそれぞれボ
ンディングする場合に比べ、接続するワイヤ長を短くす
ることができる。このため、ワイヤの配線抵抗が小さく
なってワイヤによる発熱を抑えることができる。また、
ボンディング箇所が少なくなるため、ボンディング箇所
の接続不良が少なくなり、ソリッドステートリレーの信
頼性を向上させることができる。
【００１７】また、発光部の電極と第１の半導体スイッ
チング素子の電極との間を直接ワイヤボンディングする
ことにより、さらにワイヤ長を短くしてより配線抵抗や
発熱を少なくすることができる。
【００１８】また、リード部分に実装されたＰサイドア
ップ半導体発光素子のＰサイドと他のリード部分に実装
されたＮサイドアップ半導体発光素子のＮサイドとを直
接ワイヤボンディングしているので、２以上の発光素子
を使った場合でも、発光素子の電極と他の発光素子を実
装したリード部分とをワイヤボンディングする必要がな
くなる。したがって、ボンディング箇所やメッキ処理す
べきリード部分が少なくなり、安い製造コストで発光量
を増やすことができる。
【００１９】さらに、半導体スイッチング素子を実装す
る２つのリード部分を支持する絶縁性のリード支持部を
リードフレームに設けているので、半導体スイッチング
素子を実装したリード部分が曲らずにリードフレームと
水平に保持することができ、２つの半導体スイッチング
素子間を接続するワイヤや受光部と半導体スイッチング
素子を接続するワイヤが切断されることなく封止成形す
ることができる。もちろん、ソリッドステートリレーの
側面にリード支持部が露出されたとしても絶縁性である
ので、その部分に触れても感電することもない。また、
サージ電流等が流れ込んで半導体スイッチング素子が破
損されることもない。
【００２０】
【実施例】図１に示すものは、本発明の一実施例である
ソリッドステートリレー１を示す平面構造図である。２
はＬＥＤのような発光素子、３はフォトダイオードのよ
うな受光素子、５ａ，５ｂはそれぞれ受光素子３から出
力された電気信号に基づいて出力端子用リード７ａ，７
ｂ間のＯＮ−ＯＦＦ制御を行なうパワーＭＯＳＦＥＴで
あって、発光素子２及び受光素子３はシリコンゲルのよ
うな透明な封止樹脂４によって覆われており、さらに、
２つのＭＯＳＦＥＴ５ａ，５ｂとともに一体として樹脂
により封止成形されており、一対の入力端子用リード６
ａ，６ｂ及び一対の出力端子用リード７ａ，７ｂが外装
樹脂部１４から引き出されている。発光素子２は、一方
の入力端子用リード６ａにダイボンドされており、発光
素子２の上面電極と他方の入力端子用リード６ｂは金線
８でボンディングされている。受光素子３はダイパッド
９ｃ上にダイボンドされ、受光素子３のカソード３ａと
中継用リード１０ａ、アノード３ｂと中継用リード１０
ｂはそれぞれ金線８でボンディングされている。中継用
リード１０ａと第１のＭＯＳＦＥＴ５ａのソース電極１
１ａ及び第２のＭＯＳＦＥＴ５ｂのソース電極１１ｂは
１本のアルミ線１２でボンディング（いわゆるステッチ
ボンディング）されている。もちろん、２本のアルミ線
１２を用いて中継用リード１０ａとＭＯＳＦＥＴ５ａの
ソース電極１１ａ間、ＭＯＳＦＥＴ５ａのソース電極１
１ａとＭＯＳＦＥＴ５ｂのソース電極１１ｂ間をそれぞ
れボンディングすることとしてもよい。また、受光素子
３のアノード３ｂも同様に中継用リード１０ｂと第１の
ＭＯＳＦＥＴ５ａのゲート電極１３ａ及び第２のＭＯＳ
ＦＥＴ５ａのゲート電極１３ａも１本のアルミ線１２で
ボンディングされている。
【００２１】このＳＳＲ１にあっては、第１のＭＯＳＦ
ＥＴ５ａのソース電極１１ａと第２のＭＯＳＦＥＴ５ｂ
のソース電極１１ｂとの間が直接ワイヤボンディングさ
れており、従来例のように中継用リード１０ａと第２の
ＭＯＳＦＥＴ５ｂのソース電極１１ｂとの間をそれぞれ
ワイヤボンディングする場合に比べ、使用するアルミ線
１２の長さを短くすることができ、例えばその長さをほ
ぼ約１／３程度にすることができる。したがって、アル
ミ線１２の配線抵抗が小さくなり、アルミ線１２による
発熱量を少なくすることができる。また、ＭＯＳＦＥＴ
の残留電圧（オン制御された場合に生じる電圧降下）を
小さくするため、オン抵抗の小さなＭＯＳＦＥＴを使用
したとしても、従来のＳＳＲ５１ではアルミ線からの発
熱量が多く、オン抵抗の小さなＭＯＳＦＥＴを使用する
効果が十分に得られなかった。したがって、本発明のよ
うに配線に必要なアルミ線１２を短くすることは、オン
抵抗が小さなＭＯＳＦＥＴを使用したＳＳＲにとっては
極めて有効となる。
【００２２】さらに、このＳＳＲ１においてはボンディ
ング箇所が少なくなり、製造工程の簡略化や接続不良の
減少による信頼性の向上を図ることができる。
【００２３】図２に示すものは、本発明の別な実施例で
あるＳＳＲ２１の平面構造図である。このＳＳＲ２１に
あっては入力信号の伝達効率を上げるため、Ｎサイドア
ップ発光素子２ａとＰサイドアップ発光素子２ｂの２つ
の発光素子２が用いられている。例えば図３（ａ）に示
すように、入力端子用リード６ａ上にはＮサイドアップ
発光素子２ａのＰサイドがダイボンドされ、他方の入力
端子用リード６ｂ上にはＰサイドアップ発光素子２ｂの
Ｎサイドがダイボンドされている。また、Ｎサイドアッ
プ発光素子２ａのＮサイドとＰサイドアップ発光素子２
ｂのＰサイドは金線８でボンディングされて、図３
（ｂ）に示すようにＮサイドアップ発光素子２ａとＰサ
イドアップ発光素子２ｂは直列に接続されている。この
ように、Ｎサイドアップ発光素子２ａのＮサイドとＰサ
イドアップ発光素子２ｂのＰサイドをワイヤボンディン
グすることによって、装着用リード７２を設けることな
く２つの発光素子２ａ，２ｂを直列に接続することがで
きる。このため、メッキ処理を省くことができ、製造コ
ストを削減することができる。また、ボンディング箇所
が少なくなるので、接続不良による発光不良が少なくな
り、さらに信頼性の向上が図れる。
【００２４】また、第２の実施例においては受光素子３
のカソード３ａと第１のＭＯＳＦＥＴ５ａのソース電極
１１ａとの間は金線８で直接ボンディングされ、受光素
子３のアノード３ｂと第１のＭＯＳＦＥＴ５ａのゲート
電極１３ａの間も金線８で直接ボンディングされてい
る。このように、中継用リード１０ａ，１０ｂを設けず
に直接受光素子３と第１のＭＯＳＦＥＴ５ａをワイヤボ
ンディングすれば、さらにアルミ線１２の長さを短くし
て発熱量を少なくすることができる。また、中継用リー
ド１０ａ，１０ｂが不要になるので、製造コストの削減
を図ることができるとともに、ＳＳＲ２１の小型化を図
ることができる。
【００２５】なお、３つ以上の発光素子２を用いる場合
にも、Ｎサイドアップ発光素子２ａとＰサイドアップ発
光素子２ｂとを組み合わせ、Ｎサイドアップ発光素子２
ａのＮサイドとＰサイドアップ発光素子２ｂのＰサイド
をワイヤボンディングして、発光素子２を直列に接続す
ることもできる。例えば、４つの発光素子２を用いる場
合には、図４（ａ）に示すように、一方の入力端子用リ
ード６ａにＮサイドアップ発光素子２ａのＰサイドをダ
イボンドし、装着用リード１５にはＰサイドアップ発光
素子２ｂのＮサイドとＮサイドアップ発光素子２ａのＰ
サイドをそれぞれダイボンドする。また、残る入力端子
用リード６ｂにはＰサイドアップ発光素子２ｂのＮサイ
ドをダイボンドする。そして、入力端子用リード６ａ上
のＮサイドアップ発光素子２ａのＮサイドと装着用リー
ド１５上のＰサイドアップ発光素子２ｂのＰサイドを金
線８でボンディングし、装着用リード１５上のＮサイド
アップ発光素子２ａのＮサイドと入力端子用リード６ｂ
上のＰサイドアップ発光素子２ｂのＰサイドとを金線８
でボンディングすれば、図４（ｂ）に示すように４つの
発光素子２ａ，２ｂ，２ａ，２ｂを直列に接続すること
ができる。
【００２６】図５（ａ）（ｂ）に示すものはそれぞれ本
発明のさらに別な実施例であるＳＳＲ３１の平面構造図
及び側面構造図であって、第１のＭＯＳＦＥＴ５ａを実
装したダイパッド９ａと第２のＭＯＳＦＥＴ５ｂを実装
したダイパッド９ｂ及び受光素子３を実装したダイパッ
ド９ｃはリード支持部材１６によってそれぞれ支持され
ている。このＳＳＲ３１は、図６に示すようなリードフ
レーム１７を用いることによって簡単に製造することが
できる。リードフレーム１７には、入力端子用リード６
ａ，６ｂ、出力端子用リード７ａ，７ｂや受光素子３を
実装するためのダイパッド９ｃやＭＯＳＦＥＴ５ａ，５
ｂを実装するためのダイパッド９ａ，９ｂなどが所定の
パターンに加工されている。また、３つのダイパッド９
ｃ，９ａ，９ｂとリードフレーム外枠１７ａとの間に
は、ダイパッド９ｃ，９ａ，９ｂの下面をリードフレー
ム外枠１７ａに支持させるようにして、例えばポリイミ
ドフィルムのような絶縁性あるリード支持部材１６が設
けられている。このリードフレーム１７上の所定位置
に、発光素子２ａ，２ｂや受光素子３、２つのＭＯＳＦ
ＥＴ５ａ，５ｂを実装する。次に、発光素子２ａ，２ｂ
と受光素子３を封止樹脂４によって覆った後に、図７に
示すように発光素子２、受光素子３及び２つのＭＯＳＦ
ＥＴ５ａ，５ｂを一体として封止成形し、最後に外装樹
脂部１４をリードフレーム１７から切り離して、図５に
示すＳＳＲ３１を作製することができる。
【００２７】このように、３つのダイパッド９ａ，９
ｂ，９ｃはリード支持部材１６によってリードフレーム
外枠１７ａに支持されているので、受光素子３やＭＯＳ
ＦＥＴ５ａ，５ｂをそれぞれダイパッド９ｃ，９ａ，９
ｂ上に実装した場合にも、ダイパッド９ｃ，９ａ，９ｂ
が傾かず、発光素子２やＭＯＳＦＥＴ５ａ，５ｂをリー
ドフレーム１７と水平に保持することができる。したが
って、金線８やアルミ線１２によって容易にワイヤボン
ディングすることができ、金線８やアルミ線１２の断線
を防いでＳＳＲ３１の歩留りを向上させることができ
る。また、リードフレーム１７から外装樹脂部１４を切
り離した場合に、リード支持部材１６の切り口が外装樹
脂部１４の側面に露出されるが、リード支持部材１６は
絶縁性であるのでたとえ切り口に触れたとしても感電す
ることがなく、切り口から流れ込むサージ電流によって
ＭＯＳＦＥＴ５ａ，５ｂなどが破損されることもない。
【００２８】図８に示すものは本発明のさらに別な実施
例であるＳＳＲ４１の側面構造図であって、リード支持
部材１６はダイパッド９ａ，９ｂ，９ｃ下面のほぼ全面
に設けられており、リード支持部材１６の下面が露出さ
れるようにして封止成形されている。このリード支持部
材１６を、窒化アルミニウム（ＡｌＮ）やシリコンカー
バイト（ＳｉＣ）などの熱伝導性のよい材料から作製す
ればリード支持部材１６は放熱板として働き、ＭＯＳＦ
ＥＴ５ａ，５ｂからの発熱を効率よく逃がすことがで
き、さらに信頼性のよいＳＳＲ４１を提供することがで
きる。
【００２９】
【発明の効果】本発明のソリッドステートリレーにあっ
ては、２つの半導体スイッチング素子の電極間を接続す
るワイヤを短くできるので、ワイヤによる配線抵抗や発
熱を少なくすることができる。
【００３０】また、受光部と第１の半導体スイッチング
素子の電極を直接ワイヤボンディングすることにより、
受光部と半導体スイッチング素子を接続するワイヤも短
くなるので、さらにワイヤによる配線抵抗や発熱を少な
くすることができ、より広範囲な条件での使用が可能に
なる。さらに、ボンディング箇所が少なくなるので、ソ
リッドステートリレーの信頼性をより向上させることが
できる。
【００３１】また、リード部分に実装されたＰサイドア
ップ半導体発光素子のＰサイドと他のリード部分に実装
されたＮサイドアップ半導体発光素子のＮサイドを直接
ワイヤボンディングすることによってボンディング箇所
やメッキ処理すべきリード部分が減少し、製造工程の簡
略化、製造コストの削減を図ることができる。
【００３２】さらに、２つの半導体スイッチング素子を
実装するリード部分を支持する絶縁性のリード支持部を
リードフレームに設けているので、半導体スイッチング
素子を実装したリード部分が曲らずにリードフレームと
水平に維持でき、半導体スイッチング素子間のワイヤや
受光素子と半導体スイッチング素子間のワイヤの断線を
防ぐことができる。したがって、ソリッドステートリレ
ーの歩留りを向上させることもできる。また、リード支
持部は絶縁性であるので、露出したリード支持部によっ
ても感電することもなく、リード支持部からサージ電流
が流れ込まず、半導体スイッチング素子の破損等も防ぐ
ことができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるソリッドステートリレ
ーを示す平面構造図である。
【図２】本発明の別な実施例であるソリッドステートリ
レーを示す平面構造図である。
【図３】（ａ）は同上の発光素子実装部の拡大説明図、
（ｂ）はその発光素子実装部の等価回路図である。
【図４】（ａ）は本発明のさらに別な実施例であるソリ
ッドステートリレーの発光素子実装部の拡大説明図、
（ｂ）はその発光素子実装部の等価回路図である。
【図５】（ａ）は本発明のさらに別な実施例であるソリ
ッドステートリレーの平面構造図、（ｂ）はその側断面
構造図である。
【図６】（ａ）（ｂ）は、同上のソリッドステートリレ
ーの製造方法の一部を示す説明図である。
【図７】（ａ）（ｂ）は、同上のソリッドステートリレ
ーの製造方法を示す続図である。
【図８】本発明のさらに別な実施例であるソリッドステ
ートリレーの側断面構造図である。
【図９】従来例であるソリッドステートリレーの動作を
示す説明図である。
【図１０】同上のソリッドステートリレーを示す平面構
造図である。
【図１１】同上のソリッドステートリレーの製造方法を
示す説明図である。
【図１２】（ａ）（ｂ）はそれぞれ、同上のソリッドス
テートの製造方法における問題点を示す説明図である。
【図１３】別な従来例であるソリッドステートリレーを
示す一部破断した平面構造図である。
【図１４】（ａ）は、同上のソリッドステートリレーの
発光素子実装部の拡大説明図、（ｂ）は同上の発光素子
実装部の等価回路図である。
【符号の説明】
５ａ、５ｂ ＭＯＳＦＥＴ ３ 受光素子 ３ａ 受光素子のカソード ６ａ、６ｂ 入力端子用リード ９ａ、９ｂ、９ｃ ダイパッド １１ａ、１１ｂ ソース電極 １２ 金線 １６ リード支持部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多田 有為 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 発光状態と消光状態とに切替わる発光部
    と、前記発光部から出射された光を受光する受光部と、
    前記受光部で生じた光起電力によってスイッチング動作
    を行なう第１の半導体スイッチング素子と第２の半導体
    スイッチング素子を備え、前記受光部、前記第１の半導
    体スイッチング素子及び前記第２の半導体スイッチング
    素子をリードフレーム上にほぼ一列に実装して封止成形
    したソリッドステートリレーにおいて、 前記受光部の電極と電気的に接続された前記第１の半導
    体スイッチング素子の電極と前記第２の半導体スイッチ
    ング素子の電極を直接ワイヤボンディングしたことを特
    徴とするソリッドステートリレー。
  2. 【請求項２】 前記受光部の電極と前記第１の半導体ス
    イッチング素子の電極を直接ワイヤボンディングしたこ
    とを特徴とする請求項１に記載のソリッドステートリレ
    ー。
  3. 【請求項３】 前記発光部は、少なくとも１以上のＰサ
    イドアップ半導体発光素子と少なくとも１以上のＮサイ
    ドアップ半導体発光素子とから構成され、リード部分に
    実装された前記Ｐサイドアップ半導体発光素子のＰサイ
    ドと他のリード部分に実装された前記Ｎサイドアップ半
    導体素子のＮサイドを直接ワイヤボンディングしたこと
    を特徴とする請求項１又は２に記載のソリッドステート
    リレー。
  4. 【請求項４】 前記リードフレームに、少なくとも前記
    第１の半導体スイッチング素子を実装するリード部分及
    び前記第２の半導体スイッチング素子を実装するリード
    部分を支持するための絶縁性のリード支持部を設けたこ
    とを特徴とする請求項１、２又は３に記載のソリッドス
    テートリレー。
JP17322194A 1994-06-30 1994-06-30 ソリッドステートリレー Expired - Fee Related JP3240575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17322194A JP3240575B2 (ja) 1994-06-30 1994-06-30 ソリッドステートリレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17322194A JP3240575B2 (ja) 1994-06-30 1994-06-30 ソリッドステートリレー

Publications (2)

Publication Number Publication Date
JPH0818003A true JPH0818003A (ja) 1996-01-19
JP3240575B2 JP3240575B2 (ja) 2001-12-17

Family

ID=15956383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17322194A Expired - Fee Related JP3240575B2 (ja) 1994-06-30 1994-06-30 ソリッドステートリレー

Country Status (1)

Country Link
JP (1) JP3240575B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049728A1 (fr) * 1997-04-28 1998-11-05 Rohm Co., Ltd. Boitier multipuce
JP2005339530A (ja) * 2004-05-03 2005-12-08 Microsoft Corp 小型コンピュータ装置用のユーザインターフェイスシェルを改良するシステムおよび方法
JP2006313821A (ja) * 2005-05-09 2006-11-16 Toyota Industries Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049728A1 (fr) * 1997-04-28 1998-11-05 Rohm Co., Ltd. Boitier multipuce
US6441404B1 (en) 1997-04-28 2002-08-27 Rohm Co., Ltd. Multichip module
JP2005339530A (ja) * 2004-05-03 2005-12-08 Microsoft Corp 小型コンピュータ装置用のユーザインターフェイスシェルを改良するシステムおよび方法
JP2006313821A (ja) * 2005-05-09 2006-11-16 Toyota Industries Corp 半導体装置
JP4572736B2 (ja) * 2005-05-09 2010-11-04 株式会社豊田自動織機 半導体装置

Also Published As

Publication number Publication date
JP3240575B2 (ja) 2001-12-17

Similar Documents

Publication Publication Date Title
US7501700B2 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US6054716A (en) Semiconductor light emitting device having a protecting device
JP4122784B2 (ja) 発光装置
US9379095B2 (en) Photocoupler
JP5349755B2 (ja) 表面実装の発光チップパッケージ
US7095099B2 (en) Low profile package having multiple die
US6734551B2 (en) Semiconductor device
JP5865859B2 (ja) 光結合装置
US7405467B2 (en) Power module package structure
US20060237825A1 (en) Device packages having a III-nitride based power semiconductor device
JP2004047883A (ja) 電力半導体装置
JP2003218397A (ja) 半導体発光装置及びこれを用いた照明用発光装置
US20030011053A1 (en) Semiconductor device
JP2000323593A (ja) 半導体装置
JP6216418B2 (ja) 半導体装置
US20100102354A1 (en) Light emitting diode package
CN116114052A (zh) 半导体装置
JP4019993B2 (ja) 半導体装置
JP2004221381A (ja) 半導体装置
JP3240575B2 (ja) ソリッドステートリレー
US11177188B1 (en) Heat dissipation substrate for multi-chip package
JP2000307058A (ja) パワー半導体モジュール
JP3644161B2 (ja) パワー半導体モジュール
JP2016066817A (ja) 光結合装置
JP2001102518A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees