JPH0817908A - 半導体集積回路及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高耐圧半導体素子を含む半導体集積回路を小
さなチップ面積で経済的に生産することのできる半導体
集積回路及びその製造方法を提供する。 【構成】 単結晶半導体からなるアイランド１と、該ア
イランドの下面及び側面を被覆する絶縁膜１２と、該絶
縁膜で被覆されたアイランドを埋込み支持する支持部材
と、該支持部材を固着した支持基板１０とからなる誘電
体分離型の半導体集積回路において、前記支持部材は前
記アイランド１を被覆する絶縁膜１２に固着した多結晶
シリコン膜２４と、該多結晶シリコン膜と前記支持基板
に固着したボロンガラス膜１１とからなり、前記多結晶
シリコン膜２４は前記アイランド内のＰＮ接合分離拡散
領域１６，１８と同一導電型にドープされ、前記絶縁膜
１２の開口１３を介して前記ＰＮ接合分離拡散領域１
６，１８に接続され、前記多結晶膜は前記誘電体分離領
域の基板表面においてＧＮＤ電極２５に接続された。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路及びその
製造方法に係り、特に誘電体分離されたアイランド内に
高耐圧半導体素子を含む半導体集積回路及びその製造方
法に関する。

【０００２】

【従来の技術】耐圧が数百Ｖを超えるような半導体素子
を含む半導体集積回路を製造する場合、ＰＮ接合によっ
て素子間分離を行うのではなく、酸化膜（誘電体）によ
って分離を行う誘電体分離構造が用いられている。その
製造方法にも幾つかの種類があるが、その一つとして、
半導体基板の表面に溝を形成した後、その溝を多結晶シ
リコンで埋めて支持基板に接着して、反対表面を研磨し
て該研磨面を素子形成面とする手法が知られている（例
えば、特開昭５９−９９７３５号公報参照）。

【０００３】また特開平１−９３１４３号公報によれ
ば、第１の半導体基板と第２の半導体基板のそれぞれの
主表面に凹凸（溝）を形成し、流動性を有する接着材料
を介して互いの凹凸面を嵌合させた後、その接着材料を
加熱硬化することにより両半導体基板を接着させ、一方
の半導体基板の裏面から研磨して接着剤及び絶縁層によ
り誘電体分離されたアイランドを形成する方法が開示さ
れている。ここで、流動性を有する接着材料として、Ｂ
ＰＳＧ等のガラス材料が用いられている。

【０００４】

【発明が解決しようとする課題】しかしながら、耐圧が
数百Ｖを超えるようなトランジスタ等を含む各種のＬＳ
Ｉを製造する場合に、このＬＳＩに搭載されるトランジ
スタは必ずしも全てが数百Ｖの耐圧を必要とするもので
はない。一般に、係るＬＳＩの多数のトランジスタは小
信号用トランジスタであり、数十Ｖの耐圧があれば充分
である。このようなＬＳＩを製造する場合に、小信号ト
ランジスタを前述の誘電体分離されたアイランドに一個
づつ配置すると、半導体集積回路のチップ面積が増大
し、生産コストの上昇につながる。

【０００５】本発明は、上記従来技術の問題点に鑑みて
なされたものであり、高耐圧素子を誘電体分離されたア
イランドに収納し、かつ耐圧を要さない素子を複数個ま
とめてＰＮ接合分離されたアイランドに収納して、特に
ＧＮＤ配線を簡略化することのできるコンパクトな構造
の高耐圧半導体集積回路及びその製造方法を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】本発明の半導体集積回路
は、単結晶半導体からなるアイランドと、該アイランド
の下面及び側面を被覆する絶縁膜と、該絶縁膜で被覆さ
れたアイランドを埋込み支持する支持部材と、該支持部
材を固着した支持基板とからなる誘電体分離型の半導体
集積回路において、前記支持部材は前記アイランドを被
覆する絶縁膜に固着した多結晶シリコン膜と、該多結晶
シリコン膜と前記支持基板に固着したボロンガラス膜と
からなり、前記多結晶シリコン膜は前記アイランド内の
ＰＮ接合分離拡散領域と同一導電型にドープされ、前記
アイランド下面の絶縁膜の開口を介して前記ＰＮ接合分
離拡散領域に接続され、前記多結晶シリコン膜は前記誘
電体分離領域の基板表面においてＧＮＤ電極に接続され
たことを特徴とする。

【０００７】本発明の半導体集積回路の製造方法は、半
導体基板上に分離用の溝を形成して前記半導体基板表面
に絶縁膜を形成する工程と、該絶縁膜の一部に開口を形
成する工程と、多結晶シリコン膜とボロンガラス膜を前
記半導体基板上に前記分離用の溝を埋込んで被着する工
程と、前記ボロンガラス膜の被着面を支持基板に貼り付
ける工程と、前記半導体基板の裏面から前記分離用溝に
達する迄研磨して前記絶縁膜により誘電体分離されたア
イランドを形成する工程と、該アイランド内にＰＮ接合
分離拡散領域を形成する工程と、前記絶縁膜の開口を介
して前記誘電体分離されたアイランド内のＰＮ接合分離
拡散領域と前記多結晶シリコン膜とを接続する工程と、
前記誘電体分離領域の基板表面においてＧＮＤ電極に配
線接続する工程とを含むことを特徴とする。

【０００８】

【作用】誘電体分離されたアイランドの中に、更にＰＮ
接合分離されたアイランドを備えているので、高耐圧の
半導体素子を誘電体分離されたアイランドの中に、また
耐圧を要さない小信号トランジスタ等の半導体素子をＰ
Ｎ接合分離されたアイランド中に収納することができ
る。そして、ＰＮ接合拡散分離領域は絶縁膜開口を介し
て多結晶シリコン膜と接続され、誘電体分離領域の基板
表面においてＧＮＤ電極と接続されていることから、Ｐ
Ｎ接合分離領域には誘電体分離領域上のＧＮＤ電極から
ＧＮＤ電位が供給される。したがって誘電体分離された
アイランドの中に複数個の小信号半導体素子を収納する
ことができ、ＧＮＤ電極をアイランド中のＰＮ接合分離
領域に配線接続する必要がなくなり、ＧＮＤ電極をアイ
ランド上に引き回して配線する必要もなくなる。それ
故、配線面積を低減することができるので、集積回路の
チップサイズを低減し、生産コストを引き下げることが
可能となる。

【０００９】又、本発明の製造方法によれば、容易に上
述の構造を有するチップサイズを低減した半導体集積回
路を製造することができる。

【００１０】

【実施例】以下、本発明の一実施例について添付図面を
参照しながら説明する。

【００１１】図１は、本発明の一実施例の集積回路の部
分断面図であり、（Ａ）は誘電体分離されたアイランド
の一領域を示し、（Ｂ）は誘電体分離されたアイランド
の中の更にＰＮ接合分離されたアイランドの一つを示
す。本実施例の半導体集積回路は、支持基板１０上に多
結晶シリコン膜２４とボロンガラス膜１１により支持さ
れた、酸化膜１２により誘電体分離されたアイランド１
が多数形成されている。その内のいくつかのアイランド
１は、拡散領域１６，１８によりＰＮ接合分離されたア
イランド２を備えている。誘電体分離されたＮ型のアイ
ランド１は、下方からのＰ型拡散領域１６、上方からの
Ｐ型拡散領域１８によりＰＮ接合分離されている。そし
て、図示しないが誘電体分離されたアイランド１に例え
ば数百Ｖの耐圧を有する高耐圧トランジスタ、ＤＭＯ
Ｓ、ＩＧＢＴ等の素子が収納される。そしてＰＮ接合分
離されたアイランド２には耐圧を要さない小信号ＮＰＮ
型トランジスタ等が収納される。

【００１２】即ち、酸化膜１２により誘電体分離された
アイランド１は、Ｖ字型の溝３によって区画されてお
り、Ｖ字型の溝３は先端部が多結晶シリコン膜２４によ
り、支持基板１０側がボロンガラス膜１１により充填さ
れている。多結晶シリコン膜２４は、Ｐ型不純物により
ドープされており、酸化膜１２の開口１３を介して、Ｎ
型のアイランド１内のＰＮ接合分離領域であるＰ型拡散
領域１６，１８と接続されている。又、多結晶シリコン
膜２４は、誘電体分離領域の基板表面において、ＧＮＤ
電極２５と接続されている。ボロンガラス膜１１は、誘
電体分離されたアイランド１を他の半導体基板である支
持基板１０に接着する役割を果たしている。

【００１３】ＰＮ接合分離を形成する下方からのＰ型拡
散領域１６は、酸化膜３の開口１３から多結晶シリコン
膜２４のボロン原子がアイランド１内に拡散して形成さ
れたものである。図１（Ｂ）に示すように、ＰＮ接合分
離されたアイランド２内には、小信号トランジスタを構
成するＰ型ベース領域２０、Ｎ⁺ 型エミッタ領域２１、
Ｎ⁺ 型ディープ拡散領域１９、Ｎ⁺ 型埋込み拡散層１７
等を備えている。

【００１４】誘電体分離アイランド１内のＰＮ接合拡散
分離領域１６，１８は、酸化膜１２の開口１３を介して
同一導電型の多結晶シリコン膜２４に接続され、誘電体
分離領域の基板表面においてＧＮＤ電極２５に接続され
ている。従って、ＰＮ接合拡散分離領域１６，１８には
ＧＮＤ電位が、誘電体分離アイランド１を支持する支持
部材の一部である多結晶シリコン膜２４を通じて供給さ
れる。ＰＮ接合分離アイランド２のＧＮＤ電位は、従来
は、基板表面の酸化膜に開口を設け、アイランド上のＧ
ＮＤ電極配線から供給される。本実施例においては、誘
電体分離アイランド１の支持部材の一部を介してＧＮＤ
電位が供給されるので、従来のアイランド１上の電極配
線及びその配線との接続が不要となる。

【００１５】尚、誘電体分離アイランドに収納される素
子によっては、必ずしもＧＮＤ電位の供給を必要としな
い。例えば、出力段の高耐圧トランジスタの場合、エミ
ッタ端子をＧＮＤ電位から浮かせることが必要な場合が
ある。このような場合には、酸化膜１２の開口１３を予
め設けなければ、酸化膜１２により誘電体アイランド１
を多結晶シリコン膜２４から絶縁することができる。こ
のように、酸化膜１２の開口１３を設けるか否かによっ
て、ＧＮＤ電位を供給するか否かを設定することができ
る。

【００１６】次に、本実施例の半導体集積回路の製造方
法について説明する。まず、図２に示すようにＮ型半導
体基板１５の表面をレジストパターニングにより選択的
に異方性ドライエッチングすることによりＶ字、または
Ｕ字型の深さ５０〜１５０μｍの溝３を形成する。この
Ｖ字型又はＵ字型の溝３は、ＫＯＨ溶液による異方性エ
ッチングにより形成してもよい。

【００１７】次に、図３に示すように半導体基板１５の
表面の全面にヒ素を拡散して埋込み拡散層となるＮ⁺ 型
拡散層１７を形成する。そして、半導体基板１５の表面
に熱酸化により酸化膜１２を全面に形成して、レジスト
パターニングにより開口１３を図４に示すように形成す
る。なお、Ｖ字型の溝３の形成後、まず酸化膜１２を全
面に熱成長させてからヒ素をイオン注入して、埋込み拡
散層１７を形成し、その後酸化膜３に開口１３を設ける
ようにしてもよい。

【００１８】次に、図５に示すように半導体基板１５の
表面に多結晶シリコン膜２４をＣＶＤにより被着して、
次にボロンガラス膜１１を被着する。ボロンガラス膜１
１は、ＣＶＤにより四塩化硅素と三塩化ホウ素等を反応
させて形成したスートと呼ばれるボロンを含む珪酸ガラ
ス膜を形成する。多結晶シリコン膜２４は、溝３の先端
部において成長速度が早く、平坦部において成長速度が
遅い。この成長速度の差を利用して、ボロンガラス膜１
１の埋め込む溝の実質的な深さを浅くする。

【００１９】ボロンガラス膜１１は、Ｖ字型の溝３を埋
込んでその表面が略平坦になる厚さ迄成長させる。多結
晶シリコン膜２４は、あらかじめＰ⁺ 型にドープしてお
く。又、ボロンガラス膜１１から、以降の熱処理により
ボロンが拡散してドープするようにしてもよい。

【００２０】次に、図６に示すように半導体基板１５を
ひっくり返してその表面を支持基板１０に貼り付ける。
すなわち、半導体基板１５のボロンガラス膜１１の被着
した面を支持基板１０の表面に填め合わせて、例えば１
２００〜１３００℃で加熱する。この加熱処理によりボ
ロンガラス膜１１が軟化して半導体基板１５と支持基板
１０とをしっかりと接着固定する。なお支持基板１０と
しては、半導体基板１５と同種の半導体基板が用いられ
る。支持基板１０は、単に多結晶シリコン膜２４とボロ
ンガラス膜１１からなる支持部材により半導体基板１５
を支持するためのものであるので、熱膨張係数等の観点
から半導体基板１５と同種のものが好ましいが、セラミ
ック基板等を用いても差し支えはない。

【００２１】次に、図７に示すように半導体基板１５の
裏面側から研磨してＶ字型の溝３の頭が出たところで研
磨を停止する。半導体基板１５の研磨は、通常のポリッ
シングにより行う。この研磨により、半導体基板１５は
酸化膜１２により誘電体分離されたアイランド１に分割
される。アイランド１内には、酸化膜３の開口１３から
多結晶シリコン膜２４中のボロン原子が拡散され、Ｐ型
分離拡散領域１６を下方から形成する。下方からの分離
拡散領域１６及びＮ⁺ 型埋込み拡散層１７は、多結晶シ
リコン膜２４及びボロンガラス膜１１の成長、及び支持
基板１０への半導体基板１５の貼り付け時の熱処理等に
よりそれぞれアイランド１内に拡散して形成される。ま
た、Ｎ⁺ 型の埋込み拡散層１７は、当初は半導体基板全
面に形成されているが、多結晶シリコン膜２４から酸化
膜１２の開口１３を介してアイランド１内に拡散される
ボロン原子の濃度が高いため、酸化膜１２の開口１３近
傍のアイランド１内ではＮ⁺ 型からＰ⁺ 型に導電型が変
換される。

【００２２】次に、図１（Ｂ）に示すように、上方から
のＰ⁺ 型拡散領域１８、ディープコレクタＮ⁺ 型拡散領
域１９、Ｐ⁺ 型ベース拡散層２０、Ｎ⁺ 型エミッタ拡散
層２１等が次々に形成され、誘電体分離されたアイラン
ド領域１内にＰＮ接合分離されたアイランド２が形成さ
れ、アイランド２内には小信号用トランジスタ等のデバ
イス拡散領域が形成される。そして図示はしないがＰＮ
接合分離されていないアイランド２には、高耐圧バイポ
ーラトランジスタ等の半導体素子が同時に拡散により形
成される。そして、これらの高耐圧型トランジスタ及び
小信号用トランジスタは公知の配線技術により接続さ
れ、ＧＮＤ電極２５が誘電体分離領域の多結晶シリコン
膜２４に接続され、高耐圧半導体素子を含む半導体集積
回路が完成する。

【００２３】なお、以上に説明した実施例ではＰＮ接合
分離されたアイランド領域内に小信号用トランジスタを
形成する例について述べたが、ＰＮ接合分離されたアイ
ランド内には、ダイオードまたはＭＯＳトランジスタ等
を形成してもよいことは勿論のことである。又、ボロン
ガラス膜も上述の実施例に限定されるものでなく、支持
基板に誘電体分離されたアイランドを固定できるもので
あるならば何でも利用可能である。このように本発明の
趣旨を逸脱することなく、種々の変形実施例が可能であ
る。

【００２４】

【発明の効果】以上に説明したように本発明によれば、
誘電体分離されたアイランド内にさらにＰＮ接合分離さ
れたアイランドを備え、ＰＮ接合分離拡散領域を支持部
材の一部である多結晶シリコン膜を介して誘電体分離領
域上のＧＮＤ電極に接続したものである。したがって、
ＰＮ接合分離拡散領域にＧＮＤ電位を供給するため、従
来のようなアイランド上にＧＮＤ電極配線を引き回して
配線接続する必要がなくなる。それ故、高耐圧半導体素
子を含む半導体集積回路を小さなチップ面積で且つ経済
的に生産することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体集積回路の断面図で
あり、（Ａ）は誘電体分離されたアイランドの一領域を
示し、（Ｂ）はＰＮ接合分離されたアイランドの一領域
を示す。

【図２】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図３】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図４】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図５】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図６】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

【図７】本発明の一実施例の半導体集積回路の製造工程
を示す断面図。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 単結晶半導体からなるアイランドと、該
   アイランドの下面及び側面を被覆する絶縁膜と、該絶縁
   膜で被覆されたアイランドを埋込み支持する支持部材
   と、該支持部材を固着した支持基板とからなる誘電体分
   離型の半導体集積回路において、前記支持部材は前記ア
   イランドを被覆する絶縁膜に固着した多結晶シリコン膜
   と、該多結晶シリコン膜と前記支持基板に固着したボロ
   ンガラス膜とからなり、前記多結晶シリコン膜は前記ア
   イランド内のＰＮ接合分離拡散領域と同一導電型にドー
   プされ、前記アイランド下面の絶縁膜の開口を介して前
   記ＰＮ接合分離拡散領域に接続され、前記多結晶シリコ
   ン膜は前記誘電体分離領域の基板表面においてＧＮＤ電
   極に接続されたことを特徴とする半導体集積回路。
2. 【請求項２】 前記多結晶シリコン膜は、前記ボロンガ
   ラス膜からＰ型にドープされたものであることを特徴と
   する請求項１記載の半導体集積回路。
3. 【請求項３】 前記誘電体分離されたアイランドがＧＮ
   Ｄ電極に電気的に接続されるか否かが、前記アイランド
   を絶縁する絶縁膜の開口の有無により決定されることを
   特徴とする請求項１記載の半導体集積回路。
4. 【請求項４】 半導体基板上に分離用の溝を形成して前
   記半導体基板表面に絶縁膜を形成する工程と、該絶縁膜
   の一部に開口を形成する工程と、多結晶シリコン膜とボ
   ロンガラス膜を前記半導体基板上に前記分離用の溝を埋
   込んで被着する工程と、前記ボロンガラス膜の被着面を
   支持基板に貼り付ける工程と、前記半導体基板の裏面か
   ら前記分離用溝に達する迄研磨して前記絶縁膜により誘
   電体分離されたアイランドを形成する工程と、該アイラ
   ンド内にＰＮ接合分離拡散領域を形成する工程と、前記
   絶縁膜の開口を介して前記誘電体分離されたアイランド
   内のＰＮ接合分離拡散領域と前記多結晶シリコン膜とを
   接続する工程と、前記誘電体分離領域の基板表面におい
   てＧＮＤ電極に配線接続する工程とを含むことを特徴と
   する半導体集積回路の製造方法。
5. 【請求項５】 前記絶縁膜の開口を介して、前記アイラ
   ンド内のＰＮ接合分離拡散領域の下方からの拡散が為さ
   れることを特徴とする請求項４記載の半導体集積回路の
   製造方法。