JP3402843B2 - 半導体集積回路とその製造方法 - Google Patents

半導体集積回路とその製造方法

Info

Publication number
JP3402843B2
JP3402843B2 JP10541095A JP10541095A JP3402843B2 JP 3402843 B2 JP3402843 B2 JP 3402843B2 JP 10541095 A JP10541095 A JP 10541095A JP 10541095 A JP10541095 A JP 10541095A JP 3402843 B2 JP3402843 B2 JP 3402843B2
Authority
JP
Japan
Prior art keywords
polysilicon layer
film
oxide film
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10541095A
Other languages
English (en)
Other versions
JPH08306769A (ja
Inventor
利正 定方
直人 志田
晃一 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10541095A priority Critical patent/JP3402843B2/ja
Publication of JPH08306769A publication Critical patent/JPH08306769A/ja
Application granted granted Critical
Publication of JP3402843B2 publication Critical patent/JP3402843B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、島領域と支持基板とを
グラス層で接着する事により製造する半導体集積回路と
その製造方法に関する。
【0002】
【従来の技術】耐圧が数百Vを越えるような集積回路を
製造する場合、PN接合によって素子間分離を行うので
はなく、酸化膜(誘電体)によって分離を行う誘電体分
離構造が用いられている。その製造方法もいくつかの種
類があるが、その一つとして、半導体基板の表面に溝を
形成した後その溝を多結晶シリコンで埋めて支持基板と
し、反対表面を研磨して概研磨面を素子形成面とする手
法が知られている(例えば特開昭59ー99735
号)。
【0003】しかし、本願出願人は前記多結晶シリコン
を支持基板とするのではなく、平板状の支持基板を別途
用意し、溝を形成した半導体基板に張り合わせる製造方
法を検討するに至っている。この手法は、製造工程を簡
素化できる他、長時間の熱処理による結晶品質の劣化や
ウェハのそりが無いという点で優れた方法ではあるが、
接着剤として用いるグラス層は表面に酸化膜が成長せず
しかもシリコン酸化膜用のHFエッチャントに対してエ
ッチングレートが大きいので、分離溝の部分に急峻な段
差を形成するという欠点を抱えている。そのため本願出
願人は、特願平5ー298218号に述べたように、分
離溝の表面をポリシリコン層で被覆することを提案して
いる。
【0004】この技術を図9〜図14を用いて説明す
る。 a)図9Aに示すように、シリコン基板1の表面にホト
レジスト層2を形成し、基板を異方性エッチングするこ
とによりV字、U字型等の分離溝3を形成する。 b)図9Bに示すように、全面にリン等の不純物を拡散
してN+型の埋め込み層4を形成し、表面にシリコン酸
化膜5を形成する。
【0005】c)図10Aに示すように、分離溝を埋め
るようにしてグラス層6を形成し、グラス膜6により単
結晶シリコン等の支持基板7を貼り付ける。 d)図10Bに示すように、半導体基板1を図10Aの
図示点線の部分まで研磨することにより、分離溝3で分
離された複数の島領域8を形成する。 e)図11Aに示すように、島領域8の表面を熱酸化し
て酸化膜9を形成する。グラス層6表面には酸化膜9が
成長されない。
【0006】f)図11Bに示すように、分離溝3に露
出するグラス層6の表面をポリシリコン層10で被覆す
る。 g)図12Aに示すように、島領域8表面の酸化膜9に
ホトエッチングにより開口を形成し、拡散源としてリン
グラス膜11を形成し、島領域8表面に初期拡散層12
を形成する。
【0007】h)図12Bに示すように、リングラス膜
11をHFエッチャントにより除去する。このときポリ
シリコン層10がグラス層6表面をエッチングから保護
する。 i)図13Aに示すように、初期拡散層12を熱拡散し
てコレクタ導出領域13を形成する。
【0008】j)図13Bに示すようにベース領域14
とエミッタ領域15を形成してNPNトランジスタを形
成する。16は電極である。このように、分離溝3のグ
ラス膜6をポリシリコン層10で保護しながら工程を進
めることにより、分離溝3に急峻な段差が生じることを
防止する。また、ポリシリコン層10を熱酸化膜形成時
のシリコン供給源とする、つまりポリシリコン層10を
シリコン酸化膜(SiO2)に変換することにより、基
板表面をすべて熱酸化膜で被覆できるので、装置の信頼
性の向上につなげることができる。
【0009】
【発明が解決しようとする課題】しかしながら、ポリシ
リコン層10は酸素を取り込んでシリコン酸化膜になる
際、約2倍の体積膨張を伴うものである。ポリシリコン
層10と島領域8との密着力は高く、一方のグラス膜6
は比較的軟性の素材である。そのため、ポリシリコン層
10に酸化工程を加えると体積膨張時のストレスが島領
域8に水平方向の力となって加わり、グラス膜6を変形
させて島領域8を水平あるいは垂直方向にずらしてしま
うという欠点があった。これでは以降の工程のマスクあ
わせをすることができない。
【0010】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑みなされたもので、分離溝のグラス膜表面をシリコ
ン窒化膜で被覆し、該シリコン窒化膜の上にポリシリコ
ン層を形成することにより、ポリシリコン層が酸化され
る際の応力による島領域の浮動を防止するものである
【0011】
【作用】本発明によれば、シリコン窒化膜が分離溝を越
えて島領域表面に密着するので、島領域同士を強固に連
結する。従ってポリシリコン層酸化時の応力に対抗する
ことができ、島領域の浮動を防止できる。
【0012】
【実 施 例】以下に本発明の一実施例を図面を参照しな
がら詳細に説明する。図1は本発明の半導体集積回路を
示す断面図である。図1において、21はシリコン単結
晶基板からなる支持基板、22は半導体素子(ここでは
NPNトランジスタ)形成用の島領域、23は島領域2
2と支持基板21とを接着するグラス層、24は島領域
22相互を分離する分離溝、25はシリコン酸化膜、2
6はN+型の埋め込み層、27はN+埋め込み層26に
連結するN+型のコレクタ低抵抗領域、28はP型のベ
ース領域、29はN+型のエミッタ領域、30は分離溝
24の表面に露出するグラス膜23の表面を被覆するシ
リコン窒化膜、31はシリコン窒化膜の上を被覆する、
酸化されたポリシリコン層、32は電極である。シリコ
ン窒化膜30は島領域22上まで延在し、ポリシリコン
層31はシリコン窒化膜30の側面を覆う。シリコン窒
化膜30は分離溝24に沿って島領域を囲むようなパタ
ーンに形成される。
【0013】ポリシリコン層31は各種酸化膜形成工
程、例えばベース、エミッタなどの拡散工程において酸
化され、熱酸化膜に変換されている。該酸化工程で、島
領域22の表面では島領域22からシリコンが供給され
てシリコン熱酸化膜33を形成する。分離溝24の上で
は、グラス膜23はシリコン供給源とはならずしかも耐
酸化性のシリコン窒化膜30で被覆されているので酸化
膜が成長しない。前述したようにポリシリコン層31が
シリコン供給源となり熱酸化膜を形成する。酸化された
ポリシリコン層は、島領域22上を被覆する酸化膜33
と一体化する。これで、基板の全表面をほぼ一様の膜厚
の熱酸化膜によって被覆することができる。このこと
は、素子間接続のために分離溝24を越えて延在させる
電極配線のステップカバレジを改善し、断線等を防止で
きることを意味する。
【0014】また、シリコン窒化膜30は隣接する島領
域22の上に形成された酸化膜33の上を被覆する。常
圧または減圧CVD法により600度程度の温度で形成
した熱窒化膜は、単結晶シリコンあるいはシリコン酸化
膜との密着性に優れる。このようなシリコン窒化膜を、
島領域22を取り囲む分離溝24の全表面に形成したの
で、隣接する島領域22同士を強固に連結するものであ
る。尚、分離溝24は半導体チップ上で格子状に形成さ
れるので、シリコン窒化膜30も格子状に形成される。
【0015】従って、比較的軟性を持つグラス膜24の
接着力に加えて、シリコン窒化膜30が島領域22同士
を連結するので、ポリシリコン層31酸化したときのス
トレスに耐え、島領域22が浮動することを防止でき
る。この作用は、ポリシリコン層31が酸化されるとき
のストレスのみならず、例えば樹脂モールド後の樹脂と
シリコンとの熱膨張係数の差による機械的ストレスな
ど、外的ストレスに対しても有効に働くものである。
【0016】以下に本発明の半導体集積回路の製造方法
を図2〜図7を用いて説明する。 a)まず図2Aに示すように、結晶方位100のN型シ
リコン半導体基板31の表面にホトレジスト層32を形
成し、基板を異方性エッチングすることにより深さ30
〜100μのV字、U字型等の分離溝24を形成する。 b)図2Bに示すように、全面にリン等の不純物を拡散
してN+型の埋め込み層26を形成し、その熱拡散時に
全表面にスチーム酸化を行って膜厚1〜5μのシリコン
酸化膜25を形成する。埋め込み層26形成後に分離溝
24の形成を行ってもよい。
【0017】c)図3Aに示すように、分離溝24を形
成した面に、表面が平坦となるように接着剤としてのグ
ラス膜23を形成する。グラス膜23は、BCl3ガス
とSiCl4ガス、H2、O2とのCVD反応で形成し
た、通常「スート」と称される、Si−O−B固溶体微
粒子を用いる。酸化膜である。もちろん、沸酸系エッチ
ャントに対して耐性の乏しい、常温で流動性のある加熱
硬化型または常温硬化型の接着剤であってもよい。ま
た、スピンオン塗布法による形成でもよい。その後シリ
コン半導体基板(導電型は問わない)からなる平板状の
支持基板21をグラス膜23表面に貼り付け、約120
0℃、数十分の熱処理で支持基板21と基板31とを押
圧接着する。支持基板としては、シリコン単結晶基板の
他に、ガラス、サファイヤ等の絶縁性基板あるいはガリ
ウム砒素等の半絶縁性基板でもよい。
【0018】d)図3Bに示すように、全体を上下反転
して、半導体基板31の接着面とは反対側の面をグラス
膜23が露出するまで、つまり図3Aの図示点線の位置
まで研削、ポリッシュを行う。この工程で、周囲をグラ
ス膜23と酸化膜25で囲まれ分離された複数の島領域
22が形成される。 e)図4Aに示すように、島領域22の表面を熱酸化し
て酸化膜33を形成する。グラス層23表面には酸化膜
が形成されないので、酸化膜33はN+埋め込み層26
表面と酸化膜25の表面を含む島領域22表面に形成さ
れる。
【0019】f)図4Bに示すように、全面に膜厚0.
05〜1.0μのシリコン窒化膜を常圧または減圧CV
D法により堆積し、これをホトエッチングすることによ
り分離溝24の表面を被覆するシリコン窒化膜30を形
成する。シリコン窒化膜30は先の工程で形成した酸化
膜33の上を分離溝24の両側に5μ程延在する。分離
溝24は島領域22を形成するために格子状に形成され
るので、シリコン窒化膜のパターンも格子状となる。
【0020】尚、先の工程において酸化膜33を意図的
に形成せず、ポリッシュ後の島領域22の上に直接シリ
コン窒化膜30を形成しても良い。 g)図5Aに示すように、全面に膜厚数千オングストロ
ームのノンドープのポリシリコンをCVD法により形成
し、これをホトエッチングすることによりシリコン窒化
膜30の上を被覆するポリシリコン層31を形成する。
ポリシリコン層31はシリコン窒化膜30の側面を被覆
し、N+埋め込み層26を超えて島領域22のN型層表
面まで延在する。
【0021】その後、酸化膜33の厚みを選択拡散に適
した厚みに増大させるために表面をスチーム酸化し、そ
の膜厚を2000から10000オングストロームとす
る。この時ポリシリコン層31の一部は酸化されて周囲
の酸化膜33と一体化する。 h)図5Bに示すように、酸化膜33およびポリシリコ
ン層31上にホトレジスト層を形成し、露光、現像によ
ってレジストマスク34を形成し、酸化膜33をHFエ
ッチャントでエッチングすることによりコレクタ低抵抗
領域27形成用の開口を形成する。この時開口の一端が
ポリシリコン層31で決定されるようにすれば、コレク
タ低抵抗領域27と分離溝24との距離を狭められるの
で微細化に有利である。
【0022】i)図6Aに示すように、レジストマスク
34を除去し、表面に拡散源としてのリングラス膜35
を形成する。熱処理を加えることにより前記開口を通し
てN型不純物を導入し、島領域22表面にコレクタ低抵
抗領域27の初期拡散層36を形成する。 j)図6Bに示すように、リングラス膜35をHF溶液
で除去する。この時ポリシリコン層31がHF溶液に曝
されることになるが、表面が酸化膜に変換されており、
またポリシリコンはHF溶液に対して耐性を持つので、
過剰な食刻はない。従って分離溝24のグラス膜23は
HF溶液から保護される。
【0023】k)図7Aに示すように、全体に1100
℃、数時間の熱処理を加えることにより初期拡散層36
を拡散してN+埋め込み層26に連結するコレクタ低抵
抗領域27を形成する。熱拡散工程内でスチーム酸化を
行い、島領域22表面の酸化膜33を再度成長させる。
ポリシリコン層31表面ではポリシリコン層31がシリ
コンの供給源となるので酸化膜が成長する。
【0024】l)図7Bに示すように、同様のホトエッ
チングと選択拡散を行うことにより、島領域22表面に
ベース領域28とエミッタ領域29を形成してNPNト
ランジスタを形成する。その後酸化膜33にコンタクト
ホールを形成し、アルミ電極32を形成する。分離溝2
4付近の拡大断面図を図8に示す。コレクタ低抵抗領域
27の表面にはエミッタ拡散によってコンタクト領域3
7が重畳している。ポリシリコン層31は全ての酸化雰
囲気中の熱処理工程においてシリコン酸化膜に変質され
ている。具体的には、コレクタ低抵抗領域27の形成工
程、ベース及びエミッタ領域28、29の形成工程であ
る。シリコン酸化膜はHFエッチャントにエッチングさ
れるので、ポリシリコン層31の膜厚はこれらの全ての
エッチング工程に耐えられる厚みでなければならない。
また、酸化工程が全て終了した段階で膜厚の全てがシリ
コン酸化膜に変質するような膜厚とする。変換されたシ
リコン酸化膜は島領域22からシリコンの供給を受けた
酸化膜33と一体化する。従ってポリシリコン層31の
膜厚を適宜選択すれば、島領域22上に形成する熱酸化
膜の膜厚と分離溝24の上に形成される熱酸化膜の膜厚
をほぼ同じ膜厚に形成できる。このことは分離溝24上
に段差を形成することがなく、電極配線32の断線など
を防止できるものである。
【0025】以上に説明した本発明によれば、シリコン
窒化膜30を分離溝24を越えてポリシリコン層31形
成前に形成した酸化膜33の表面あるいは島領域22の
表面に延在させたので、これらの表面と強固に密着する
シリコン窒化膜30が隣接する島領域22の間を接着す
る。よってポリシリコン層31の酸化に伴う膨張ストレ
スに耐え、島領域22の浮動を防止しながら工程を進め
ることができる。
【発明の効果】以上に説明したとおり、本発明によれば
シリコン窒化膜30が島領域22間の密着力を補強する
ので、ポリシリコン層31酸化時のストレスによる島領
域22の浮動を防止できる利点を有する。よってマスク
あわせに支障を来すことなく工程を進めることができ
る。
【0026】また、ポリシリコン層31を酸化膜に変質
させることにより、チップの全表面を熱酸化膜で被覆で
き、デバイスの信頼性を確保できる利点を有する。さら
に、ポリシリコン層31をシリコンの供給源として酸化
する事により、分離溝24上と島領域22上とで酸化膜
の膜厚をほぼ一定の厚みに形成することができ、段差を
形成せずにすむので、電極配線の信頼性を向上できる利
点を有する。
【図面の簡単な説明】
【図1】本発明を説明する断面図である。
【図2】本発明の製造方法を説明する断面図である。
【図3】本発明の製造方法を説明する断面図である。
【図4】本発明の製造方法を説明する断面図である。
【図5】本発明の製造方法を説明する断面図である。
【図6】本発明の製造方法を説明する断面図である。
【図7】本発明の製造方法を説明する断面図である。
【図8】本発明を説明するための拡大断面図である。
【図9】従来の製造方法を説明する断面図である。
【図10】従来の製造方法を説明する断面図である。
【図11】従来の製造方法を説明する断面図である。
【図12】従来の製造方法を説明する断面図である。
【図13】従来の製造方法を説明する断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/082 H01L 21/94 Z 27/12 27/08 101B (56)参考文献 特開 平5−299496(JP,A) 特開 平5−74927(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/8222 H01L 27/08 331 H01L 27/082 H01L 21/762 H01L 21/02 H01L 21/31 H01L 27/12 H01L 29/72 H01L 21/331

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 分離溝により電気的に分離された半導体
    素子を形成する複数の島領域と、 前記分離溝を満たし、前記複数の島領域を共通の支持基
    板に接着するグラス層と、 前記分離溝表面のグラス層の表面を被覆するシリコン窒
    化膜と、 前記シリコン窒化膜の上を被覆するポリシリコン層とを
    具備し、前記ポリシリコン層が酸化したときの体積膨張
    によるストレスを前記シリコン窒化膜で前記島領域が浮
    動することを防止することを特徴とする半導体集積回
    路。
  2. 【請求項2】 前記ポリシリコン層が最終的にシリコン
    酸化膜に酸化されていることを特徴とする請求項1に記
    載の半導体集積回路。
  3. 【請求項3】 一導電型の半導体基板に分離溝を形成す
    る工程と、 前記溝を埋めるようにグラス膜を形成し、前記半導体基
    板を一枚の支持基板に接着する工程と、 前記半導体基板を前記分離溝を埋めるグラスが露出す
    るまで除去して、前記分離溝により電気的に分離された
    複数の島領域を形成する工程と、 前記露出したグラス膜の表面をシリコン窒化膜で被覆す
    る工程と、 前記窒化膜の上をポリシリコン層で被覆する工程と、 前記島領域の表面に拡散領域を形成し、同時に前記ポリ
    シリコン層を酸化する工程とを具備することを特徴とす
    る半導体集積回路の製造方法。
  4. 【請求項4】 前記ポリシリコン層を最終的に熱酸化膜
    に酸化することを特徴とする請求項3記載の半導体集積
    回路の製造方法。
JP10541095A 1995-04-28 1995-04-28 半導体集積回路とその製造方法 Expired - Fee Related JP3402843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10541095A JP3402843B2 (ja) 1995-04-28 1995-04-28 半導体集積回路とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10541095A JP3402843B2 (ja) 1995-04-28 1995-04-28 半導体集積回路とその製造方法

Publications (2)

Publication Number Publication Date
JPH08306769A JPH08306769A (ja) 1996-11-22
JP3402843B2 true JP3402843B2 (ja) 2003-05-06

Family

ID=14406848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10541095A Expired - Fee Related JP3402843B2 (ja) 1995-04-28 1995-04-28 半導体集積回路とその製造方法

Country Status (1)

Country Link
JP (1) JP3402843B2 (ja)

Also Published As

Publication number Publication date
JPH08306769A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
JPH0449777B2 (ja)
US6037239A (en) Method for making a contact structure for a polysilicon filled trench isolation
JP3120275B2 (ja) Soi基板の製造方法
JP3402843B2 (ja) 半導体集積回路とその製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPS59232437A (ja) 半導体装置の製造方法
JP2812013B2 (ja) 半導体装置の製造方法
JP3276146B2 (ja) 半導体装置及びその製造方法
JP3402852B2 (ja) 半導体集積回路とその製造方法
JPH0555357A (ja) 半導体装置の製造方法
JPS618944A (ja) 半導体装置およびその製造方法
JP3109549B2 (ja) 半導体装置の製造方法
JPH0645313A (ja) 半導体装置の製造方法
JP2757358B2 (ja) 半導体装置の製造方法
JP3296270B2 (ja) 半導体装置及びその製造方法
JP2874463B2 (ja) 半導体装置の製造方法
JP3233149B2 (ja) 半導体装置の製法
JP3367484B2 (ja) 半導体装置及びその製造方法
US6255191B1 (en) Method of fabricating an isolation structure in an integrated circuit
JP3342134B2 (ja) 高耐圧半導体集積回路の製造方法
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
JPH09153542A (ja) 半導体装置の製造方法
JP3311445B2 (ja) 高耐圧半導体集積回路の製造方法
JPH05114646A (ja) 半導体装置の製造方法
JPS61135136A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees