JPH081768B2 - 異方導電性フィルム、これを用いた半導体装置およびその製造方法 - Google Patents

異方導電性フィルム、これを用いた半導体装置およびその製造方法

Info

Publication number
JPH081768B2
JPH081768B2 JP60026060A JP2606085A JPH081768B2 JP H081768 B2 JPH081768 B2 JP H081768B2 JP 60026060 A JP60026060 A JP 60026060A JP 2606085 A JP2606085 A JP 2606085A JP H081768 B2 JPH081768 B2 JP H081768B2
Authority
JP
Japan
Prior art keywords
resin
conductive film
film
anisotropic conductive
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60026060A
Other languages
English (en)
Other versions
JPS61186061A (ja
Inventor
裕紀 村上
隆 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP60026060A priority Critical patent/JPH081768B2/ja
Publication of JPS61186061A publication Critical patent/JPS61186061A/ja
Publication of JPH081768B2 publication Critical patent/JPH081768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Non-Insulated Conductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、異方導電性フィルム、これを用いた半導体
装置およびその製造方法に係り、特に密着型イメージセ
ンサの受光部やサーマルヘッドの発熱部等の電子デバイ
スの対象物(原稿や記録用紙)あるいはそれに近い状態
で対向して機能するようになる素子と同一基板上に集積
化されて配されこれらの素子を駆動する密着型イメージ
センサ駆動装置やサーマルヘッド駆動装置に関するもの
であって、特に集積化回路(IC)チップの基板への実装
構造の改良に関する。
〔従来の技術〕
第4図および第5図に、一例として従来の密着型イメ
ージセンサにおける上記駆動用IC(以下単にICという)
の実装態様を示す。ただし、第4図は同密着型イメージ
センサの部分平面図、第5図は第4図のA−A′線部に
おける断面図である。
これら第4図および第5図において、10はガラスやセ
ラミック等からなる絶縁基板、20はこの基板10上に、A
l,Cr,Au等の導電性薄膜からなる分割電極と、Se−As−T
eまたはa−Si等の非晶質あるいはCdS.CdSe等の多結晶
の半導体膜からなる光導電層と、SnO2やITO等の透明導
電性薄膜からなる透明電極とが例えば順次堆積された構
造となっている(この構造は既に周知であり詳細な図示
は省略した)同イメージセンサの受光部、21は該受光部
20の上述した各電極から基板10上に例えば図示の如く引
き出された配線パターン、30はこれら配線パターン21を
通じて受光部20を駆動する当のIC、31は該IC30のボンデ
ィングパット、40は上記受光部20の駆動に際して、該IC
30への給電や該IC30と図示しない主装置との関での各種
信号の授受を行う制御配線部、41はその配線パターンの
一例、50はIC30のボンディングパット31と上述した配線
パターン21および41とを電気的に実接続するボンディン
グワイヤ、60は該ワイヤ50によりボンディングされたIC
30および該ワイヤ50を保護するための適宜な樹脂からな
る保護膜である。
このように従来は、IC30を基板10に実装するに、該IC
30をいわゆるフェースアップしてその背面を基板10上に
適宜に接着した後、ワイヤ50によるいわゆるワイヤボン
ディングによって該IC30とその周辺回路との電気的導通
をとるようにしていた。
〔発明が解決しようとする問題点〕
こうしたワイヤボンディングによる接続は、高密度配
線を実現する上でこれまで頻繁にとられてきた手法では
あるが、第5図にも示されるようにこの接続方法では、
ワイヤ50の高さα(通常数mmとなる)によっておのずと
基板10の上面から上記保護膜60の上面までの高さも高く
なることから、特にここで示したような密着型イメージ
センサにおいては、 受光部20の原稿への密着化の妨げとなる。
装置自体の小型化、薄型化にも支障を来たす。とい
った不都合を招くこととなっていた。
また、このワイヤボンディングによる接続自体、 ボンディングや試験に時間がかかる(通常イメージ
センサ1本当り30分程かかる)。
上述した保護膜60による封止の際、ワイヤ50が倒れ
て短絡してしまうことがある。
等々の問題をかかえていることから、適用装置の量産
化、ひいては低価格化も難しかった。
このような実情はサーマルヘッドや他の半導体装置に
おいても共通する。
このように従来の方法では、組み立て作業性がよく高
精度でかつ信頼性の高い実装構造は実現し得なかった。
本発明は前記実情に鑑みてなされたもので、組み立て
作業性が良く高精度で信頼性の高い半導体装置を提供す
ることを目的とする。
[課題を解決するための手段および作用] そこで半導体チップのボンディングパッドが対応する
ように配置し、前記半導体チップの前記ボンディングパ
ッド形成面の表面全体が異方導電性フィルムを介して前
記実装基板表面に密着するように固着せしめるととも
に、前記導体パターンと前記半導体チップのボンディン
グパッドとが電気的に接続されており、 前記異方導電性フィルムは、熱硬化性または熱可塑性
フィルム内に粒径20μm±5μmの導体粒子を分散した
ものである。
また本発明の第2では、熱硬化性または熱可塑性フィ
ルム内に、粒径20μm±5μmの金属粒子が分散せしめ
られたことを特徴とする異方導電性フィルムを提供す
る。
望ましくは、この熱可塑性樹脂フィルムは、スチレン
−ブタジエン−ラバーなどのビニル系樹脂、ポリアミ
ド、ポリエステル、ポリカーボネート、ポリアセター
ル、アイオノマー、ポリエーテルスルホン、フッ素系樹
脂または繊維素系樹脂のいずれかを含むものとする。
また望ましくはこの熱硬化性フィルムは、フェノール
樹脂、ユリヤ樹脂、メラミン樹脂、アリル樹脂、フラン
樹脂、不飽和ポリエステル樹脂、またはエポキシ樹脂、
シリコン樹脂、ポリイミド樹脂、またはポリウレタンを
含むものとする。
さらにこの導体粒子は、半田、ニッケル、金、白金、
銅、銀、アルミニウムなどの金属および金属化合物のい
ずれかから構成する。
また本発明の第3では、実装基板表面に形成された導
体パターン上の所定の領域に、半導体チップのボンディ
ングパッドが対応するように、熱硬化性または熱可塑性
フィルム内に粒径20μm±5μmの導体粒子を分散して
なる異方導電性フィルムを介して、前記実装基板上に前
記半導体チップを配置し、前記半導体チップを前記実装
基板に向けて加圧しつつ前記異方導電性フィルムが溶融
するまで加熱することにより、導体パターンの先端部分
と実装基板との段差によって、導体パターン存在領域で
は導電粒子の存在密度が高くなり、導通を生じるととも
に、導体パターンの無い領域では存在密度が低くなり絶
縁性を維持するように、前記半導体チップを前記実装基
板上に固着せしめるようにしている。
かかる構成によれば、該ICを含む駆動部は異方性導電
フィルムが一旦流動化して固化することにより、基板上
に良好に密着して固着され、確実に薄型化されることに
より、また先のおよびに揚げたワイヤボンディング
による接続での種々の問題も解消される。
このように、異方導電性フィルムとして、単に粒径が
小さいのみならず粒径の均一な導体粒子を分散させたフ
ィルムを用いることにより、加熱圧着により樹脂が流動
化して被接触体に馴染むと共に導体粒子が良好に実装領
域に接触し、一列に配列されるため、高分解能でIC等の
配線接続が可能となるようにしたものである。
そして、粒径の均一な導体粒子が分散された熱硬化性
樹脂または熱可塑性樹脂が半導体チップと実装基板との
間に密着性よく入りこんでいることから、半導体チップ
表面と実装基板との間が、密着性よく固着されているた
め、圧接のみで極めて信頼性よく電気的接続が達成され
る。またパッド間には単一の導電粒子が一列に配列され
るため、パッド間のみが選択的に低抵抗で接続せしめら
れる。さらに、水分の侵入が少なく半導体チップ表面お
よび実装基板表面の機能領域の劣化を防ぐことができ
る。また、温度変化により剥離しにくい。
さらに上述したような樹脂を用いることにより、加熱
により良好に流動化して半導体チップ表面および基板表
面に馴染むように接触し、密着性よく固定される。
本発明の第2の異方導電性フィルムによれば、極めて
ばらつきの少ない粒径20μm±5μmの金属粒子が分散
せしめられているため、加熱圧着のみで良好に異方性を
維持した確実な電気的接続が達成され、かつ単一の金属
粒子を用いているため、パッド間の接続抵抗を低くする
ことができる。また、樹脂材料の選択性が高いという効
果を奏効する。
さらに本願発明の第3によれば、異方性導電フィルム
を半導体チップ表面全体を覆うように挟んで加圧しつつ
加熱するのみでよく、かかる構成によれば上記効果に加
え、半導体チップと実装基板との間に位置あわせのみを
高精度に行うようにすれば、極めて容易に高精度の電気
的接続を達成することができる という効果を奏効する。
[発明の効果] このように本発明によれば異方導電性フィルムの熱硬
化性樹脂または熱化塑性樹脂等の樹脂材料が半導体チッ
プと実装基板との間に密着性よく入り込んでいることか
ら、半導体チップ表面と実装基板との間が、密着性よく
固着されているため、水分の侵入が少なく半導体チップ
表面および実装基板表面の機能領域の劣化を防ぐことが
できる。また、温度変化により剥離しにくいという効果
を奏効する。
そして、本発明にかかる密着型イメージセンサまたは
サーマルヘッド等の駆動装置によれば、これら密着型イ
メージセンサやサーマルヘッド等の駆動部を確実に薄く
することができ、ひいてはこれら密着型イメージセンサ
の受光部らサーマルヘッドの発熱部等のそれぞれ原稿や
記録用紙等に対する密着度の向上および適用装置の更に
の小型化、薄型化を図ることができる。
また、ICの実装にかかる時間が著しく短縮されるとと
もにこの電子的信頼性も向上することから、いわゆる良
い製品を低コストで提供することができるようになる。
〔実施例〕
第1図および第2図に、この発明にかかる駆動装置の
一実施例を示す。ただし、この実施例においても密着型
イメージセンサの駆動装置を例にとっており、これら第
1図および第2図のうち、第1図は同密着型イメージセ
ンサの部分平面構成を、また第2図は第1図のB−B′
線部における断面構成をそれぞれ示している。また、こ
れら第1図および第2図において、先の第4図および第
5図に示した部所と同一の部所にはそれぞれ同一の番号
を付して示しており、重複する説明は省略する。
さてこの実施例において、70は異方導電性フィルムで
あり、これら第1図および第2図にも示すようにこの実
施例では、フェースダウンしたIC30を該異方導電性フィ
ルム70を介して基板10に実装するようにしている。すな
わち、受光部20から引き出される配線パターン(先の配
線パターン21とパターンが異るからこれを22とする)、
および制御配線部40から引き出される配線パターン(こ
れも先の配線パターン41とはパターンが異るからこれを
42とする)は、IC30のそれぞれ回路構成上対応するボン
ディングパット31の位置まで引き延ばされて配され、加
熱定着された上記異方導電性フィルム70内の金属粒子を
通じてIC30のこれら対応するボンディングパッド31との
電気的接続がなされるようになっている。ここで、この
異方導電性フィルムとは、雑誌「電子技術」の第26巻第
7号119ページ〜121ページにある項目名「異方性導電
膜」や雑誌「日経エレクトロニクス」の1984.7.16号102
ページ〜104ページにある項目名「LSIチップやパッケー
ジを熱圧着で一括接続する導電性ゴム・コネクタ」など
において周知のように、熱可塑性または熱硬化性の樹脂
フィルムやゴムフィルムの中に金属の微粒子が一様に分
散された構造をもったもので、この実施例のように該異
方導電性フィルム70を基板10とIC30との間に介在せしめ
て、同フィルム70を挟む方向に加圧しなからこれを所定
の温度(フィルム材のみ、あるいはフィルム材および金
属粒子が共に溶ける温度)まで加熱すると、電極部分す
なわちIC30の各ボンディングパッド31とこれに対向する
配線パターン22,42の各先端部分とでは、この間の上記
金属粒子あるいは溶融金属粒子がこれらパッド31や配線
パターン22,42の先端部分によって加圧されてこれら金
属部分に共通に介在することから、これら対向する電極
の間に電気的導通がとられるようになり、他の部分すな
わち上記ボンディングパッド31の各間の部分とこれに対
向するプリント配線のなされない基板10の表面部分とで
は、上記配線パターン22,42の先端部分とこの基板面と
段差によって上記金属粒子のフィルム内における充填密
度が下がること、および同フィルム材自身の絶縁性によ
って電気的に絶縁される。こうして実装されたIC30を含
んで構成されるこの密着型イメージセンサの駆動部は、
第2図によっても明らかなようにその基板10面からの高
さがほぼ該IC30自身の厚さによって決定されるようにな
り、保護膜60の厚さを含めても、第5図に示した従来の
同イメージセンサの駆動部と比較して大幅に薄型化され
る。
以下、第3図を参照して、こうした密着型イメージセ
ンサへの上記異方導電性フィルム70を用いたIC30の実装
方法を順次具体的に説明する。
1).絶縁基板10の表面に、前記配線パターン22および
42を形成する。この際、これら配線パターン22および42
は、同第3図に示すようにIC30の各ボンディングパット
31とそれぞれ対応する位置まで引き延ばされ、さらにそ
の先端部もこれらボンディングパット31の形状に対応す
るようリソグラフィーおよびエッチングにより加工され
るとする。
2).こうして形成された配線パターン22および42の上
にこの各先端部を覆い得る大きさに切断した上記異方導
電性フィルム70を敷設する。なおこの際、該異方導電性
フィルム70を簡易的に貼着するような手法をとってもよ
い。
3).この敷設された異方導電性フィルム70の上にIC30
をフェースダウンして配設し、この各ボンディングパッ
ド31と上記配線パターン22および42のそれぞれ電気的に
対応する先端部とが正確に対向するよう目合せする。こ
のIC30の配設に際しても、上記同様簡易的にこれを貼着
するようにしてもよい。
4).最後に、こうして積み重ねた異方導電性フィルム
70およびIC30をホッドプレスにより基板10に加熱圧着す
る。なおこの際、加熱はIC30を保護するために基板10の
下方から行うようにする。
以上によって、第1図および第2図に示したようなIC
30の実装を完了する。保護膜60はこの後適宜に成膜すれ
ばよい。
なお、図示および詳細な説明は割愛するが、感熱プリ
ンタ等に用いられるサーマルヘッドやマグネットグラフ
ィー等のヘッド部においても、基板上の基本的な構成は
上述したイメージセンサと類似しており、この発明を適
用することによって前述同様の効果を得ることができ
る。
ところで、上記の異方導電性フィルム70であるが、実
用上その主な特性は次のようであることが望ましい。
まずフィルム材に関していえば、 融点が150℃以上であること。
1010Ω以上の電気絶縁性を有すること。
500g/cm(25℃)以上の接着力を有すること。
キシレン、トルエン、アセトン、エーテル、アルコ
ール等の有機溶媒、および酸、アルカリ等の無機溶媒に
対して耐溶媒性が高いこと。
が望まれる。こうした意味で同フィルム材として好まし
い材料としては、ビニル系樹脂(例えばスチレン−ブタ
ジェン−ラバー(SBR)など)やポリアミド、ポリエス
テル、ポリカーボネート、ポリアセタール、アイオノマ
ー樹脂、ポリエーテルスルオン、フッ化樹脂、繊維素系
樹脂等の熱可塑性樹脂、あるいはフェノール樹脂やユリ
ヤ樹脂、メラミン樹脂、アリル樹脂、フラン樹脂、不飽
和ポリエステル樹脂、エポキシ樹脂、シリコン樹脂、ポ
リイミドポリウレタン等の熱硬化性樹脂がある。
また、このフィルム材の中に分散される金属粒子に関
していえば、 融点が150℃以上であること。
導電性が高いこと。
等が主に望まれることから、この材料としては低融点ハ
ンダの微粒子が好適であるが、他に、ニッケルや金、白
金、銅、銀、アルミニウム等の金属微粒子も有効である
(これらの場合、融点は150℃以上であってもよい)。
特にこの粒径を25μm以下(20μm±5μm以下)とす
れば、上述した密着型イメージセンサやサーマルヘッド
を駆動するICの配線分解能を20本/mm以上とすることも
でき、更に同駆動部の小型化を図ることができるように
なる。
【図面の簡単な説明】
第1図はこの発明にかかる密着型イメージセンサの駆動
装置の一実施例を示す部分平面図、第2図は第1図のB
−B′線部における同装置の断面構造を示す断面図、第
3図はこれら第1図および第2図に示した実施例装置の
製造方法を示す斜視図、第4図は従来の密着型イメージ
センサの駆動装置構造を示す部分平面図、第5図は第4
図のA−A′線部における同装置の断面構造を示す断面
図である。 10……絶縁基板、20……受光部、21,22,41,42……配線
パターン、30……IC、31……ボンディングパッド、40…
…制御配線部、50……ボンディングワイヤ、60……保護
膜、70……異方導電性フィルム

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】実装基板表面に形成された導体パターン上
    の所定の領域に、半導体チップのボンディングパッドが
    対応するように配置し、前記半導体チップの前記ボンデ
    ィングパッド形成面側表面全体が異方導電性フィルムを
    介して前記実装基板表面に密着するように固着せしめら
    れるとともに、前記導体パターンと前記半導体チップの
    ボンディングパッドとが電気的に接続されており、 前記異方導電性フィルムは、熱硬化性または熱可塑性フ
    ィルム内に粒径20μm±5μmの導体粒子を分散したも
    のであることを特徴とする半導体装置。
  2. 【請求項2】前記熱可塑性フィルムは、スチレン−ブタ
    ジエン−ラバーなどのビニル系樹脂、ポリアミド、ポリ
    エステル、ポリカーボネート、ポリアセタール、アイオ
    ノマー、ポリエーテルスルホン、フッ素系樹脂または繊
    維素系樹脂のいずれかを含むことを特徴とする特許請求
    の範囲第1項記載の半導体装置。
  3. 【請求項3】前記熱熱硬化性フィルムは、フェノール樹
    脂、ユリヤ樹脂、メラミン樹脂、アリル樹脂、フラン樹
    脂、不飽和ポリエステル樹脂、またはエポキシ樹脂、シ
    リコン樹脂、ポリイミド樹脂、またはポリウレタンを含
    むことを特徴とする特許請求の範囲第1項記載の半導体
    装置。
  4. 【請求項4】熱硬化性フィルムまたは熱可塑性フィルム
    内に、粒径20μm±5μmの金属粒子が分散せしめられ
    たことを特徴とする異方導電性フィルム。
  5. 【請求項5】前記熱可塑性樹脂フィルムは、スチレン−
    ブタジエン−ラバーなどのビニル系樹脂、ポリアミド、
    ポリエステル、ポリカーボネート、ポリアセタール、ア
    イオノマー、ポリエーテルスルホン、フッ素系樹脂また
    は繊維素系樹脂のいずれかを含むことを特徴とする特許
    請求の範囲第4項記載の異方導電性フィルム。
  6. 【請求項6】前記熱硬化性フィルムは、フェノール樹
    脂、ユリヤ樹脂、メラミン樹脂、アリル樹脂、フラン樹
    脂、不飽和ポリエステル樹脂、またはエポキシ樹脂、シ
    リコン樹脂、ポリイミド樹脂、またはポリウレタンを含
    むことを特徴とする特許請求の範囲第4項記載の異方導
    電性フィルム。
  7. 【請求項7】前記金属粒子は、半田、ニッケル、金、白
    金、銅、銀、アルミニウムなどの金属および金属化合物
    のいずれかからなることを特徴とする特許請求の範囲第
    4項乃至第6項のいずれかに記載の異方導電性フィル
    ム。
  8. 【請求項8】実装基板表面に形成された導体パターン上
    の所定の領域に、半導体チップのボンディングパッドが
    対応するように、熱硬化性または熱可塑性フィルム内に
    粒径20μm±5μmの導体粒子を分散してなる異方導電
    性フィルムを介して、前記実装基板上に前記半導体チッ
    プを配置する工程と、 前記半導体チップを前記実装基板に向けて加圧しつつ前
    記異方導電性フィルムが溶融するまで加熱することによ
    り、導体パターンの先端部分と実装基板との段差によっ
    て、導体パターン存在領域では導電粒子の存在密度が高
    くなり、導通を生じるとともに、導体パターンの無い領
    域では存在密度が低くなり絶縁性を維持するように、前
    記半導体チップを前記実装基板上に固着せしめる固着工
    程とを含むことを特徴とする半導体装置の製造方法。
JP60026060A 1985-02-13 1985-02-13 異方導電性フィルム、これを用いた半導体装置およびその製造方法 Expired - Fee Related JPH081768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60026060A JPH081768B2 (ja) 1985-02-13 1985-02-13 異方導電性フィルム、これを用いた半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60026060A JPH081768B2 (ja) 1985-02-13 1985-02-13 異方導電性フィルム、これを用いた半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS61186061A JPS61186061A (ja) 1986-08-19
JPH081768B2 true JPH081768B2 (ja) 1996-01-10

Family

ID=12183137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60026060A Expired - Fee Related JPH081768B2 (ja) 1985-02-13 1985-02-13 異方導電性フィルム、これを用いた半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH081768B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330712A (ja) * 1995-06-01 1996-12-13 Teikoku Tsushin Kogyo Co Ltd 基板へのチップ型電子部品の取付方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592179B2 (ja) * 1975-03-03 1984-01-17 セイコーエプソン株式会社 電気的部材の製造方法
JPS51115773A (en) * 1975-03-04 1976-10-12 Seiko Epson Corp Connected wiring system of hybrid ic
JPS57187964A (en) * 1981-05-15 1982-11-18 Toshiba Corp Hybrid integrated circuit
JPS5815243A (ja) * 1981-07-20 1983-01-28 Seiko Epson Corp 半導体集積回路の実装構造
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Lsiチツプボンデイング方法
JPS60193353A (ja) * 1984-03-15 1985-10-01 Hitachi Chem Co Ltd 電子部品の接続方法
JPS60225438A (ja) * 1984-04-23 1985-11-09 Seiko Epson Corp Ic実装構造

Also Published As

Publication number Publication date
JPS61186061A (ja) 1986-08-19

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100321399B1 (ko) 반도체웨이퍼의 제조방법, 반도체칩의 제조방법 및 ic카드
US5194934A (en) Mounting structure for a semiconductor chip having a buffer layer
US4423435A (en) Assembly of an electronic device on an insulative substrate
US10653012B2 (en) Electronic device and manufacturing method thereof
JP3073550B2 (ja) 半導体装置
JPH081768B2 (ja) 異方導電性フィルム、これを用いた半導体装置およびその製造方法
JP3687379B2 (ja) 半導体装置の製造方法
JPS6127089Y2 (ja)
JP2002176135A (ja) 積層型の半導体装置とその製造方法
JP3340779B2 (ja) 半導体装置
JP2574559B2 (ja) イメージセンサの製造方法
JP4051730B2 (ja) Icチップ接続用接着フィルム
JPH0997870A (ja) 電子装置及びその製造方法
JP3296626B2 (ja) 混成集積回路装置
JPH01196132A (ja) 集積回路装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2719315B2 (ja) カード装置
JP3604250B2 (ja) 半導体装置実装体
JP3482837B2 (ja) 半導体装置
JPS5999752A (ja) 混成集積回路装置
JPH06203642A (ja) 異方導電性フィルム及びフィルム状配線体
JP3598058B2 (ja) 回路基板
JP2001085654A (ja) 固体撮像装置及びその製造方法
JPH07140482A (ja) 液晶表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees