JPH08172413A - スタッフ多重分離回路 - Google Patents
スタッフ多重分離回路Info
- Publication number
- JPH08172413A JPH08172413A JP31487894A JP31487894A JPH08172413A JP H08172413 A JPH08172413 A JP H08172413A JP 31487894 A JP31487894 A JP 31487894A JP 31487894 A JP31487894 A JP 31487894A JP H08172413 A JPH08172413 A JP H08172413A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- stuff
- signal
- multiplexing
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 この発明はスタッフ多重分離回路に関し、特
にCEPT系の1次群及び3次群間のスタッフ多重分離
を行う回路の合理化及び品質向上を目的とする。 【構成】 スタッフ多重機能部が、第1の伝送速度を持
つデジタル信号を入力する第1入力部51と、入力され
たデジタル信号を順次記憶する第1記憶部52と、第1
記憶部から読み出したデジタル信号を第2の伝送速度を
持つデジタル信号に多重化する第1多重部53と、第2
の伝送速度を持つデジタル信号を第3の伝送速度を持つ
1本のデジタル信号に多重化する第2多重部54と、第
3の伝送速度を持つデジタル信号を出力するタイミング
の基礎となるクロックを生成する多重用クロック生成部
59とを備え、前記第1記憶部からのデジタル信号の読
み出し、前記第1多重部における多重化及び前記第2多
重部における多重化を、前記多重用クロック生成部が生
成したクロックを基礎とするタイミング制御信号に基づ
いて行うことを特徴とする。
にCEPT系の1次群及び3次群間のスタッフ多重分離
を行う回路の合理化及び品質向上を目的とする。 【構成】 スタッフ多重機能部が、第1の伝送速度を持
つデジタル信号を入力する第1入力部51と、入力され
たデジタル信号を順次記憶する第1記憶部52と、第1
記憶部から読み出したデジタル信号を第2の伝送速度を
持つデジタル信号に多重化する第1多重部53と、第2
の伝送速度を持つデジタル信号を第3の伝送速度を持つ
1本のデジタル信号に多重化する第2多重部54と、第
3の伝送速度を持つデジタル信号を出力するタイミング
の基礎となるクロックを生成する多重用クロック生成部
59とを備え、前記第1記憶部からのデジタル信号の読
み出し、前記第1多重部における多重化及び前記第2多
重部における多重化を、前記多重用クロック生成部が生
成したクロックを基礎とするタイミング制御信号に基づ
いて行うことを特徴とする。
Description
【0001】
【産業上の利用分野】この発明は、スタッフ多重分離回
路に関し、特に、CEPT系ハイアラーキの1次群(2
048kb/s)から3次群(34368kb/s)へ
のスタッフ多重変換、及び3次群から1次群へのスタッ
フ分離変換を実現するスタッフ多重分離回路に関する。
路に関し、特に、CEPT系ハイアラーキの1次群(2
048kb/s)から3次群(34368kb/s)へ
のスタッフ多重変換、及び3次群から1次群へのスタッ
フ分離変換を実現するスタッフ多重分離回路に関する。
【0002】
【従来の技術】デジタル伝送方式においては、送信側で
は複数のデジタル信号を時間的に多重化し高速のデジタ
ル信号に変換して送り、受信側では逆に多重化された信
号を分離して元のデジタル信号を得ている。
は複数のデジタル信号を時間的に多重化し高速のデジタ
ル信号に変換して送り、受信側では逆に多重化された信
号を分離して元のデジタル信号を得ている。
【0003】この多重化をするためには、複数のデジタ
ル信号の速度を一致すなわち同期化させる必要があり、
従来から網同期及びスタッフ同期の二つの方法が利用さ
れている。このうち、この発明が関係する高速のデジタ
ル伝送の多重化には、スタッフ同期を用いたスタッフ多
重化方式が用いられている。
ル信号の速度を一致すなわち同期化させる必要があり、
従来から網同期及びスタッフ同期の二つの方法が利用さ
れている。このうち、この発明が関係する高速のデジタ
ル伝送の多重化には、スタッフ同期を用いたスタッフ多
重化方式が用いられている。
【0004】図6に、従来のスタッフ多重分離回路の構
成ブロック図を示す。同図において、多重分離ユニット
Aは、1次群と2次群のデジタル信号間の多重化又は分
離を行うものであり、多重分離ユニットBは、2次群と
3次群のデジタル信号間の多重化又は分離を行うもので
ある。
成ブロック図を示す。同図において、多重分離ユニット
Aは、1次群と2次群のデジタル信号間の多重化又は分
離を行うものであり、多重分離ユニットBは、2次群と
3次群のデジタル信号間の多重化又は分離を行うもので
ある。
【0005】多重・分離ユニットA及びBは、低次群の
デジタル信号を高次群のデジタル信号へ多重化するスタ
ッフ多重回路A及びBと、高次群のデジタル信号から低
次群のデジタル信号を分離するスタッフ分離回路A及び
Bとから構成される。ここで、デジタル伝送方式では、
伝送の効率化のため多重化の段階を示すデジタルハイア
ラーキが規定されており、1次群、2次群、3次群とい
うふうに区分されている。
デジタル信号を高次群のデジタル信号へ多重化するスタ
ッフ多重回路A及びBと、高次群のデジタル信号から低
次群のデジタル信号を分離するスタッフ分離回路A及び
Bとから構成される。ここで、デジタル伝送方式では、
伝送の効率化のため多重化の段階を示すデジタルハイア
ラーキが規定されており、1次群、2次群、3次群とい
うふうに区分されている。
【0006】たとえばCEPT(ヨーロッパ郵便電気通
信主管庁会議)加盟の欧州諸国は、1次群のデジタル伝
送速度として2048kb/sを持つ、いわゆる30c
hPCM方式を基礎したデジタルハイアラーキを規定し
ている。また、このCEPT系デジタルハイアラーキで
は、2次群の伝送速度は8448kb/sであり、3次
群の伝送速度は34368kb/sである。
信主管庁会議)加盟の欧州諸国は、1次群のデジタル伝
送速度として2048kb/sを持つ、いわゆる30c
hPCM方式を基礎したデジタルハイアラーキを規定し
ている。また、このCEPT系デジタルハイアラーキで
は、2次群の伝送速度は8448kb/sであり、3次
群の伝送速度は34368kb/sである。
【0007】図6において、1次群から2次群への多重
化が1つの多重分離ユニットAで行われ、さらに、4つ
の多重分離ユニットAから出力される合計4つの2次群
のデジタル信号が、多重分離ユニットBへ入力されて3
次群のデジタル信号に多重化されるようすを示してい
る。
化が1つの多重分離ユニットAで行われ、さらに、4つ
の多重分離ユニットAから出力される合計4つの2次群
のデジタル信号が、多重分離ユニットBへ入力されて3
次群のデジタル信号に多重化されるようすを示してい
る。
【0008】図7に、従来における1次群から3次群へ
のスタッフ多重回路を示す。同図において、101は、
1次群から2次群へのスタッフ多重回路であり、図6の
スタッフ多重回路Aに相当する。また、114は、2次
群から3次群へのスタッフ多重回路であり、図6のスタ
ッフ多重回路Bに相当する。ここで、スタッフ多重回路
101は、1次群入力信号の4本分(102)を2次群
信号1本(107)にメモリ104を介してMUX10
5においてスタッフ多重するものである。
のスタッフ多重回路を示す。同図において、101は、
1次群から2次群へのスタッフ多重回路であり、図6の
スタッフ多重回路Aに相当する。また、114は、2次
群から3次群へのスタッフ多重回路であり、図6のスタ
ッフ多重回路Bに相当する。ここで、スタッフ多重回路
101は、1次群入力信号の4本分(102)を2次群
信号1本(107)にメモリ104を介してMUX10
5においてスタッフ多重するものである。
【0009】B/U103は、Bipolar信号から
Unipolar信号への変換回路であり、U/B10
6は、UnipolarからBipolar信号への変
換回路である。108はメモリ104への書込みをカウ
ントするWRITEカウンタ、109はメモリ104か
らの読み出しをカウントするREADカウンタ、110
はこれらのカウンタの位相差を比較する位相比較回路で
ある。111は、スタッフ判定回路であり、位相比較回
路110からの比較結果を用いてスタッフパルスを挿入
してスタッフ同期をとるための制御を行うものである。
Unipolar信号への変換回路であり、U/B10
6は、UnipolarからBipolar信号への変
換回路である。108はメモリ104への書込みをカウ
ントするWRITEカウンタ、109はメモリ104か
らの読み出しをカウントするREADカウンタ、110
はこれらのカウンタの位相差を比較する位相比較回路で
ある。111は、スタッフ判定回路であり、位相比較回
路110からの比較結果を用いてスタッフパルスを挿入
してスタッフ同期をとるための制御を行うものである。
【0010】112は、848進カウンタ、すなわち2
次群用の周波数を持つクロックを発生する固定発振器1
13から与えられるクロックを基準として動作する2次
群のフレームカウンタである。スタッフ多重回路114
は、2次群入力信号の4本分(107)を3次群信号1
本(116)にメモリ121を介してMUX115にお
いてスタッフ多重するものである。ここで、基本的な構
成及び動作は、スタッフ多重回路101と同様である
が、3次群用の周波数を持つクロックを発生する固定発
振器118と、3次群フレームカウンタとしての153
6進カウンタ117を備える点が異なる。
次群用の周波数を持つクロックを発生する固定発振器1
13から与えられるクロックを基準として動作する2次
群のフレームカウンタである。スタッフ多重回路114
は、2次群入力信号の4本分(107)を3次群信号1
本(116)にメモリ121を介してMUX115にお
いてスタッフ多重するものである。ここで、基本的な構
成及び動作は、スタッフ多重回路101と同様である
が、3次群用の周波数を持つクロックを発生する固定発
振器118と、3次群フレームカウンタとしての153
6進カウンタ117を備える点が異なる。
【0011】このスタッフ多重回路間の信号の授受はB
ipolar信号で行われるが、スタッフ多重回路の入
力部分B/U103及び119においてUnipola
r信号に変換され、同時にそのクロックが抽出される。
以上が1次群信号を3次群信号へスタッフ多重するため
のスタッフ多重回路の構成である。
ipolar信号で行われるが、スタッフ多重回路の入
力部分B/U103及び119においてUnipola
r信号に変換され、同時にそのクロックが抽出される。
以上が1次群信号を3次群信号へスタッフ多重するため
のスタッフ多重回路の構成である。
【0012】図8に、従来における3次群から1次群へ
のスタッフ分離回路を示す。スタッフ多重回路と同様
に、3次群から2次群へのスタッフ分離回路130と、
2次群から1次群へのスタッフ分離回路132とから構
成される。スタッフ分離回路130では、フレーム周期
保護回路123において3次群入力信号122の周期監
視を行い、さらにDMUX124においてB/U回路で
Unipolar化された3次群信号を2次群信号4本
に分離する。DMUX124で3次群フレーム用に付加
されていた余剰ビット成分を取り除いた信号がメモリ1
25に書き込まれる。
のスタッフ分離回路を示す。スタッフ多重回路と同様
に、3次群から2次群へのスタッフ分離回路130と、
2次群から1次群へのスタッフ分離回路132とから構
成される。スタッフ分離回路130では、フレーム周期
保護回路123において3次群入力信号122の周期監
視を行い、さらにDMUX124においてB/U回路で
Unipolar化された3次群信号を2次群信号4本
に分離する。DMUX124で3次群フレーム用に付加
されていた余剰ビット成分を取り除いた信号がメモリ1
25に書き込まれる。
【0013】129は、フィルタ及びVCO(デスタッ
フ用電圧制御発振器)から構成されるPLL回路であ
る、位相差比較回路128で比較されたメモリの書込み
カウンタ126と読み出しカウンタ127との位相差を
もとに読み出しクロックのタイミングを調整するもので
ある。そして、このように調整された読み出しクロック
を用いてメモリから平滑化された2次群信号が読み出さ
れる。また、スタッフ分離回路132は、スタッフ分離
回路130と同様の構成を備えるものであり、2次群信
号を4本の1次群信号131へ分離する。
フ用電圧制御発振器)から構成されるPLL回路であ
る、位相差比較回路128で比較されたメモリの書込み
カウンタ126と読み出しカウンタ127との位相差を
もとに読み出しクロックのタイミングを調整するもので
ある。そして、このように調整された読み出しクロック
を用いてメモリから平滑化された2次群信号が読み出さ
れる。また、スタッフ分離回路132は、スタッフ分離
回路130と同様の構成を備えるものであり、2次群信
号を4本の1次群信号131へ分離する。
【0014】以上のように従来のスタッフ多重分離回路
では、規定されたデジタル伝送方式のデジタルハイアラ
ーキに基づいて、1次群から2次群への多重化、2次群
から3次群への多重化、あるいは3次群から2次群への
分離化、2次群から1次群への分離化をそれぞれ機能ブ
ロック化された回路構成を組合せて実現していた。
では、規定されたデジタル伝送方式のデジタルハイアラ
ーキに基づいて、1次群から2次群への多重化、2次群
から3次群への多重化、あるいは3次群から2次群への
分離化、2次群から1次群への分離化をそれぞれ機能ブ
ロック化された回路構成を組合せて実現していた。
【0015】
【発明が解決しようとする課題】前記したような従来の
スタッフ多重分離回路の構成は、2次群信号をとり出し
て、この2次群信号レベルでの遠隔の装置へのデジタル
伝送をも行う場合には、有効な構成であるが、ある1つ
の交換局内において1次群から3次群へのスタッフ多重
を行って3次群信号のみを用いて遠隔伝送を行う場合に
は、中間的に生成される2次群信号は必要のないもので
ある。
スタッフ多重分離回路の構成は、2次群信号をとり出し
て、この2次群信号レベルでの遠隔の装置へのデジタル
伝送をも行う場合には、有効な構成であるが、ある1つ
の交換局内において1次群から3次群へのスタッフ多重
を行って3次群信号のみを用いて遠隔伝送を行う場合に
は、中間的に生成される2次群信号は必要のないもので
ある。
【0016】また、2次群信号を生成するために、2次
群の基準クロックを発生させる固定発振器113等が必
要となるが、2次群基準クロックを生成する回路部分の
故障によって伝送回路の断状態が発生するおそれもあ
り、2次群信号を利用する必要のないデジタル伝送にお
いては、かえって伝送の信頼性を低下させる原因となる
場合もある。
群の基準クロックを発生させる固定発振器113等が必
要となるが、2次群基準クロックを生成する回路部分の
故障によって伝送回路の断状態が発生するおそれもあ
り、2次群信号を利用する必要のないデジタル伝送にお
いては、かえって伝送の信頼性を低下させる原因となる
場合もある。
【0017】また、近年、デジタル伝送用の回線数の増
加に伴い、2次群レベルでの多重伝送の必要性が減少し
てきている。したがって図7、図8で示したように2次
群信号を生成して、1次群から3次群への多重化のため
には、位相比較回路やスタッフ判定回路などを2つ備え
る必要があったが、近年のデジタル伝送形態に合わせ
て、スタッフ多重分離回路のコストダウン及び品質向上
をはかる必要がある。
加に伴い、2次群レベルでの多重伝送の必要性が減少し
てきている。したがって図7、図8で示したように2次
群信号を生成して、1次群から3次群への多重化のため
には、位相比較回路やスタッフ判定回路などを2つ備え
る必要があったが、近年のデジタル伝送形態に合わせ
て、スタッフ多重分離回路のコストダウン及び品質向上
をはかる必要がある。
【0018】そこで、この発明は、以上のような事情を
考慮してなされたものであり、スタッフ多重分離回路の
部品点数及び回路規模を削減して、スタッフ多重分離回
路のコストダウン及び品質向上を図ることを目的とする
ものである。
考慮してなされたものであり、スタッフ多重分離回路の
部品点数及び回路規模を削減して、スタッフ多重分離回
路のコストダウン及び品質向上を図ることを目的とする
ものである。
【0019】
【課題を解決するための手段】図1に、この発明の基本
構成ブロック図を示す。同図において、この発明は、ス
タッフ多重機能部とスタッフ分離機能部とから構成され
るスタッフ多重分離回路において、スタッフ多重機能部
が、複数本:nの第1の伝送速度を持つデジタル信号を
入力する第1入力部51と、第1入力部に入力されたデ
ジタル信号を順次記憶する第1記憶部52と、第1記憶
部から読み出した複数本:nのデジタル信号を第2の伝
送速度を持つ複数本:m(m<n)のデジタル信号に多
重化する第1多重部53と、第2の伝送速度を持つ複数
本:mのデジタル信号を第3の伝送速度を持つ1本のデ
ジタル信号に多重化する第2多重部54と、第3の伝送
速度を持つデジタル信号を出力する第1出力部55と、
第1出力部55における第3の伝送速度を持つデジタル
信号を出力するタイミングの基礎となるクロックを生成
する多重用クロック生成部59とを備え、前記第1記憶
部52からのデジタル信号の読み出し、前記第1多重部
53における多重化及び前記第2多重部54における多
重化を、前記多重用クロック生成部59が生成したクロ
ックを基礎とするタイミング制御信号に基づいて行うこ
とを特徴とするスタッフ多重分離回路を提供するもので
ある。
構成ブロック図を示す。同図において、この発明は、ス
タッフ多重機能部とスタッフ分離機能部とから構成され
るスタッフ多重分離回路において、スタッフ多重機能部
が、複数本:nの第1の伝送速度を持つデジタル信号を
入力する第1入力部51と、第1入力部に入力されたデ
ジタル信号を順次記憶する第1記憶部52と、第1記憶
部から読み出した複数本:nのデジタル信号を第2の伝
送速度を持つ複数本:m(m<n)のデジタル信号に多
重化する第1多重部53と、第2の伝送速度を持つ複数
本:mのデジタル信号を第3の伝送速度を持つ1本のデ
ジタル信号に多重化する第2多重部54と、第3の伝送
速度を持つデジタル信号を出力する第1出力部55と、
第1出力部55における第3の伝送速度を持つデジタル
信号を出力するタイミングの基礎となるクロックを生成
する多重用クロック生成部59とを備え、前記第1記憶
部52からのデジタル信号の読み出し、前記第1多重部
53における多重化及び前記第2多重部54における多
重化を、前記多重用クロック生成部59が生成したクロ
ックを基礎とするタイミング制御信号に基づいて行うこ
とを特徴とするスタッフ多重分離回路を提供するもので
ある。
【0020】この発明は、スタッフ多重機能部とスタッ
フ分離機能部とから構成されるスタッフ多重分離回路に
おいて、スタッフ多重機能部が、第1記憶部52に記憶
されたデジタル信号の書込み速度と読出し速度の位相差
を調整し第1記憶部52に記憶されたデジタル信号を読
出すタイミングを生成する第1の位相差調整部56と、
前記多重用クロック生成部59からのクロックを基礎に
して、前記第2多重部54の多重化タイミング及び前記
第1多重部53での多重化に必要なスタッフタイミング
と多重化タイミングを持つ制御信号を生成するタイミン
グ制御部58と、前記タイミング制御部58から与えら
れる制御信号と前記第1の位相調整部56の位相差を監
視することによってスタッフの有無を判定し、スタッフ
の有無に応じて第1の伝送速度を持つデジタル信号を第
1記憶部52から読み出すための制御信号を前記位相調
整部56に与えると共に第1多重部53に第2の伝送速
度を持つデジタル信号を生成するための制御信号を与え
るスタッフ判定制御部57とをさらに備えることを特徴
とするスタッフ多重分離回路を提供するものである。
フ分離機能部とから構成されるスタッフ多重分離回路に
おいて、スタッフ多重機能部が、第1記憶部52に記憶
されたデジタル信号の書込み速度と読出し速度の位相差
を調整し第1記憶部52に記憶されたデジタル信号を読
出すタイミングを生成する第1の位相差調整部56と、
前記多重用クロック生成部59からのクロックを基礎に
して、前記第2多重部54の多重化タイミング及び前記
第1多重部53での多重化に必要なスタッフタイミング
と多重化タイミングを持つ制御信号を生成するタイミン
グ制御部58と、前記タイミング制御部58から与えら
れる制御信号と前記第1の位相調整部56の位相差を監
視することによってスタッフの有無を判定し、スタッフ
の有無に応じて第1の伝送速度を持つデジタル信号を第
1記憶部52から読み出すための制御信号を前記位相調
整部56に与えると共に第1多重部53に第2の伝送速
度を持つデジタル信号を生成するための制御信号を与え
るスタッフ判定制御部57とをさらに備えることを特徴
とするスタッフ多重分離回路を提供するものである。
【0021】また、この発明は、スタッフ多重機能部と
スタッフ分離機能部とから構成されるスタッフ多重分離
回路において、スタッフ分離機能部が、1本の第3の伝
送速度を持つデジタル信号を入力する第2入力部71
と、第2入力部71に入力されたデジタル信号から多重
化に用いられた制御ビットを空白ビットとして複数本:
mの第2の伝送速度を持つデジタル信号に対応する部分
の信号を抽出する第1分離部72と、前記複数本:mの
第2の伝送速度を持つデジタル信号に対応する部分の信
号から多重化に用いられた制御ビットを空白ビットとし
て複数本:n(n>m)の第1の伝送速度を持つデジタ
ル信号に対応する部分の信号を抽出する第2分離部73
と、第2分離部73によって抽出された信号を順次記憶
する第2記憶部74と、前記第2入力部71に入力され
たデジタル信号からそのデジタル信号の1フレームの先
頭位置を検出し、前記第1分離部72が前記第2の伝送
速度を持つデジタル信号に対応する部分の信号を抽出す
るための、第1制御信号を生成する第1のフレーム検出
制御部76と、前記第1分離部72が抽出した第2の伝
送速度を持つデジタル信号に対応する部分からそのデジ
タル信号の、1フレームの先頭位置を検出し、前記第1
のフレーム検出制御部72から与えられる前記第1制御
信号を基準として、前記第2分離部73が前記第1の伝
送速度を持つデジタル信号に対応する部分の信号を抽出
するための、第2制御信号を生成する第2のフレーム検
出制御部77と、前記第2のフレーム検出制御部77か
ら与えられる第2制御信号を基準として、前記第2記憶
部74に記憶された信号を第1の伝送速度を持つデジタ
ル信号に平滑化して読み出すための、第3制御信号を生
成する平滑制御部78と、前記第2記憶部74から読み
出された第1の伝送速度を持つデジタル信号を出力する
第2出力部75とを備えることを特徴とするスタッフ多
重分離回路を提供するものである。
スタッフ分離機能部とから構成されるスタッフ多重分離
回路において、スタッフ分離機能部が、1本の第3の伝
送速度を持つデジタル信号を入力する第2入力部71
と、第2入力部71に入力されたデジタル信号から多重
化に用いられた制御ビットを空白ビットとして複数本:
mの第2の伝送速度を持つデジタル信号に対応する部分
の信号を抽出する第1分離部72と、前記複数本:mの
第2の伝送速度を持つデジタル信号に対応する部分の信
号から多重化に用いられた制御ビットを空白ビットとし
て複数本:n(n>m)の第1の伝送速度を持つデジタ
ル信号に対応する部分の信号を抽出する第2分離部73
と、第2分離部73によって抽出された信号を順次記憶
する第2記憶部74と、前記第2入力部71に入力され
たデジタル信号からそのデジタル信号の1フレームの先
頭位置を検出し、前記第1分離部72が前記第2の伝送
速度を持つデジタル信号に対応する部分の信号を抽出す
るための、第1制御信号を生成する第1のフレーム検出
制御部76と、前記第1分離部72が抽出した第2の伝
送速度を持つデジタル信号に対応する部分からそのデジ
タル信号の、1フレームの先頭位置を検出し、前記第1
のフレーム検出制御部72から与えられる前記第1制御
信号を基準として、前記第2分離部73が前記第1の伝
送速度を持つデジタル信号に対応する部分の信号を抽出
するための、第2制御信号を生成する第2のフレーム検
出制御部77と、前記第2のフレーム検出制御部77か
ら与えられる第2制御信号を基準として、前記第2記憶
部74に記憶された信号を第1の伝送速度を持つデジタ
ル信号に平滑化して読み出すための、第3制御信号を生
成する平滑制御部78と、前記第2記憶部74から読み
出された第1の伝送速度を持つデジタル信号を出力する
第2出力部75とを備えることを特徴とするスタッフ多
重分離回路を提供するものである。
【0022】ここで、第1入力部51は、n本のデジタ
ル信号を入力する端子を備えていることが好ましい。ま
た、入力されるデジタル信号としてBipolar信号
が用いられる場合には、Bipolar信号をUnip
olar信号に変換するB/U変換回路を備えているこ
とが好ましい。このB/U変換回路は、入力されるデジ
タル信号の数と等しい数だけ備えられる。またB/U変
換回路から抽出された送信クロック成分は第1の位相差
調整部56へ入力される。
ル信号を入力する端子を備えていることが好ましい。ま
た、入力されるデジタル信号としてBipolar信号
が用いられる場合には、Bipolar信号をUnip
olar信号に変換するB/U変換回路を備えているこ
とが好ましい。このB/U変換回路は、入力されるデジ
タル信号の数と等しい数だけ備えられる。またB/U変
換回路から抽出された送信クロック成分は第1の位相差
調整部56へ入力される。
【0023】第1記憶部52は、通常書き換え可能なメ
モリが用いられ、たとえばRAMを用いることが好まし
い。第1の位相差調整部56は、前記RAM52に書込
みクロック及び読出しクロックを与えて、RAM52に
書き込まれたデータの読出しと書込みタイミングを調整
するものであり、READカウンタ、WRITEカウン
タ及び位相比較回路から構成されることが好ましい。こ
の位相比較回路において、RAM52に対する書込み速
度と読出し速度の位相差を検出し、この位相差が所定値
を超えた場合にスタッフ操作を行わせる監視信号をスタ
ッフ判定制御部57へ送ることが好ましい。
モリが用いられ、たとえばRAMを用いることが好まし
い。第1の位相差調整部56は、前記RAM52に書込
みクロック及び読出しクロックを与えて、RAM52に
書き込まれたデータの読出しと書込みタイミングを調整
するものであり、READカウンタ、WRITEカウン
タ及び位相比較回路から構成されることが好ましい。こ
の位相比較回路において、RAM52に対する書込み速
度と読出し速度の位相差を検出し、この位相差が所定値
を超えた場合にスタッフ操作を行わせる監視信号をスタ
ッフ判定制御部57へ送ることが好ましい。
【0024】第1多重部53及び第2多重部54では、
それぞれ入力される低速度のデジタル信号を複数本ずつ
まとめて、少ない本数の高速度デジタル信号に多重化す
るが、この多重化に必要なタイミングはそれぞれスタッ
フ判定制御部56及びタイミング制御部58からの制御
信号によって与えられる。
それぞれ入力される低速度のデジタル信号を複数本ずつ
まとめて、少ない本数の高速度デジタル信号に多重化す
るが、この多重化に必要なタイミングはそれぞれスタッ
フ判定制御部56及びタイミング制御部58からの制御
信号によって与えられる。
【0025】第1出力部55は多重化されたデジタル信
号を外部へ出力するが、Bipolar信号として出力
する場合には、Unipolar信号からBipola
r信号へ変換するU/B変換回路を備えることが好まし
い。
号を外部へ出力するが、Bipolar信号として出力
する場合には、Unipolar信号からBipola
r信号へ変換するU/B変換回路を備えることが好まし
い。
【0026】多重用クロック生成部59は、このスタッ
フ多重機能部の各部の動作基準となる基準クロックを生
成するものであり、固定発振器を用いることが好まし
い。たとえば、CEPT系ハイアラーキの3次群レベル
の信号を送信するためには34368kb/sのクロッ
クを発生する発振器が用いられる。
フ多重機能部の各部の動作基準となる基準クロックを生
成するものであり、固定発振器を用いることが好まし
い。たとえば、CEPT系ハイアラーキの3次群レベル
の信号を送信するためには34368kb/sのクロッ
クを発生する発振器が用いられる。
【0027】タイミング制御部58は、この多重用クロ
ック生成部59から出力される基準クロックを基準とし
て、第2多重部54の多重化タイミングを生成するため
のカウンタと、第1多重部53での多重化に必要なスタ
ッフタイミングと多重化タイミングを持つ制御信号を生
成するスタッフ率制御回路とから構成されることが好ま
しい。
ック生成部59から出力される基準クロックを基準とし
て、第2多重部54の多重化タイミングを生成するため
のカウンタと、第1多重部53での多重化に必要なスタ
ッフタイミングと多重化タイミングを持つ制御信号を生
成するスタッフ率制御回路とから構成されることが好ま
しい。
【0028】ここで、スタッフ率制御回路において、た
とえばCEPT系ハイアラーキの3次群レベルの信号を
送信するために、3次群フレームの16フレーム中の7
フレームにスタッフ操作がされるようなスタッフタイミ
ングを生成するようにすることが好ましい。
とえばCEPT系ハイアラーキの3次群レベルの信号を
送信するために、3次群フレームの16フレーム中の7
フレームにスタッフ操作がされるようなスタッフタイミ
ングを生成するようにすることが好ましい。
【0029】スタッフ判定制御部57は、タイミング制
御部58から与えられる制御信号を基準として第1多重
部53に第2の伝送速度を持つデジタル信号を生成する
ためのタイミングを与えるカウンタと、第1の位相差調
整部56から得られる位相差からスタッフの有無を判定
するスタッフ判定回路とから構成されることが好まし
い。
御部58から与えられる制御信号を基準として第1多重
部53に第2の伝送速度を持つデジタル信号を生成する
ためのタイミングを与えるカウンタと、第1の位相差調
整部56から得られる位相差からスタッフの有無を判定
するスタッフ判定回路とから構成されることが好まし
い。
【0030】また、第1入力部51に入力されるデータ
が複数本:nのCEPT系ハイアラーキの1次群データ
である場合には、前記多重用クロック生成部59として
は、CEPT系ハイアラーキの3次群用クロックを生成
する固定発振器を用いることが好ましい。
が複数本:nのCEPT系ハイアラーキの1次群データ
である場合には、前記多重用クロック生成部59として
は、CEPT系ハイアラーキの3次群用クロックを生成
する固定発振器を用いることが好ましい。
【0031】このとき、第1多重部53は、前記複数
本:nの1次群データに2次群用制御ビットを付加して
前記3次群用クロックに同期した複数本:m(m<n)
の疑似的2次群データに多重変換するように、カウン
タ、バッファ、論理回路等を適宜組み合わせたハードウ
ェアロジック回路で構成されることが好ましい。
本:nの1次群データに2次群用制御ビットを付加して
前記3次群用クロックに同期した複数本:m(m<n)
の疑似的2次群データに多重変換するように、カウン
タ、バッファ、論理回路等を適宜組み合わせたハードウ
ェアロジック回路で構成されることが好ましい。
【0032】さらに、前記第2多重部54は、複数本:
m(m<n)の疑似的2次群データに3次群用制御ビッ
トを付加して1本の3次群データに多重変換するよう
に、前記第1多重部53と同様なハードウェアロジック
回路で構成されることが好ましい。また、スタッフ分離
機能部において、第2入力部71は、1本のデジタル信
号を入力する端子を備えていることが好ましく、Bip
olar信号が用いられる場合はB/U変換回路を備え
ていることが好ましい。また、B/U変換回路から抽出
された受信クロック成分は、第1のフレーム検出制御部
76へ入力される。
m(m<n)の疑似的2次群データに3次群用制御ビッ
トを付加して1本の3次群データに多重変換するよう
に、前記第1多重部53と同様なハードウェアロジック
回路で構成されることが好ましい。また、スタッフ分離
機能部において、第2入力部71は、1本のデジタル信
号を入力する端子を備えていることが好ましく、Bip
olar信号が用いられる場合はB/U変換回路を備え
ていることが好ましい。また、B/U変換回路から抽出
された受信クロック成分は、第1のフレーム検出制御部
76へ入力される。
【0033】第1分離部72は、多重化に用いられた制
御ビットを空白ビットとして、1本の第3の伝送速度を
持つデジタル信号から、第2の伝送速度を持つデジタル
信号に対応する部分の信号を抽出するために、カウン
タ、バッファ、論理回路等を組合せたハードウェアロジ
ックによって構成されることが好ましい。
御ビットを空白ビットとして、1本の第3の伝送速度を
持つデジタル信号から、第2の伝送速度を持つデジタル
信号に対応する部分の信号を抽出するために、カウン
タ、バッファ、論理回路等を組合せたハードウェアロジ
ックによって構成されることが好ましい。
【0034】第2分離部73も、第2の伝送速度を持つ
デジタル信号に対応する部分の信号から、第1の伝送速
度を持つデジタル信号に対応する信号を抽出するため
に、第1分離部72と同様なハードウェアロジックによ
って実現されることが好ましい。第2記憶部74は、書
き換え可能なメモリが用いられ、たとえばRAMを用い
ることが好ましい。第2出力部75は、第1の伝送速度
を持つデジタル信号を外部へ出力するが、Bipola
r信号として出力する場合には、Unipolar信号
からBipolar信号へ変換するU/B変換回路を備
えることが好ましい。
デジタル信号に対応する部分の信号から、第1の伝送速
度を持つデジタル信号に対応する信号を抽出するため
に、第1分離部72と同様なハードウェアロジックによ
って実現されることが好ましい。第2記憶部74は、書
き換え可能なメモリが用いられ、たとえばRAMを用い
ることが好ましい。第2出力部75は、第1の伝送速度
を持つデジタル信号を外部へ出力するが、Bipola
r信号として出力する場合には、Unipolar信号
からBipolar信号へ変換するU/B変換回路を備
えることが好ましい。
【0035】第1のフレーム検出制御部76及び第2の
フレーム検出制御部77は、入力されたデジタル信号の
フレームの先頭位置を検出し、より低速度のデジタル信
号に相当する部分の信号を抽出するための制御信号を生
成するために、カウンタ、バッファ、及びその他の論理
回路等を組み合わせたハードウェアロジックにより構成
されることが好ましい。
フレーム検出制御部77は、入力されたデジタル信号の
フレームの先頭位置を検出し、より低速度のデジタル信
号に相当する部分の信号を抽出するための制御信号を生
成するために、カウンタ、バッファ、及びその他の論理
回路等を組み合わせたハードウェアロジックにより構成
されることが好ましい。
【0036】平滑制御部78は、前記第1の位相差調整
部56と同様に、読出しカウンタ、書込みカウンタ及び
位相比較回路から構成され、さらに、PLL回路を備え
ることが好ましい。PLL回路は、位相比較回路から得
られる位相差をもとに、第2記憶部74に記憶された信
号を平滑化して読み出すように読出しカウンタのタイミ
ングを調整するものである。
部56と同様に、読出しカウンタ、書込みカウンタ及び
位相比較回路から構成され、さらに、PLL回路を備え
ることが好ましい。PLL回路は、位相比較回路から得
られる位相差をもとに、第2記憶部74に記憶された信
号を平滑化して読み出すように読出しカウンタのタイミ
ングを調整するものである。
【0037】また、PLL回路(DPLL)を動作させ
るために、専用の固定発振器を備えていることが好まし
い。また、第2入力部71に入力されるデータがCEP
T系ハイアラーキの3次群データである場合には、第1
分離部72は、3次群データの中の3次群用制御ビット
を空白ビットに変換して複数本:mの疑似的2次群デー
タに分離するように、バッファ、カウンタ、論理回路等
を適宜組み合わせたハードウェアロジック回路で構成さ
れることが好ましい。
るために、専用の固定発振器を備えていることが好まし
い。また、第2入力部71に入力されるデータがCEP
T系ハイアラーキの3次群データである場合には、第1
分離部72は、3次群データの中の3次群用制御ビット
を空白ビットに変換して複数本:mの疑似的2次群デー
タに分離するように、バッファ、カウンタ、論理回路等
を適宜組み合わせたハードウェアロジック回路で構成さ
れることが好ましい。
【0038】また、第2分離部73は、疑似的2次群デ
ータの中の2次群用制御ビットを空白ビットに変換して
複数本:n(n>m)の疑似的1次群データを分離する
ように第1分離部72と同様なハードウェアロジック回
路で構成されることが好ましい。さらに、この場合は、
第2記憶部74に記憶されている疑似的1次群データが
平滑化されて読み出され、第2出力部75から出力され
る。
ータの中の2次群用制御ビットを空白ビットに変換して
複数本:n(n>m)の疑似的1次群データを分離する
ように第1分離部72と同様なハードウェアロジック回
路で構成されることが好ましい。さらに、この場合は、
第2記憶部74に記憶されている疑似的1次群データが
平滑化されて読み出され、第2出力部75から出力され
る。
【0039】また、前記したPLL回路用の専用固定発
振器は1次群速度に対して24倍の49.152MHz
のものを用い、生成されるクロック周期(20.34n
s)の1/2周期(10.17ns)単位で調整するこ
とが好ましい。平滑制御部78で、1次群データに平滑
化する際には、メモリの読み出し速度が平均2048k
b/sとなるように調整される。これは、PLL回路に
おいて前記PLL回路用のクロックを24分周し、さら
に調整幅分を遅らせたり早めたりすることによって実現
させることができる。
振器は1次群速度に対して24倍の49.152MHz
のものを用い、生成されるクロック周期(20.34n
s)の1/2周期(10.17ns)単位で調整するこ
とが好ましい。平滑制御部78で、1次群データに平滑
化する際には、メモリの読み出し速度が平均2048k
b/sとなるように調整される。これは、PLL回路に
おいて前記PLL回路用のクロックを24分周し、さら
に調整幅分を遅らせたり早めたりすることによって実現
させることができる。
【0040】また、この発明は、前記第1分離部72に
よって抽出された複数本:mの第2の伝送速度を持つデ
ジタル信号に対応する部分の信号を順次記憶する第3記
憶部91と、タイミング制御部58から与えられる制御
信号を基準として第3記憶部91に記憶される信号の書
込み速度と読み出し速度の位相差を調整し第3記憶部に
記憶された信号を読出すタイミングを生成する第2の位
相差調整部92と、前記第3記憶部91から読み出され
た信号を第2多重部54へ与えるための切替え制御を行
う信号選択部93とをさらに備え、第2の伝送速度を持
つデジタル信号レベルでの折り返し試験の機能を有する
スタッフ多重分離回路を提供するものである。
よって抽出された複数本:mの第2の伝送速度を持つデ
ジタル信号に対応する部分の信号を順次記憶する第3記
憶部91と、タイミング制御部58から与えられる制御
信号を基準として第3記憶部91に記憶される信号の書
込み速度と読み出し速度の位相差を調整し第3記憶部に
記憶された信号を読出すタイミングを生成する第2の位
相差調整部92と、前記第3記憶部91から読み出され
た信号を第2多重部54へ与えるための切替え制御を行
う信号選択部93とをさらに備え、第2の伝送速度を持
つデジタル信号レベルでの折り返し試験の機能を有する
スタッフ多重分離回路を提供するものである。
【0041】ここで、第3記憶部91は、前記第2記憶
部74と同様にRAMを用いることが好ましい。また、
第2の位相差調整部92は、前記第1の位相差調整部5
6と同様の構成を持つことが好ましい。さらに信号選択
部93は、2つの入力の切り換え制御ができるセレクタ
を用いることが好ましい。ここで、2つの入力とは、第
1多重部53から与えられる第2の伝送速度を持つデジ
タル信号と、第3記憶部91から読み出された信号を意
味する。
部74と同様にRAMを用いることが好ましい。また、
第2の位相差調整部92は、前記第1の位相差調整部5
6と同様の構成を持つことが好ましい。さらに信号選択
部93は、2つの入力の切り換え制御ができるセレクタ
を用いることが好ましい。ここで、2つの入力とは、第
1多重部53から与えられる第2の伝送速度を持つデジ
タル信号と、第3記憶部91から読み出された信号を意
味する。
【0042】
【作用】この発明によれば、上記のような構成を備えて
いるので、第1の伝送速度を持つデジタル信号を第3の
伝送速度を持つデジタル信号に多重化するスタッフ多重
機能部の回路構成の簡略化及び部品点数の削減ができ、
さらにスタッフ多重機能の信頼性の向上を図ることがで
きる。
いるので、第1の伝送速度を持つデジタル信号を第3の
伝送速度を持つデジタル信号に多重化するスタッフ多重
機能部の回路構成の簡略化及び部品点数の削減ができ、
さらにスタッフ多重機能の信頼性の向上を図ることがで
きる。
【0043】同様に第3の伝送速度を持つデジタル信号
から第1の伝送速度を持つデジタル信号を分離するスタ
ッフ分離機能部においても、回路構成の簡略化及び部品
点数の削減ができ、スタッフ分離機能の信頼性の向上を
図ることができる。
から第1の伝送速度を持つデジタル信号を分離するスタ
ッフ分離機能部においても、回路構成の簡略化及び部品
点数の削減ができ、スタッフ分離機能の信頼性の向上を
図ることができる。
【0044】また、スタッフ多重機能部とスタッフ分離
機能部の間に、第2の位相差調整部92と第3記憶部9
1を設けているので、第2の伝送速度を持つデジタル信
号レベルでの折り返し試験が可能となる。
機能部の間に、第2の位相差調整部92と第3記憶部9
1を設けているので、第2の伝送速度を持つデジタル信
号レベルでの折り返し試験が可能となる。
【0045】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。以下の実施例ではCCITT勧告G73
1,G741,G751等に準拠したCEPT系ハイア
ラーキに対応する1次群と3次群間のスタッフ多重分離
について説明するが、CEPT系のハイアラーキに限定
されるものではなく、また1次群及び3次群間に限定さ
れるものではない。
を詳述する。なお、これによってこの発明が限定される
ものではない。以下の実施例ではCCITT勧告G73
1,G741,G751等に準拠したCEPT系ハイア
ラーキに対応する1次群と3次群間のスタッフ多重分離
について説明するが、CEPT系のハイアラーキに限定
されるものではなく、また1次群及び3次群間に限定さ
れるものではない。
【0046】このスタッフ多重分離回路は、図中に示す
スタッフ多重機能部、スタッフ分離機能部及び信号
折り返し機能部から構成される。スタッフ多重機能部
は、入力される16本の1次群データ1を多重化して
1本の3次群データ3を生成する部分である。スタッフ
分離機能部は、入力される1本の3次群データ21を
分離して16本の1次群データ24を生成する部分であ
る。
スタッフ多重機能部、スタッフ分離機能部及び信号
折り返し機能部から構成される。スタッフ多重機能部
は、入力される16本の1次群データ1を多重化して
1本の3次群データ3を生成する部分である。スタッフ
分離機能部は、入力される1本の3次群データ21を
分離して16本の1次群データ24を生成する部分であ
る。
【0047】信号折り返し機能部は、対向局から入力
される3次群データ21を一旦2次群レベルの信号に分
離してこれをすぐさま多重化して3次群データ3として
対向局に折り返す部分である。この信号折り返し機能部
は、2次群レベルの終端機能を備える対向局との間
で、2次群レベルでの信号の折り返し試験を行うための
ものである。
される3次群データ21を一旦2次群レベルの信号に分
離してこれをすぐさま多重化して3次群データ3として
対向局に折り返す部分である。この信号折り返し機能部
は、2次群レベルの終端機能を備える対向局との間
で、2次群レベルでの信号の折り返し試験を行うための
ものである。
【0048】図3に、1次群及び2次群のフレームフォ
ーマットの構成を示す。ここで、4本すなわち4チャネ
ル(CH1〜CH4)の1次群データが、1本の2次群
データに時分割多重されていることを示している。2次
群データの1フレームは、SETI〜SETIVまでの合
計848bitからなり、1次群のデータビット(♯1
〜♯205)の他に、2次群用の制御ビットとして、F
rame sync word,Xビット、Yビット、
C1、C2及びC3ビット、さらにVビットが付加され
る。
ーマットの構成を示す。ここで、4本すなわち4チャネ
ル(CH1〜CH4)の1次群データが、1本の2次群
データに時分割多重されていることを示している。2次
群データの1フレームは、SETI〜SETIVまでの合
計848bitからなり、1次群のデータビット(♯1
〜♯205)の他に、2次群用の制御ビットとして、F
rame sync word,Xビット、Yビット、
C1、C2及びC3ビット、さらにVビットが付加され
る。
【0049】Frame sync wordは10ビ
ットで構成されフレームの開始を示すものであり、たと
えば“1111010000”が用いられる。Xビット
はremote alarm bitと呼ばれ、nor
mal状態では“0”、alarm状態では“1”とさ
れる。YビットはCCITT勧告によって規定されるb
itで通常“1”とされる。
ットで構成されフレームの開始を示すものであり、たと
えば“1111010000”が用いられる。Xビット
はremote alarm bitと呼ばれ、nor
mal状態では“0”、alarm状態では“1”とさ
れる。YビットはCCITT勧告によって規定されるb
itで通常“1”とされる。
【0050】Cn(n=1,2,3)はstuff c
ontrol bitであり、スタッフをする場合には
“1”とされ、スタッフをしない場合は“0”とされ
る。Vビットはbariable slotと呼ばれ、
スタッフをする場合はスタッフビットが挿入され、スタ
ッフをしない場合は通常の一次群データが挿入される。
ontrol bitであり、スタッフをする場合には
“1”とされ、スタッフをしない場合は“0”とされ
る。Vビットはbariable slotと呼ばれ、
スタッフをする場合はスタッフビットが挿入され、スタ
ッフをしない場合は通常の一次群データが挿入される。
【0051】図4は1次群データが4チャネルごとにま
とめられて1チャネルの2次群データとなり、16チャ
ネルの1次群データ(CH1〜CH16)が合計4チャ
ネル分の2次群データとなることを示している。各2次
群データは、いずれも、図3に示したようなSETIか
らSETIVに示したフレーム構成を持ち、2次群用の制
御ビットが付加される。
とめられて1チャネルの2次群データとなり、16チャ
ネルの1次群データ(CH1〜CH16)が合計4チャ
ネル分の2次群データとなることを示している。各2次
群データは、いずれも、図3に示したようなSETIか
らSETIVに示したフレーム構成を持ち、2次群用の制
御ビットが付加される。
【0052】図5は、3次群フレームフォーマットの構
成を示す。ここで、図4に示した4チャネル分の2次群
データが時分割多重されて1本の3次群データを形成す
る。3次群データは、SETIからSETIVまでの合計
1536bitからなり、3次群用の制御ビットとして
前記した2次群用制御ビットと同様のものが付加され
る。以上がCEPT系ハイアラーキの1次群から3次群
のフレームフォーマットの構成である。
成を示す。ここで、図4に示した4チャネル分の2次群
データが時分割多重されて1本の3次群データを形成す
る。3次群データは、SETIからSETIVまでの合計
1536bitからなり、3次群用の制御ビットとして
前記した2次群用制御ビットと同様のものが付加され
る。以上がCEPT系ハイアラーキの1次群から3次群
のフレームフォーマットの構成である。
【0053】次に、前記した3つの機能部の動作を説明
する。 1.スタッフ多重機能部 この実施例のスタッフ多重機能部は、図7の従来のス
タッフ多重分離回路と異なり、2次群クロック生成用の
発振器(図7の113に相当)を備えていないこと、2
次群データを3次群データに多重化するために2次群デ
ータを一時記憶するメモリ(図7の121に相当)を備
えていないこと、3次群信号生成用の固定発振器9を用
いて2次群データの生成の基準となるタイミングを発生
する2次群カウンタ13等を動作させることを特徴とす
る。
する。 1.スタッフ多重機能部 この実施例のスタッフ多重機能部は、図7の従来のス
タッフ多重分離回路と異なり、2次群クロック生成用の
発振器(図7の113に相当)を備えていないこと、2
次群データを3次群データに多重化するために2次群デ
ータを一時記憶するメモリ(図7の121に相当)を備
えていないこと、3次群信号生成用の固定発振器9を用
いて2次群データの生成の基準となるタイミングを発生
する2次群カウンタ13等を動作させることを特徴とす
る。
【0054】さらに、この2次群カウンタ13からのク
ロックに基づいてメモリ5からデータの読出しが行われ
る。すなわち、メモリ5からのデータ読出し動作以降の
多重化処理はすべて3次群用のクロックが基準となって
動作させられる。
ロックに基づいてメモリ5からデータの読出しが行われ
る。すなわち、メモリ5からのデータ読出し動作以降の
多重化処理はすべて3次群用のクロックが基準となって
動作させられる。
【0055】このスタッフ多重機能部では、入力され
る16本の1次群データ1を、4本の2次群データ2に
多重し、さらにこれを1本の3次群データ3に多重す
る。まず、B/U部4では、Bipolar信号である
1次群データをUnipolar信号に変換しメモリ5
に書込むと共に、1次群データの送信クロックを抽出す
る。
る16本の1次群データ1を、4本の2次群データ2に
多重し、さらにこれを1本の3次群データ3に多重す
る。まず、B/U部4では、Bipolar信号である
1次群データをUnipolar信号に変換しメモリ5
に書込むと共に、1次群データの送信クロックを抽出す
る。
【0056】WRITEカウンタ6は、B/U部4で抽
出されたクロックのタイミングに基づいて動作し、メモ
リ5への書込みを制御するものである。READカウン
タ17は、メモリ5からデータを読出すタイミングをメ
モリ5に与えるものであるが、このタイミングは後述す
る3次群用のクロックをもとに生成される。
出されたクロックのタイミングに基づいて動作し、メモ
リ5への書込みを制御するものである。READカウン
タ17は、メモリ5からデータを読出すタイミングをメ
モリ5に与えるものであるが、このタイミングは後述す
る3次群用のクロックをもとに生成される。
【0057】第1多重部7は、16本の1次群データを
4本ごとに多重化し、4本の2次群データを生成するも
のである。ここでは、CCITT勧告G731等に準拠
した1次群から2次群へのスタッフ多重が行われる。す
なわち、規定された2次群フレームフォーマットにデー
タを組立てるために、必要なビットデータを付加し、4
本の1次群データを1ビットずつ時分割多重化する。
4本ごとに多重化し、4本の2次群データを生成するも
のである。ここでは、CCITT勧告G731等に準拠
した1次群から2次群へのスタッフ多重が行われる。す
なわち、規定された2次群フレームフォーマットにデー
タを組立てるために、必要なビットデータを付加し、4
本の1次群データを1ビットずつ時分割多重化する。
【0058】ここで必要なビットデータとは、10ビッ
トからなる所定のFrame sync word,r
emote alarm bit,stuff con
trol bit,及びvariable slot
bit等である。
トからなる所定のFrame sync word,r
emote alarm bit,stuff con
trol bit,及びvariable slot
bit等である。
【0059】同様に第2多重部8でも規定された3次群
フレームフォーマットにデータを組立てるために、必要
なビットデータを付加し、4本の2次群データを1ビッ
トずつ時分割に多重化して1本の3次群データを生成す
る。U/B部41は、第2多重部8から出力されるUn
ipolar信号である3次群データをBipolar
信号に変換するものである。
フレームフォーマットにデータを組立てるために、必要
なビットデータを付加し、4本の2次群データを1ビッ
トずつ時分割に多重化して1本の3次群データを生成す
る。U/B部41は、第2多重部8から出力されるUn
ipolar信号である3次群データをBipolar
信号に変換するものである。
【0060】メモリ5から1次群データの読出しを行う
場合、第1多重部7において前記したような必要なビッ
トを付加するために、このビット付加時に1次群データ
の読出し動作が停止されるが、この読出し動作の停止制
御は、スタッフ率制御部11及び2次群カウンタ13に
よって行われる。
場合、第1多重部7において前記したような必要なビッ
トを付加するために、このビット付加時に1次群データ
の読出し動作が停止されるが、この読出し動作の停止制
御は、スタッフ率制御部11及び2次群カウンタ13に
よって行われる。
【0061】また、第2多重部8においても必要なビッ
トが付加されるが、このビット付加時にも1次群データ
の読出し動作が停止される。この読出し動作の停止制御
の基本タイミングは、すべて3次群カウンタ10から生
成されるイネーブル信号12を基本としている点が、こ
の発明の特徴である。この点については後述する。
トが付加されるが、このビット付加時にも1次群データ
の読出し動作が停止される。この読出し動作の停止制御
の基本タイミングは、すべて3次群カウンタ10から生
成されるイネーブル信号12を基本としている点が、こ
の発明の特徴である。この点については後述する。
【0062】9は3次群用のクロックを生成する固定発
振器であり、ここで生成されたクロックタイミングで3
次群カウンタ10を動作させる。この3次群カウンタ1
0は3次群データを組立てるための基準クロックを第2
多重部8へ与えるためのものであり、具体的には3次群
データの1フレームのビット数、すなわち、1536ビ
ットをカウントし、そのカウントタイミングを第2多重
部8へ与えるものである。第2多重部8では、この与え
られたタイミングによって、入力される4本の2次群デ
ータと3次群用に必要な付加ビットとを順次時分割多重
して1つの3次群データを組立てる。
振器であり、ここで生成されたクロックタイミングで3
次群カウンタ10を動作させる。この3次群カウンタ1
0は3次群データを組立てるための基準クロックを第2
多重部8へ与えるためのものであり、具体的には3次群
データの1フレームのビット数、すなわち、1536ビ
ットをカウントし、そのカウントタイミングを第2多重
部8へ与えるものである。第2多重部8では、この与え
られたタイミングによって、入力される4本の2次群デ
ータと3次群用に必要な付加ビットとを順次時分割多重
して1つの3次群データを組立てる。
【0063】また、3次群カウンタ10からスタッフ率
制御部11に対して、イネーブル信号12が与えられ
る。このイネーブル信号12は、規定された3次群フレ
ームフォーマットの中で、2次群データが存在する領域
と3次群用Vビットが存在する位置の時間的タイミング
を示す信号である。
制御部11に対して、イネーブル信号12が与えられ
る。このイネーブル信号12は、規定された3次群フレ
ームフォーマットの中で、2次群データが存在する領域
と3次群用Vビットが存在する位置の時間的タイミング
を示す信号である。
【0064】ここでVビットとは、3次群フレームフォ
ーマットの中でvariableslotと呼ばれる部
分のビットのことを意味し、2次群データが入る場合と
スタッフコントロール用のビットが入る場合がある。す
なわち、イネーブル信号12は、このVビット以外の3
次群用に必要な付加ビットを除外した信号である。言い
かえれば、イネーブル信号12は、2次群データを挿入
すべき位置を示す信号であり、この信号を基準にして第
1多重部7において2次群レベルのデータの多重化が行
われる。
ーマットの中でvariableslotと呼ばれる部
分のビットのことを意味し、2次群データが入る場合と
スタッフコントロール用のビットが入る場合がある。す
なわち、イネーブル信号12は、このVビット以外の3
次群用に必要な付加ビットを除外した信号である。言い
かえれば、イネーブル信号12は、2次群データを挿入
すべき位置を示す信号であり、この信号を基準にして第
1多重部7において2次群レベルのデータの多重化が行
われる。
【0065】スタッフ率制御部11は、前記した3次群
フレームフォーマットの中のVビットの部分に対してス
タッフ操作をするためのタイミングを生成するものであ
り、スタッフ操作を行う場合には2次群カウンタ7に、
前記したイネーブル信号12から3次群Vビットを示す
信号部分を取り除いた2次群データ領域を示す制御信号
14を出力する。
フレームフォーマットの中のVビットの部分に対してス
タッフ操作をするためのタイミングを生成するものであ
り、スタッフ操作を行う場合には2次群カウンタ7に、
前記したイネーブル信号12から3次群Vビットを示す
信号部分を取り除いた2次群データ領域を示す制御信号
14を出力する。
【0066】スタッフ操作とは、フレームフォーマット
中のスタッフビット、すなわちVビットに実際の送信デ
ータを挿入するかしないかの制御を意味し、スタッフを
行う場合はこのVビットには実際の送信データは挿入さ
れないが、スタッフを行わない場合には実際の送信デー
タが挿入される。
中のスタッフビット、すなわちVビットに実際の送信デ
ータを挿入するかしないかの制御を意味し、スタッフを
行う場合はこのVビットには実際の送信データは挿入さ
れないが、スタッフを行わない場合には実際の送信デー
タが挿入される。
【0067】このスタッフ率制御部11は、具体的に
は、3次群データの16フレームを数えるカウンタを備
え、さらに、この16フレーム中の所定の7フレームに
対して3次群レベルのスタッフ操作を行うために必要な
タイミングを生成する。2次群カウンタ13は、3次群
用の固定発振器から出力されるクロック(34368K
bit/s)の4倍同期の遅いクロック(8448Kb
it/s)で動作する2次群用フレームカウンタであ
り、これは、図7に示した従来のスタッフ多重回路の中
の848進カウンタに対応するものである。
は、3次群データの16フレームを数えるカウンタを備
え、さらに、この16フレーム中の所定の7フレームに
対して3次群レベルのスタッフ操作を行うために必要な
タイミングを生成する。2次群カウンタ13は、3次群
用の固定発振器から出力されるクロック(34368K
bit/s)の4倍同期の遅いクロック(8448Kb
it/s)で動作する2次群用フレームカウンタであ
り、これは、図7に示した従来のスタッフ多重回路の中
の848進カウンタに対応するものである。
【0068】ただし、従来の848進カウンタは独自の
2次群用の固定発振器113から出力されるクロックを
基準として動作していたが、この発明の2次群カウンタ
13は、前記したスタッフ率制御部11から出力される
制御信号14及び固定発振器9から出力されるクロック
を基準として動作する点が異なる。
2次群用の固定発振器113から出力されるクロックを
基準として動作していたが、この発明の2次群カウンタ
13は、前記したスタッフ率制御部11から出力される
制御信号14及び固定発振器9から出力されるクロック
を基準として動作する点が異なる。
【0069】すなわち、1次群レベルから2次群レベル
の多重化の基準となるタイミングも3次群の基本クロッ
ク(固定発振器9によって生成されるクロック)を基準
として動作する。したがって、従来に比べて、この発明
では、2次群用の固定発振器113及びその周辺回路が
削減されるため、スタッフ多重回路の簡単化及び調整の
簡略化を図ることができる。
の多重化の基準となるタイミングも3次群の基本クロッ
ク(固定発振器9によって生成されるクロック)を基準
として動作する。したがって、従来に比べて、この発明
では、2次群用の固定発振器113及びその周辺回路が
削減されるため、スタッフ多重回路の簡単化及び調整の
簡略化を図ることができる。
【0070】また、2次群カウンタ13は、第1多重部
7に対して、1次群から2次群レベルの多重化をするた
めのタイミングを与え、さらにスタッフ判定部15にイ
ネーブル信号16を与える。第1多重部7では、従来と
同様にして、2次群カウンタ13から与えられたタイミ
ングで4本の1次群データを順次時分割多重し、さらに
所定のタイミングで2次群フレームフォーマットの必要
な付加ビットを挿入して1本の2次群データを生成す
る。
7に対して、1次群から2次群レベルの多重化をするた
めのタイミングを与え、さらにスタッフ判定部15にイ
ネーブル信号16を与える。第1多重部7では、従来と
同様にして、2次群カウンタ13から与えられたタイミ
ングで4本の1次群データを順次時分割多重し、さらに
所定のタイミングで2次群フレームフォーマットの必要
な付加ビットを挿入して1本の2次群データを生成す
る。
【0071】スタッフ判定部15に入力されるイネーブ
ル信号16は、前記した制御信号14から、さらにVビ
ット以外の2次群用に必要な付加ビットを除外した信号
であり、規定された2次群フレームフォーマットの中で
1次群データが存在する領域と2次群用のVビットが存
在する位置の時間的タイミングを示す信号である。
ル信号16は、前記した制御信号14から、さらにVビ
ット以外の2次群用に必要な付加ビットを除外した信号
であり、規定された2次群フレームフォーマットの中で
1次群データが存在する領域と2次群用のVビットが存
在する位置の時間的タイミングを示す信号である。
【0072】スタッフ判定部15は、前記したスタッフ
率制御部11とは異なり、メモリ5に対するWRITE
カウンタ6とREADカウンタ17との位相差を比較す
る位相比較部19から出力される監視信号20を基準と
して、前記したイネーブル信号16から2次群レベルの
スタッフ操作を行うか否かを示す制御信号18を生成す
る。
率制御部11とは異なり、メモリ5に対するWRITE
カウンタ6とREADカウンタ17との位相差を比較す
る位相比較部19から出力される監視信号20を基準と
して、前記したイネーブル信号16から2次群レベルの
スタッフ操作を行うか否かを示す制御信号18を生成す
る。
【0073】このスタッフ判定部15の制御信号18の
生成動作は、従来に示した方法と同様であるが、制御信
号18の基準となるイネーブル信号16が3次群用の固
定発振器を源として生成されたものである点が従来とは
異なり、前記した第2多重部8及び第1多重部7ととも
に、すべて同じ基準クロックから生成されたタイミング
信号で動作しているため、より信頼性の高い動作が得ら
れる。
生成動作は、従来に示した方法と同様であるが、制御信
号18の基準となるイネーブル信号16が3次群用の固
定発振器を源として生成されたものである点が従来とは
異なり、前記した第2多重部8及び第1多重部7ととも
に、すべて同じ基準クロックから生成されたタイミング
信号で動作しているため、より信頼性の高い動作が得ら
れる。
【0074】制御信号18は、1次群データ領域を示す
信号であるが、スタッフ操作を行う場合は、前記したイ
ネーブル信号16から2次群Vビットを示す信号部分を
取り除いた1次群データ領域を示す信号である。スタッ
フ操作を行わない場合は、2次群Vビット部分にも1次
群データを挿入するため、制御信号18は2次群Vビッ
トの部分も含んだタイミングを示す信号、すなわちイネ
ーブル信号16と同じ信号である。
信号であるが、スタッフ操作を行う場合は、前記したイ
ネーブル信号16から2次群Vビットを示す信号部分を
取り除いた1次群データ領域を示す信号である。スタッ
フ操作を行わない場合は、2次群Vビット部分にも1次
群データを挿入するため、制御信号18は2次群Vビッ
トの部分も含んだタイミングを示す信号、すなわちイネ
ーブル信号16と同じ信号である。
【0075】このような制御信号18において、2次群
Vビットに相当する位置の部分を含んだタイミング信号
とするか、又はこの部分を取り除いたタイミング信号と
するかの制御は、前記した監視信号20によって行われ
る。すなわち、位相比較19において、WRITEカウ
ンタ6とREADカウンタ17との位相が所定値以上ず
れた場合にスタッフ操作を必要とすることを示す監視信
号20を出力し、スタッフ判定部15では、この監視信
号20の有無に基づいて、前記した制御信号18のタイ
ミングが決定される。
Vビットに相当する位置の部分を含んだタイミング信号
とするか、又はこの部分を取り除いたタイミング信号と
するかの制御は、前記した監視信号20によって行われ
る。すなわち、位相比較19において、WRITEカウ
ンタ6とREADカウンタ17との位相が所定値以上ず
れた場合にスタッフ操作を必要とすることを示す監視信
号20を出力し、スタッフ判定部15では、この監視信
号20の有無に基づいて、前記した制御信号18のタイ
ミングが決定される。
【0076】制御信号18は、READカウンタ17に
与えられ、制御信号18が示すタイミングの位置に1次
群データが読み出される。このとき読み出される1次群
データは、2次群及び3次群レベルで付加されるビット
の位置が予め時間的に空けられたデータ構成となってい
る。
与えられ、制御信号18が示すタイミングの位置に1次
群データが読み出される。このとき読み出される1次群
データは、2次群及び3次群レベルで付加されるビット
の位置が予め時間的に空けられたデータ構成となってい
る。
【0077】したがって、第1多重部7で多重された2
次群レベルのデータは、規定された2次群フレームフォ
ーマットで必要なビットをすべて備えているが、後で3
次群用の付加ビットが挿入される位置が空けられている
ので、厳密には規定に合致した2次群データとは異な
る。すなわち、この第1多重部7で生成されるデータ
は、3次群用の付加ビットを挿入するための時間的な空
白領域が予め確保されていることから、疑似的な2次群
データということができる。
次群レベルのデータは、規定された2次群フレームフォ
ーマットで必要なビットをすべて備えているが、後で3
次群用の付加ビットが挿入される位置が空けられている
ので、厳密には規定に合致した2次群データとは異な
る。すなわち、この第1多重部7で生成されるデータ
は、3次群用の付加ビットを挿入するための時間的な空
白領域が予め確保されていることから、疑似的な2次群
データということができる。
【0078】前記した第2多重部8では、以上のような
3次群用付加ビットを挿入するための時間的な空白領域
を持つ疑似的な2次群データが与えられるので、この空
白領域に3次群用付加ビットを挿入すると共に、4本の
疑似的な2次群データの多重化が行われる。
3次群用付加ビットを挿入するための時間的な空白領域
を持つ疑似的な2次群データが与えられるので、この空
白領域に3次群用付加ビットを挿入すると共に、4本の
疑似的な2次群データの多重化が行われる。
【0079】以上が、この発明のスタッフ多重回路部分
の一実施例であるが、従来のような1次群データから規
定どおりの2次群データを生成し、さらに2次群データ
から3次群データを生成する構成に比べて、3次群デー
タ生成のためのメモリ、及び2次群用固定発振器とその
周辺回路が省略できるため、回路構成の簡略化、部品点
数の削減、回路調整の簡略化と共に、信頼性の向上を図
ることができる。
の一実施例であるが、従来のような1次群データから規
定どおりの2次群データを生成し、さらに2次群データ
から3次群データを生成する構成に比べて、3次群デー
タ生成のためのメモリ、及び2次群用固定発振器とその
周辺回路が省略できるため、回路構成の簡略化、部品点
数の削減、回路調整の簡略化と共に、信頼性の向上を図
ることができる。
【0080】2.スタッフ分離機能部 スタッフ分離機能部では、入力される3次群データ2
1を4本の2次群データ22に分離し、さらに16本の
1次群データ24に分離する。この実施例のスタッフ分
離機能部は、次の点で図8に示した従来のスタッフ分
離回路と異なり、回路構成の簡略化が図られている。
1を4本の2次群データ22に分離し、さらに16本の
1次群データ24に分離する。この実施例のスタッフ分
離機能部は、次の点で図8に示した従来のスタッフ分
離回路と異なり、回路構成の簡略化が図られている。
【0081】すなわち、入力された3次群データを2次
群データに分離した後のデータが書込まれるメモリ(図
8のMEM125)及びそのメモリに対して書込み・読
出しの制御を行う周辺回路(図8のWRITEカウンタ
126、READカウンタ127、及び位相比較回路1
28、PLL回路129等)を備えていないこと、及び
Bipolar信号としての2次群信号を生成するため
のU/B回路とB/U回路を備えていないことが相違す
る。
群データに分離した後のデータが書込まれるメモリ(図
8のMEM125)及びそのメモリに対して書込み・読
出しの制御を行う周辺回路(図8のWRITEカウンタ
126、READカウンタ127、及び位相比較回路1
28、PLL回路129等)を備えていないこと、及び
Bipolar信号としての2次群信号を生成するため
のU/B回路とB/U回路を備えていないことが相違す
る。
【0082】したがって、2次群レベルでの信号の平滑
化は行わず、1次群レベルの信号を生成する最終段階で
のみPLL回路による平滑化を行うことを特徴とする。
ここでの平滑化とは、高次群用の付加ビットが存在して
いた位置の時間間隔をつめて、低次群レベルのデータフ
ォーマットに準拠した信号を得ることを意味する。
化は行わず、1次群レベルの信号を生成する最終段階で
のみPLL回路による平滑化を行うことを特徴とする。
ここでの平滑化とは、高次群用の付加ビットが存在して
いた位置の時間間隔をつめて、低次群レベルのデータフ
ォーマットに準拠した信号を得ることを意味する。
【0083】以下、図2を用いて各処理の動作について
説明する。入力されたBipolar信号の3次群信号
21は、B/U部38においてUnipolar信号に
変換される。また、B/U部38で抽出されたクロック
25は、後述する第1及び第2のフレーム同期保護部2
6、29とWRITEカウンタ32の基準クロックとし
て用いられる。
説明する。入力されたBipolar信号の3次群信号
21は、B/U部38においてUnipolar信号に
変換される。また、B/U部38で抽出されたクロック
25は、後述する第1及び第2のフレーム同期保護部2
6、29とWRITEカウンタ32の基準クロックとし
て用いられる。
【0084】第1のフレーム同期保護部26は、前記し
たクロック25に基づいて3次群データフォーマットの
同期監視を行い、2次群データフォーマットの領域の信
号を切り出すための基準信号を生成するものであり、主
として3次群データの1フレーム分、すなわち1536
bitを数えるカウンタと、3次群フレームフォーマッ
トのFrame sync wordを検出する同期検
出回路とから構成される。
たクロック25に基づいて3次群データフォーマットの
同期監視を行い、2次群データフォーマットの領域の信
号を切り出すための基準信号を生成するものであり、主
として3次群データの1フレーム分、すなわち1536
bitを数えるカウンタと、3次群フレームフォーマッ
トのFrame sync wordを検出する同期検
出回路とから構成される。
【0085】具体的には、この同期検出回路によってF
rame sync wordを検出した後、そのFr
ame sync wordの位置を先頭と判断してこ
の位置のタイミングでカウンタを初期化し、このFra
me sync wordに続く2次群データの領域の
部分のみを示すイネーブル信号27を生成する。このイ
ネーブル信号27は第1分離部28と第2のフレーム同
期保護部29に与えられる。第1分離部28では、B/
U部38から与えられるUnipolar信号である3
次群データから、前記イネーブル信号27に基づいて4
本分の2次群データの部分を分離して取り出す。
rame sync wordを検出した後、そのFr
ame sync wordの位置を先頭と判断してこ
の位置のタイミングでカウンタを初期化し、このFra
me sync wordに続く2次群データの領域の
部分のみを示すイネーブル信号27を生成する。このイ
ネーブル信号27は第1分離部28と第2のフレーム同
期保護部29に与えられる。第1分離部28では、B/
U部38から与えられるUnipolar信号である3
次群データから、前記イネーブル信号27に基づいて4
本分の2次群データの部分を分離して取り出す。
【0086】すなわち、ここで分離されたデータ22
は、入力された3次群データから3次群用の付加ビット
であるFrame sync word,remote
alarm bit,stuff control
bit、及びvariableslot bit等を除
いたデータであり、3次群用の付加ビットが存在してい
た位置を空きビットとしたものである。したがってこの
分離されたデータ22は2次群フレームフォーマットの
構成を備えてはいるものの、3次群用付加ビットが存在
していた位置に空白ビットが存在する時間的に見て不完
全な2次群データである。この段階では、完全な2次群
フレームフォーマットに規定するデータに変換するため
の平滑化はまだ行われていない。
は、入力された3次群データから3次群用の付加ビット
であるFrame sync word,remote
alarm bit,stuff control
bit、及びvariableslot bit等を除
いたデータであり、3次群用の付加ビットが存在してい
た位置を空きビットとしたものである。したがってこの
分離されたデータ22は2次群フレームフォーマットの
構成を備えてはいるものの、3次群用付加ビットが存在
していた位置に空白ビットが存在する時間的に見て不完
全な2次群データである。この段階では、完全な2次群
フレームフォーマットに規定するデータに変換するため
の平滑化はまだ行われていない。
【0087】図8に示した従来の方法では、この段階で
分離したデータを平滑化して所定の2次群データを得る
ために、メモリ、カウンタ、位相比較回路及びPLL回
路等を備えていたが、この実施例では不要となり、回路
規模を縮小することができる。
分離したデータを平滑化して所定の2次群データを得る
ために、メモリ、カウンタ、位相比較回路及びPLL回
路等を備えていたが、この実施例では不要となり、回路
規模を縮小することができる。
【0088】次に、この分離された4本分の2次群デー
タ22は、第2分離部31へ送られる。第2のフレーム
同期保護部29は、2次群データ1フレーム分、すなわ
ち848bitを数えるカウンタと、2次群フレームフ
ォーマットのFrame sync wordを検出す
る同期検出回路とから構成される。
タ22は、第2分離部31へ送られる。第2のフレーム
同期保護部29は、2次群データ1フレーム分、すなわ
ち848bitを数えるカウンタと、2次群フレームフ
ォーマットのFrame sync wordを検出す
る同期検出回路とから構成される。
【0089】この第2のフレーム同期保護部29は、前
記した第1のフレーム同期保護部26から与えられたイ
ネーブル信号27と抽出されたクロック25とから16
本の1次群データの領域を示すイネーブル信号30を生
成する。このとき、同期検出回路によって2次群フレー
ムフォーマットの先頭であるFrame sync w
ordを検出し、この位置から848bitカウンタの
計数が開始される。
記した第1のフレーム同期保護部26から与えられたイ
ネーブル信号27と抽出されたクロック25とから16
本の1次群データの領域を示すイネーブル信号30を生
成する。このとき、同期検出回路によって2次群フレー
ムフォーマットの先頭であるFrame sync w
ordを検出し、この位置から848bitカウンタの
計数が開始される。
【0090】イネーブル信号30は、第2分離部31と
WRITEカウンタ32に与えられる。第2分離部31
は、入力される4本分の2次群データ22から、1次群
データが存在する領域を示すイネーブル信号30を基準
として2次群用付加ビット部分を取り除いた16本の1
次群データ23を生成する。ここで、生成された1次群
データ23は、3次群用及び2次群用の付加ビットが存
在していた位置の部分を空きビットとしたものであるの
で、時間的なタイミングも考慮すると、厳密には規定さ
れた1次群データとは異なる。
WRITEカウンタ32に与えられる。第2分離部31
は、入力される4本分の2次群データ22から、1次群
データが存在する領域を示すイネーブル信号30を基準
として2次群用付加ビット部分を取り除いた16本の1
次群データ23を生成する。ここで、生成された1次群
データ23は、3次群用及び2次群用の付加ビットが存
在していた位置の部分を空きビットとしたものであるの
で、時間的なタイミングも考慮すると、厳密には規定さ
れた1次群データとは異なる。
【0091】この1次群データ23は、WRITEカウ
ンタ32によって与えられるタイミングでメモリ33へ
書き込まれる。さらに、メモリ33に書き込まれたデー
タはREADカウンタ35によって平均2048kb/
sのクロック速度で読み出されて、前記した空きビット
分を平滑化した通常の16本分の1次群データが生成さ
れる。この平滑化された16本分の1次群データは、U
/B部を通してbipolar信号に変換されて出力さ
れる。
ンタ32によって与えられるタイミングでメモリ33へ
書き込まれる。さらに、メモリ33に書き込まれたデー
タはREADカウンタ35によって平均2048kb/
sのクロック速度で読み出されて、前記した空きビット
分を平滑化した通常の16本分の1次群データが生成さ
れる。この平滑化された16本分の1次群データは、U
/B部を通してbipolar信号に変換されて出力さ
れる。
【0092】上記の平滑化は、従来と同様に、位相比較
回路28及びPLL回路(DPLL)34によってRE
ADカウンタ35の読み出しタイミングを調整すること
によって実現される。ここで、DPLL34の基準とな
るクロックは、DPLL用の固定発振器37によって与
えられる。
回路28及びPLL回路(DPLL)34によってRE
ADカウンタ35の読み出しタイミングを調整すること
によって実現される。ここで、DPLL34の基準とな
るクロックは、DPLL用の固定発振器37によって与
えられる。
【0093】また、位相比較部36は、WRITEカウ
ンタ32とREADカウンタ35との位相差を比較し
て、READタイミングが早ければDPLL34に対し
てクロックを遅らせる指示を出し、READタイミング
が遅ければクロックを早める指示を出す。
ンタ32とREADカウンタ35との位相差を比較し
て、READタイミングが早ければDPLL34に対し
てクロックを遅らせる指示を出し、READタイミング
が遅ければクロックを早める指示を出す。
【0094】DPLL34は、位相比較部36からの指
示によりREADカウンタの読出しタイミングを調整す
るものであるが、このクロックの調整間隔は±10ns
程度できることが好ましい。
示によりREADカウンタの読出しタイミングを調整す
るものであるが、このクロックの調整間隔は±10ns
程度できることが好ましい。
【0095】以上が、この発明のスタッフ分離回路部分
の一実施例であるが、従来のように3次群データから規
定どおりの2次群データを生成し、さらに2次群データ
から1次群データを生成する構成に比べて、規定どおり
の2次群データ生成のためのメモリ、WRITEカウン
タ、READカウンタ、位相比較回路、及びPLL回路
が省略でき、さらに2次群データ用のU/B回路及びB
/U回路を省略できるため、回路構成の簡略化及び部品
点数の削減を図ることができる。
の一実施例であるが、従来のように3次群データから規
定どおりの2次群データを生成し、さらに2次群データ
から1次群データを生成する構成に比べて、規定どおり
の2次群データ生成のためのメモリ、WRITEカウン
タ、READカウンタ、位相比較回路、及びPLL回路
が省略でき、さらに2次群データ用のU/B回路及びB
/U回路を省略できるため、回路構成の簡略化及び部品
点数の削減を図ることができる。
【0096】3.信号折り返し機能部 前記に説明してきたように、この発明のスタッフ多重分
離回路では、1次群から3次群、逆に3次群から1次群
への信号の多重又は分離を行うものであるので、2次群
レベルでの終端機能を備えていない。しかし、対向局が
2次群レベルでの終端機能を備えている場合には、2次
群レベルでの折り返しの回線試験が要求され得る。そこ
で、この発明のスタッフ分離機能部とスタッフ多重機能
部の間に、2次群レベルの信号の折り返しができるイン
タフェース構成を付加する必要がある。
離回路では、1次群から3次群、逆に3次群から1次群
への信号の多重又は分離を行うものであるので、2次群
レベルでの終端機能を備えていない。しかし、対向局が
2次群レベルでの終端機能を備えている場合には、2次
群レベルでの折り返しの回線試験が要求され得る。そこ
で、この発明のスタッフ分離機能部とスタッフ多重機能
部の間に、2次群レベルの信号の折り返しができるイン
タフェース構成を付加する必要がある。
【0097】図2のの部分が、この折り返し機能部の
構成ブロックであり、メモリ42、WRITEカウンタ
43、READカウンタ44、及び位相比較部40から
構成される。
構成ブロックであり、メモリ42、WRITEカウンタ
43、READカウンタ44、及び位相比較部40から
構成される。
【0098】ここで、折り返し動作とは、スタッフ分離
側へ入力された3次群データ21を2次群データ22に
分離した後、スタッフ分離側のクロック25に同期して
いるこの2次群データ22を一旦メモリ42へ書き込ん
で、さらにスタッフ多重側のクロック42に乗せかえて
読み出すことを意味する。この実施例におけるクロック
の乗せ換えに関して、スタッフ分離側のクロックとスタ
ッフ多重側のクロックとは位相は異なるが、どちらも速
度は同一(34MHz)であるため、比較的小さなメモ
リで対応可能である。
側へ入力された3次群データ21を2次群データ22に
分離した後、スタッフ分離側のクロック25に同期して
いるこの2次群データ22を一旦メモリ42へ書き込ん
で、さらにスタッフ多重側のクロック42に乗せかえて
読み出すことを意味する。この実施例におけるクロック
の乗せ換えに関して、スタッフ分離側のクロックとスタ
ッフ多重側のクロックとは位相は異なるが、どちらも速
度は同一(34MHz)であるため、比較的小さなメモ
リで対応可能である。
【0099】位相比較部40は、メモリの読出しが書込
みを飛びこすことがないように監視するものであり、位
相接近時には、3次群カウンタ10へスタッフ操作をす
る指示を出す。また、セレクタ45は、折り返し試験時
に、メモリ42からの2次群データを選択するためのも
のである。
みを飛びこすことがないように監視するものであり、位
相接近時には、3次群カウンタ10へスタッフ操作をす
る指示を出す。また、セレクタ45は、折り返し試験時
に、メモリ42からの2次群データを選択するためのも
のである。
【0100】以上のように、メモリ、カウンタ、位相比
較回路、及びその周辺回路をスタッフ分離機能部とスタ
ッフ多重機能部との間に設けるだけで、容易に対向局と
の間で2次群レベルでの折り返し試験を実施することが
できる。
較回路、及びその周辺回路をスタッフ分離機能部とスタ
ッフ多重機能部との間に設けるだけで、容易に対向局と
の間で2次群レベルでの折り返し試験を実施することが
できる。
【0101】
【発明の効果】この発明によれば、上記のような構成を
備えているので、第1の伝送速度を持つデジタル信号を
第3の伝送速度を持つデジタル信号に多重化するスタッ
フ多重機能部の回路構成の簡略化及び部品点数の削減が
でき、さらにスタッフ多重機能の信頼性の向上を図るこ
とができる。
備えているので、第1の伝送速度を持つデジタル信号を
第3の伝送速度を持つデジタル信号に多重化するスタッ
フ多重機能部の回路構成の簡略化及び部品点数の削減が
でき、さらにスタッフ多重機能の信頼性の向上を図るこ
とができる。
【0102】同様に第3の伝送速度を持つデジタル信号
から第1の伝送速度を持つデジタル信号を分離するスタ
ッフ分離機能部においても、回路構成の簡略化及び部品
点数の削減ができ、スタッフ分離機能の信頼性の向上を
図ることができる。
から第1の伝送速度を持つデジタル信号を分離するスタ
ッフ分離機能部においても、回路構成の簡略化及び部品
点数の削減ができ、スタッフ分離機能の信頼性の向上を
図ることができる。
【0103】また、スタッフ多重機能部とスタッフ分離
機能部の間に位相差調整部と記憶部を設けているので、
第2の伝送速度を持つデジタル信号レベルでの折り返し
試験が可能となる。
機能部の間に位相差調整部と記憶部を設けているので、
第2の伝送速度を持つデジタル信号レベルでの折り返し
試験が可能となる。
【図1】この発明の基本構成を示すブロック図である。
【図2】この発明の一実施例の構成ブロック図である。
【図3】CEPT系の1次群及び2次群のフレーム構成
図である。
図である。
【図4】CEPT系の1次群及び2次群のフレーム構成
図である。
図である。
【図5】CEPT系の2次群及び3次群のフレーム構成
図である。
図である。
【図6】従来の1次群から3次群へのスタッフ多重分離
回路の概略図である。
回路の概略図である。
【図7】従来の1次群から3次群へのスタッフ多重回路
図である。
図である。
【図8】従来の3次群から1次群へのスタッフ多重回路
図である。
図である。
1 1次群データ 2 2次群データ 3 3次群データ 4 B/U部 5 メモリ 6 WRITEカウンタ 7 第1多重部 8 第2多重部 9 送信用固定発振器 10 3次群カウンタ 11 スタッフ率制御部 12 イネーブル信号 13 2次群カウンタ 14 制御信号 15 スタッフ判定部 16 イネーブル信号 17 READカウンタ 18 制御信号 19 位相比較回路 20 監視信号 21 3次群データ 22 分離されたデータ 23 1次群データ 24 1次群データ 25 クロック 26 フレーム保護同期 27 イネーブル信号 28 第1分離部 29 フレーム保護同期 30 イネーブル信号 31 第2分離部 32 WRITEカウンタ 33 メモリ 34 PLL回路(DPLL) 35 READカウンタ 36 位相比較回路 37 DPLL用固定発振器 38 B/U部 39 U/B部 40 位相比較回路 41 U/B部 42 メモリ 43 WRITEカウンタ 44 READカウンタ 45 セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 嘉田 和久 大阪府大阪市中央区城見2丁目2番6号 富士通関西ディジタル・テクノロジ株式会 社内
Claims (8)
- 【請求項1】 スタッフ多重機能部とスタッフ分離機能
部とから構成されるスタッフ多重分離回路において、 スタッフ多重機能部が、複数本:nの第1の伝送速度を
持つデジタル信号を入力する第1入力部と、 第1入力部に入力されたデジタル信号を順次記憶する第
1記憶部と、 第1記憶部から読み出した複数本:nのデジタル信号を
第2の伝送速度を持つ複数本:m(m<n)のデジタル
信号に多重化する第1多重部と、 第2の伝送速度を持つ複数本:mのデジタル信号を第3
の伝送速度を持つ1本のデジタル信号に多重化する第2
多重部と、 第3の伝送速度を持つデジタル信号を出力する第1出力
部と、 第1出力部における第3の伝送速度を持つデジタル信号
を出力するタイミングの基礎となるクロックを生成する
多重用クロック生成部とを備え、 前記第1記憶部からのデジタル信号の読み出し、前記第
1多重部における多重化及び前記第2多重部における多
重化を、前記多重用クロック生成部が生成したクロック
を基礎とするタイミング制御信号に基づいて行うことを
特徴とするスタッフ多重分離回路。 - 【請求項2】 スタッフ多重機能部とスタッフ分離機能
部とから構成されるスタッフ多重分離回路において、 スタッフ多重機能部が、第1記憶部に記憶されたデジタ
ル信号の書込み速度と読出し速度の位相差を調整し第1
記憶部に記憶されたデジタル信号を読出すタイミングを
生成する第1の位相差調整部と、 前記多重用クロック生成部からのクロックを基礎にし
て、前記第2多重部の多重化タイミング及び前記第1多
重部での多重化に必要なスタッフタイミングと多重化タ
イミングを持つ制御信号を生成するタイミング制御部
と、 前記タイミング制御部から与えられる制御信号と前記第
1の位相調整部の位相差を監視することによってスタッ
フの有無を判定し、スタッフの有無に応じて第1の伝送
速度を持つデジタル信号を第1記憶部から読み出すため
の制御信号を前記位相調整部に与えると共に第1多重部
に第2の伝送速度を持つデジタル信号を生成するための
制御信号を与えるスタッフ判定制御部とをさらに備える
ことを特徴とする請求項1記載のスタッフ多重分離回
路。 - 【請求項3】 CEPT系ハイアラーキの複数本:nの
1次群データが前記第1入力部に入力され、 前記多重用クロック生成部が、CEPT系ハイアラーキ
の3次群用クロックを生成し、 第1多重部が、2次群用制御ビットを付加して前記複数
本:nの1次群データを前記3次群用クロックに同期し
た複数本:m(m<n)の疑似的2次群データに多重化
し、 さらに、第2多重部が3次群用制御ビットを付加して複
数本:mの疑似的2次群データを1本の3次群データに
多重化することを特徴とする請求項1または2記載のス
タッフ多重分離回路。 - 【請求項4】 スタッフ多重機能部とスタッフ分離機能
部とから構成されるスタッフ多重分離回路において、 スタッフ分離機能部が、1本の第3の伝送速度を持つデ
ジタル信号を入力する第2入力部と、 第2入力部に入力されたデジタル信号から多重化に用い
られた制御ビットを空白ビットとして複数本:mの第2
の伝送速度を持つデジタル信号に対応する部分の信号を
抽出する第1分離部と、 前記複数本:mの第2の伝送速度を持つデジタル信号に
対応する部分の信号から多重化に用いられた制御ビット
を空白ビットとして複数本:n(n>m)の第1の伝送
速度を持つデジタル信号に対応する部分の信号を抽出す
る第2分離部と、 第2分離部によって抽出された信号を順次記憶する第2
記憶部と、 前記第2入力部に入力されたデジタル信号からそのデジ
タル信号の1フレームの先頭位置を検出し、前記第1分
離部が前記第2の伝送速度を持つデジタル信号に対応す
る部分の信号を抽出するための、第1制御信号を生成す
る第1のフレーム検出制御部と、 前記第1分離部が抽出した第2の伝送速度を持つデジタ
ル信号に対応する部分からそのデジタル信号の1フレー
ムの先頭位置を検出し、前記第1のフレーム検出制御部
から与えられる前記第1制御信号を基準として、前記第
2分離部が前記第1の伝送速度を持つデジタル信号に対
応する部分の信号を抽出するための、第2制御信号を生
成する第2のフレーム検出制御部と、 前記第2のフレーム検出制御部から与えられる第2制御
信号を基準として、前記第2記憶部に記憶された信号を
第1の伝送速度を持つデジタル信号に平滑化して読み出
すための第3制御信号を生成する平滑制御部と、 前記第2記憶部から読み出された第1の伝送速度を持つ
デジタル信号を出力する第2出力部とを備えることを特
徴とするスタッフ多重分離回路。 - 【請求項5】 CEPT系ハイアラーキの3次群データ
が前記第2入力部に入力され、 前記第1分離部が、前記3次群データの中の3次群用制
御ビットを空白ビットに変換して複数本:mの疑似的2
次群データを分離し、 前記第2分離部が、前記疑似的2次群データの中の2次
群用制御ビットを空白ビットに変換して複数本:n(n
>m)の疑似的1次群データを分離し、 さらに平滑制御部からの第3の制御信号により前記第2
記憶部に記憶される疑似的1次群データを平滑化して読
み出すことを特徴とする請求項3記載のスタッフ多重分
離回路。 - 【請求項6】 請求項2記載のスタッフ多重機能部と請
求項4記載のスタッフ分離機能部とから構成されること
を特徴とするスタッフ多重分離回路。 - 【請求項7】 請求項3記載のスタッフ多重機能部と請
求項5記載のスタッフ分離機能部とから構成されること
を特徴とするCEPT系ハイアラーキにおける1次群及
び3次群間のスタッフ多重分離回路。 - 【請求項8】 前記第1分離部によって抽出された複数
本:mの第2の伝送速度を持つデジタル信号に対応する
部分の信号を順次記憶する第3記憶部と、 タイミング制御部から与えられる制御信号を基準として
第3記憶部に記憶される信号の書込み速度と読み出し速
度の位相差を調整し第3記憶部に記憶された信号を読出
すタイミングを生成する第2の位相差調整部と、 前記第3記憶部から読み出された信号を第2多重部へ与
えるための切替え制御を行う信号選択部とをさらに備
え、 第2の伝送速度を持つデジタル信号レベルでの折り返し
試験の機能を有する前記請求項6に記載したスタッフ多
重分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31487894A JPH08172413A (ja) | 1994-12-19 | 1994-12-19 | スタッフ多重分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31487894A JPH08172413A (ja) | 1994-12-19 | 1994-12-19 | スタッフ多重分離回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08172413A true JPH08172413A (ja) | 1996-07-02 |
Family
ID=18058714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31487894A Withdrawn JPH08172413A (ja) | 1994-12-19 | 1994-12-19 | スタッフ多重分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08172413A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007072921A1 (ja) * | 2005-12-22 | 2007-06-28 | Nippon Telegraph And Telephone Corporation | 光伝送システムおよび方法 |
-
1994
- 1994-12-19 JP JP31487894A patent/JPH08172413A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007072921A1 (ja) * | 2005-12-22 | 2007-06-28 | Nippon Telegraph And Telephone Corporation | 光伝送システムおよび方法 |
US8135285B2 (en) | 2005-12-22 | 2012-03-13 | Ntt Electronics Corporation | Optical transmission system and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1313573C (en) | Complex multiplexer/demultiplexer apparatus | |
US5666351A (en) | Method for disassembling and assembling frame structures containing pointers | |
US20030133475A1 (en) | Protocol independent sub-rate device | |
JPH04211534A (ja) | データ伝送方法 | |
JPH05183530A (ja) | 同期ペイロードポインタ処理方式 | |
US7085293B2 (en) | Scaleable transport of TDM channels in a synchronous frame | |
US5687318A (en) | Method and equipment for elastic buffering in a synchronous digital telecommunication system | |
AU671279B2 (en) | Method and equipment for monitoring the fill rate of an elastic buffer memory in a synchronous digital telecommunication system | |
JP3419345B2 (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
JPH11505079A (ja) | Sdhデータ伝送システムのリタイミング構造 | |
JPH08172413A (ja) | スタッフ多重分離回路 | |
US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
JP2001168827A (ja) | データ送受信システム、データ受信装置およびデータ送信装置 | |
JPH06268624A (ja) | 同期確立チェック方式 | |
JPH10247882A (ja) | Sdh伝送装置 | |
JP2008131063A (ja) | トランスペアレント伝送装置 | |
JP3177824B2 (ja) | ジッタ抑圧回路 | |
KR100284007B1 (ko) | 광가입자 전송장치에 있어서 계위단위그룹 신호와 ds1 신호 사이의 역다중화 장치 | |
JP3492558B2 (ja) | リング型ネットワークシステム | |
JP3527115B2 (ja) | 非同期信号重畳装置及び分離装置 | |
JPH11239161A (ja) | リング型ネットワークシステムおよびそのフレーム伝送方法 | |
JPH05292055A (ja) | スタッフ同期装置 | |
JPH03191629A (ja) | 同期‐デジタルマルチプレクスハイアラーキにおける2048―ないし8448―kbit/s―区間を介する1544―ないし6312―kbit/s―信号の伝送方法 | |
KR100198438B1 (ko) | 신호프레임 정렬 및 신호감시기 | |
JP2611643B2 (ja) | 同期データ信号送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |