JPH08172413A

JPH08172413A - スタッフ多重分離回路

Info

Publication number: JPH08172413A
Application number: JP31487894A
Authority: JP
Inventors: Tokuji Yoshida; 徳治吉田; Kenji Nakada; 賢治中田; Kazuhisa Kada; 和久嘉田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-12-19
Filing date: 1994-12-19
Publication date: 1996-07-02

Abstract

(57)【要約】【目的】この発明はスタッフ多重分離回路に関し、特
にＣＥＰＴ系の１次群及び３次群間のスタッフ多重分離
を行う回路の合理化及び品質向上を目的とする。【構成】スタッフ多重機能部が、第１の伝送速度を持
つデジタル信号を入力する第１入力部５１と、入力され
たデジタル信号を順次記憶する第１記憶部５２と、第１
記憶部から読み出したデジタル信号を第２の伝送速度を
持つデジタル信号に多重化する第１多重部５３と、第２
の伝送速度を持つデジタル信号を第３の伝送速度を持つ
１本のデジタル信号に多重化する第２多重部５４と、第
３の伝送速度を持つデジタル信号を出力するタイミング
の基礎となるクロックを生成する多重用クロック生成部
５９とを備え、前記第１記憶部からのデジタル信号の読
み出し、前記第１多重部における多重化及び前記第２多
重部における多重化を、前記多重用クロック生成部が生
成したクロックを基礎とするタイミング制御信号に基づ
いて行うことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、スタッフ多重分離回
路に関し、特に、ＣＥＰＴ系ハイアラーキの１次群（２
０４８ｋｂ／ｓ）から３次群（３４３６８ｋｂ／ｓ）へ
のスタッフ多重変換、及び３次群から１次群へのスタッ
フ分離変換を実現するスタッフ多重分離回路に関する。

【０００２】

【従来の技術】デジタル伝送方式においては、送信側で
は複数のデジタル信号を時間的に多重化し高速のデジタ
ル信号に変換して送り、受信側では逆に多重化された信
号を分離して元のデジタル信号を得ている。

【０００３】この多重化をするためには、複数のデジタ
ル信号の速度を一致すなわち同期化させる必要があり、
従来から網同期及びスタッフ同期の二つの方法が利用さ
れている。このうち、この発明が関係する高速のデジタ
ル伝送の多重化には、スタッフ同期を用いたスタッフ多
重化方式が用いられている。

【０００４】図６に、従来のスタッフ多重分離回路の構
成ブロック図を示す。同図において、多重分離ユニット
Ａは、１次群と２次群のデジタル信号間の多重化又は分
離を行うものであり、多重分離ユニットＢは、２次群と
３次群のデジタル信号間の多重化又は分離を行うもので
ある。

【０００５】多重・分離ユニットＡ及びＢは、低次群の
デジタル信号を高次群のデジタル信号へ多重化するスタ
ッフ多重回路Ａ及びＢと、高次群のデジタル信号から低
次群のデジタル信号を分離するスタッフ分離回路Ａ及び
Ｂとから構成される。ここで、デジタル伝送方式では、
伝送の効率化のため多重化の段階を示すデジタルハイア
ラーキが規定されており、１次群、２次群、３次群とい
うふうに区分されている。

【０００６】たとえばＣＥＰＴ（ヨーロッパ郵便電気通
信主管庁会議）加盟の欧州諸国は、１次群のデジタル伝
送速度として２０４８ｋｂ／ｓを持つ、いわゆる３０ｃ
ｈＰＣＭ方式を基礎したデジタルハイアラーキを規定し
ている。また、このＣＥＰＴ系デジタルハイアラーキで
は、２次群の伝送速度は８４４８ｋｂ／ｓであり、３次
群の伝送速度は３４３６８ｋｂ／ｓである。

【０００７】図６において、１次群から２次群への多重
化が１つの多重分離ユニットＡで行われ、さらに、４つ
の多重分離ユニットＡから出力される合計４つの２次群
のデジタル信号が、多重分離ユニットＢへ入力されて３
次群のデジタル信号に多重化されるようすを示してい
る。

【０００８】図７に、従来における１次群から３次群へ
のスタッフ多重回路を示す。同図において、１０１は、
１次群から２次群へのスタッフ多重回路であり、図６の
スタッフ多重回路Ａに相当する。また、１１４は、２次
群から３次群へのスタッフ多重回路であり、図６のスタ
ッフ多重回路Ｂに相当する。ここで、スタッフ多重回路
１０１は、１次群入力信号の４本分（１０２）を２次群
信号１本（１０７）にメモリ１０４を介してＭＵＸ１０
５においてスタッフ多重するものである。

【０００９】Ｂ／Ｕ１０３は、Ｂｉｐｏｌａｒ信号から
Ｕｎｉｐｏｌａｒ信号への変換回路であり、Ｕ／Ｂ１０
６は、ＵｎｉｐｏｌａｒからＢｉｐｏｌａｒ信号への変
換回路である。１０８はメモリ１０４への書込みをカウ
ントするＷＲＩＴＥカウンタ、１０９はメモリ１０４か
らの読み出しをカウントするＲＥＡＤカウンタ、１１０
はこれらのカウンタの位相差を比較する位相比較回路で
ある。１１１は、スタッフ判定回路であり、位相比較回
路１１０からの比較結果を用いてスタッフパルスを挿入
してスタッフ同期をとるための制御を行うものである。

【００１０】１１２は、８４８進カウンタ、すなわち２
次群用の周波数を持つクロックを発生する固定発振器１
１３から与えられるクロックを基準として動作する２次
群のフレームカウンタである。スタッフ多重回路１１４
は、２次群入力信号の４本分（１０７）を３次群信号１
本（１１６）にメモリ１２１を介してＭＵＸ１１５にお
いてスタッフ多重するものである。ここで、基本的な構
成及び動作は、スタッフ多重回路１０１と同様である
が、３次群用の周波数を持つクロックを発生する固定発
振器１１８と、３次群フレームカウンタとしての１５３
６進カウンタ１１７を備える点が異なる。

【００１１】このスタッフ多重回路間の信号の授受はＢ
ｉｐｏｌａｒ信号で行われるが、スタッフ多重回路の入
力部分Ｂ／Ｕ１０３及び１１９においてＵｎｉｐｏｌａ
ｒ信号に変換され、同時にそのクロックが抽出される。
以上が１次群信号を３次群信号へスタッフ多重するため
のスタッフ多重回路の構成である。

【００１２】図８に、従来における３次群から１次群へ
のスタッフ分離回路を示す。スタッフ多重回路と同様
に、３次群から２次群へのスタッフ分離回路１３０と、
２次群から１次群へのスタッフ分離回路１３２とから構
成される。スタッフ分離回路１３０では、フレーム周期
保護回路１２３において３次群入力信号１２２の周期監
視を行い、さらにＤＭＵＸ１２４においてＢ／Ｕ回路で
Ｕｎｉｐｏｌａｒ化された３次群信号を２次群信号４本
に分離する。ＤＭＵＸ１２４で３次群フレーム用に付加
されていた余剰ビット成分を取り除いた信号がメモリ１
２５に書き込まれる。

【００１３】１２９は、フィルタ及びＶＣＯ（デスタッ
フ用電圧制御発振器）から構成されるＰＬＬ回路であ
る、位相差比較回路１２８で比較されたメモリの書込み
カウンタ１２６と読み出しカウンタ１２７との位相差を
もとに読み出しクロックのタイミングを調整するもので
ある。そして、このように調整された読み出しクロック
を用いてメモリから平滑化された２次群信号が読み出さ
れる。また、スタッフ分離回路１３２は、スタッフ分離
回路１３０と同様の構成を備えるものであり、２次群信
号を４本の１次群信号１３１へ分離する。

【００１４】以上のように従来のスタッフ多重分離回路
では、規定されたデジタル伝送方式のデジタルハイアラ
ーキに基づいて、１次群から２次群への多重化、２次群
から３次群への多重化、あるいは３次群から２次群への
分離化、２次群から１次群への分離化をそれぞれ機能ブ
ロック化された回路構成を組合せて実現していた。

【００１５】

【発明が解決しようとする課題】前記したような従来の
スタッフ多重分離回路の構成は、２次群信号をとり出し
て、この２次群信号レベルでの遠隔の装置へのデジタル
伝送をも行う場合には、有効な構成であるが、ある１つ
の交換局内において１次群から３次群へのスタッフ多重
を行って３次群信号のみを用いて遠隔伝送を行う場合に
は、中間的に生成される２次群信号は必要のないもので
ある。

【００１６】また、２次群信号を生成するために、２次
群の基準クロックを発生させる固定発振器１１３等が必
要となるが、２次群基準クロックを生成する回路部分の
故障によって伝送回路の断状態が発生するおそれもあ
り、２次群信号を利用する必要のないデジタル伝送にお
いては、かえって伝送の信頼性を低下させる原因となる
場合もある。

【００１７】また、近年、デジタル伝送用の回線数の増
加に伴い、２次群レベルでの多重伝送の必要性が減少し
てきている。したがって図７、図８で示したように２次
群信号を生成して、１次群から３次群への多重化のため
には、位相比較回路やスタッフ判定回路などを２つ備え
る必要があったが、近年のデジタル伝送形態に合わせ
て、スタッフ多重分離回路のコストダウン及び品質向上
をはかる必要がある。

【００１８】そこで、この発明は、以上のような事情を
考慮してなされたものであり、スタッフ多重分離回路の
部品点数及び回路規模を削減して、スタッフ多重分離回
路のコストダウン及び品質向上を図ることを目的とする
ものである。

【００１９】

【課題を解決するための手段】図１に、この発明の基本
構成ブロック図を示す。同図において、この発明は、ス
タッフ多重機能部とスタッフ分離機能部とから構成され
るスタッフ多重分離回路において、スタッフ多重機能部
が、複数本：ｎの第１の伝送速度を持つデジタル信号を
入力する第１入力部５１と、第１入力部に入力されたデ
ジタル信号を順次記憶する第１記憶部５２と、第１記憶
部から読み出した複数本：ｎのデジタル信号を第２の伝
送速度を持つ複数本：ｍ（ｍ＜ｎ）のデジタル信号に多
重化する第１多重部５３と、第２の伝送速度を持つ複数
本：ｍのデジタル信号を第３の伝送速度を持つ１本のデ
ジタル信号に多重化する第２多重部５４と、第３の伝送
速度を持つデジタル信号を出力する第１出力部５５と、
第１出力部５５における第３の伝送速度を持つデジタル
信号を出力するタイミングの基礎となるクロックを生成
する多重用クロック生成部５９とを備え、前記第１記憶
部５２からのデジタル信号の読み出し、前記第１多重部
５３における多重化及び前記第２多重部５４における多
重化を、前記多重用クロック生成部５９が生成したクロ
ックを基礎とするタイミング制御信号に基づいて行うこ
とを特徴とするスタッフ多重分離回路を提供するもので
ある。

【００２０】この発明は、スタッフ多重機能部とスタッ
フ分離機能部とから構成されるスタッフ多重分離回路に
おいて、スタッフ多重機能部が、第１記憶部５２に記憶
されたデジタル信号の書込み速度と読出し速度の位相差
を調整し第１記憶部５２に記憶されたデジタル信号を読
出すタイミングを生成する第１の位相差調整部５６と、
前記多重用クロック生成部５９からのクロックを基礎に
して、前記第２多重部５４の多重化タイミング及び前記
第１多重部５３での多重化に必要なスタッフタイミング
と多重化タイミングを持つ制御信号を生成するタイミン
グ制御部５８と、前記タイミング制御部５８から与えら
れる制御信号と前記第１の位相調整部５６の位相差を監
視することによってスタッフの有無を判定し、スタッフ
の有無に応じて第１の伝送速度を持つデジタル信号を第
１記憶部５２から読み出すための制御信号を前記位相調
整部５６に与えると共に第１多重部５３に第２の伝送速
度を持つデジタル信号を生成するための制御信号を与え
るスタッフ判定制御部５７とをさらに備えることを特徴
とするスタッフ多重分離回路を提供するものである。

【００２１】また、この発明は、スタッフ多重機能部と
スタッフ分離機能部とから構成されるスタッフ多重分離
回路において、スタッフ分離機能部が、１本の第３の伝
送速度を持つデジタル信号を入力する第２入力部７１
と、第２入力部７１に入力されたデジタル信号から多重
化に用いられた制御ビットを空白ビットとして複数本：
ｍの第２の伝送速度を持つデジタル信号に対応する部分
の信号を抽出する第１分離部７２と、前記複数本：ｍの
第２の伝送速度を持つデジタル信号に対応する部分の信
号から多重化に用いられた制御ビットを空白ビットとし
て複数本：ｎ（ｎ＞ｍ）の第１の伝送速度を持つデジタ
ル信号に対応する部分の信号を抽出する第２分離部７３
と、第２分離部７３によって抽出された信号を順次記憶
する第２記憶部７４と、前記第２入力部７１に入力され
たデジタル信号からそのデジタル信号の１フレームの先
頭位置を検出し、前記第１分離部７２が前記第２の伝送
速度を持つデジタル信号に対応する部分の信号を抽出す
るための、第１制御信号を生成する第１のフレーム検出
制御部７６と、前記第１分離部７２が抽出した第２の伝
送速度を持つデジタル信号に対応する部分からそのデジ
タル信号の、１フレームの先頭位置を検出し、前記第１
のフレーム検出制御部７２から与えられる前記第１制御
信号を基準として、前記第２分離部７３が前記第１の伝
送速度を持つデジタル信号に対応する部分の信号を抽出
するための、第２制御信号を生成する第２のフレーム検
出制御部７７と、前記第２のフレーム検出制御部７７か
ら与えられる第２制御信号を基準として、前記第２記憶
部７４に記憶された信号を第１の伝送速度を持つデジタ
ル信号に平滑化して読み出すための、第３制御信号を生
成する平滑制御部７８と、前記第２記憶部７４から読み
出された第１の伝送速度を持つデジタル信号を出力する
第２出力部７５とを備えることを特徴とするスタッフ多
重分離回路を提供するものである。

【００２２】ここで、第１入力部５１は、ｎ本のデジタ
ル信号を入力する端子を備えていることが好ましい。ま
た、入力されるデジタル信号としてＢｉｐｏｌａｒ信号
が用いられる場合には、Ｂｉｐｏｌａｒ信号をＵｎｉｐ
ｏｌａｒ信号に変換するＢ／Ｕ変換回路を備えているこ
とが好ましい。このＢ／Ｕ変換回路は、入力されるデジ
タル信号の数と等しい数だけ備えられる。またＢ／Ｕ変
換回路から抽出された送信クロック成分は第１の位相差
調整部５６へ入力される。

【００２３】第１記憶部５２は、通常書き換え可能なメ
モリが用いられ、たとえばＲＡＭを用いることが好まし
い。第１の位相差調整部５６は、前記ＲＡＭ５２に書込
みクロック及び読出しクロックを与えて、ＲＡＭ５２に
書き込まれたデータの読出しと書込みタイミングを調整
するものであり、ＲＥＡＤカウンタ、ＷＲＩＴＥカウン
タ及び位相比較回路から構成されることが好ましい。こ
の位相比較回路において、ＲＡＭ５２に対する書込み速
度と読出し速度の位相差を検出し、この位相差が所定値
を超えた場合にスタッフ操作を行わせる監視信号をスタ
ッフ判定制御部５７へ送ることが好ましい。

【００２４】第１多重部５３及び第２多重部５４では、
それぞれ入力される低速度のデジタル信号を複数本ずつ
まとめて、少ない本数の高速度デジタル信号に多重化す
るが、この多重化に必要なタイミングはそれぞれスタッ
フ判定制御部５６及びタイミング制御部５８からの制御
信号によって与えられる。

【００２５】第１出力部５５は多重化されたデジタル信
号を外部へ出力するが、Ｂｉｐｏｌａｒ信号として出力
する場合には、Ｕｎｉｐｏｌａｒ信号からＢｉｐｏｌａ
ｒ信号へ変換するＵ／Ｂ変換回路を備えることが好まし
い。

【００２６】多重用クロック生成部５９は、このスタッ
フ多重機能部の各部の動作基準となる基準クロックを生
成するものであり、固定発振器を用いることが好まし
い。たとえば、ＣＥＰＴ系ハイアラーキの３次群レベル
の信号を送信するためには３４３６８ｋｂ／ｓのクロッ
クを発生する発振器が用いられる。

【００２７】タイミング制御部５８は、この多重用クロ
ック生成部５９から出力される基準クロックを基準とし
て、第２多重部５４の多重化タイミングを生成するため
のカウンタと、第１多重部５３での多重化に必要なスタ
ッフタイミングと多重化タイミングを持つ制御信号を生
成するスタッフ率制御回路とから構成されることが好ま
しい。

【００２８】ここで、スタッフ率制御回路において、た
とえばＣＥＰＴ系ハイアラーキの３次群レベルの信号を
送信するために、３次群フレームの１６フレーム中の７
フレームにスタッフ操作がされるようなスタッフタイミ
ングを生成するようにすることが好ましい。

【００２９】スタッフ判定制御部５７は、タイミング制
御部５８から与えられる制御信号を基準として第１多重
部５３に第２の伝送速度を持つデジタル信号を生成する
ためのタイミングを与えるカウンタと、第１の位相差調
整部５６から得られる位相差からスタッフの有無を判定
するスタッフ判定回路とから構成されることが好まし
い。

【００３０】また、第１入力部５１に入力されるデータ
が複数本：ｎのＣＥＰＴ系ハイアラーキの１次群データ
である場合には、前記多重用クロック生成部５９として
は、ＣＥＰＴ系ハイアラーキの３次群用クロックを生成
する固定発振器を用いることが好ましい。

【００３１】このとき、第１多重部５３は、前記複数
本：ｎの１次群データに２次群用制御ビットを付加して
前記３次群用クロックに同期した複数本：ｍ（ｍ＜ｎ）
の疑似的２次群データに多重変換するように、カウン
タ、バッファ、論理回路等を適宜組み合わせたハードウ
ェアロジック回路で構成されることが好ましい。

【００３２】さらに、前記第２多重部５４は、複数本：
ｍ（ｍ＜ｎ）の疑似的２次群データに３次群用制御ビッ
トを付加して１本の３次群データに多重変換するよう
に、前記第１多重部５３と同様なハードウェアロジック
回路で構成されることが好ましい。また、スタッフ分離
機能部において、第２入力部７１は、１本のデジタル信
号を入力する端子を備えていることが好ましく、Ｂｉｐ
ｏｌａｒ信号が用いられる場合はＢ／Ｕ変換回路を備え
ていることが好ましい。また、Ｂ／Ｕ変換回路から抽出
された受信クロック成分は、第１のフレーム検出制御部
７６へ入力される。

【００３３】第１分離部７２は、多重化に用いられた制
御ビットを空白ビットとして、１本の第３の伝送速度を
持つデジタル信号から、第２の伝送速度を持つデジタル
信号に対応する部分の信号を抽出するために、カウン
タ、バッファ、論理回路等を組合せたハードウェアロジ
ックによって構成されることが好ましい。

【００３４】第２分離部７３も、第２の伝送速度を持つ
デジタル信号に対応する部分の信号から、第１の伝送速
度を持つデジタル信号に対応する信号を抽出するため
に、第１分離部７２と同様なハードウェアロジックによ
って実現されることが好ましい。第２記憶部７４は、書
き換え可能なメモリが用いられ、たとえばＲＡＭを用い
ることが好ましい。第２出力部７５は、第１の伝送速度
を持つデジタル信号を外部へ出力するが、Ｂｉｐｏｌａ
ｒ信号として出力する場合には、Ｕｎｉｐｏｌａｒ信号
からＢｉｐｏｌａｒ信号へ変換するＵ／Ｂ変換回路を備
えることが好ましい。

【００３５】第１のフレーム検出制御部７６及び第２の
フレーム検出制御部７７は、入力されたデジタル信号の
フレームの先頭位置を検出し、より低速度のデジタル信
号に相当する部分の信号を抽出するための制御信号を生
成するために、カウンタ、バッファ、及びその他の論理
回路等を組み合わせたハードウェアロジックにより構成
されることが好ましい。

【００３６】平滑制御部７８は、前記第１の位相差調整
部５６と同様に、読出しカウンタ、書込みカウンタ及び
位相比較回路から構成され、さらに、ＰＬＬ回路を備え
ることが好ましい。ＰＬＬ回路は、位相比較回路から得
られる位相差をもとに、第２記憶部７４に記憶された信
号を平滑化して読み出すように読出しカウンタのタイミ
ングを調整するものである。

【００３７】また、ＰＬＬ回路（ＤＰＬＬ）を動作させ
るために、専用の固定発振器を備えていることが好まし
い。また、第２入力部７１に入力されるデータがＣＥＰ
Ｔ系ハイアラーキの３次群データである場合には、第１
分離部７２は、３次群データの中の３次群用制御ビット
を空白ビットに変換して複数本：ｍの疑似的２次群デー
タに分離するように、バッファ、カウンタ、論理回路等
を適宜組み合わせたハードウェアロジック回路で構成さ
れることが好ましい。

【００３８】また、第２分離部７３は、疑似的２次群デ
ータの中の２次群用制御ビットを空白ビットに変換して
複数本：ｎ（ｎ＞ｍ）の疑似的１次群データを分離する
ように第１分離部７２と同様なハードウェアロジック回
路で構成されることが好ましい。さらに、この場合は、
第２記憶部７４に記憶されている疑似的１次群データが
平滑化されて読み出され、第２出力部７５から出力され
る。

【００３９】また、前記したＰＬＬ回路用の専用固定発
振器は１次群速度に対して２４倍の４９．１５２ＭＨｚ
のものを用い、生成されるクロック周期（２０．３４ｎ
ｓ）の１／２周期（１０．１７ｎｓ）単位で調整するこ
とが好ましい。平滑制御部７８で、１次群データに平滑
化する際には、メモリの読み出し速度が平均２０４８ｋ
ｂ／ｓとなるように調整される。これは、ＰＬＬ回路に
おいて前記ＰＬＬ回路用のクロックを２４分周し、さら
に調整幅分を遅らせたり早めたりすることによって実現
させることができる。

【００４０】また、この発明は、前記第１分離部７２に
よって抽出された複数本：ｍの第２の伝送速度を持つデ
ジタル信号に対応する部分の信号を順次記憶する第３記
憶部９１と、タイミング制御部５８から与えられる制御
信号を基準として第３記憶部９１に記憶される信号の書
込み速度と読み出し速度の位相差を調整し第３記憶部に
記憶された信号を読出すタイミングを生成する第２の位
相差調整部９２と、前記第３記憶部９１から読み出され
た信号を第２多重部５４へ与えるための切替え制御を行
う信号選択部９３とをさらに備え、第２の伝送速度を持
つデジタル信号レベルでの折り返し試験の機能を有する
スタッフ多重分離回路を提供するものである。

【００４１】ここで、第３記憶部９１は、前記第２記憶
部７４と同様にＲＡＭを用いることが好ましい。また、
第２の位相差調整部９２は、前記第１の位相差調整部５
６と同様の構成を持つことが好ましい。さらに信号選択
部９３は、２つの入力の切り換え制御ができるセレクタ
を用いることが好ましい。ここで、２つの入力とは、第
１多重部５３から与えられる第２の伝送速度を持つデジ
タル信号と、第３記憶部９１から読み出された信号を意
味する。

【００４２】

【作用】この発明によれば、上記のような構成を備えて
いるので、第１の伝送速度を持つデジタル信号を第３の
伝送速度を持つデジタル信号に多重化するスタッフ多重
機能部の回路構成の簡略化及び部品点数の削減ができ、
さらにスタッフ多重機能の信頼性の向上を図ることがで
きる。

【００４３】同様に第３の伝送速度を持つデジタル信号
から第１の伝送速度を持つデジタル信号を分離するスタ
ッフ分離機能部においても、回路構成の簡略化及び部品
点数の削減ができ、スタッフ分離機能の信頼性の向上を
図ることができる。

【００４４】また、スタッフ多重機能部とスタッフ分離
機能部の間に、第２の位相差調整部９２と第３記憶部９
１を設けているので、第２の伝送速度を持つデジタル信
号レベルでの折り返し試験が可能となる。

【００４５】

【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。以下の実施例ではＣＣＩＴＴ勧告Ｇ７３
１，Ｇ７４１，Ｇ７５１等に準拠したＣＥＰＴ系ハイア
ラーキに対応する１次群と３次群間のスタッフ多重分離
について説明するが、ＣＥＰＴ系のハイアラーキに限定
されるものではなく、また１次群及び３次群間に限定さ
れるものではない。

【００４６】このスタッフ多重分離回路は、図中に示す
スタッフ多重機能部、スタッフ分離機能部及び信号
折り返し機能部から構成される。スタッフ多重機能部
は、入力される１６本の１次群データ１を多重化して
１本の３次群データ３を生成する部分である。スタッフ
分離機能部は、入力される１本の３次群データ２１を
分離して１６本の１次群データ２４を生成する部分であ
る。

【００４７】信号折り返し機能部は、対向局から入力
される３次群データ２１を一旦２次群レベルの信号に分
離してこれをすぐさま多重化して３次群データ３として
対向局に折り返す部分である。この信号折り返し機能部
は、２次群レベルの終端機能を備える対向局との間
で、２次群レベルでの信号の折り返し試験を行うための
ものである。

【００４８】図３に、１次群及び２次群のフレームフォ
ーマットの構成を示す。ここで、４本すなわち４チャネ
ル（ＣＨ１〜ＣＨ４）の１次群データが、１本の２次群
データに時分割多重されていることを示している。２次
群データの１フレームは、ＳＥＴＩ〜ＳＥＴIVまでの合
計８４８ｂｉｔからなり、１次群のデータビット（♯１
〜♯２０５）の他に、２次群用の制御ビットとして、Ｆ
ｒａｍｅｓｙｎｃｗｏｒｄ，Ｘビット、Ｙビット、
Ｃ１、Ｃ２及びＣ３ビット、さらにＶビットが付加され
る。

【００４９】Ｆｒａｍｅｓｙｎｃｗｏｒｄは１０ビ
ットで構成されフレームの開始を示すものであり、たと
えば“１１１１０１００００”が用いられる。Ｘビット
はｒｅｍｏｔｅａｌａｒｍｂｉｔと呼ばれ、ｎｏｒ
ｍａｌ状態では“０”、ａｌａｒｍ状態では“１”とさ
れる。ＹビットはＣＣＩＴＴ勧告によって規定されるｂ
ｉｔで通常“１”とされる。

【００５０】Ｃｎ（ｎ＝１，２，３）はｓｔｕｆｆｃ
ｏｎｔｒｏｌｂｉｔであり、スタッフをする場合には
“１”とされ、スタッフをしない場合は“０”とされ
る。Ｖビットはｂａｒｉａｂｌｅｓｌｏｔと呼ばれ、
スタッフをする場合はスタッフビットが挿入され、スタ
ッフをしない場合は通常の一次群データが挿入される。

【００５１】図４は１次群データが４チャネルごとにま
とめられて１チャネルの２次群データとなり、１６チャ
ネルの１次群データ（ＣＨ１〜ＣＨ１６）が合計４チャ
ネル分の２次群データとなることを示している。各２次
群データは、いずれも、図３に示したようなＳＥＴＩか
らＳＥＴIVに示したフレーム構成を持ち、２次群用の制
御ビットが付加される。

【００５２】図５は、３次群フレームフォーマットの構
成を示す。ここで、図４に示した４チャネル分の２次群
データが時分割多重されて１本の３次群データを形成す
る。３次群データは、ＳＥＴＩからＳＥＴIVまでの合計
１５３６ｂｉｔからなり、３次群用の制御ビットとして
前記した２次群用制御ビットと同様のものが付加され
る。以上がＣＥＰＴ系ハイアラーキの１次群から３次群
のフレームフォーマットの構成である。

【００５３】次に、前記した３つの機能部の動作を説明
する。１．スタッフ多重機能部この実施例のスタッフ多重機能部は、図７の従来のス
タッフ多重分離回路と異なり、２次群クロック生成用の
発振器（図７の１１３に相当）を備えていないこと、２
次群データを３次群データに多重化するために２次群デ
ータを一時記憶するメモリ（図７の１２１に相当）を備
えていないこと、３次群信号生成用の固定発振器９を用
いて２次群データの生成の基準となるタイミングを発生
する２次群カウンタ１３等を動作させることを特徴とす
る。

【００５４】さらに、この２次群カウンタ１３からのク
ロックに基づいてメモリ５からデータの読出しが行われ
る。すなわち、メモリ５からのデータ読出し動作以降の
多重化処理はすべて３次群用のクロックが基準となって
動作させられる。

【００５５】このスタッフ多重機能部では、入力され
る１６本の１次群データ１を、４本の２次群データ２に
多重し、さらにこれを１本の３次群データ３に多重す
る。まず、Ｂ／Ｕ部４では、Ｂｉｐｏｌａｒ信号である
１次群データをＵｎｉｐｏｌａｒ信号に変換しメモリ５
に書込むと共に、１次群データの送信クロックを抽出す
る。

【００５６】ＷＲＩＴＥカウンタ６は、Ｂ／Ｕ部４で抽
出されたクロックのタイミングに基づいて動作し、メモ
リ５への書込みを制御するものである。ＲＥＡＤカウン
タ１７は、メモリ５からデータを読出すタイミングをメ
モリ５に与えるものであるが、このタイミングは後述す
る３次群用のクロックをもとに生成される。

【００５７】第１多重部７は、１６本の１次群データを
４本ごとに多重化し、４本の２次群データを生成するも
のである。ここでは、ＣＣＩＴＴ勧告Ｇ７３１等に準拠
した１次群から２次群へのスタッフ多重が行われる。す
なわち、規定された２次群フレームフォーマットにデー
タを組立てるために、必要なビットデータを付加し、４
本の１次群データを１ビットずつ時分割多重化する。

【００５８】ここで必要なビットデータとは、１０ビッ
トからなる所定のＦｒａｍｅｓｙｎｃｗｏｒｄ，ｒ
ｅｍｏｔｅａｌａｒｍｂｉｔ，ｓｔｕｆｆｃｏｎ
ｔｒｏｌｂｉｔ，及びｖａｒｉａｂｌｅｓｌｏｔ
ｂｉｔ等である。

【００５９】同様に第２多重部８でも規定された３次群
フレームフォーマットにデータを組立てるために、必要
なビットデータを付加し、４本の２次群データを１ビッ
トずつ時分割に多重化して１本の３次群データを生成す
る。Ｕ／Ｂ部４１は、第２多重部８から出力されるＵｎ
ｉｐｏｌａｒ信号である３次群データをＢｉｐｏｌａｒ
信号に変換するものである。

【００６０】メモリ５から１次群データの読出しを行う
場合、第１多重部７において前記したような必要なビッ
トを付加するために、このビット付加時に１次群データ
の読出し動作が停止されるが、この読出し動作の停止制
御は、スタッフ率制御部１１及び２次群カウンタ１３に
よって行われる。

【００６１】また、第２多重部８においても必要なビッ
トが付加されるが、このビット付加時にも１次群データ
の読出し動作が停止される。この読出し動作の停止制御
の基本タイミングは、すべて３次群カウンタ１０から生
成されるイネーブル信号１２を基本としている点が、こ
の発明の特徴である。この点については後述する。

【００６２】９は３次群用のクロックを生成する固定発
振器であり、ここで生成されたクロックタイミングで３
次群カウンタ１０を動作させる。この３次群カウンタ１
０は３次群データを組立てるための基準クロックを第２
多重部８へ与えるためのものであり、具体的には３次群
データの１フレームのビット数、すなわち、１５３６ビ
ットをカウントし、そのカウントタイミングを第２多重
部８へ与えるものである。第２多重部８では、この与え
られたタイミングによって、入力される４本の２次群デ
ータと３次群用に必要な付加ビットとを順次時分割多重
して１つの３次群データを組立てる。

【００６３】また、３次群カウンタ１０からスタッフ率
制御部１１に対して、イネーブル信号１２が与えられ
る。このイネーブル信号１２は、規定された３次群フレ
ームフォーマットの中で、２次群データが存在する領域
と３次群用Ｖビットが存在する位置の時間的タイミング
を示す信号である。

【００６４】ここでＶビットとは、３次群フレームフォ
ーマットの中でｖａｒｉａｂｌｅｓｌｏｔと呼ばれる部
分のビットのことを意味し、２次群データが入る場合と
スタッフコントロール用のビットが入る場合がある。す
なわち、イネーブル信号１２は、このＶビット以外の３
次群用に必要な付加ビットを除外した信号である。言い
かえれば、イネーブル信号１２は、２次群データを挿入
すべき位置を示す信号であり、この信号を基準にして第
１多重部７において２次群レベルのデータの多重化が行
われる。

【００６５】スタッフ率制御部１１は、前記した３次群
フレームフォーマットの中のＶビットの部分に対してス
タッフ操作をするためのタイミングを生成するものであ
り、スタッフ操作を行う場合には２次群カウンタ７に、
前記したイネーブル信号１２から３次群Ｖビットを示す
信号部分を取り除いた２次群データ領域を示す制御信号
１４を出力する。

【００６６】スタッフ操作とは、フレームフォーマット
中のスタッフビット、すなわちＶビットに実際の送信デ
ータを挿入するかしないかの制御を意味し、スタッフを
行う場合はこのＶビットには実際の送信データは挿入さ
れないが、スタッフを行わない場合には実際の送信デー
タが挿入される。

【００６７】このスタッフ率制御部１１は、具体的に
は、３次群データの１６フレームを数えるカウンタを備
え、さらに、この１６フレーム中の所定の７フレームに
対して３次群レベルのスタッフ操作を行うために必要な
タイミングを生成する。２次群カウンタ１３は、３次群
用の固定発振器から出力されるクロック（３４３６８Ｋ
ｂｉｔ／ｓ）の４倍同期の遅いクロック（８４４８Ｋｂ
ｉｔ／ｓ）で動作する２次群用フレームカウンタであ
り、これは、図７に示した従来のスタッフ多重回路の中
の８４８進カウンタに対応するものである。

【００６８】ただし、従来の８４８進カウンタは独自の
２次群用の固定発振器１１３から出力されるクロックを
基準として動作していたが、この発明の２次群カウンタ
１３は、前記したスタッフ率制御部１１から出力される
制御信号１４及び固定発振器９から出力されるクロック
を基準として動作する点が異なる。

【００６９】すなわち、１次群レベルから２次群レベル
の多重化の基準となるタイミングも３次群の基本クロッ
ク（固定発振器９によって生成されるクロック）を基準
として動作する。したがって、従来に比べて、この発明
では、２次群用の固定発振器１１３及びその周辺回路が
削減されるため、スタッフ多重回路の簡単化及び調整の
簡略化を図ることができる。

【００７０】また、２次群カウンタ１３は、第１多重部
７に対して、１次群から２次群レベルの多重化をするた
めのタイミングを与え、さらにスタッフ判定部１５にイ
ネーブル信号１６を与える。第１多重部７では、従来と
同様にして、２次群カウンタ１３から与えられたタイミ
ングで４本の１次群データを順次時分割多重し、さらに
所定のタイミングで２次群フレームフォーマットの必要
な付加ビットを挿入して１本の２次群データを生成す
る。

【００７１】スタッフ判定部１５に入力されるイネーブ
ル信号１６は、前記した制御信号１４から、さらにＶビ
ット以外の２次群用に必要な付加ビットを除外した信号
であり、規定された２次群フレームフォーマットの中で
１次群データが存在する領域と２次群用のＶビットが存
在する位置の時間的タイミングを示す信号である。

【００７２】スタッフ判定部１５は、前記したスタッフ
率制御部１１とは異なり、メモリ５に対するＷＲＩＴＥ
カウンタ６とＲＥＡＤカウンタ１７との位相差を比較す
る位相比較部１９から出力される監視信号２０を基準と
して、前記したイネーブル信号１６から２次群レベルの
スタッフ操作を行うか否かを示す制御信号１８を生成す
る。

【００７３】このスタッフ判定部１５の制御信号１８の
生成動作は、従来に示した方法と同様であるが、制御信
号１８の基準となるイネーブル信号１６が３次群用の固
定発振器を源として生成されたものである点が従来とは
異なり、前記した第２多重部８及び第１多重部７ととも
に、すべて同じ基準クロックから生成されたタイミング
信号で動作しているため、より信頼性の高い動作が得ら
れる。

【００７４】制御信号１８は、１次群データ領域を示す
信号であるが、スタッフ操作を行う場合は、前記したイ
ネーブル信号１６から２次群Ｖビットを示す信号部分を
取り除いた１次群データ領域を示す信号である。スタッ
フ操作を行わない場合は、２次群Ｖビット部分にも１次
群データを挿入するため、制御信号１８は２次群Ｖビッ
トの部分も含んだタイミングを示す信号、すなわちイネ
ーブル信号１６と同じ信号である。

【００７５】このような制御信号１８において、２次群
Ｖビットに相当する位置の部分を含んだタイミング信号
とするか、又はこの部分を取り除いたタイミング信号と
するかの制御は、前記した監視信号２０によって行われ
る。すなわち、位相比較１９において、ＷＲＩＴＥカウ
ンタ６とＲＥＡＤカウンタ１７との位相が所定値以上ず
れた場合にスタッフ操作を必要とすることを示す監視信
号２０を出力し、スタッフ判定部１５では、この監視信
号２０の有無に基づいて、前記した制御信号１８のタイ
ミングが決定される。

【００７６】制御信号１８は、ＲＥＡＤカウンタ１７に
与えられ、制御信号１８が示すタイミングの位置に１次
群データが読み出される。このとき読み出される１次群
データは、２次群及び３次群レベルで付加されるビット
の位置が予め時間的に空けられたデータ構成となってい
る。

【００７７】したがって、第１多重部７で多重された２
次群レベルのデータは、規定された２次群フレームフォ
ーマットで必要なビットをすべて備えているが、後で３
次群用の付加ビットが挿入される位置が空けられている
ので、厳密には規定に合致した２次群データとは異な
る。すなわち、この第１多重部７で生成されるデータ
は、３次群用の付加ビットを挿入するための時間的な空
白領域が予め確保されていることから、疑似的な２次群
データということができる。

【００７８】前記した第２多重部８では、以上のような
３次群用付加ビットを挿入するための時間的な空白領域
を持つ疑似的な２次群データが与えられるので、この空
白領域に３次群用付加ビットを挿入すると共に、４本の
疑似的な２次群データの多重化が行われる。

【００７９】以上が、この発明のスタッフ多重回路部分
の一実施例であるが、従来のような１次群データから規
定どおりの２次群データを生成し、さらに２次群データ
から３次群データを生成する構成に比べて、３次群デー
タ生成のためのメモリ、及び２次群用固定発振器とその
周辺回路が省略できるため、回路構成の簡略化、部品点
数の削減、回路調整の簡略化と共に、信頼性の向上を図
ることができる。

【００８０】２．スタッフ分離機能部スタッフ分離機能部では、入力される３次群データ２
１を４本の２次群データ２２に分離し、さらに１６本の
１次群データ２４に分離する。この実施例のスタッフ分
離機能部は、次の点で図８に示した従来のスタッフ分
離回路と異なり、回路構成の簡略化が図られている。

【００８１】すなわち、入力された３次群データを２次
群データに分離した後のデータが書込まれるメモリ（図
８のＭＥＭ１２５）及びそのメモリに対して書込み・読
出しの制御を行う周辺回路（図８のＷＲＩＴＥカウンタ
１２６、ＲＥＡＤカウンタ１２７、及び位相比較回路１
２８、ＰＬＬ回路１２９等）を備えていないこと、及び
Ｂｉｐｏｌａｒ信号としての２次群信号を生成するため
のＵ／Ｂ回路とＢ／Ｕ回路を備えていないことが相違す
る。

【００８２】したがって、２次群レベルでの信号の平滑
化は行わず、１次群レベルの信号を生成する最終段階で
のみＰＬＬ回路による平滑化を行うことを特徴とする。
ここでの平滑化とは、高次群用の付加ビットが存在して
いた位置の時間間隔をつめて、低次群レベルのデータフ
ォーマットに準拠した信号を得ることを意味する。

【００８３】以下、図２を用いて各処理の動作について
説明する。入力されたＢｉｐｏｌａｒ信号の３次群信号
２１は、Ｂ／Ｕ部３８においてＵｎｉｐｏｌａｒ信号に
変換される。また、Ｂ／Ｕ部３８で抽出されたクロック
２５は、後述する第１及び第２のフレーム同期保護部２
６、２９とＷＲＩＴＥカウンタ３２の基準クロックとし
て用いられる。

【００８４】第１のフレーム同期保護部２６は、前記し
たクロック２５に基づいて３次群データフォーマットの
同期監視を行い、２次群データフォーマットの領域の信
号を切り出すための基準信号を生成するものであり、主
として３次群データの１フレーム分、すなわち１５３６
ｂｉｔを数えるカウンタと、３次群フレームフォーマッ
トのＦｒａｍｅｓｙｎｃｗｏｒｄを検出する同期検
出回路とから構成される。

【００８５】具体的には、この同期検出回路によってＦ
ｒａｍｅｓｙｎｃｗｏｒｄを検出した後、そのＦｒ
ａｍｅｓｙｎｃｗｏｒｄの位置を先頭と判断してこ
の位置のタイミングでカウンタを初期化し、このＦｒａ
ｍｅｓｙｎｃｗｏｒｄに続く２次群データの領域の
部分のみを示すイネーブル信号２７を生成する。このイ
ネーブル信号２７は第１分離部２８と第２のフレーム同
期保護部２９に与えられる。第１分離部２８では、Ｂ／
Ｕ部３８から与えられるＵｎｉｐｏｌａｒ信号である３
次群データから、前記イネーブル信号２７に基づいて４
本分の２次群データの部分を分離して取り出す。

【００８６】すなわち、ここで分離されたデータ２２
は、入力された３次群データから３次群用の付加ビット
であるＦｒａｍｅｓｙｎｃｗｏｒｄ，ｒｅｍｏｔｅ
ａｌａｒｍｂｉｔ，ｓｔｕｆｆｃｏｎｔｒｏｌ
ｂｉｔ、及びｖａｒｉａｂｌｅｓｌｏｔｂｉｔ等を除
いたデータであり、３次群用の付加ビットが存在してい
た位置を空きビットとしたものである。したがってこの
分離されたデータ２２は２次群フレームフォーマットの
構成を備えてはいるものの、３次群用付加ビットが存在
していた位置に空白ビットが存在する時間的に見て不完
全な２次群データである。この段階では、完全な２次群
フレームフォーマットに規定するデータに変換するため
の平滑化はまだ行われていない。

【００８７】図８に示した従来の方法では、この段階で
分離したデータを平滑化して所定の２次群データを得る
ために、メモリ、カウンタ、位相比較回路及びＰＬＬ回
路等を備えていたが、この実施例では不要となり、回路
規模を縮小することができる。

【００８８】次に、この分離された４本分の２次群デー
タ２２は、第２分離部３１へ送られる。第２のフレーム
同期保護部２９は、２次群データ１フレーム分、すなわ
ち８４８ｂｉｔを数えるカウンタと、２次群フレームフ
ォーマットのＦｒａｍｅｓｙｎｃｗｏｒｄを検出す
る同期検出回路とから構成される。

【００８９】この第２のフレーム同期保護部２９は、前
記した第１のフレーム同期保護部２６から与えられたイ
ネーブル信号２７と抽出されたクロック２５とから１６
本の１次群データの領域を示すイネーブル信号３０を生
成する。このとき、同期検出回路によって２次群フレー
ムフォーマットの先頭であるＦｒａｍｅｓｙｎｃｗ
ｏｒｄを検出し、この位置から８４８ｂｉｔカウンタの
計数が開始される。

【００９０】イネーブル信号３０は、第２分離部３１と
ＷＲＩＴＥカウンタ３２に与えられる。第２分離部３１
は、入力される４本分の２次群データ２２から、１次群
データが存在する領域を示すイネーブル信号３０を基準
として２次群用付加ビット部分を取り除いた１６本の１
次群データ２３を生成する。ここで、生成された１次群
データ２３は、３次群用及び２次群用の付加ビットが存
在していた位置の部分を空きビットとしたものであるの
で、時間的なタイミングも考慮すると、厳密には規定さ
れた１次群データとは異なる。

【００９１】この１次群データ２３は、ＷＲＩＴＥカウ
ンタ３２によって与えられるタイミングでメモリ３３へ
書き込まれる。さらに、メモリ３３に書き込まれたデー
タはＲＥＡＤカウンタ３５によって平均２０４８ｋｂ／
ｓのクロック速度で読み出されて、前記した空きビット
分を平滑化した通常の１６本分の１次群データが生成さ
れる。この平滑化された１６本分の１次群データは、Ｕ
／Ｂ部を通してｂｉｐｏｌａｒ信号に変換されて出力さ
れる。

【００９２】上記の平滑化は、従来と同様に、位相比較
回路２８及びＰＬＬ回路（ＤＰＬＬ）３４によってＲＥ
ＡＤカウンタ３５の読み出しタイミングを調整すること
によって実現される。ここで、ＤＰＬＬ３４の基準とな
るクロックは、ＤＰＬＬ用の固定発振器３７によって与
えられる。

【００９３】また、位相比較部３６は、ＷＲＩＴＥカウ
ンタ３２とＲＥＡＤカウンタ３５との位相差を比較し
て、ＲＥＡＤタイミングが早ければＤＰＬＬ３４に対し
てクロックを遅らせる指示を出し、ＲＥＡＤタイミング
が遅ければクロックを早める指示を出す。

【００９４】ＤＰＬＬ３４は、位相比較部３６からの指
示によりＲＥＡＤカウンタの読出しタイミングを調整す
るものであるが、このクロックの調整間隔は±１０ｎｓ
程度できることが好ましい。

【００９５】以上が、この発明のスタッフ分離回路部分
の一実施例であるが、従来のように３次群データから規
定どおりの２次群データを生成し、さらに２次群データ
から１次群データを生成する構成に比べて、規定どおり
の２次群データ生成のためのメモリ、ＷＲＩＴＥカウン
タ、ＲＥＡＤカウンタ、位相比較回路、及びＰＬＬ回路
が省略でき、さらに２次群データ用のＵ／Ｂ回路及びＢ
／Ｕ回路を省略できるため、回路構成の簡略化及び部品
点数の削減を図ることができる。

【００９６】３．信号折り返し機能部前記に説明してきたように、この発明のスタッフ多重分
離回路では、１次群から３次群、逆に３次群から１次群
への信号の多重又は分離を行うものであるので、２次群
レベルでの終端機能を備えていない。しかし、対向局が
２次群レベルでの終端機能を備えている場合には、２次
群レベルでの折り返しの回線試験が要求され得る。そこ
で、この発明のスタッフ分離機能部とスタッフ多重機能
部の間に、２次群レベルの信号の折り返しができるイン
タフェース構成を付加する必要がある。

【００９７】図２のの部分が、この折り返し機能部の
構成ブロックであり、メモリ４２、ＷＲＩＴＥカウンタ
４３、ＲＥＡＤカウンタ４４、及び位相比較部４０から
構成される。

【００９８】ここで、折り返し動作とは、スタッフ分離
側へ入力された３次群データ２１を２次群データ２２に
分離した後、スタッフ分離側のクロック２５に同期して
いるこの２次群データ２２を一旦メモリ４２へ書き込ん
で、さらにスタッフ多重側のクロック４２に乗せかえて
読み出すことを意味する。この実施例におけるクロック
の乗せ換えに関して、スタッフ分離側のクロックとスタ
ッフ多重側のクロックとは位相は異なるが、どちらも速
度は同一（３４ＭＨｚ）であるため、比較的小さなメモ
リで対応可能である。

【００９９】位相比較部４０は、メモリの読出しが書込
みを飛びこすことがないように監視するものであり、位
相接近時には、３次群カウンタ１０へスタッフ操作をす
る指示を出す。また、セレクタ４５は、折り返し試験時
に、メモリ４２からの２次群データを選択するためのも
のである。

【０１００】以上のように、メモリ、カウンタ、位相比
較回路、及びその周辺回路をスタッフ分離機能部とスタ
ッフ多重機能部との間に設けるだけで、容易に対向局と
の間で２次群レベルでの折り返し試験を実施することが
できる。

【０１０１】

【発明の効果】この発明によれば、上記のような構成を
備えているので、第１の伝送速度を持つデジタル信号を
第３の伝送速度を持つデジタル信号に多重化するスタッ
フ多重機能部の回路構成の簡略化及び部品点数の削減が
でき、さらにスタッフ多重機能の信頼性の向上を図るこ
とができる。

【０１０２】同様に第３の伝送速度を持つデジタル信号
から第１の伝送速度を持つデジタル信号を分離するスタ
ッフ分離機能部においても、回路構成の簡略化及び部品
点数の削減ができ、スタッフ分離機能の信頼性の向上を
図ることができる。

【０１０３】また、スタッフ多重機能部とスタッフ分離
機能部の間に位相差調整部と記憶部を設けているので、
第２の伝送速度を持つデジタル信号レベルでの折り返し
試験が可能となる。

【図面の簡単な説明】

【図１】この発明の基本構成を示すブロック図である。

【図２】この発明の一実施例の構成ブロック図である。

【図３】ＣＥＰＴ系の１次群及び２次群のフレーム構成
図である。

【図４】ＣＥＰＴ系の１次群及び２次群のフレーム構成
図である。

【図５】ＣＥＰＴ系の２次群及び３次群のフレーム構成
図である。

【図６】従来の１次群から３次群へのスタッフ多重分離
回路の概略図である。

【図７】従来の１次群から３次群へのスタッフ多重回路
図である。

【図８】従来の３次群から１次群へのスタッフ多重回路
図である。

【符号の説明】

１１次群データ２２次群データ３３次群データ４Ｂ／Ｕ部５メモリ６ＷＲＩＴＥカウンタ７第１多重部８第２多重部９送信用固定発振器１０３次群カウンタ１１スタッフ率制御部１２イネーブル信号１３２次群カウンタ１４制御信号１５スタッフ判定部１６イネーブル信号１７ＲＥＡＤカウンタ１８制御信号１９位相比較回路２０監視信号２１３次群データ２２分離されたデータ２３１次群データ２４１次群データ２５クロック２６フレーム保護同期２７イネーブル信号２８第１分離部２９フレーム保護同期３０イネーブル信号３１第２分離部３２ＷＲＩＴＥカウンタ３３メモリ３４ＰＬＬ回路（ＤＰＬＬ）３５ＲＥＡＤカウンタ３６位相比較回路３７ＤＰＬＬ用固定発振器３８Ｂ／Ｕ部３９Ｕ／Ｂ部４０位相比較回路４１Ｕ／Ｂ部４２メモリ４３ＷＲＩＴＥカウンタ４４ＲＥＡＤカウンタ４５セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者嘉田和久大阪府大阪市中央区城見２丁目２番６号富士通関西ディジタル・テクノロジ株式会社内

Claims

【特許請求の範囲】

【請求項１】スタッフ多重機能部とスタッフ分離機能
部とから構成されるスタッフ多重分離回路において、スタッフ多重機能部が、複数本：ｎの第１の伝送速度を
持つデジタル信号を入力する第１入力部と、第１入力部に入力されたデジタル信号を順次記憶する第
１記憶部と、第１記憶部から読み出した複数本：ｎのデジタル信号を
第２の伝送速度を持つ複数本：ｍ（ｍ＜ｎ）のデジタル
信号に多重化する第１多重部と、第２の伝送速度を持つ複数本：ｍのデジタル信号を第３
の伝送速度を持つ１本のデジタル信号に多重化する第２
多重部と、第３の伝送速度を持つデジタル信号を出力する第１出力
部と、第１出力部における第３の伝送速度を持つデジタル信号
を出力するタイミングの基礎となるクロックを生成する
多重用クロック生成部とを備え、前記第１記憶部からのデジタル信号の読み出し、前記第
１多重部における多重化及び前記第２多重部における多
重化を、前記多重用クロック生成部が生成したクロック
を基礎とするタイミング制御信号に基づいて行うことを
特徴とするスタッフ多重分離回路。
【請求項２】スタッフ多重機能部とスタッフ分離機能
部とから構成されるスタッフ多重分離回路において、スタッフ多重機能部が、第１記憶部に記憶されたデジタ
ル信号の書込み速度と読出し速度の位相差を調整し第１
記憶部に記憶されたデジタル信号を読出すタイミングを
生成する第１の位相差調整部と、前記多重用クロック生成部からのクロックを基礎にし
て、前記第２多重部の多重化タイミング及び前記第１多
重部での多重化に必要なスタッフタイミングと多重化タ
イミングを持つ制御信号を生成するタイミング制御部
と、前記タイミング制御部から与えられる制御信号と前記第
１の位相調整部の位相差を監視することによってスタッ
フの有無を判定し、スタッフの有無に応じて第１の伝送
速度を持つデジタル信号を第１記憶部から読み出すため
の制御信号を前記位相調整部に与えると共に第１多重部
に第２の伝送速度を持つデジタル信号を生成するための
制御信号を与えるスタッフ判定制御部とをさらに備える
ことを特徴とする請求項１記載のスタッフ多重分離回
路。
【請求項３】ＣＥＰＴ系ハイアラーキの複数本：ｎの
１次群データが前記第１入力部に入力され、前記多重用クロック生成部が、ＣＥＰＴ系ハイアラーキ
の３次群用クロックを生成し、第１多重部が、２次群用制御ビットを付加して前記複数
本：ｎの１次群データを前記３次群用クロックに同期し
た複数本：ｍ（ｍ＜ｎ）の疑似的２次群データに多重化
し、さらに、第２多重部が３次群用制御ビットを付加して複
数本：ｍの疑似的２次群データを１本の３次群データに
多重化することを特徴とする請求項１または２記載のス
タッフ多重分離回路。
【請求項４】スタッフ多重機能部とスタッフ分離機能
部とから構成されるスタッフ多重分離回路において、スタッフ分離機能部が、１本の第３の伝送速度を持つデ
ジタル信号を入力する第２入力部と、第２入力部に入力されたデジタル信号から多重化に用い
られた制御ビットを空白ビットとして複数本：ｍの第２
の伝送速度を持つデジタル信号に対応する部分の信号を
抽出する第１分離部と、前記複数本：ｍの第２の伝送速度を持つデジタル信号に
対応する部分の信号から多重化に用いられた制御ビット
を空白ビットとして複数本：ｎ（ｎ＞ｍ）の第１の伝送
速度を持つデジタル信号に対応する部分の信号を抽出す
る第２分離部と、第２分離部によって抽出された信号を順次記憶する第２
記憶部と、前記第２入力部に入力されたデジタル信号からそのデジ
タル信号の１フレームの先頭位置を検出し、前記第１分
離部が前記第２の伝送速度を持つデジタル信号に対応す
る部分の信号を抽出するための、第１制御信号を生成す
る第１のフレーム検出制御部と、前記第１分離部が抽出した第２の伝送速度を持つデジタ
ル信号に対応する部分からそのデジタル信号の１フレー
ムの先頭位置を検出し、前記第１のフレーム検出制御部
から与えられる前記第１制御信号を基準として、前記第
２分離部が前記第１の伝送速度を持つデジタル信号に対
応する部分の信号を抽出するための、第２制御信号を生
成する第２のフレーム検出制御部と、前記第２のフレーム検出制御部から与えられる第２制御
信号を基準として、前記第２記憶部に記憶された信号を
第１の伝送速度を持つデジタル信号に平滑化して読み出
すための第３制御信号を生成する平滑制御部と、前記第２記憶部から読み出された第１の伝送速度を持つ
デジタル信号を出力する第２出力部とを備えることを特
徴とするスタッフ多重分離回路。
【請求項５】ＣＥＰＴ系ハイアラーキの３次群データ
が前記第２入力部に入力され、前記第１分離部が、前記３次群データの中の３次群用制
御ビットを空白ビットに変換して複数本：ｍの疑似的２
次群データを分離し、前記第２分離部が、前記疑似的２次群データの中の２次
群用制御ビットを空白ビットに変換して複数本：ｎ（ｎ
＞ｍ）の疑似的１次群データを分離し、さらに平滑制御部からの第３の制御信号により前記第２
記憶部に記憶される疑似的１次群データを平滑化して読
み出すことを特徴とする請求項３記載のスタッフ多重分
離回路。
【請求項６】請求項２記載のスタッフ多重機能部と請
求項４記載のスタッフ分離機能部とから構成されること
を特徴とするスタッフ多重分離回路。
【請求項７】請求項３記載のスタッフ多重機能部と請
求項５記載のスタッフ分離機能部とから構成されること
を特徴とするＣＥＰＴ系ハイアラーキにおける１次群及
び３次群間のスタッフ多重分離回路。
【請求項８】前記第１分離部によって抽出された複数
本：ｍの第２の伝送速度を持つデジタル信号に対応する
部分の信号を順次記憶する第３記憶部と、タイミング制御部から与えられる制御信号を基準として
第３記憶部に記憶される信号の書込み速度と読み出し速
度の位相差を調整し第３記憶部に記憶された信号を読出
すタイミングを生成する第２の位相差調整部と、前記第３記憶部から読み出された信号を第２多重部へ与
えるための切替え制御を行う信号選択部とをさらに備
え、第２の伝送速度を持つデジタル信号レベルでの折り返し
試験の機能を有する前記請求項６に記載したスタッフ多
重分離回路。