JPH08172322A - 高周波ｐｗｍ制御回路 - Google Patents
高周波ｐｗｍ制御回路Info
- Publication number
- JPH08172322A JPH08172322A JP6333405A JP33340594A JPH08172322A JP H08172322 A JPH08172322 A JP H08172322A JP 6333405 A JP6333405 A JP 6333405A JP 33340594 A JP33340594 A JP 33340594A JP H08172322 A JPH08172322 A JP H08172322A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pwm
- voltage
- input
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 ＰＷＭキャリアに対応する方形波を出力する
発振器１と、入力電圧に対応した周波数の信号を出力す
る電圧制御発振器２と、この電圧制御発振器からの出力
と上記発振器からの出力との位相差に対応したデューテ
イの方形波を出力する位相比較器３と、この位相比較器
からの出力とＰＷＭへの入力Ｖiとを加算した電圧を発
生し、この出力を前記電圧制御発振器に出力する加算器
とからなり、上記位相比較器の出力をＰＷＭからの出力
Ｖ0とするものである。 【効果】 従来適用できなかった高周波領域までのＰＷ
Ｍの適用が可能となり、多くの電力制御機器のエネルギ
ー効率改善に役立つものとなる。
発振器１と、入力電圧に対応した周波数の信号を出力す
る電圧制御発振器２と、この電圧制御発振器からの出力
と上記発振器からの出力との位相差に対応したデューテ
イの方形波を出力する位相比較器３と、この位相比較器
からの出力とＰＷＭへの入力Ｖiとを加算した電圧を発
生し、この出力を前記電圧制御発振器に出力する加算器
とからなり、上記位相比較器の出力をＰＷＭからの出力
Ｖ0とするものである。 【効果】 従来適用できなかった高周波領域までのＰＷ
Ｍの適用が可能となり、多くの電力制御機器のエネルギ
ー効率改善に役立つものとなる。
Description
【０００１】
【産業上の利用分野】本発明は各種インバータ、スイッ
チング電源等に加えて、オーディオ出力等のより高い周
波数応答が要求される分野にも適用が容易となる高周波
ＰＷＭ制御回路に関するものである。
チング電源等に加えて、オーディオ出力等のより高い周
波数応答が要求される分野にも適用が容易となる高周波
ＰＷＭ制御回路に関するものである。
【０００２】
【従来の技術】従来から、ＰＷＭによる電力制御はエネ
ルギー効率の良さから広く使われているが、その制御さ
れた電力の応答周波数は数ＫＨZが上限である。このた
め２０ＫＨZ以上の周波数応答が要求されるオーディオ
用電力増幅器等ではＰＷＭよりエネルギー効率の低いリ
ニアな電力制御回路が現在でも一般的である。
ルギー効率の良さから広く使われているが、その制御さ
れた電力の応答周波数は数ＫＨZが上限である。このた
め２０ＫＨZ以上の周波数応答が要求されるオーディオ
用電力増幅器等ではＰＷＭよりエネルギー効率の低いリ
ニアな電力制御回路が現在でも一般的である。
【０００３】このＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏ
ｄｕｌａｔｉｏｎ）とはパルス幅変調のことであり、出
力がある周期でＯＮ、ＯＦＦを繰り返し、その一サイク
ルの平均値すなわちデューティー（ＯＮ時間/周期）が
入力に対応、例えば比例する制御を行う回路をいう。
ｄｕｌａｔｉｏｎ）とはパルス幅変調のことであり、出
力がある周期でＯＮ、ＯＦＦを繰り返し、その一サイク
ルの平均値すなわちデューティー（ＯＮ時間/周期）が
入力に対応、例えば比例する制御を行う回路をいう。
【０００４】現在広く用いられているＰＷＭ制御回路
は、三角波発振器と電圧コンパレータを組み合わせたも
のである。なお電圧コンパレータは通常単にコンパレー
タ、又は比較器と称されるが、この場合位相比較器の用
語との区別を明確にするために電圧コンパレータという
呼称を用いることにする。
は、三角波発振器と電圧コンパレータを組み合わせたも
のである。なお電圧コンパレータは通常単にコンパレー
タ、又は比較器と称されるが、この場合位相比較器の用
語との区別を明確にするために電圧コンパレータという
呼称を用いることにする。
【０００５】これら従来のＰＷＭ制御回路の構成例を図
６を用いて説明すると、１０１は三角波発振器であり、
その出力Ｖ2は電圧コンパレータ１０２の（−）入力に
接続され、一方、電圧コンパレータ１０２の（＋）入力
にはＰＷＭへの入力としての入力電圧Ｖ1が接続され、
電圧コンパレータ１０２の出力Ｖ3には三角波と同じ周
期をもち入力に比例してＯＮ時間の割合すなわちデュー
ティーが変化する信号が得られ、この出力がＰＷＭ制御
信号である。通常、このＰＷＭ制御信号を電力スイッチ
ング素子の駆動信号として用いその出力電力を制御する
ことになる。
６を用いて説明すると、１０１は三角波発振器であり、
その出力Ｖ2は電圧コンパレータ１０２の（−）入力に
接続され、一方、電圧コンパレータ１０２の（＋）入力
にはＰＷＭへの入力としての入力電圧Ｖ1が接続され、
電圧コンパレータ１０２の出力Ｖ3には三角波と同じ周
期をもち入力に比例してＯＮ時間の割合すなわちデュー
ティーが変化する信号が得られ、この出力がＰＷＭ制御
信号である。通常、このＰＷＭ制御信号を電力スイッチ
ング素子の駆動信号として用いその出力電力を制御する
ことになる。
【０００６】しかして、図７を参照してその動作を説明
すると、横方向は時間を、縦方向は電圧を示しており、
１１２は三角波発振器の出力であって、時間と共に一定
の勾配で上昇し最大値に達すると今度は一定の勾配で下
降し、最小値に達すると再び上昇に転じ、以後この動作
を繰り返す。又、１１１は入力電圧であって、その瞬時
値は三角波の最小値最大値の間に含まれること、またそ
の変化する速さは三角波よりも十分遅いこと、言い換え
れば三角波の周波数よりも入力の周波数が十分に低いこ
とが要求され、この条件が満たされている状態におい
て、１１３は電圧コンパレータの出力であって、図のよ
うに入力電圧が三角波の瞬時値よりも高ければ高電圧す
なわちＯＮ、低ければ低電圧すなわちＯＦＦとなる。三
角波の一サイクルでこの出力を平均したものは入力電圧
に比例する。これでＰＷＭが実現されたわけである。出
力がＯＮ、ＯＦＦされる周波数はＰＷＭのキャリア周波
数又はスイッチング周波数と呼ばれ、この例では三角波
の周波数がキャリア周波数となる。またこの周波数成分
を単にキャリアと呼ぶ。
すると、横方向は時間を、縦方向は電圧を示しており、
１１２は三角波発振器の出力であって、時間と共に一定
の勾配で上昇し最大値に達すると今度は一定の勾配で下
降し、最小値に達すると再び上昇に転じ、以後この動作
を繰り返す。又、１１１は入力電圧であって、その瞬時
値は三角波の最小値最大値の間に含まれること、またそ
の変化する速さは三角波よりも十分遅いこと、言い換え
れば三角波の周波数よりも入力の周波数が十分に低いこ
とが要求され、この条件が満たされている状態におい
て、１１３は電圧コンパレータの出力であって、図のよ
うに入力電圧が三角波の瞬時値よりも高ければ高電圧す
なわちＯＮ、低ければ低電圧すなわちＯＦＦとなる。三
角波の一サイクルでこの出力を平均したものは入力電圧
に比例する。これでＰＷＭが実現されたわけである。出
力がＯＮ、ＯＦＦされる周波数はＰＷＭのキャリア周波
数又はスイッチング周波数と呼ばれ、この例では三角波
の周波数がキャリア周波数となる。またこの周波数成分
を単にキャリアと呼ぶ。
【０００７】また、従来ＰＷＭと関連付けられてこなか
ったが、広く用いられている技術にＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）が知られている。ここで一
旦、ＰＷＭからは離れてＰＬＬについて説明すると、こ
のＰＬＬは信号の位相を他の基準となる信号にロックす
なわち固定する手法である。
ったが、広く用いられている技術にＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）が知られている。ここで一
旦、ＰＷＭからは離れてＰＬＬについて説明すると、こ
のＰＬＬは信号の位相を他の基準となる信号にロックす
なわち固定する手法である。
【０００８】図８はその基本構成を示し、２０１は上述
した基準となる信号源であり、この出力の位相をθiと
し、２０２は位相比較器であり、基準信号と電圧制御発
振器２０４（以下「ＶＣＯ」とも称する。）の出力を二
つの入力として、その位相差に比例した電圧を発生し、
この出力をＶφとする。又、２０３はループフィルタで
あって、位相比較器２０２の出力のうち、必要な周波数
成分を取り出して、次のＶＣＯ２０４に入力し、この出
力をＶvとする。又、電圧制御発振器２０４は、入力電
圧に比例した周波数の信号を出力する発振器である。こ
の出力の位相をθ0とし、この出力は前述の位相比較器
の一方の入力に接続され、ループを形成する。
した基準となる信号源であり、この出力の位相をθiと
し、２０２は位相比較器であり、基準信号と電圧制御発
振器２０４（以下「ＶＣＯ」とも称する。）の出力を二
つの入力として、その位相差に比例した電圧を発生し、
この出力をＶφとする。又、２０３はループフィルタで
あって、位相比較器２０２の出力のうち、必要な周波数
成分を取り出して、次のＶＣＯ２０４に入力し、この出
力をＶvとする。又、電圧制御発振器２０４は、入力電
圧に比例した周波数の信号を出力する発振器である。こ
の出力の位相をθ0とし、この出力は前述の位相比較器
の一方の入力に接続され、ループを形成する。
【０００９】次にその動作について、入力信号及びＶＣ
Ｏの出力は正弦波の場合も方形波の場合もあるが、ここ
では方形波の場合で述べると、入力信号とＶＣＯの出力
の周波数が一致した状態がＰＬＬがロックした状態であ
る。この時θiとθ0には一定の位相差がある。位相比較
器２０２はこの位相差に比例した電圧を発生する。位相
比較器２０２の実現方法も幾つかあるが、ここでは汎用
デジタル素子である、ＥＸ−ＯＲゲートを使用した場合
について述べる。
Ｏの出力は正弦波の場合も方形波の場合もあるが、ここ
では方形波の場合で述べると、入力信号とＶＣＯの出力
の周波数が一致した状態がＰＬＬがロックした状態であ
る。この時θiとθ0には一定の位相差がある。位相比較
器２０２はこの位相差に比例した電圧を発生する。位相
比較器２０２の実現方法も幾つかあるが、ここでは汎用
デジタル素子である、ＥＸ−ＯＲゲートを使用した場合
について述べる。
【００１０】図９はＥＸ−ＯＲゲートを位相比較器２０
２に使った場合の動作を示し、横方向は時間を、縦方向
は電圧を示している。２１１は基準信号θiであり、２
１２はＶＣＯの出力θ0であり、２１３は位相比較器の
出力Ｖφである。これら二つの入力θi、θ0のどちらか
が高電圧すなわちＯＮの時、出力もＯＮ、それ以外の
時、出力は低電圧すなわちＯＦＦとなる。図の如く二つ
の入力の位相差が１／４サイクルすなわちラジアンで表
わしてπ／２である時には、出力の平均値は高電圧の１
／２となる。一般に二つの入力の位相差を横軸に出力の
平均値を縦軸にとってグラフに示すと図１０のようにな
る。
２に使った場合の動作を示し、横方向は時間を、縦方向
は電圧を示している。２１１は基準信号θiであり、２
１２はＶＣＯの出力θ0であり、２１３は位相比較器の
出力Ｖφである。これら二つの入力θi、θ0のどちらか
が高電圧すなわちＯＮの時、出力もＯＮ、それ以外の
時、出力は低電圧すなわちＯＦＦとなる。図の如く二つ
の入力の位相差が１／４サイクルすなわちラジアンで表
わしてπ／２である時には、出力の平均値は高電圧の１
／２となる。一般に二つの入力の位相差を横軸に出力の
平均値を縦軸にとってグラフに示すと図１０のようにな
る。
【００１１】又、ループフィルタ２０３は、この出力の
平均値を取り出すためのものであって、通常ローパスフ
ィルタが使われる。ＥＸ−ＯＲゲートに限らずどのよう
な種類の位相比較器を使ってもその出力には位相差に比
例した電圧だけではなく、キャリア周波数などの高周波
成分が含まれている。この高周波成分を取り除くために
ループフィルタ２０３が使われており、またＰＬＬ全体
の応答を決める作用もある。ループフィルタ２０３の出
力ＶvはＶＣＯ２０４に入力されて、その電圧によって
決まる或る周波数の信号を発振する。これら各部の信号
がつりあっている状態がロックしている状態である。
平均値を取り出すためのものであって、通常ローパスフ
ィルタが使われる。ＥＸ−ＯＲゲートに限らずどのよう
な種類の位相比較器を使ってもその出力には位相差に比
例した電圧だけではなく、キャリア周波数などの高周波
成分が含まれている。この高周波成分を取り除くために
ループフィルタ２０３が使われており、またＰＬＬ全体
の応答を決める作用もある。ループフィルタ２０３の出
力ＶvはＶＣＯ２０４に入力されて、その電圧によって
決まる或る周波数の信号を発振する。これら各部の信号
がつりあっている状態がロックしている状態である。
【００１２】ここで、何らかの原因でθiが変化したと
すると、位相比較器２０２はその位相差に応じて出力を
変化させ、この変化はループフィルタ２０３を通過した
後にＶＣＯ２０４に入力されてθ0の変化を引き起こ
す。このθ0の変化がθiの変化と同じになれば再び両者
の位相差（θi−θ0）は元と同じ状態になる。このよう
にθiとθ0の位相差が一定になるように動作するのがＰ
ＬＬである。
すると、位相比較器２０２はその位相差に応じて出力を
変化させ、この変化はループフィルタ２０３を通過した
後にＶＣＯ２０４に入力されてθ0の変化を引き起こ
す。このθ0の変化がθiの変化と同じになれば再び両者
の位相差（θi−θ0）は元と同じ状態になる。このよう
にθiとθ0の位相差が一定になるように動作するのがＰ
ＬＬである。
【００１３】
【発明が解決しようとする課題】ここに、ＰＷＭのキャ
リア周波数と、出力の応答周波数の間には、キャリア周
波数／応答周波数＝１００程度以上、なる関係があるべ
きだと考えられ、これは出力に対して、（ａ）．入力信
号の再現性が良いこと、（ｂ）．キャリアが十分抑圧さ
れていることが要求されるからである。
リア周波数と、出力の応答周波数の間には、キャリア周
波数／応答周波数＝１００程度以上、なる関係があるべ
きだと考えられ、これは出力に対して、（ａ）．入力信
号の再現性が良いこと、（ｂ）．キャリアが十分抑圧さ
れていることが要求されるからである。
【００１４】上記（ａ）に対しては、キャリアの１サイ
クルの平均値で入力に対する近似が行われるから一サイ
クルの時間が出力の変化時間より短いほど良く近似でき
るため、上記（ｂ）に対しては周波数比が大きいほど、
出力のローパスフィルタによる減衰率が大きくとれるた
めである。つまり２０ＫＨzの応答周波数を得るために
は２ＭＨz程度以上のキャリア周波数が必要であること
になる。
クルの平均値で入力に対する近似が行われるから一サイ
クルの時間が出力の変化時間より短いほど良く近似でき
るため、上記（ｂ）に対しては周波数比が大きいほど、
出力のローパスフィルタによる減衰率が大きくとれるた
めである。つまり２０ＫＨzの応答周波数を得るために
は２ＭＨz程度以上のキャリア周波数が必要であること
になる。
【００１５】前項で示した従来の方法ではキャリア周波
数を１ＭＨz以上にすることは容易でない。その理由
は、三角波は高周波では扱いが難しく、これは回路の位
相ずれにより波形が崩れるからであり、又、電圧コンパ
レータの高速化が難しく、これはアナログ電圧の比較で
は広帯域化するほど雑音に弱くなるからである。現在市
販されているＰＷＭ制御用ＩＣでもキャリア周波数１Ｍ
Ｈz以上で動作するものは少ない。また高周波化のため
には制御回路のみならず、出力段に使用する電力制御素
子自体の高速化も、もちろん必要である。
数を１ＭＨz以上にすることは容易でない。その理由
は、三角波は高周波では扱いが難しく、これは回路の位
相ずれにより波形が崩れるからであり、又、電圧コンパ
レータの高速化が難しく、これはアナログ電圧の比較で
は広帯域化するほど雑音に弱くなるからである。現在市
販されているＰＷＭ制御用ＩＣでもキャリア周波数１Ｍ
Ｈz以上で動作するものは少ない。また高周波化のため
には制御回路のみならず、出力段に使用する電力制御素
子自体の高速化も、もちろん必要である。
【００１６】
【課題を解決するための手段】本発明は三角波も電圧コ
ンパレータも使用せずに、このような課題を解決するこ
とを目的とするもので、請求項１記載の発明のＰＷＭ制
御回路は、ＰＷＭキャリアに対応する方形波を出力する
発振器と、入力電圧に対応した周波数の信号を出力する
電圧制御発振器と、この電圧制御発振器からの出力と上
記発振器からの出力との位相差に対応したデューテイの
方形波を出力する位相比較器と、この位相比較器からの
出力とＰＷＭへの入力とを加算した電圧を発生し、この
出力を前記電圧制御発振器に出力する加算器とからな
り、上記位相比較器の出力をＰＷＭからの出力とするこ
とを特徴とするものである。
ンパレータも使用せずに、このような課題を解決するこ
とを目的とするもので、請求項１記載の発明のＰＷＭ制
御回路は、ＰＷＭキャリアに対応する方形波を出力する
発振器と、入力電圧に対応した周波数の信号を出力する
電圧制御発振器と、この電圧制御発振器からの出力と上
記発振器からの出力との位相差に対応したデューテイの
方形波を出力する位相比較器と、この位相比較器からの
出力とＰＷＭへの入力とを加算した電圧を発生し、この
出力を前記電圧制御発振器に出力する加算器とからな
り、上記位相比較器の出力をＰＷＭからの出力とするこ
とを特徴とするものである。
【００１７】又、請求項２記載の発明のＰＷＭ制御回路
は、請求項１記載の発明において、上記加算器からの出
力をループフィルタを通して上記電圧制御発振器に出力
することを特徴とするものである。
は、請求項１記載の発明において、上記加算器からの出
力をループフィルタを通して上記電圧制御発振器に出力
することを特徴とするものである。
【００１８】又、請求項３記載の発明のＰＷＭ制御回路
は、請求項１記載の発明において、上記ＰＷＭへの入力
を一方のループフィルタを通して上記加算器に出力する
と共に上記位相比較器からの出力を他方のループフィル
タを通して加算器に出力することを特徴とするものであ
る。
は、請求項１記載の発明において、上記ＰＷＭへの入力
を一方のループフィルタを通して上記加算器に出力する
と共に上記位相比較器からの出力を他方のループフィル
タを通して加算器に出力することを特徴とするものであ
る。
【００１９】
【作用】前記の如く、方形波で動作するＰＬＬにおいて
は、位相比較器の出力に二つの入力の位相差に比例した
デューティの方形波が得られている。従来ＰＬＬにおい
て、位相比較器の出力はその直流と低周波成分すなわち
発振周波数よりも十分低い周波数の成分のみが利用さ
れ、発振周波数の成分は捨てられてきた。
は、位相比較器の出力に二つの入力の位相差に比例した
デューティの方形波が得られている。従来ＰＬＬにおい
て、位相比較器の出力はその直流と低周波成分すなわち
発振周波数よりも十分低い周波数の成分のみが利用さ
れ、発振周波数の成分は捨てられてきた。
【００２０】しかし、このデューティーを制御された方
形波とはＰＷＭに他ならないわけである。すなわちＰＬ
Ｌの位相比較器の出力をそのままの形で使用する構成の
ＰＷＭ制御回路が考えられ、ＰＬＬでは１００ＭＨz程
度までの応用が容易であるからＰＷＭの高周波化が十分
可能であると考えられる。ただし入力電圧に比例した位
相差を持つ二つの信号を発生させなければならない。こ
れは位相比較器の出力に入力電圧を加算することによっ
て実現できる。
形波とはＰＷＭに他ならないわけである。すなわちＰＬ
Ｌの位相比較器の出力をそのままの形で使用する構成の
ＰＷＭ制御回路が考えられ、ＰＬＬでは１００ＭＨz程
度までの応用が容易であるからＰＷＭの高周波化が十分
可能であると考えられる。ただし入力電圧に比例した位
相差を持つ二つの信号を発生させなければならない。こ
れは位相比較器の出力に入力電圧を加算することによっ
て実現できる。
【００２１】一定の周波数の信号にＰＬＬがロックした
状態ではＶＣＯの入力電圧は一定である。これはロック
した元の信号とＶＣＯの出力信号の位相差によらない。
なぜならばＶＣＯの発振周波数はその入力電圧の現在値
と一対一の関係にあるが、その位相は入力電圧の現在値
と一意的な関係にないからである。
状態ではＶＣＯの入力電圧は一定である。これはロック
した元の信号とＶＣＯの出力信号の位相差によらない。
なぜならばＶＣＯの発振周波数はその入力電圧の現在値
と一対一の関係にあるが、その位相は入力電圧の現在値
と一意的な関係にないからである。
【００２２】したがってこの状態でＶＣＯへの入力電圧
に位相比較器の出力以外の電圧を加えれば、位相比較器
の出力はそれを打ち消すように変化することになる。位
相比較器の出力が変化することは、その出力である方形
波のデューティーが変化することであるから、これで前
記のことが実現できたことになる。すなわちＶＣＯの入
力に加える位相比較器の出力以外の電圧をＰＷＭの入力
と考えれば、位相比較器の出力はＰＷＭの出力となって
いるのである。以上が本発明のＰＷＭ制御回路の原理で
ある。
に位相比較器の出力以外の電圧を加えれば、位相比較器
の出力はそれを打ち消すように変化することになる。位
相比較器の出力が変化することは、その出力である方形
波のデューティーが変化することであるから、これで前
記のことが実現できたことになる。すなわちＶＣＯの入
力に加える位相比較器の出力以外の電圧をＰＷＭの入力
と考えれば、位相比較器の出力はＰＷＭの出力となって
いるのである。以上が本発明のＰＷＭ制御回路の原理で
ある。
【００２３】
【実施例】図１は請求項１記載の発明の一実施例のブロ
ック図であって、１はＰＷＭキャリアに対応する方形波
を出力する発振器である。この周波数はＰＷＭのキャリ
ア周波数に等しいか、または位相比較器の種類によって
はその１／２の周波数になることもある。
ック図であって、１はＰＷＭキャリアに対応する方形波
を出力する発振器である。この周波数はＰＷＭのキャリ
ア周波数に等しいか、または位相比較器の種類によって
はその１／２の周波数になることもある。
【００２４】２は電圧制御発振器（以下同様に「ＶＣ
Ｏ」とも称する。）であり、入力電圧Ｖvに対応、この
場合比例した周波数の方形波の信号を出力する。
Ｏ」とも称する。）であり、入力電圧Ｖvに対応、この
場合比例した周波数の方形波の信号を出力する。
【００２５】３は位相比較器であって、上記発振器１か
らの出力θiと上記電圧制御発振器２からの出力θ0との
位相差（θi−θ0）に比例したデューティーの方形波Ｖ
φを発生する。
らの出力θiと上記電圧制御発振器２からの出力θ0との
位相差（θi−θ0）に比例したデューティーの方形波Ｖ
φを発生する。
【００２６】４は加算器であり、上記位相比較器３から
の出力とこのＰＷＭ回路への入力としての入力電圧Ｖi
とを加算した電圧Ｖvを発生し、この出力を前記電圧制
御発振器２に入力する。
の出力とこのＰＷＭ回路への入力としての入力電圧Ｖi
とを加算した電圧Ｖvを発生し、この出力を前記電圧制
御発振器２に入力する。
【００２７】そして、上記位相比較器３からの出力Ｖφ
をそのままＰＷＭ回路からの出力Ｖ0として外部に取り
出すこととし、しかして、この発明のＰＷＭ回路への入
力としての前記入力電圧Ｖiに対して、この発明のＰＷ
Ｍ回路からの出力として、出力電圧をＶ0とするＰＷＭ
信号を発生させている。
をそのままＰＷＭ回路からの出力Ｖ0として外部に取り
出すこととし、しかして、この発明のＰＷＭ回路への入
力としての前記入力電圧Ｖiに対して、この発明のＰＷ
Ｍ回路からの出力として、出力電圧をＶ0とするＰＷＭ
信号を発生させている。
【００２８】次に、定性的な説明は前記のとおりである
から、ここでは式を使いその動作を定量的に説明する
と、図１において、 θi＝入力位相 ［ｒａｄ］ θ0＝出力位相 ［ｒａｄ］ Ｋφ＝位相比較器の利得定数 ［Ｖ／ｒａｄ］ ＫV＝ＶＣＯの変換利得 ［ｒａｄ／Ｖｓ］ Ｖi＝入力電圧 ［Ｖ］ Ｖφ＝位相比較器の出力電圧 ［Ｖ］ Ｖo＝ＰＷＭ出力電圧 ［Ｖ］ Ｖv＝ＶＣＯ入力電圧 ［Ｖ］ とする。
から、ここでは式を使いその動作を定量的に説明する
と、図１において、 θi＝入力位相 ［ｒａｄ］ θ0＝出力位相 ［ｒａｄ］ Ｋφ＝位相比較器の利得定数 ［Ｖ／ｒａｄ］ ＫV＝ＶＣＯの変換利得 ［ｒａｄ／Ｖｓ］ Ｖi＝入力電圧 ［Ｖ］ Ｖφ＝位相比較器の出力電圧 ［Ｖ］ Ｖo＝ＰＷＭ出力電圧 ［Ｖ］ Ｖv＝ＶＣＯ入力電圧 ［Ｖ］ とする。
【００２９】この図１においては、入力電圧Ｖi、加算
器４が無く、位相比較器３の出力が直接ＶＣＯ２に接続
されていれば、ループフィルタの無いＰＬＬの基本回路
である。この場合θiに対するθoの応答は、 Ｖφ＝（θi−θo)Ｋφ （１） Ｖv＝Ｖφ （２） ｄθo／ｄｔ＝ＶvＫV （３） ∴ ｄθo／ｄｔ＝（θi−θo）ＫφＫV （４） 式（４）をラプラス変換すると、 ｓθo（ｓ）＝（θi（ｓ）−θo（ｓ））ＫφＫV （５） ∴ θo（ｓ）／θi（ｓ）＝ＫφＫV／（ｓ＋ＫφＫV） （６） となる。これはよく知られたＰＬＬの応答の基本式にお
いてループフィルタの特性を１としたものである。ここ
でθiは一定とし、替わりに Ｖi＝θi’Ｋφ （７） なる電圧が位相比較器３の出力に加えられたとすれば、
それは位相比較器３の入力にθi’の位相が加えられた
のと等価である。これを実現するのが位相比較器３の後
段に設けられた加算器４である。Ｖiに対するθoの応答
は式（７）より θi’＝Ｖi／Ｋφ （８） を式（６）のθiに代入して、 θo（ｓ）／Ｖi（ｓ）＝ＫV／（ｓ＋ＫφＫV） （９） となる。
器４が無く、位相比較器３の出力が直接ＶＣＯ２に接続
されていれば、ループフィルタの無いＰＬＬの基本回路
である。この場合θiに対するθoの応答は、 Ｖφ＝（θi−θo)Ｋφ （１） Ｖv＝Ｖφ （２） ｄθo／ｄｔ＝ＶvＫV （３） ∴ ｄθo／ｄｔ＝（θi−θo）ＫφＫV （４） 式（４）をラプラス変換すると、 ｓθo（ｓ）＝（θi（ｓ）−θo（ｓ））ＫφＫV （５） ∴ θo（ｓ）／θi（ｓ）＝ＫφＫV／（ｓ＋ＫφＫV） （６） となる。これはよく知られたＰＬＬの応答の基本式にお
いてループフィルタの特性を１としたものである。ここ
でθiは一定とし、替わりに Ｖi＝θi’Ｋφ （７） なる電圧が位相比較器３の出力に加えられたとすれば、
それは位相比較器３の入力にθi’の位相が加えられた
のと等価である。これを実現するのが位相比較器３の後
段に設けられた加算器４である。Ｖiに対するθoの応答
は式（７）より θi’＝Ｖi／Ｋφ （８） を式（６）のθiに代入して、 θo（ｓ）／Ｖi（ｓ）＝ＫV／（ｓ＋ＫφＫV） （９） となる。
【００３０】ＰＷＭからの出力Ｖoは位相比較器の出力
Ｖφと等しく、またθiを一定としているので式（１）
より Ｖo＝Ｖφ＝−θoＫφ （１０） すなわち θo＝−Ｖ0／Ｋφ （１１） これを式（９）に代入して Ｖo（ｓ）／Ｖi（ｓ）＝−ＫφＫV／（ｓ＋ＫφＫV) （１２） となる。
Ｖφと等しく、またθiを一定としているので式（１）
より Ｖo＝Ｖφ＝−θoＫφ （１０） すなわち θo＝−Ｖ0／Ｋφ （１１） これを式（９）に代入して Ｖo（ｓ）／Ｖi（ｓ）＝−ＫφＫV／（ｓ＋ＫφＫV) （１２） となる。
【００３１】これがこのＰＷＭの応答の基本式である。
これは式（６）と符合が異なるだけで同一の特性であ
る。すなわちＰＷＭへの入力としての入力電圧に対する
ＰＷＭからの出力の応答は、使用するＰＬＬの特性と同
じになる。
これは式（６）と符合が異なるだけで同一の特性であ
る。すなわちＰＷＭへの入力としての入力電圧に対する
ＰＷＭからの出力の応答は、使用するＰＬＬの特性と同
じになる。
【００３２】図１においては、通常ＰＬＬにおいて位相
比較器の後段に設けられるループフィルタが存在しな
い。これは上述の通り原理的にはループフィルタが無く
ても動作可能と考えられるからである。ＰＬＬにおける
ループフィルタの役割は既に述べた通りであり、本発明
においても同様の目的でループフィルタを使用すること
ができる。
比較器の後段に設けられるループフィルタが存在しな
い。これは上述の通り原理的にはループフィルタが無く
ても動作可能と考えられるからである。ＰＬＬにおける
ループフィルタの役割は既に述べた通りであり、本発明
においても同様の目的でループフィルタを使用すること
ができる。
【００３３】図２は請求項２記載の発明の一実施例のブ
ロック図であって、上記請求項１記載の発明の一実施例
としての上記図１において、その加算器４の後段にルー
プフィルタ５を設け、加算器４からの出力をループフィ
ルタ５を通して上記電圧制御発振器２に出力するもの
で、それ以外の構成は図１の実施例と同一である。
ロック図であって、上記請求項１記載の発明の一実施例
としての上記図１において、その加算器４の後段にルー
プフィルタ５を設け、加算器４からの出力をループフィ
ルタ５を通して上記電圧制御発振器２に出力するもの
で、それ以外の構成は図１の実施例と同一である。
【００３４】この場合の動作は、 ＫF＝フィルタ利得 無次元 として図１の場合と同様に計算すると、式（２）が Ｖv＝ＶφＫF （１３） と変わり、式（１２）は Ｖo（ｓ）／Ｖi（ｓ）＝−ＫφＫFＫV／（ｓ＋ＫφＫFＫV) （１４） となる。
【００３５】図３は請求項３記載の発明の一実施例のブ
ロック図であって、上記請求項１記載の発明の一実施例
としての上記図１において、二つの同一特性を持つルー
プフィルタ６・７を用い、上記ＰＷＭへの入力を一方の
ループフィルタ６を通して加算器４に出力すると共に位
相比較器３からの出力を他方のループフィルタ７を通し
て加算器４に出力し、しかして入力電圧Ｖiがループフ
ィルタ６を通過した電圧と、位相比較器３の出力Ｖ
φが、ループフィルタ７を通過した電圧とを加算器４で
加算するものであり、それ以外の構成は図１の実施例と
同一である。
ロック図であって、上記請求項１記載の発明の一実施例
としての上記図１において、二つの同一特性を持つルー
プフィルタ６・７を用い、上記ＰＷＭへの入力を一方の
ループフィルタ６を通して加算器４に出力すると共に位
相比較器３からの出力を他方のループフィルタ７を通し
て加算器４に出力し、しかして入力電圧Ｖiがループフ
ィルタ６を通過した電圧と、位相比較器３の出力Ｖ
φが、ループフィルタ７を通過した電圧とを加算器４で
加算するものであり、それ以外の構成は図１の実施例と
同一である。
【００３６】この場合加算器４の入力において考えると
Ｖiは、 ＶiＫF＝θi’ＫφＫF （１５） なるθi’が位相比較器に入力されたのと等価である。
すなわち Ｖi＝θi’Ｋφ （１６） となり、これは式（７）と等しいので図２の場合と同一
の結果を得る。
Ｖiは、 ＶiＫF＝θi’ＫφＫF （１５） なるθi’が位相比較器に入力されたのと等価である。
すなわち Ｖi＝θi’Ｋφ （１６） となり、これは式（７）と等しいので図２の場合と同一
の結果を得る。
【００３７】図３の実施例を図２の実施例と比べた場合
のメリットは、回路を実現する上で加算器に振幅の大き
な高周波の方形波が入力されないで済み、加算器の入力
条件が易しくなるという点である。
のメリットは、回路を実現する上で加算器に振幅の大き
な高周波の方形波が入力されないで済み、加算器の入力
条件が易しくなるという点である。
【００３８】図４は上記図３で示した実施例を電力増幅
器に応用した試作品の回路図であり、この場合ＰＷＭキ
ャリア周波数を４ＭＨzとして出力応答周波数２０ＫＨz
を目標とした。又、負荷抵抗は８Ωとした。
器に応用した試作品の回路図であり、この場合ＰＷＭキ
ャリア周波数を４ＭＨzとして出力応答周波数２０ＫＨz
を目標とした。又、負荷抵抗は８Ωとした。
【００３９】この図４の回路の構成を説明すると、Ｖi
はＰＷＭへの入力としての入力電圧であり、ＰＷＭから
の出力としての出力電力はＰ0に得られる。又、電源は
Ｐiから直流電力を供給する。この例では入力電圧Ｖiは
コンデンサＣ1によってその直流成分をカットされてい
るが、直流まで応答するように設計することも可能であ
る。
はＰＷＭへの入力としての入力電圧であり、ＰＷＭから
の出力としての出力電力はＰ0に得られる。又、電源は
Ｐiから直流電力を供給する。この例では入力電圧Ｖiは
コンデンサＣ1によってその直流成分をカットされてい
るが、直流まで応答するように設計することも可能であ
る。
【００４０】ブロックＡは入力電圧の増幅器であり、こ
れは微小入力電圧をキャリア信号と同程度の大きさに増
幅するためのものであり、ブロックＢはループフィルタ
であって、図３のループフィルタ６に対応しており、
又、ブロックＣはループフィルタであって、図３のルー
プフィルタ７に対応し、ブロックＤは加算器であって、
図３の加算器４に対応している。この加算器には二つの
ループフィルタからの出力の他にポテンショメータＶＲ
1からの一定の電圧が加えられている。これは入力が０
の時の出力のデューティーを決めるためのもので、加算
器の出力はこれらすべての和であってＰＷＭからの出力
もこれらすべての和に従って変化する。
れは微小入力電圧をキャリア信号と同程度の大きさに増
幅するためのものであり、ブロックＢはループフィルタ
であって、図３のループフィルタ６に対応しており、
又、ブロックＣはループフィルタであって、図３のルー
プフィルタ７に対応し、ブロックＤは加算器であって、
図３の加算器４に対応している。この加算器には二つの
ループフィルタからの出力の他にポテンショメータＶＲ
1からの一定の電圧が加えられている。これは入力が０
の時の出力のデューティーを決めるためのもので、加算
器の出力はこれらすべての和であってＰＷＭからの出力
もこれらすべての和に従って変化する。
【００４１】ブロックＥは図３の発振器１に対応するＰ
ＷＭキャリア信号の発振器であり、この例では位相比較
器にＥＸ−ＯＲゲートを使用したため実際のキャリア周
波数である４ＭＨzの１／２の２ＭＨzの方形波発振器を
使っている。尚、例えばＲＳ−フリップフロップ型等の
位相比較器を使用することもできる。
ＷＭキャリア信号の発振器であり、この例では位相比較
器にＥＸ−ＯＲゲートを使用したため実際のキャリア周
波数である４ＭＨzの１／２の２ＭＨzの方形波発振器を
使っている。尚、例えばＲＳ−フリップフロップ型等の
位相比較器を使用することもできる。
【００４２】ブロックＦはＰＬＬの大部分の機能を含
み、図３の位相比較器３、電圧制御発振器２に対応する
ものである。
み、図３の位相比較器３、電圧制御発振器２に対応する
ものである。
【００４３】ブロックＧは電力スイッチング回路で、ブ
ロックＦからのＰＷＭからの出力としてのＰＷＭ信号Ｖ
φを受けて供給電力Ｐiをスイッチングする。Ｌ2、Ｃ6
から成るのはキャリア信号を抑圧するローパスフィルタ
であって、出力Ｐ0に入力電圧Ｖiと相似形の波形が得ら
れるようにしている。
ロックＦからのＰＷＭからの出力としてのＰＷＭ信号Ｖ
φを受けて供給電力Ｐiをスイッチングする。Ｌ2、Ｃ6
から成るのはキャリア信号を抑圧するローパスフィルタ
であって、出力Ｐ0に入力電圧Ｖiと相似形の波形が得ら
れるようにしている。
【００４４】本試作品の動作は既に説明した通りである
ことを確認するため、測定したところ、図５に示す本試
作品の周波数特性を得た。負荷抵抗８Ωを接続した状態
で測定したものである。
ことを確認するため、測定したところ、図５に示す本試
作品の周波数特性を得た。負荷抵抗８Ωを接続した状態
で測定したものである。
【００４５】この図で１１は振幅の周波数特性である。
横軸は周波数を示し、縦軸は出力振幅／入力振幅すなわ
ち利得を示し、目盛りは左側のものを使う。
横軸は周波数を示し、縦軸は出力振幅／入力振幅すなわ
ち利得を示し、目盛りは左側のものを使う。
【００４６】１２は位相の周波数特性であり、横軸は１
１と共通で周波数を示し、縦軸は入力の位相に対する出
力の位相差を度で示したもので、目盛りは右側のものを
使っている。
１と共通で周波数を示し、縦軸は入力の位相に対する出
力の位相差を度で示したもので、目盛りは右側のものを
使っている。
【００４７】この図から、所期の目標は達成されたとい
える。
える。
【００４８】
【発明の効果】請求項１記載の発明は上述の如く、ＰＷ
Ｍキャリアに対応する方形波を出力する発振器と、入力
電圧に対応した周波数の信号を出力する電圧制御発振器
と、この電圧制御発振器からの出力と上記発振器からの
出力との位相差に対応したデューテイの方形波を出力す
る位相比較器と、この位相比較器からの出力とＰＷＭへ
の入力とを加算した電圧を発生し、この出力を前記電圧
制御発振器に出力する加算器とを備えてなり、上記位相
比較器の出力をＰＷＭからの出力とすることにより、従
来適用できなかった高周波領域までのＰＷＭの適用が可
能となり、多くの電力制御機器のエネルギー効率改善に
役立つものとなる。
Ｍキャリアに対応する方形波を出力する発振器と、入力
電圧に対応した周波数の信号を出力する電圧制御発振器
と、この電圧制御発振器からの出力と上記発振器からの
出力との位相差に対応したデューテイの方形波を出力す
る位相比較器と、この位相比較器からの出力とＰＷＭへ
の入力とを加算した電圧を発生し、この出力を前記電圧
制御発振器に出力する加算器とを備えてなり、上記位相
比較器の出力をＰＷＭからの出力とすることにより、従
来適用できなかった高周波領域までのＰＷＭの適用が可
能となり、多くの電力制御機器のエネルギー効率改善に
役立つものとなる。
【００４９】また請求項２記載の発明は、加算器からの
出力をループフィルタを通して電圧制御発振器に出力す
ることにより、請求項１記載の発明の効果に加えて、出
力の平均値を取り出すことができ、キャリア周波数など
の高周波成分を取り除くことができるので電圧制御発振
器の動作が安定すると共に回路全体の応答を任意に決め
ることもできる。
出力をループフィルタを通して電圧制御発振器に出力す
ることにより、請求項１記載の発明の効果に加えて、出
力の平均値を取り出すことができ、キャリア周波数など
の高周波成分を取り除くことができるので電圧制御発振
器の動作が安定すると共に回路全体の応答を任意に決め
ることもできる。
【００５０】また請求項３記載の発明は、上記ＰＷＭへ
の入力を一方のループフィルタを通して上記加算器に出
力すると共に上記位相比較器からの出力を他方のループ
フィルタを通して加算器に出力することにより、請求項
１記載の発明の効果に加えて、回路を実現する上で加算
器に振幅の大きな高周波の方形波が入力されないで済
み、加算器の入力条件を易しくすることができる。
の入力を一方のループフィルタを通して上記加算器に出
力すると共に上記位相比較器からの出力を他方のループ
フィルタを通して加算器に出力することにより、請求項
１記載の発明の効果に加えて、回路を実現する上で加算
器に振幅の大きな高周波の方形波が入力されないで済
み、加算器の入力条件を易しくすることができる。
【００５１】以上、所期の目的が充分達成されたことに
なる。
なる。
【図１】図１は請求項１記載の発明の実施例の回路ブロ
ック図である。
ック図である。
【図２】図２は請求項２記載の発明の実施例の回路ブロ
ック図である。
ック図である。
【図３】図３は請求項３記載の発明の実施例の回路ブロ
ック図である。
ック図である。
【図４】図４は請求項３記載の発明を応用した試作品の
回路図である。
回路図である。
【図５】図５は図４の試作品の回路の周波数特性図であ
る。
る。
【図６】従来から使われているＰＷＭ制御回路の構成系
統図である。
統図である。
【図７】図６に示すＰＷＭ制御回路の動作説明波形図で
ある。
ある。
【図８】従来から使われているＰＬＬの構成系統図であ
る。
る。
【図９】図８に示すＰＬＬの説明波形図である。
【図１０】図８に示すＰＬＬの説明波形図である。
１ 発振器 ２ 電圧制御発振器 ３ 位相比較器 ４ 加算器 ５ ループフィルタ ６ ループフィルタ ７ ループフィルタ
Claims (3)
- 【請求項１】 ＰＷＭキャリアに対応する方形波を出力
する発振器と、入力電圧に対応した周波数の信号を出力
する電圧制御発振器と、この電圧制御発振器からの出力
と上記発振器からの出力との位相差に対応したデューテ
イの方形波を出力する位相比較器と、この位相比較器か
らの出力とＰＷＭへの入力とを加算した電圧を発生し、
この出力を前記電圧制御発振器に出力する加算器とから
なり、上記位相比較器の出力をＰＷＭからの出力とする
ことを特徴とするＰＷＭ制御回路。 - 【請求項２】 上記加算器からの出力をループフィルタ
を通して上記電圧制御発振器に出力することを特徴とす
る請求項１記載のＰＷＭ制御回路。 - 【請求項３】 上記ＰＷＭへの入力を一方のループフィ
ルタを通して上記加算器に出力すると共に上記位相比較
器からの出力を他方のループフィルタを通して加算器に
出力することを特徴とする請求項１記載のＰＷＭ制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333405A JPH08172322A (ja) | 1994-12-15 | 1994-12-15 | 高周波ｐｗｍ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333405A JPH08172322A (ja) | 1994-12-15 | 1994-12-15 | 高周波ｐｗｍ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172322A true JPH08172322A (ja) | 1996-07-02 |
Family
ID=18265751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6333405A Pending JPH08172322A (ja) | 1994-12-15 | 1994-12-15 | 高周波ｐｗｍ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260834A (ja) * | 2004-03-15 | 2005-09-22 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
-
1994
- 1994-12-15 JP JP6333405A patent/JPH08172322A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260834A (ja) * | 2004-03-15 | 2005-09-22 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364109A (en) | Control device of inverters | |
| US4529927A (en) | Apparatus for the control of a switched power regulator | |
| JPH04351008A (ja) | ディジタルｖｃｏ | |
| JPH07297642A (ja) | 周波数倍数回路 | |
| JPS59144396A (ja) | Ｐｗｍパルス発生装置 | |
| JPH04223614A (ja) | パルス幅変調器 | |
| JPS6331476A (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| Vidal et al. | Describing functions and oscillators | |
| JPH08172322A (ja) | 高周波ｐｗｍ制御回路 | |
| JPS6130814A (ja) | デジタル式位相検波器 | |
| JPH02211092A (ja) | Ｐｗｍ電力変換装置 | |
| JP3348296B2 (ja) | センサレスモータの駆動装置 | |
| JPS60261281A (ja) | 色信号処理装置 | |
| JPH06178550A (ja) | Ｖｖｖｆインバータの電流制御装置 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| KR960012923B1 (ko) | 위상 고정 루프 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JPH10209829A (ja) | パルス信号発生器 | |
| JPH03253286A (ja) | 直流モータのパルス幅変調駆動回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| KR200243877Y1 (ko) | 시변 주파수추종 위상전이 제어회로 | |
| JPS6325909Y2 (ja) | ||
| JPH04284024A (ja) | 位相同期回路 | |
| JPH08280169A (ja) | スイッチング電源装置の制御方式 |